JP6789968B2 - 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス - Google Patents

熱抵抗が向上した電子チップデバイス、および関連する製造プロセス Download PDF

Info

Publication number
JP6789968B2
JP6789968B2 JP2017549680A JP2017549680A JP6789968B2 JP 6789968 B2 JP6789968 B2 JP 6789968B2 JP 2017549680 A JP2017549680 A JP 2017549680A JP 2017549680 A JP2017549680 A JP 2017549680A JP 6789968 B2 JP6789968 B2 JP 6789968B2
Authority
JP
Japan
Prior art keywords
chip
pad
heat
electronic chip
exchange element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017549680A
Other languages
English (en)
Other versions
JP2018509771A (ja
Inventor
バル,クリスチャン
Original Assignee
スリーディー プラス
スリーディー プラス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スリーディー プラス, スリーディー プラス filed Critical スリーディー プラス
Publication of JP2018509771A publication Critical patent/JP2018509771A/ja
Application granted granted Critical
Publication of JP6789968B2 publication Critical patent/JP6789968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Thermistors And Varistors (AREA)

Description

本発明は、電子チップデバイス、および関連する製造方法に関する。電子チップデバイスは、電子チップそれ自体および追加的な要素を意味すると理解される。
熱伝導率が非常に高いラジエータまたは熱交換器を使用して、電子チップまたは電子チップからなる積層体によって放出された熱を排出することが知られている。
このような銅製の熱交換器は、およそ350W/m/℃程度の熱伝導率を有し、ダイヤモンド(または「ライクカーボン」)製は、およそ1500〜1800W/m/℃程度の熱伝導率を、またカーボンナノチューブ製は、およそ1500〜1800W/m/℃程度の熱伝導率を有する。
このようなラジエータまたは熱交換器では、それぞれの熱伝導率に比例した熱を伝達することを可能にできない。なぜなら、これらのラジエータがボンディングされていても、ソルダリングされていても、最も重要なパラメータがチップ/ラジエータ界面の熱抵抗であることに変わりがないからである。
図1に図示されるように、電子チップ1から熱交換素子2までの、電子チップデバイスの熱連鎖の各構成要素の熱抵抗率(熱伝導率の逆)は、以下のものをすべて合計したものである。
− ラジエータをリンクする材料とチップの後面4(能動面5の反対側の面)との間の界面3の抵抗率R1。この界面は概して、ネイティブシリカ6の断熱効果を避けるようにチップ1の後面上の金属堆積によって形成されており、このネイティブシリカ6は多かれ少なかれこのシリコン面上を覆い、かつ抵抗率が高い。これらの材料は、タングステンWの合金、およびチタンTiの合金、またはニッケルNiの合金、クロムCrの合金、および金Auの合金などとすることができる。
− 熱交換素子2への機械的リンクを確保する材料7の抵抗率R2。この材料は、例えば、(熱伝導率が約5W/m/℃から20W/m/℃まで様々な)熱接着剤、または(熱伝導率が35から50W/m/℃まで様々な)多少鉛リッチな半田とすることができる。
− 熱交換素子2のリンクを確保するために熱交換素子2の上に堆積された材料8の抵抗率R3。この材料は、例えば、真空下で実行された金属堆積とすることができる。
数社の主要コンピュータメーカーは、比較的効率が良いが、実装が非常に複雑な技術を用いることにより界面の熱抵抗に関連した困難を回避するよう試みてきた。例えばIBMは、自社のIBM3081コンピュータで、2つの表面(チップの後面、および、熱交換素子またはラジエータ)を直接接触させることにより、材料の抵抗すなわち抵抗率R1+R2+R3を回避した。これら表面は、2つの部分の擬似ボンディングが生じ、その結果事実上界面抵抗を除去するように研磨された。この非常に煩わしく、また高価なシステムは、以来ずっと断念されている(R.C Chu、U.P.Hwang and R.E.Simons、“Conduction Cooling for an LSI Package:A one dimensional Approach”,IBM J.Res.Div.,Vol26,P45−54,1982を参照)。
Hitachiは、自社のFACOM M−780コンピュータで、圧力の下で冷却液をチップの後面上に直接噴射することにより、困難を回避した(H.Yamamoto、T.Udagawa and M.Suzuki、Cooling System for FACOM M−780,“Large Scale Computer in Cooling Technology for Electronic Equipment”,W.Aung,Ed,Hemisphere Publishing,p701−714,1984を参照)。
AT&Tは、自社のWE32100 MICROPACコンピュータで、PCBの代わりにシリコン基板を用い、その結果、熱は、チップのシリコンを通って、有機材料(接着剤)によってラジエータにリンクされた接地平面、したがって熱伝導率が低い(5〜10℃/W前後)接地平面へと通過する(C.J.Bartlett、J.M.Segelken and N.A Teneketges、“Multichip Packaging Design for VLSI−based Systems”,IEEE Trans.Compon.Hybrids Manuf.Technol.,Vol.CHMT−12(No.4)p647−653,1987を参照)。
図2は、基板上で支えられた、反転させたチップデバイス10、すなわち「フリップチップ」の断面を示す。電子チップ10は、概してその能動面全体または一部にわたって分布しているパッド11を備え、その上に半田のボール12が堆積されている。ボールを有するチップの、基板13への電気相互接続は、リフローによって実現される。動作中にチップ10によって生じた熱を放散するために、チップ10の後面14すなわち非能動面は、熱交換素子15またはラジエータにリンクさせてもよい。
熱の一部分は、基板13(一般的には熱伝導率が低いPCB)の熱抵抗に応じて、電気相互接続ボール12に向けられる。ボール12がソルダリングされるパッド11は、概してアルミニウム/チタン/タングステン/ニッケル/金系の、全厚さが約1μmである複雑な冶金を有する。ボール12がリフローされると、金属間化合物合金が、金、ニッケルと、鉛系半田との間に形成される。これらの合金の熱伝導率は、概してかなり低い(20〜50W/m/℃)。
熱の別の部分が、チップ10の後面14の方に向けられることになる。これが、熱交換素子15が概してこの後面14に配置されている理由である。
熱は、チップ10を形成しているシリコンを通過するが、その熱伝導は140W/m/℃であり、これはボール12の熱伝導よりもはるかに高いが、一般的には銅製である熱交換素子15の熱伝導(390W/m/℃)よりもはるかに低い。
次に熱流束は、金属堆積(約1μm)で形成された界面16を通過し、その後、熱伝導率がおよそ40W/m/℃程度である半田17自体を通過する。
次に熱流束は熱交換素子15に入り、そこから放散される。
チップを設計する際には、電流波節点区域(ホットスポット)がわかっており、フォトリソグラフィマスク上のこれらの場所で熱パッドを優先的に追加するために局所化される。フォトリソグラフィマスクは、電気パッドには常に必要である。
超音波「ボールボンディング」ワイヤリングを用いることにより、一般的にはアルミニウム製である、チップのパッドにワイヤを溶接することが可能になる。超音波溶接ツールの移動によって引き起こされた摩擦は、超音波周波数でおよそ0.1μm程度であるが、この摩擦により、500℃〜600℃の温度に界面の温度を上昇させることが可能になる。概してパッドを形成しているアルミニウムの融解温度(660℃)、および概してワイヤを形成している金の融解温度(1064℃)に関するこの高温により、パッドのアルミニウム原子の自己拡散、およびワイヤの金原子の自己拡散が可能になる。言いかえれば、それは、界面なしで「固溶体」とも呼ばれる完全な冶金のリンクを形成する。およそ数μm程度の、金およびアルミニウムのそれぞれの原子の「相互浸透」が存在するからである。
図3Aは、アルミニウム製、または酸化アルミニウムAlからなる多かれ少なかれ連続的なネイティブ層21で被覆されたアルミニウム合金製のパッド20を示す。
図3Bは、(例えば、金製の)ワイヤのボール22の超音波溶接後の同じパッド表面を示す。そこでは、酸化アルミニウムが、超音波によって破壊されており、溶接の間の金原子、およびアルミニウム原子の自己拡散、または相互拡散23の結果、金製ボールとアルミニウム製パッドとの間にリンクが生じている。言いかえれば、界面なしで冶金のリンクが存在している。
したがって、図2のフリップチップを参照すると、ボール12と、チップ10のパッド11との間の界面が除去されていることが認められる。しかも、ボール12の熱伝導率は、およそ30〜40W/m/℃程度であるが、これは、金製のワイヤの熱伝導率(317W/m/℃)または銀製の熱伝導率(429W/m/℃)に、すなわち、約10倍の大きさに置き換えられている。他方では、後面14を通って流れる熱流束の部分は、熱交換素子15に達する前に、シリコン(140W/m/℃)、ならびに界面16および17を通り抜けなければならない。
R.C Chu、U.P.Hwang and R.E.Simons、"Conduction Cooling for an LSI Package:A one dimensional Approach",IBM J.Res.Div.,Vol26,P45−54,1982 H.Yamamoto、T.Udagawa and M.Suzuki、Cooling System for FACOM M−780,"Large Scale Computer in Cooling Technology for Electronic Equipment",W.Aung,Ed,Hemisphere Publishing,p701−714,1984 C.J.Bartlett、J.M.Segelken and N.A Teneketges、"Multichip Packaging Design for VLSI−based Systems",IEEE Trans.Compon.Hybrids Manuf.Technol.,Vol.CHMT−12(No.4)p647−653,1987
本発明の1つの目標は、これらの問題を軽減することである。
本発明の1つの態様によれば、熱抵抗が向上した少なくとも1つの電子チップデバイスからなる積層体であって、電気相互接続リンクを有する少なくとも1つの電気接続パッドと、チップの面の上に配置された少なくとも1つの熱パッドと、少なくとも1つの熱交換素子と、熱パッドと熱交換素子との間の少なくとも1つの熱リンクと、を備える積層体において、熱交換素子の一部分であって、電子チップの、電気相互接続リンクを有する電気接続パッドに面して位置している前記一部分が、前記電気相互接続リンクとの接触を防ぐアパーチャを備える積層体が提供される。
このようなチップからなる積層体は、電子機能を高めるが、これは、単位容積当りの出力密度の増加に結びつき、したがって、積層可能なチップの数には限りがある。
したがって、電子チップの作動によって放出された熱の排出が向上されている一方で、チップと、熱交換素子またはラジエータとの間に界面が存在しないようにしている。
メインフレームコンピュータメーカーの状況を遡れば、1980年代には、非常に使い勝手が悪く、熱抵抗を完全に除去できない手段を用いて、チップとの界面のこの熱抵抗を低減しようとしていたのである。
1つの実施形態によれば、前記熱交換素子は、対応するチップの隅に面して配置されたタブを備える。
1つの実施形態では、電子チップ(31、51、72)デバイス(30、50)が、前記熱交換素子(36、59)の一部分であって、アパーチャを備える熱パッド(34、61)に面して配置されている前記一部分を備える。
したがって、チップと熱交換素子との間に熱リンクを生成することが容易である。
1つの実施形態によれば、電子チップデバイスの熱リンクは、少なくとも1つの熱伝導性ワイヤを備える。
熱リンクとして熱伝導性ワイヤを使用することは、現在では実施が容易であり、それほど高価ではない。
1つの実施形態によれば、少なくとも1つの熱パッドを備えるチップの面は、チップの能動面、すなわち前面である。
したがって、チップの受動(後)面を通過せずに、チップの能動(前)面のホットスポットから直接熱の伝達がある。
さらに、チップの能動面での一度のマスク転写ステップだけで、電気接続パッドおよび熱接続パッドを生成することが可能になる。
例えば、熱交換素子の一部分であって、電子チップの、電気相互接続リンクを有する電気接続パッドに面して位置している前記一部分は、前記電気相互接続リンクと接触しないように高くなっている。
したがって、電気パッドの電気リンクの問題を生じずに、熱の排出が向上される。
一変形例として、少なくとも1つの熱パッドを備えるチップの前面は、チップの受動面、または後面である。
チップの能動面が、その表面積に対してあまりにも多くの電気パッドを有する場合、またはチップの高い作動周波数が、ある特定の信号と電子的に結合する可能性がある熱パッドによって妨害される場合には、これは特に有用である。
例えば、電子チップデバイスは、基板を備え、基板には、能動面の、電気相互接続リンクを有する電気接続パッドに面して位置している一部分に、前記電気相互接続リンクと接触しないようにアパーチャが設けられている。
したがって、底部に能動面を有するチップが、基板のアパーチャによって基板上に直接ワイヤリングされる場合、この能動面に熱パッドを配置することが可能ではないので、熱パッドはこのとき、非能動(受動)面に配置され、熱ワイヤによって熱交換素子に接続されてもよい。
本発明の1つの態様によれば、電子チップデバイス、または電子チップデバイスからなる積層体を製造する方法であって、電気接続パッドのための少なくとも1つのアパーチャと、熱パッドのための少なくとも1つのアパーチャと、を備えるマスクを用いた、1つのチップまたは複数のチップの能動面でのマスク転写ステップを含む方法もまた提供される。
本発明は、完全に非限定的な例として説明され、添付の図面によって図示されているいくつかの実施形態を検討すれば、一層よく理解されるであろう。
既知の先行技術による電子チップを概略的に示す。 既知の先行技術による電子チップを概略的に示す。 既知の先行技術によるワイヤリングを概略的に図示する。 既知の先行技術によるワイヤリングを概略的に図示する。 本発明の1つの態様による(2D)チップデバイスを図示する。 本発明の1つの態様による(2D)チップデバイスを図示する。 本発明の1つの態様による電子チップデバイスからなる積層体を図示する。
すべての図において、同一の参照符号を有する要素は、類似したものである。記載されている実施形態は、完全に非限定的なものである。
本明細書では、当業者によく知られている特徴および機能は、詳細に記載しない。
図4は、パッケージ、および電気ワイヤ33のような電気相互接続リンクを有する電気接続パッド32の形態をした、2D電子チップ31デバイス30を示す。
熱パッド34が、熱リンク35によって熱交換素子36にリンクされている。
示されている例は特に有利なものであるが、この例では、熱交換素子36の一部分37であって、電子チップ31の、電気相互接続リンク33を有する電気接続パッド32の上方に位置している前記一部分が、前記電気相互接続リンク33と接触しないように高くなっている。
熱交換素子36またはラジエータは、エラストマー型可撓性接着剤でボンディングすることができ、これは非常に重要なことである。なぜなら、「Cu/low−kデバイス」と呼ばれる低誘電率チップに関する新技術は、機械的応力に対する耐性が非常に低いからである。可撓性接着剤は、シリコーン系とすることができ、したがって変形性が高い。これらの接着剤は、熱導体としては非常に不良(1W/m/℃未満)であり、(およそ数℃/Wから数十℃/W程度の)非常に高い熱抵抗につながる。熱交換素子36上に熱リンクワイヤ35をワイヤリングすることによって、完全に機械的に分断されるようにすることで、これが完全に回避される。
チップ31は、接着剤40によって基板39にボンディングされている。基板のパッド41は、電気ワイヤ33を用いて、チップに機械的応力をかけずに、基板39をチップ31の電気パッド32に電気的にリンクさせることができる。
熱交換素子36は、電気リンクワイヤ33に触れないように、高くなった部分を備える。
熱交換素子36は、対流冷却の場合にはさらに良好な冷却が可能になるフィンを形成するように、一面ないし四面でパッケージから突起させることも可能であろう。図4では、熱交換素子36は、パッケージの1つまたは複数の面と同一平面上にあり、次に冷源にリンクさせることが可能である。
説明した実施形態では、チップを設計する際に、電流波節点区域(ホットスポット)が一まとめにされることで、電気パッドにもまた必要なフォトリソグラフィマスク上のこれらの場所で、熱パッドを優先的に追加するようにする。
図4では、能動面すなわち前面42が上部にあり、受動面すなわち後面43が底部にある。チップ31は、樹脂44の中に配置されている。
基板39には、基板上に、例えばプリント回路基板上に移載可能な状態にあるボール45が設けられている。
図5は、パッケージ形態をした、2Dチップ51デバイス50の変形例を示す。メモリとして用いられる多数のチップ51デバイス50がワイヤリングされるが、図5におけるように、能動面52を下向きにして、電気接続パッド54と、基板53内のアパーチャ64を通っている電気ワイヤ55とによって、基板53上に直接ワイヤリングされている。したがって、チップ51の受動面56を使用して、熱ワイヤ57および熱交換素子58を介して熱を伝達することが可能である。
この手法の利点は、チップ51に応力をかけないように、機械的に分断しなければならない熱交換素子59を使用することである。すなわち、使用される可撓性接着剤60は、概してエラストマー系のものであるが、熱導体としては非常に不良(1W/m/℃未満)である。
可撓性接着剤60は、概して金、およびニッケルからなる堆積61の上に配置され、電子チップ51上の大型の熱パッドと見なされている。電子チップ51は、樹脂62の中に配置され、接着剤63によって基板53にボンディングされている。
基板53には、基板上に、例えばプリント回路基板上に移載可能な状態にあるボール61が設けられている。
図6は、電子チップデバイスまたはレベルが積層される場合に、少なくとも1つの電子チップデバイスからなる積層体の生成を可能にする3Dアプリケーションを示す。図6は、積層体からなるデバイスの平面図を示す。
ラジエータまたは熱交換素子70は、例えば、電子チップ72の四隅の上方に配置された熱交換素子70の四隅に位置する4つのストラップまたはタブ71によって、熱を伝達する。
電子チップ72を電気的にリンクさせるための電気パッド73および電気ワイヤ74の位置に応じて、ストラップまたはタブの71の他の配置を変形例として用いることができる。
図6では、電気パッド73および電気ワイヤ74は、電子チップ72のエッジに位置しており、ラジエータまたは熱交換素子70は、電気ワイヤ74と接触しないように高くなっていてもよいし、高くなっていなくてもよい。いずれの場合も、ラジエータ70の下に、またはストラップ71の下には電気ワイヤ74は存在し得ない。なぜなら、積層後にモジュールを鋸引きすると、電気ワイヤ74の断面がラジエータ70のストラップ71の断面と一致してしまうことにより、短絡が生じてしまうからである。
図6の特に有利な実施形態では、熱交換素子70は、電気ワイヤ74とのあらゆる接触を回避するように、適切なカットアウトを備える。
熱リンクワイヤ75は、電子チップ72の能動面上に配置された熱パッド76上にワイヤリングされている。
熱ワイヤ75は、熱交換素子70内に、熱パッド76に面して作られたアパーチャ77を通してワイヤリングすることにより、熱交換素子70に接続されている。
本発明はまた、電子チップデバイス30、50、または電子チップデバイス30、50からなる積層体(3Dチップ)を製造する方法であって、電気接続パッドのための少なくとも1つのアパーチャと、熱パッドのための少なくとも1つのアパーチャと、を備えるマスクを用いた、1つのチップまたは複数のチップの能動面上でのマスク転写ステップを含む方法に関する。
このように、本発明により、界面の熱抵抗を通過することなく、チップの極めて薄い(1μm未満)能動表面のホットスポットから前記熱が排出される箇所への熱の伝達を向上させることが可能になる。
さらには、本発明は、いずれの追加のチップ処理ステップも必要ない。
本発明は、熱がチップを通り抜けて受動面に達した後にではなく、熱放射源において直接熱相互接続を実施する。
本発明は、最新世代のチップを含めた、チップの相互接続において非常に広く用いられるボールボンディング法を実施する。実際、チップは、応力に非常に敏感な、「Cu/low−kデバイス」と呼ばれる誘電体で形成されているので、そのワイヤリングには、特殊な工業機器が必要であり、特に「ソフトランディング(soft landing)」のワイヤリングでは、熱パッドのワイヤリングは、この同じ方法を用いている。
これらの最新世代のチップは、熱力学的応力に対する耐性が非常に低い。これが、最新世代のチップを封入するためのプラスチックパッケージのメーカーが、樹脂の特性(12〜7ppm/℃に変化する膨張係数)を改変しなければならなかった理由である。言いかえれば、高さ約30〜50μmのカットワイヤ、すなわち「スタッド」を用いる技術であるが、これは次にソルダリングによって、例えば銅製のラジエータにリンクさせなければならない。ラジエータとチップとの間のリンクは事実上剛性であるので、ラジエータによってかけられた応力は、チップに伝達される。さらに、多数のスタッドをソルダリングによってリンクさせることは、膨張差応力のため、実現が困難である。
最後に、もしチップが能動面のパッドと同様に金属化されていれば、シリコンの厚さを貫通させなければならないという欠点を有するが、チップの後面上で同じ手法の採用を禁じるものではない。

Claims (9)

  1. 熱抵抗が向上した少なくとも1つの電子チップデバイスからなる積層体であって、電気相互接続リンクを有する少なくとも1つの電気接続パッドと、前記チップの面の上に配置された少なくとも1つの熱パッドと、少なくとも1つの熱交換素子と、熱パッドと熱交換素子との間の、電気的に接続されていない少なくとも1つの熱リンクと、を備える積層体において、熱交換素子の一部分であって、電子チップの、電気相互接続リンクを有する電気接続パッドに面して位置している前記一部分が、前記電気相互接続リンクとの接触を防ぐアパーチャを備える積層体。
  2. 前記熱交換素子が、対応するチップの隅に面して配置されたタブを備える請求項1に記載の積層体。
  3. 前記電子チップデバイスが、前記熱交換素子の一部分であって、アパーチャを備える熱パッドに面して配置されている前記一部分を備える請求項1記載の積層体。
  4. 前記電子チップデバイスの前記熱リンクが、少なくとも1つの熱伝導性ワイヤを備える請求項1記載の積層体。
  5. 少なくとも1つの熱パッドを備えるチップの前記面が、前記チップの能動面である請求項1記載の積層体。
  6. 熱交換素子の一部分であって、電子チップの、電気相互接続リンクを有する電気接続パッドに面して位置している前記一部分が、前記電気相互接続リンクと接触しないように高くなっている請求項5に記載の積層体。
  7. 少なくとも1つの熱パッドを備えるチップの前面が、前記チップの受動面である請求項1記載の積層体。
  8. 前記電子チップデバイスが、基板であって、能動面の、電気相互接続リンクを有する電気接続パッドに面して位置する一部分に、前記電気相互接続リンクと接触しないようにアパーチャが設けられた基板を備える請求項7に記載の積層体。
  9. 電子チップデバイス、または電子チップデバイスからなる積層体を製造する方法であって、電気接続パッドのための少なくとも1つのアパーチャと、熱パッドのための少なくとも1つのアパーチャと、を備えるマスクを用いた、1つのチップまたは複数のチップの能動面でのマスク転写ステップを含む方法。
JP2017549680A 2015-03-24 2016-03-22 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス Active JP6789968B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1552457A FR3034253B1 (fr) 2015-03-24 2015-03-24 Dispositif de puce electronique a resistance thermique amelioree, et procede de fabrication associe
FR1552457 2015-03-24
PCT/EP2016/056204 WO2016150934A1 (fr) 2015-03-24 2016-03-22 Dispositif de puce électronique à résistance thermique améliorée, et procédé de fabrication associé

Publications (2)

Publication Number Publication Date
JP2018509771A JP2018509771A (ja) 2018-04-05
JP6789968B2 true JP6789968B2 (ja) 2020-11-25

Family

ID=54065958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017549680A Active JP6789968B2 (ja) 2015-03-24 2016-03-22 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス

Country Status (7)

Country Link
US (1) US20180061731A1 (ja)
EP (1) EP3275016A1 (ja)
JP (1) JP6789968B2 (ja)
KR (1) KR102524167B1 (ja)
CN (1) CN108496248B (ja)
FR (1) FR3034253B1 (ja)
WO (1) WO2016150934A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
US11769710B2 (en) 2020-03-27 2023-09-26 Xilinx, Inc. Heterogeneous integration module comprising thermal management apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3615651B2 (ja) * 1998-03-06 2005-02-02 株式会社ルネサステクノロジ 半導体装置
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
KR100508682B1 (ko) * 2002-11-20 2005-08-17 삼성전자주식회사 더미 와이어를 이용한 열방출형 적층 칩 패키지
JP2004200316A (ja) * 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
KR20060039044A (ko) * 2004-10-29 2006-05-08 삼성전기주식회사 스택형 반도체 멀티칩 패키지
TWI255536B (en) * 2005-02-02 2006-05-21 Siliconware Precision Industries Co Ltd Chip-stacked semiconductor package and fabrication method thereof
US7572679B2 (en) * 2007-07-26 2009-08-11 Texas Instruments Incorporated Heat extraction from packaged semiconductor chips, scalable with chip area
US20120032350A1 (en) * 2010-08-06 2012-02-09 Conexant Systems, Inc. Systems and Methods for Heat Dissipation Using Thermal Conduits

Also Published As

Publication number Publication date
FR3034253A1 (fr) 2016-09-30
CN108496248A (zh) 2018-09-04
KR102524167B1 (ko) 2023-04-20
US20180061731A1 (en) 2018-03-01
WO2016150934A1 (fr) 2016-09-29
FR3034253B1 (fr) 2018-09-07
CN108496248B (zh) 2021-11-26
JP2018509771A (ja) 2018-04-05
EP3275016A1 (fr) 2018-01-31
KR20170129889A (ko) 2017-11-27

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
TWI529878B (zh) 集成電路封裝件及其裝配方法
US20100142150A1 (en) Cooling apparatus with cold plate formed in situ on a surface to be cooled
TWI246174B (en) Heat spreader, package and package method thereof
JP4823676B2 (ja) 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造
TWI520299B (zh) Semiconductor device and method for manufacturing the same
WO2007037306A1 (ja) ヒートシンクモジュール及びその製造方法
KR20030021895A (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
TW201946237A (zh) 單晶微波積體電路(mmic)冷卻結構
JP6789968B2 (ja) 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス
JP2004356625A (ja) 半導体装置及びその製造方法
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
CN114464581A (zh) 封装结构及其制造方法
JP4860695B2 (ja) 半導体パッケージ
TWI388041B (zh) 具散熱結構之半導體封裝件
TW200826261A (en) Thermally enhanced BGA package apparatus & method
US6763881B1 (en) Thermally matched gradient heat sink
JP4697118B2 (ja) 電子装置
JPH05218226A (ja) 多層配線基板
JP2019165146A (ja) 半導体装置および電子機器
JPS58218148A (ja) 電子部品冷却装置
JPS63224242A (ja) 熱伝達装置
JP2521624Y2 (ja) 半導体装置
JP5923943B2 (ja) 半導体装置及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201104

R150 Certificate of patent or registration of utility model

Ref document number: 6789968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250