JP6783648B2 - 配線基板、半導体装置 - Google Patents

配線基板、半導体装置 Download PDF

Info

Publication number
JP6783648B2
JP6783648B2 JP2016251599A JP2016251599A JP6783648B2 JP 6783648 B2 JP6783648 B2 JP 6783648B2 JP 2016251599 A JP2016251599 A JP 2016251599A JP 2016251599 A JP2016251599 A JP 2016251599A JP 6783648 B2 JP6783648 B2 JP 6783648B2
Authority
JP
Japan
Prior art keywords
region
pad
pads
dummy
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016251599A
Other languages
English (en)
Other versions
JP2018107267A (ja
JP2018107267A5 (ja
Inventor
今藤　桂
桂 今藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016251599A priority Critical patent/JP6783648B2/ja
Priority to US15/819,310 priority patent/US10438883B2/en
Publication of JP2018107267A publication Critical patent/JP2018107267A/ja
Publication of JP2018107267A5 publication Critical patent/JP2018107267A5/ja
Application granted granted Critical
Publication of JP6783648B2 publication Critical patent/JP6783648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板及び半導体装置に関する。
異種の半導体チップを搭載することにより、高機能化と低コスト化を図ることができるマルチチップモジュール用の配線基板が知られている。このような配線基板には、例えば、ＤＲＡＭやＳＲＡＭ等のメモリーや、ロジック等の半導体チップが搭載される。このような半導体チップでは、電極が高密度に配置される領域と低密度に配置される領域が混在するデザインが採用される場合がある。この場合、そのデザインに対応して、半導体チップの電極と接続されるパッドが高密度に配置された高密度領域と低密度に配置された低密度領域とが１つの配線基板に混在する（例えば、特許文献１参照）。
又、このような配線基板では高信頼性が要求されるため、パッドに表面処理が施されるが、給電性が不要でデザインの制約を受けにくい無電解めっきによりパッドにめっき層を形成する表面処理が一般的である。
特開２０１４−１８３０８５号公報
ところで、パッドが一定の密度（一定のピッチ）で配置された配線基板において、パッドに無電解めっきによりめっき層を形成する場合には、めっき条件を調整することにより、全体に均一にめっきを施すことが可能である。
しかしながら、上記のようにパッドが高密度に配置された高密度領域と低密度に配置された低密度領域とが１つの配線基板に混在すると、高密度領域にめっき条件を合わせると、低密度領域にめっきが析出し難くなる問題が生じる。一方、低密度領域にめっき条件を合わせると、高密度領域ではパッド間にめっきがはみ出してショートする問題が生じる。
すなわち、高密度領域と低密度領域の両方に最適となるめっき条件に調整することは困難である。
本発明は、上記の点に鑑みてなされたものであり、高密度領域のパッドと低密度領域のパッドの両方に均一にめっき層が形成された配線基板を提供することを課題とする。
本配線基板は、絶縁層の上面において、半導体チップ接続用の外部接続端子として使用される複数のパッドが配置されたパッド配置領域が画定され、前記パッド配置領域は、複数の前記パッドが所定密度で配置された第１領域と、複数の前記パッドが前記第１領域の所定密度よりも低密度で配置された第２領域と、を含み、前記第２領域のみ、外部接続端子として使用されないダミーパッドが少なくとも１つ配置され、前記ダミーパッドは、少なくとも前記第２領域の最外周に位置する前記パッドの外側、かつ前記半導体チップの外形よりも外側に位置し、前記パッド及び前記ダミーパッドの表面には、めっき層が形成され、前記めっき層はニッケルを含むことを要件とする。
開示の技術によれば、高密度領域のパッドと低密度領域のパッドの両方に均一にめっき層が形成された配線基板を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 ニッケルの析出反応が阻害される理由について説明する図である。 ダミーパッドを配置する効果の１つについて説明する図である。 ダミーパッドの配置の他の例を示す図（その１）である。 ダミーパッドの配置の他の例を示す図（その２）である。 ダミーパッドの配置の他の例を示す図（その３）である。 ダミーパッドの配置の他の例を示す図（その４）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う部分拡大断面図である。但し、図１（ａ）は主としてパッドの配置を示しており、図１（ｂ）に示す構成要素の一部は図示が省略されている。
図１を参照するに、半導体装置１は、配線基板１０と、半導体チップ２１〜２３と、バンプ４０と、アンダーフィル樹脂５０とを有している。配線基板１０は、配線層１１と、絶縁層１２と、パッド１３と、ダミーパッド１８とを有している。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ２１〜２３側を上側又は一方の側、配線層１１側を下側又は他方の側とする。又、各部位の半導体チップ２１〜２３側の面を上面又は一方の面、配線層１１側の面を下面又は他方の面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１２の上面１２ａの法線方向から視ることを指し、平面形状とは対象物を絶縁層１２の上面１２ａの法線方向から視た形状を指すものとする。
配線基板１０において、配線層１１は絶縁層１２に被覆されている。配線層１１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１１の厚さは、例えば、１〜２０μｍ程度とすることができる。
絶縁層１２は配線層１１を被覆している。絶縁層１２は、例えば、多層配線の層間絶縁層として、ビルドアップ工法を用いて形成することができる絶縁層である。従って、絶縁層１２の下層として他の絶縁層や他の配線層が積層されていてもよい。この場合、他の絶縁層に適宜ビアホールを設け、ビアホールを介して配線層同士を接続することができる。
絶縁層１２の材料としては、例えば、非感光性（熱硬化性樹脂）のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。或いは、絶縁層１２の材料として、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いてもよい。絶縁層１２は、ガラスクロス等の補強材を有していても構わない。又、絶縁層１２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層１２の厚さは、例えば３〜３０μｍ程度とすることができる。
絶縁層１２の上面１２ａには、半導体チップ接続用の外部接続端子として使用される複数のパッド１３が配置されたパッド配置領域Ｐが画定されている。パッド配置領域Ｐは、複数のパッド１３が所定密度で配置された第１領域Ｈｄ（高密度領域）と、複数のパッドが第１領域Ｈｄの所定密度よりも低密度で配置された第２領域Ｌｄ（低密度領域）とを含んでいる。
つまり、第２領域Ｌｄに位置するパッド１３は、第１領域Ｈｄに位置するパッド１３よりもピッチが広い。第１領域Ｈｄのパッド１３は、主に信号用であり、５０μｍ程度のピッチで配置されている。第２領域Ｌｄのパッド１３は、主に電源やＧＮＤ用であり、１００μｍ程度のピッチで配置されている。
なお、図１（ａ）では、便宜上、第１領域Ｈｄのパッド１３を右上がりの斜線、第２領域Ｌｄのパッド１３を白抜き、後述のダミーパッド１８を右下がりの斜線で図示している。
パッド１３の平面形状は、例えば、直径２０〜３０μｍ程度の円形とすることができる。但し、パッド１３の平面形状を楕円形や矩形等としても構わない。パッド１３の厚さは、例えば、１〜２０μｍ程度とすることができる。
パッド１３は、絶縁層１２を貫通し配線層１１の上面を露出するビアホール１２ｘ内に充填されたビア配線１３ｖを介して配線層１１と電気的に接続されている。パッド１３及びビア配線１３ｖは一体的に形成されており、パッド１３及びビア配線１３ｖの材料としては、例えば、銅（Ｃｕ）等を用いることができる。パッド１３及びビア配線１３ｖは、例えば、セミアディティブ法により形成することができる。なお、パッド１３と同一層に、配線パターンが設けられてもよい。
パッド１３の表面（上面及び側面）は、ニッケルめっき層１４により被覆されている。ニッケルめっき層１４の厚さは、例えば、０．０５〜１０μｍ程度とすることができる。ニッケルめっき層１４は、例えば、無電解めっき法により形成することができる。ニッケルめっき層１４は、ニッケル（Ｎｉ）のみから構成してもよいし、ニッケル（Ｎｉ）とリン（Ｐ）やボロン（Ｂ）との合金（Ｎｉ−Ｐ、Ｎｉ−Ｂ）等としてもよい。
ニッケルめっき層１４の表面（上面及び側面）は、金属層１５により被覆されている。金属層１５の例としては、Ａｕ層や、Ａｇ層、Ｐｄ層、Ｐｄ／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。金属層１５の厚さは、例えば、０．０１〜１μｍ程度とすることができる。金属層１５は、例えば、無電解めっき法により形成することができる。
なお、パッド１３、ニッケルめっき層１４、及び金属層１５の下層に、密着層を設けてもよい。すなわち、絶縁層１２の上面１２ａに密着層を設け、密着層上にパッド１３、ニッケルめっき層１４、及び金属層１５を形成してもよい。密着層としては、例えば、Ｃｕ層、Ｔｉ層、Ｃｒ層、Ｎｉ層の何れか、又はこれらの中から任意の２層以上を積層した積層膜又は合金膜とすることができる。密着層の厚さは、例えば、０．０１〜２μｍ程度とすることができる。密着層は、例えば、無電解めっき法又はスパッタリング法により形成することができる。
パッド配置領域Ｐの最外周に位置する複数のパッド１３のうち、第２領域Ｌｄのみ、第２領域Ｌｄの最外周に位置するパッド１３（以降、単に第２領域Ｌｄの最外周に位置するパッド１３とする）の外側に、ダミーパッド１８が配置されている。ダミーパッド１８は、外部接続端子として使用されないパッドであり、半導体装置１における電気的な接続には寄与しない。なお、ダミーパッド１８の個数は限定されず、ダミーパッド１８は少なくとも１つ配置されていればよい。
ここで、『第２領域Ｌｄのみ』は、パッド配置領域Ｐの最外周に位置する複数のパッド１３のうち、第１領域Ｈｄの最外周に位置するパッド１３の外側にはダミーパッド１８が配置されていないことを意味する。又、第２領域Ｌｄの最外周に位置するパッド１３の内側にダミーパッド１８を配置する形態を排除するものではない。
本実施の形態では、ダミーパッド１８の平面形状をパッド１３の平面形状と同じ円形とし、直径を略同等としている。しかし、ダミーパッド１８の平面形状をパッド１３の平面形状とは異なる任意の形状（楕円形、矩形等）としても構わない。又、ダミーパッド１８の平面形状をパッド１３とは直径の異なる円形としても構わない。
第２領域Ｌｄの最外周に位置するパッド１３とダミーパッド１８との距離は、例えば、第２領域Ｌｄ内で隣接するパッド１３同士の距離と同程度とすることができる。
ダミーパッド１８の表面（上面及び側面）は、パッド１３と同様に、ニッケルめっき層１４により被覆されていてもよく、ニッケルめっき層１４の表面（上面及び側面）は金属層１５により被覆されていてもよい。但し、ダミーパッド１８は、電気的な接続には寄与しないため、ニッケルめっき層１４や金属層１５が全く形成されていないダミーパッド１８や、部分的にしか形成されていないダミーパッド１８が存在しても構わない。
配線基板１０上には半導体チップ２１〜２３がフリップチップ実装されている。半導体チップ２１〜２３の各々の電極３０は、はんだ等からなるバンプ４０を介して、対応するパッド１３と電気的に接続されている。半導体チップ２１及び２３は、例えば、メモリーＩＣであり、半導体チップ２２は、例えば、ロジックＩＣである。半導体チップ２１〜２３と配線基板１０との間には、アンダーフィル樹脂５０が充填されている。
なお、各々のダミーパッド１８は、全部又は一部がアンダーフィル樹脂５０に被覆されていることが好ましい。ダミーパッド１８は、他の配線パターン等と接続されていないため、絶縁層１２の上面１２ａから脱落するおそれがある。各々のダミーパッド１８の全部又は一部をアンダーフィル樹脂５０で被覆することにより、ダミーパッド１８の脱落を防止できる。
ここで、第２領域Ｌｄの最外周に位置するパッド１３の外側にダミーパッド１８を配置する理由について説明する。図２は、ニッケルの析出反応が阻害される理由について説明する図である。図２では、絶縁層１２０上に形成されたパッド１３０ｏ及び１３０ｉに無電解めっき法によりニッケルめっきを施す場合を考える。なお、パッド１３０ｏは最外周に位置するパッドを示しており、パッド１３０ｉは最外周よりも内側に位置するパッドを示している。
図２（ａ）において、ニッケルめっき液には、被めっき物以外へのめっきの析出や浴分解を起こさないために反応抑制剤が添加されている。反応抑制剤の濃度は、ニッケルの反応性を損ねない程度に抑えられているが、局所的に影響が強くなる場合がある。図２（ａ）では、反応抑制剤の影響の大小を矢印３００の大きさで模式的に示している。図２（ａ）に示すように、最外周のパッド１３０ｏの付近では、周りに何もなく、めっき液の流速の影響を強く受けるため、反応抑制剤の影響は、局所的に最外周のパッド１３０ｏ付近が最も大きく、内側に行くほど影響は小さくなる。すなわち、最外周のパッド１３０ｏは、反応抑制剤の影響によりニッケルの析出反応が阻害されやすい状態となっている。
そして、図２（ｂ）に示すように、最外周のパッド１３０ｏにはニッケルめっきの析出異常が発生する。なお、ニッケルめっきの析出異常とは、パッド上にニッケルめっき層１４０が全く析出されないか、或いは、ニッケルめっき層１４０の膜厚が設計値の範囲に達しない領域が存在することをいう。
一方、図１に示すように、第２領域Ｌｄの最外周に位置するパッド１３の外側にダミーパッド１８を配置すると、最外周のパッド１３の周囲では、反応抑制剤の局所的な撹拌速度が低下し、反応抑制剤の影響を軽減できる。これにより、ニッケルめっきの析出異常を改善することができる。
なお、パッド配置領域Ｐにおいてパッド１３の密度が一定である場合には、ダミーパッド１８を配置する必要はない。この場合には、めっき温度、還元剤濃度、反応抑制剤、撹拌速度等の条件を調整することにより、パッド配置領域Ｐに配置された全てのパッド１３に均一にめっき層を形成することができる。なお、均一とは、ニッケルめっき層１４０の膜厚が設計値の範囲内に収まっていることを意味する。
一方、パッド配置領域Ｐがパッド１３の密度が異なる第１領域Ｈｄと第２領域Ｌｄとを含む場合、ダミーパッド１８を配置しないで、上記の条件を調整することのみにより、パッド配置領域Ｐに配置された全てのパッド１３に均一にめっき層を形成することは困難である。
この場合、第２領域Ｌｄの最外周に位置するパッド１３におけるニッケルめっきの析出異常を改善できる条件では、第１領域Ｈｄのパッド１３において過剰にニッケルめっきが析出し、隣接するパッド１３同士がショートする問題（ショート異常）が生じる。すなわち、上記の条件を調整することにより、第２領域Ｌｄの最外周に位置するパッド１３におけるニッケルめっきの析出異常を改善し、かつ、第１領域Ｈｄのパッド１３におけるショート異常の発生を回避することは困難である。
第２領域Ｌｄの最外周に位置するパッド１３の外側にダミーパッド１８を配置することで、この問題を解決できる。すなわち、第１領域Ｈｄのパッド１３におけるショート異常の発生を回避できる条件のままで、第２領域Ｌｄの最外周に位置するパッド１３におけるニッケルめっきの析出異常を改善できる。
又、第２領域Ｌｄの最外周に位置するパッド１３の外側にダミーパッド１８を配置することで、以下のような効果も得られる。
すなわち、図３（ａ）に示すように、ダミーパッド１８が存在しない場合、第１領域Ｈｄよりも第２領域Ｌｄの方がアンダーフィル樹脂５０の濡れ広がり性がよいため、第２領域Ｌｄの最外周からアンダーフィル樹脂５０が流れ出すおそれがある。
一方、図３（ｂ）に示すように、第２領域Ｌｄの最外周に位置するパッド１３の外側にダミーパッド１８を配置することで、アンダーフィル樹脂５０の流れ出しを抑制することができる。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、ダミーパッドの配置のバリエーションを示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図４（ａ）に示すように、第２領域Ｌｄの最外周に位置するパッド１３とダミーパッド１８とを千鳥状に配置してもよい。例えば、第２領域Ｌｄの最外周に位置するパッド１３の一部分では図４（ａ）のようにダミーパッド１８とを千鳥状に配置し、他の部分では図３（ｂ）のようにダミーパッド１８をパッド１３の真横に配置してもよい。これにより、アンダーフィル樹脂５０の流れを良好に制御することができる。
図４（ｂ）に示すように、第２領域Ｌｄの最外周に位置するパッド１３とダミーパッド１８との距離Ｌ１を、第２領域Ｌｄ内で隣接するパッド１３同士の距離Ｌ２よりも短くしてもよい。これにより、反応抑制剤の局所的な撹拌速度が低下し、反応抑制剤の影響を更に軽減させることができる。
図５（ａ）に示すように、ダミーパッド１８のピッチＰ１を、第２領域Ｌｄ内で隣接するパッド１３のピッチＰ２よりも狭くしてもよい。
図５（ｂ）に示すように、第２領域Ｌｄの最外周に位置する一部のパッド１３の外側のみにダミーパッド１８を配置してもよい。
又、図６（ａ）に示すように、ダミーパッド１８は円形状には限定されず、第２領域Ｌｄの最外周に位置するパッド１３に沿った細長状のパターンに形成されてもよい。この場合、細長状のダミーパッド１８は直線状には限定されず、屈曲する部分を有してもよい。
図６（ｂ）に示すように、第２領域Ｌｄの最外周に位置するパッド１３の外側に複数列のダミーパッド１８を配置してもよい。この場合、２列には限定されず、３列以上としてもよい。
〈第２の実施の形態〉
第２の実施の形態では、ダミーパッド１８の配置が第１の実施の形態とは異なる形態を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図７（ａ）に示すように、第２領域Ｌｄの最外周に位置するパッド１３の間、や第２領域Ｌｄの内側に位置するパッド１３の間にダミーパッド１８を配置してもよい。
例えば、第２領域Ｌｄに配置されたパッド１３の間の距離が長い（ピッチが大きい）場合、第１の実施の形態と同様に、第２領域Ｌｄの最外周よりも内側に位置するパッド１３でも、めっき液の流速の影響を強く受け、ニッケルの析出反応が阻害されやすい状態となる。
このような場合でも、少なくとも第２領域Ｌｄの最外周に位置するパッド１３の間や第２領域Ｌｄの内側に位置するパッド１３の間にダミーパッド１８を配置することで、めっき液の流速の影響を低減することができる。そのため、第２領域Ｌｄの最外周よりも内側に位置するパッド１３でもニッケルめっきの析出異常を改善できる。
又、第１の実施の形態を組合せて、図７（ｂ）に示すように、第２領域Ｌｄの最外周に位置するパッド１３の外側にダミーパッド１８を配置してもよい。第２領域Ｌｄの最外周に位置するパッド１３において、第１の実施の形態と同様の効果を得ることができる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、本発明は、配線基板上に半導体チップがフリップチップ実装された形態には限定されず、配線基板上に半導体チップがワイヤボンディング接合等の他の接合方法を用いて実装された形態にも適用可能である。
又、第１の実施の形態やその変形例、第２の実施の形態は、適宜組み合わせて実施することができる。例えば、第２領域Ｌｄの最外周に位置するパッド１３とダミーパッド１８とを千鳥状に配置し、更に、第２領域Ｌｄの最外周に位置するパッド１３とダミーパッド１８との距離を、第２領域Ｌｄ内で隣接するパッド１３同士の距離よりも短くしてもよい。
１ 半導体装置
１０ 配線基板
１１ 配線層
１２ 絶縁層
１２ａ 絶縁層１２の上面
１２ｘ ビアホール
１３ パッド
１３ｖ ビア配線
１４ ニッケルめっき層
１５ 金属層
１８ ダミーパッド
２１、２２、２３ 半導体チップ
３０ 電極
４０ バンプ
５０ アンダーフィル樹脂

Claims (9)

  1. 絶縁層の上面において、半導体チップ接続用の外部接続端子として使用される複数のパッドが配置されたパッド配置領域が画定され、
    前記パッド配置領域は、複数の前記パッドが所定密度で配置された第１領域と、複数の前記パッドが前記第１領域の所定密度よりも低密度で配置された第２領域と、を含み、
    前記第２領域のみ、外部接続端子として使用されないダミーパッドが少なくとも１つ配置され、
    前記ダミーパッドは、少なくとも前記第２領域の最外周に位置する前記パッドの外側、かつ前記半導体チップの外形よりも外側に位置し、
    前記パッド及び前記ダミーパッドの表面には、めっき層が形成され、前記めっき層はニッケルを含む配線基板。
  2. 前記第２領域の最外周に位置するパッドと前記ダミーパッドとが千鳥状に配置されている請求項１に記載の配線基板。
  3. 前記第２領域の最外周に位置するパッドと前記ダミーパッドとの距離が、前記第２領域内で隣接する前記パッド同士の距離よりも短い請求項１又は２に記載の配線基板。
  4. 前記ダミーパッドのピッチが、前記第２領域内で隣接する前記パッドのピッチよりも狭い請求項１乃至３の何れか一項に記載の配線基板。
  5. 少なくとも前記第２領域の最外周に位置するパッドの間、及び第２領域の最外周よりも内側に位置するパッドの間にも前記ダミーパッドを配置した請求項１乃至４の何れか一項に記載の配線基板。
  6. 前記ダミーパッドは、前記第２領域の最外周に位置するパッドに沿った細長状のパターンに形成されている請求項１に記載の配線基板。
  7. 前記第２領域の最外周に位置するパッドの外側に、複数列のダミーパッドが配置されている請求項１乃至５の何れか一項に記載の配線基板。
  8. 前記第２領域内で隣接する前記パッドのピッチは、前記第１領域内で隣接する前記パッドのピッチよりも広い請求項１乃至７の何れか一項に記載の配線基板。
  9. 請求項１乃至８の何れか一項に記載の配線基板と、
    前記配線基板の複数の前記パッドに接続された半導体チップと、
    前記配線基板と前記半導体チップとの間に充填された樹脂と、を有し、
    前記樹脂は、前記ダミーパッドを被覆している半導体装置。
JP2016251599A 2016-12-26 2016-12-26 配線基板、半導体装置 Active JP6783648B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016251599A JP6783648B2 (ja) 2016-12-26 2016-12-26 配線基板、半導体装置
US15/819,310 US10438883B2 (en) 2016-12-26 2017-11-21 Wiring board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016251599A JP6783648B2 (ja) 2016-12-26 2016-12-26 配線基板、半導体装置

Publications (3)

Publication Number Publication Date
JP2018107267A JP2018107267A (ja) 2018-07-05
JP2018107267A5 JP2018107267A5 (ja) 2019-06-27
JP6783648B2 true JP6783648B2 (ja) 2020-11-11

Family

ID=62625891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016251599A Active JP6783648B2 (ja) 2016-12-26 2016-12-26 配線基板、半導体装置

Country Status (2)

Country Link
US (1) US10438883B2 (ja)
JP (1) JP6783648B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7353113B2 (ja) * 2019-09-27 2023-09-29 日本電波工業株式会社 電子部品及び電子部品の製造方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
CN112382618B (zh) * 2020-11-09 2023-10-27 成都海光集成电路设计有限公司 一种封装结构及封装方法
KR20230016089A (ko) 2021-07-22 2023-02-01 삼성전자주식회사 반도체 패키지
US11997842B2 (en) * 2021-08-31 2024-05-28 Taiwan Semiconductor Manufacturing Company Limited Dummy metal bonding pads for underfill application in semiconductor die packaging and methods of forming the same
CN114488632B (zh) * 2022-01-27 2023-06-20 武汉天马微电子有限公司 一种显示面板、显示装置及其检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3596807B2 (ja) * 2000-08-09 2004-12-02 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線板及びその製造方法
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP4820683B2 (ja) * 2006-04-28 2011-11-24 川崎マイクロエレクトロニクス株式会社 半導体装置と半導体装置の絶縁破壊防止方法
JP5595524B2 (ja) * 2010-12-28 2014-09-24 京セラ株式会社 光モジュールおよび光配線基板
JP2014183085A (ja) 2013-03-18 2014-09-29 Dainippon Printing Co Ltd マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール
US9799622B2 (en) * 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package

Also Published As

Publication number Publication date
JP2018107267A (ja) 2018-07-05
US10438883B2 (en) 2019-10-08
US20180182701A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6783648B2 (ja) 配線基板、半導体装置
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US8749046B2 (en) Wiring substrate and method of manufacturing the same
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
US8610001B2 (en) Printed wiring board and method for manufacturing printed wiring board
US8790504B2 (en) Method of manufacturing wiring substrate
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR102237870B1 (ko) 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
US20160095219A1 (en) Printed wiring board and semiconductor device having the same
US9935029B2 (en) Printed wiring board for package-on-package
JP2017118067A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2016076533A (ja) バンプ付きプリント配線板およびその製造方法
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
TWI533424B (zh) 封裝載板
JP4494249B2 (ja) 半導体装置
JP2023528811A (ja) パッケージ基板
JP2010232616A (ja) 半導体装置及び配線基板
JP6473002B2 (ja) バンプ付きプリント配線板
US9373576B2 (en) Flip chip pad geometry for an IC package substrate
JP2016122776A (ja) バンプ付きプリント配線板およびその製造方法
JP2013211497A (ja) 部品接合構造
JP2017045923A (ja) バンプ付きプリント配線板およびその製造方法
JP2017191874A (ja) 配線基板及びその製造方法
JP2013131775A (ja) 配線基板
US11735510B2 (en) Printed circuit board and electronic component package

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201022

R150 Certificate of patent or registration of utility model

Ref document number: 6783648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150