JP2006032493A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006032493A
JP2006032493A JP2004206340A JP2004206340A JP2006032493A JP 2006032493 A JP2006032493 A JP 2006032493A JP 2004206340 A JP2004206340 A JP 2004206340A JP 2004206340 A JP2004206340 A JP 2004206340A JP 2006032493 A JP2006032493 A JP 2006032493A
Authority
JP
Japan
Prior art keywords
body portion
conductivity type
semiconductor device
semiconductor substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004206340A
Other languages
English (en)
Inventor
Hisashi Yonemoto
久 米元
Kazufumi Naruse
一史 成瀬
Hideyuki Ishikawa
英幸 石川
Yasuhiko Okayama
恭彦 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004206340A priority Critical patent/JP2006032493A/ja
Priority to US11/178,458 priority patent/US20060011975A1/en
Priority to TW094123609A priority patent/TWI280663B/zh
Publication of JP2006032493A publication Critical patent/JP2006032493A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電力用のような高耐圧用途に使用できるボディ部分のプロファイルのばらつきの少ないＤＭＯＳを提供することを課題とする。
【解決手段】半導体基板の主表面に形成された第一導電型のウェルの所定の領域に形成された第二導電型のＤＭＯＳのボディ部分と、半導体基板上に形成されたゲート誘電膜と、ゲート誘電膜上にボディ部分の端部を跨ぐように形成されたゲート電極と、ゲート電極の両側の半導体基板の主表面に形成された第一の導電型の拡散層（但し、拡散層の少なくとも一方がボディ部内に形成されている）と、ボディ部分内に形成されたボディ部分より高い不純物濃度の第二導電型のコンタクト層とを含み、ボディ部分は、深さ方向のボディ部分とウェルとの濃度差が、半導体基板表面におけるボディ部分とウェルとの濃度差より大きい領域を備えていることを特徴とする半導体装置により上記課題を解決する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。更に詳しくは、本発明は、電力用のような高耐圧用途に使用できるＤＭＯＳ｛横型拡散ＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ ＭＯＳ、以下ＬＤＭＯＳと記載)又は縦型拡散ＭＯＳ（Ｖｅｒｔｉｃａｌ Ｄｉｆｆｕｓｅｄ ＭＯＳ、以下ＶＤＭＯＳと記載）｝を含む半導体装置及びその製造方法に関する。
電力用のような高耐圧回路を含む集積回路における高耐圧トランジスタの一つとして、ＤＭＯＳが知られている。このＤＭＯＳのボディ部分(チャネル部分)は、従来、自己整合的に製造されてきた。この製造法による工程は、論理回路ＭＯＳの製造工程との工程併用が可能であることから、特に論理回路ＭＯＳとＤＭＯＳを混在させた半導体装置の製造には従来よく用いられてきた。
従来のＤＭＯＳの内、ＬＤＭＯＳの製造方法を簡単に図７（ａ）〜（ｅ）に示す。まず、ＣＭＯＳプロセスの周知の製造手順によりＮウェル４１１を半導体基板（Ｓｉ基板）４１０中に形成し、次にゲート誘電膜４４０とゲート電極４４１を形成する（図７（ａ））。図７（ａ）中、４３０はフィールド酸化膜を意味する。
次に、フォトレジスト４２０のソース側に開口部を設け、ソース側のゲート電極端をマスクとしてボディ部分に不純物イオンを注入してボディ注入層４１４を得、その不純物イオンを１０００℃以上の高温で熱拡散させることでボディ部分４１５を形成する(図７（ｃ）と（ｄ））。
この際に不純物の等方拡散で横方向へ伸びた不純物により、ゲート電極４４１に対して自己整合的に、ゲート電極４４１下に、ＤＭＯＳのチャネル部（図７（ｅ）のＡの部分）を形成することができる。
その後は、周知の製造手順により、Ｎ＋拡散層４１７と４１８を形成し、Ｐ＋コンタクト層４１６を形成する。更に、層間絶縁膜４６０を形成し、次いで金属配線４７０を形成する。以上の工程によりＬＤＭＯＳを製造している。図７（ｅ）中、４４２はサイドウォールスペーサ、４９１〜４９３は、それぞれ、ソース端子、ゲート端子及びドレイン端子を意味する。
しかしながら従来用いられてきた、自己整合的にＬＤＭＯＳを形成する方法では、以下に示すようにいくつかの問題点がある。
（１）ボディ部分に不純物を注入した後、ゲート電極下への１０００℃以上の高温での長時間の熱処理によるドライブイン工程が必要なため、熱処理による注入不純物の再分布により、プロファイルがばらつくという問題がある。特にＬＤＭＯＳの部分では横方向へ拡散した不純物のプロファイルがチャネル領域を形成するため、微細な素子（一般に１．０μｍ以下のチャネル長）では特に、熱拡散ゆらぎによるプロファイルばらつきが無視できなくなる。そのため、上記方法は、閾値電圧、オン抵抗等の重要な特性もばらつきやすい製造方法である。
図８は、熱拡散によりＮチャネル型ＬＤＭＯＳのボディ部分を形成する際のプロファイルを示したものである。ボディ部分は、Ｐ型不純物の横方向への拡散のみでプロファイルを形成する必要がある。そのとき、基板表面では必ずＮウェルのＮ型不純物濃度以上のＰ型不純物濃度を確保しなければならない(図中のα)。αが熱拡散のばらつき要因を含むため、αは大きな値になるように制御する必要がある。加えてＮウェルとＮ+ソース間のパンチスルー耐圧を確保するためには、高いＰ型不純物濃度を確保する必要があり、その面からも、Ｐ型不純物を濃く拡散させその結果、ボディ部分の表面Ｐ型濃度αは高くなる傾向があった。
一方、αが大きくなるとＬＤＭＯＳの閾値Ｖｔｈも大きくなり、実効的に、飽和領域では下記（１）式、線形領域では下記（２）式で表されるＬＤＭＯＳのドライブ電流Ｉｄは飽和領域・線形領域のいずれも、Ｖｇｓ−Ｖｔｈ（Ｖｇｓ：ゲート電圧）の値が小さくなるに伴い、小さくならざるを得ない。
Figure 2006032493
そのため、大きなドライブ電流が得られる、即ちオン抵抗が小さいＬＤＭＯＳを形成するのは原理的に困難である。具体的には、チャネル長が１．０μｍ以下のＬＤＭＯＳでは、Ｖｔｈを１．０Ｖ以下に設定することが困難である。
（２）自己整合方式では、ボディ部分注入の際、注入エネルギーがマスクとなるゲート電極厚みの制約を受けるので、深さ方向のプロファイルには限度がある。
（３）既存の論理回路ＭＯＳとＬＤＭＯＳとを同時に製造する際に、ＬＤＭＯＳのボディ部分を熱拡散により形成する方法は、熱拡散工程が既存の論理回路ＭＯＳ特性を変動させるため、論理回路ＭＯＳ特性の調整、もしくは設計回路の再設計が必要となる。
（４）上記（３）において論理回路ＭＯＳ特性を変動させないためには、ＬＤＭＯＳと論理回路ＭＯＳのゲート電極を別の工程で形成する必要があり、工程の増大につながる。
この（３）と（４）の問題を図示したものが図９（ａ）と（ｂ）である。ＬＤＭＯＳのボディ部分と論理回路ＭＯＳの閾値調整用注入を行った後、両ＭＯＳのゲート電極４１４を同時に形成し（図９（ａ））、後にＬＤＭＯＳボディ部分形成のための熱拡散を行うと、既に注入済みの論理回路ＭＯＳ閾値調整用注入の不純物が拡散してしまい、閾値等の特性が変動してしまう（図９（ｂ））。論理回路ＭＯＳの特性変動を避けようとするならば、先にＬＤＭＯＳ部分のゲート電極形成とボディ部分形成の熱処理を実施した後に、論理回路ＭＯＳの閾値調整用注入とゲート電極形成を実施する必要があるため、工程の増大を招く。図４（ａ）と（ｂ）中、４５０と４５１は注入層、４５２は特性が変動した部分を意味する。
（１）と（２）の問題を回避する取り組みとしては、モトローラの製造方法（特開平１１−３５４７９３号公報：特許文献１）が挙げられる（図１０（ａ）〜（ｄ））。この方法によれば、自己整合に用いるマスクにはゲート電極の代わりにあらかじめ厚みが異なる誘電体層４５３を設けてボディ部分４１５の形成を行い、その後にゲート電極４４１を形成する。しかし、この方法においても、自己整合と熱拡散の製造方法を用いることから前述の（１）と（２）の問題を根本的に解決できなかった。
特開平１１−３５４７９３号公報
かくして本発明によれば、（ａ）半導体基板の主表面に形成された第一導電型のウェルの所定の領域に、第二導電型の不純物イオンの注入を、注入量、注入エネルギー又は両方を異ならせて複数回行うことにより、ＤＭＯＳのボディ部分を形成する工程と、
（ｂ）少なくともウェル内のゲート電極形成領域の半導体基板上にゲート誘電膜を形成し、該ゲート誘電膜上にゲート電極をボディ部分の端部を跨ぐように形成する工程と、
（ｃ）第一導電型の不純物イオンの注入により、ゲート電極の両側に第一の導電型の拡散層を形成する（但し、拡散層の少なくとも一方がボディ部内に形成されている）工程と、
（ｄ）ボディ部分内に、第二導電型の不純物を、ボディ部分における不純物濃度より高濃度に注入して第二導電型のコンタクト層を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
また、本発明によれば、半導体基板の主表面に形成された第一導電型のウェルの所定の領域に形成された第二導電型のＤＭＯＳのボディ部分と、半導体基板上に形成されたゲート誘電膜と、ゲート誘電膜上にボディ部分の端部を跨ぐように形成されたゲート電極と、ゲート電極の両側の半導体基板の主表面に形成された第一の導電型の拡散層（但し、拡散層の少なくとも一方がボディ部内に形成されている）と、ボディ部分内に形成されたボディ部分より高い不純物濃度の第二導電型のコンタクト層とを含み、
ボディ部分は、深さ方向のボディ部分とウェルとの濃度差が、半導体基板表面におけるボディ部分とウェルとの濃度差より大きい領域を備えていることを特徴とする半導体装置が提供される。
多段イオン注入によりＤＭＯＳのボディ部分を形成することにより、ソース−ドレイン間の耐圧を得るために十分深いプロファイルを実現できるため、熱処理によるドライブイン工程を最小限にできる。これにより、ばらつきの少ないプロファイル及びチャネル長の制御が可能となる。このとき、熱処理が最小限なので、既存論理回路ＭＯＳと同時にＤＭＯＳを形成しても論理回路ＭＯＳの特性を変動させることはない。
また、深いイオン注入による耐圧確保の調整と、浅いイオン注入による閾値電圧の制御を独立して行うことができるため、十分な耐圧を確保しながら、精度のよい閾値電圧の制御が可能となる。
更に、従来の熱拡散による技術では、耐圧確保に必要な深いプロファイルを得るために高濃度の注入が必要であったが、本発明では図１に示すように少ないドーズ量で深いプロファイルが得られるため、欠陥が少なく、リークが少ない特性が得られる。
更に、従来必要であった、閾値電圧制御のためのフォト・イオン注入工程も不要のためコストダウンも可能となる。
また更に、論理回路ＭＯＳのウェル、閾値電圧制御用のマスクを共用することで、マスクの増加なしに論理回路ＭＯＳとＤＭＯＳを共存させた半導体装置が実現できる。
更に、高耐圧ＭＯＳのソース／ドレイン部の電界緩和用拡散層とボディ部分を同時に形成することにより、高耐圧ＭＯＳとの共存も実現できる。
なお、Ｎチャネル型ＤＭＯＳとＮチャネル型既存論理回路ＭＯＳ及び／又はＰチャネル型高耐圧ＭＯＳとの間、Ｐチャネル型ＤＭＯＳとＰチャネル型既存論理回路ＭＯＳ及び／又はＮチャネル型高耐圧ＭＯＳとの間で、工程の共用も可能である。
また、ＤＭＯＳボディ部分の活性化のアニールと拡散層活性化のアニールを共用することで、工程の簡略化が実現できる。
以上により、本発明では、図１に示すように、αのばらつきを図８より小さくでき、Ｖｔｈのばらつきも小さくすることができるため、１．０Ｖ以下、具体的にはＶｔｈ＝０．５〜０．７Ｖにすることが可能となる。そのため、精度良くオン抵抗が小さいＤＭＯＳを製造することが可能になる。従来例との比較では、例えばゲート電圧Ｖｇｓ＝３．３Ｖの設計をした場合、飽和領域においては、従来例（Ｖｔｈ＝１．５Ｖ）に対して本発明（Ｖｔｈ＝０．７Ｖ）では（１）式より約２倍のドライブ電流Ｉｄを得ることができる。
同一ドライブ電流の素子を製造するとした際には、素子面積を約１／２に低減でき、大幅な小チップ面積化も可能となる。線形領域(ドレイン電圧Ｖｄｓ＝０．１Ｖ)においても、（２）式より本発明では従来例に対して約１．５倍のドライブ電流が得られる。また、半導体装置を形成するために必要な論理回路ＭＯＳとの拡散やマスクの共用が可能になり、ローコストで低いオン抵抗であるＤＭＯＳを含む半導体装置を製造することができる。
以下、本発明の半導体装置を説明する。
まず、半導体基板の主表面には、第一導電型のウェルが形成され、この第一導電型のウェルの所定の領域には第二導電型のＤＭＯＳのボディ部分が形成されている。
ここで半導体基板としては、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、シリコンゲルマニウム、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ、ＧａＮ等の化合物半導体によるバルク基板が挙げられる。また、表面に半導体層を有するものとして、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＯＳ基板又は多層ＳＯＩ基板等の種々の基板、ガラスやプラスチック基板上に半導体層を有するものを用いてもよい。なかでもシリコン基板又は表面にシリコン層が形成されたＳＯＩ基板等が好ましい。半導体基板又は半導体層は、内部を流れる電流量に多少が生ずるが、単結晶（例えば、エピタキシャル成長による）、多結晶又はアモルファスのいずれであってもよい。
次に、ウェルとボディ部分は、それぞれ第一導電型と第二導電型を有する。第一導電型は、ｐ型又はｎ型であり、第二導電型は、第一導電型と反対の導電型である。ｐ型を与える不純物としては、半導体基板がシリコン基板の場合、ホウ素が挙げられ、ｎ型を与える不純物としては、リン、砒素等が挙げられる。
また、ボディ部分は、深さ方向のボディ部分とウェルとの濃度差が、半導体基板表面におけるボディ部分とウェルとの濃度差より大きい領域（例えば、Ｖｔｈが０．７Ｖのときでは、１．５倍以上、より好ましくは２〜１０倍）を備えている。この領域を備えていることで、精度良くオン抵抗が小さく、耐圧を確保したＤＭＯＳを得ることができる。
ボディ部分は、半導体表面側は閾値に対応した濃度（例えば〜Ｅ１７／ｃｍ3）に設定されるのに対して、深い位置にソースＮ＋拡散〜Ｎｗｅｌｌ間の耐圧を確保しうる濃度領域（例えば１Ｅ１７〜５Ｅ１８／ｃｍ3、Ｎ＋拡散下でのボディ拡散幅０．６〜１．５μｍ）を備えており、おのおのを個々に制御できる。
このため、表面濃度と深さ方向で耐圧の確保で必要な部分の濃度差としては、１〜１０倍程度であり、ボディの深さとしては、０．７〜２μｍ程度で形成できる。
なお、多段の注入でボディを形成するという点のメリットとしては、例えば、ドライブを使用しないため、（１）ボディを浅く、濃く形成できる結果、ボディ設計が容易になること、（２）チャネル長の縮小が可能となることが挙げられる。
ボディ部分の深さは、半導体装置の性能に応じて適宜変更可能であるが、通常０．７〜２μｍ程度である。一方、ウェルの深さは、通常２〜８μｍ程度である。
なお、ボディの濃度設定が、ＬＤＭＯＳの耐圧に影響するとともに、ボディ部の抵抗がオン耐圧へ影響を及ぼすが、本発明では、表面の閾値を決める注入と耐圧を決める注入を別々で制御できるため、ボディの設計には有利である。
また、ボディ部分の幅は、所望するＤＭＯＳのチャネル長に応じて設定でき、例えば２．２〜３μｍ程度である。また、チャネル長としては、拡散によるドライブを必要としないため、例えば０．２〜０．５μｍでの形成が可能である。
ウェルの幅は、ＤＭＯＳの機能を妨げない限り特に限定されないが、ボディ部分、拡散層、コンタクト層及びゲート電極下の領域を含みうる幅であることが好ましい。
更に、半導体基板上には、ゲート誘電膜と、ゲート誘電膜上にボディ部分の端部を跨ぐように形成されたゲート電極とを有している。
ゲート誘電膜としては、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜；酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜、酸化ハフニウム膜等の高誘電体膜の単層膜又は積層膜を使用することができる。なかでも、シリコン酸化膜が好ましい。ゲート誘電膜は、例えば、２〜１４ｎｍ程度、好ましくは４〜９ｎｍ程度の膜厚（ゲート酸化膜換算）とすることが適当である。ゲート誘電膜は、ゲート電極直下にのみ形成されていてもよいし、ゲート電極よりも大きく（幅広で）形成されていてもよい。
ゲート電極は、ボディ部分の端部を跨ぐようにゲート誘電膜上に形成されている。ゲート電極は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、導電膜、例えば、ポリシリコン：銅、アルミニウム等の金属：タングステン、チタン、タンタル等の高融点金属：高融点金属とのシリサイド等の単層膜又は積層膜等が挙げられる。
ゲート電極の膜厚は、例えば９０〜３００ｎｍ程度の膜厚であることが適当である。
更に、ゲート電極の両側の半導体基板の主表面には、第一の導電型の拡散層を備えている。拡散層の不純物濃度は、１Ｅ１９〜５Ｅ２０／ｃｍ3程度の範囲が好ましい。また、拡散層の少なくとも一方は、ボディ部分内に形成されている。拡散層は、ゲート電極の両端に整合していてもよいが、図２（ａ）に示すように、一方又は両方の拡散層１１７と１１８がオフセットされていてもよい。更に、図２（ｂ）及び（ｃ）に示すように、分離膜１３２をゲート電極１４１の端部に形成することで、拡散層１１８を分離してもよい。
図２（ａ）〜（ｃ）中、１１０は半導体基板、１１１はウェル、１１５はボディ部分、１１６はコンタクト層、１１７と１１８は拡散層、１３０はフィールド酸化膜、１３１と１３２は分離膜、１４１はゲート電極を意味する。
拡散層は、ＬＤＭＯＳの場合は、ソース／ドレインに対応する。例えば、また、ＶＤＭＯＳの場合は、ソース又はドレインの一方に対応し、選択されなかった側のドレイン又はソースは、通常半導体基板の裏面に設けられる。
また、ボディ部分内には、ボディ部分より高い不純物濃度の第二導電型のコンタクト層を有している。不純物濃度が高くない場合、オーミックな接合ができず、コンタクト抵抗が高くなり、オン耐圧が低下するので好ましくない。また、コンタクト層の不純物濃度は、ボディ部分の不純物濃度より１００倍以上高いことが好ましく、５００〜１０００倍であることがより好ましい。
ボディ部内に形成される拡散層１１７とコンタクト層１１６とは、図２（ｃ）に示すように互いに接していてもよく、図２（ａ）及び（ｂ）に示すように接していなくてもよい。図２（ａ）及び（ｂ）では、拡散層１１７とコンタクト層１１６間に分離膜１３１を形成することで両層を分離している。なお、図２（ａ）及び（ｂ）では、拡散層１１７をソースとして、拡散層１１８をドレインとして使用できる。
本発明の半導体装置は、上記構成を有する限り、具体的な構造は特に限定されない。例えば、ＬＤＭＯＳやＶＤＭＯＳに適用可能である。
上記ＤＭＯＳは、半導体基板上に複数並列させてもよい。並列の様式は、特に限定されず、公知の様式が採用できる。その内、例えば図３（ａ）及び（ｂ）に示すように、コンタクト層１１６及び拡散層１１８を中心として、ＬＤＭＯＳの構成をミラー反転するように並列させてもよい。この構成によれば、隣り合うＬＤＭＯＳ間でコンタクト層１１６及び拡散層１１８を共有できるので、ＬＤＭＯＳの占有面積を縮小できる。
次に、本発明の半導体装置の製造方法を説明する。
まず、半導体基板の主表面に形成された第一導電型のウェルの所定の領域に、第二導電型の不純物イオンの注入を、注入量、注入エネルギー又は両方を異ならせて複数回行うことにより、ＤＭＯＳのボディ部分を形成する（工程（ａ））。
注入回数は、形成を所望するボディ部分の深さに応じて設定される。つまり、深い場合は、回数が増え、浅い場合は回数が減る。例えば、ボディ部分の深さが、０．８〜１．０μｍの場合、３回程度に分けて行うことが好ましい。
ここで、不純物イオンの注入は、チャネリングによる注入深さのばらつきの低減の観点から、深い側から行うことが好ましい。従って、注入エネルギーは、段階的に小さくすることが好ましい。
また、注入量は、半導体基板表面の濃度に対して、深さ方向で表面と同等以上の濃度の領域を深さ方向に備えたボディ部分を所望する場合、中間の注入は、表面と深い部分の注入プロファイルによる濃度の落ち込みに起因したソース／ドレイン間リーク発生が起きないような注入量を設定するのが望ましい。例えば、最初と最後の注入量に対して、中間の注入量が、０.５〜１倍程度であることが好ましい。
より具体的には、不純物イオンがホウ素イオンである場合、１３０〜１６０ｋｅｖと２〜５Ｅ１３ｉｏｎｓ／ｃｍ2、６０〜８０ｋｅｖと３〜８Ｅ１２ｉｏｎｓ／ｃｍ2及び２０〜３０ｋｅｖと２〜６Ｅ１２ｉｏｎｓ／ｃｍ2の３回注入を行うことが好ましい。
また、耐圧の設定によっては、更に高濃度領域下に低濃度の注入を追加し、ボディとＮｗｅｌｌ間のＰＮ接合部の電界緩和を行う場合もある。
特に、中間のイオン注入は、Ｖｔｈ制御用の注入と耐圧確保用の注入を別々に制御しつつ行う場合、両注入領域間の注入プロファイルの落ち込み（Ｐ−領域に対して、Ｎ−又はＰ−の極端に薄い領域（〜Ｅ１６／ｃｍ3））を無くすために行われる。この注入の結果、ソース／ドレイン間のリーク電流を低減できる。
この工程（ａ）は、前記所定の領域を一回のフォトマスクにて規定し、該フォトマスクを用いて、第二導電型の不純物イオンを複数回（少なくとも二回以上）注入し、更にアニール処理することが好ましい。一回のフォトマスクで規定することで、フォトマスクの形成工程を削減できる。また、この際のアニール温度は、７５０〜９００℃であることが好ましい。
次に、少なくともウェル内のゲート電極形成領域の半導体基板上にゲート誘電膜を形成し、該ゲート誘電膜上にゲート電極をボディ部分の端部を跨ぐように形成する（工程（ｂ））。
ゲート誘電膜の形成方法は、その種類に応じて適宜選択できる。例えば、熱酸化法、ＣＶＤ法、蒸着法、ゾルゲル法等が挙げられる。ゲート電極の形成方法は、その種類に応じて適宜選択できる。例えば、ＣＶＤ法、蒸着法、ゾルゲル法等が挙げられる。
次いで、第一導電型の不純物イオンの注入により、ゲート電極の両側で、ウェルとボディ部分の表面層に、第一の導電型の拡散層を形成する（工程（ｃ））。
具体的な注入条件としては、不純物イオンがリンイオンである場合、１５〜２０ｋｅｖの注入エネルギーと５Ｅ+1４〜５Ｅ+１５ｉｏｎｓ／ｃｍ2の注入量であることが好ましい。
最後に、ボディ部分内に、第二導電型の不純物を、ボディ部分における不純物濃度より高濃度に注入して第二導電型のコンタクト層を形成する（工程（ｄ））。
具体的な注入条件としては、不純物イオンがホウ素イオンである場合、１０〜２０ｋｅｖの注入エネルギーと５Ｅ＋１４〜５Ｅ＋１５ｉｏｎｓ／ｃｍ2の注入量であることが好ましい。
工程（ｃ）の後、（ｄ）工程の前に、アニール処理することで、ボディ部分と拡散層のアニール処理を同時に行ってもよい。その際のアニール温度は、７００〜９００℃の範囲であることが好ましい。
なお、ＬＤＭＯＳでは、拡散層がソース／ドレインに対応する。一方、ＶＤＭＯＳでは、拡散層は、ソース又はドレインの一方に対応し、選択されなかったドレイン又はソースは、半導体基板の裏面に形成される。
更に、本発明の製造方法は、論理回路用ＭＯＳトランジスタ及び／又は高耐圧ＭＯＳトランジスタとＤＭＯＳとを混載した半導体装置の製造に適用できる。
具体的には、半導体装置が、第二導電型のウェル内に形成された論理回路用ＭＯＳトランジスタをＤＭＯＳと同一の半導体基板に更に備える場合、前記第二導電型のウェルを、前記ボディ部分と同時に形成できる。また、半導体装置が、第二導電型のソース又はドレインの電界緩和用拡散層と第二導電型のチャネルを有する高耐圧ＭＯＳトランジスタを更に備える場合、前記ボディ部分を、前記ＭＯＳトランジスタのソース又はドレインの電界緩和用拡散層と同時に形成できる。同時に形成することで、半導体装置の製造工程を削減することができる。
なお、論理回路用ＭＯＳトランジスタ及び高耐圧ＭＯＳトランジスタは、特に限定されず、公知の構成をいずれも採用できる。例えば、論理回路用ＭＯＳトランジスタとしては、第二導電型のウェル中にソース／ドレインを備え、ソースとドレイン間の半導体基板上にゲート誘電膜を介してゲート電極を備える構成が挙げられる。ソース／ドレインは、ＬＤＤ構造を有していてもよい。
高耐圧ＭＯＳトランジスタとしては、前記論理回路用ＭＯＳトランジスタとほぼ同じ構成を備えているが、ゲート電極とソース及び／又はドレインとがオフセットされている。
更に、オフセットされた半導体基板の表面層には、第二導電型のソース及び／又はドレインの電界緩和用拡散層が形成されている。
本発明の半導体装置は、電力用のような高耐圧用途に使用でき、より具体的には、前記用途中、出力トランジスタ、スイッチングトランジスタ等に使用できる。
以下、実施例を用いて更に詳細に本発明を説明する。
以下の実施例では、Ｎチャネル型ＬＤＭＯＳ及びＶＤＭＯＳを挙げているが、Ｎチャネル型ＬＤＭＯＳ及びＶＤＭＯＳに限定されるものではなく、Ｐチャネル型ＬＤＭＯＳ及びＶＤＭＯＳにおいても同様の実施が可能であることはいうまでもない。
実施例１
図４（ａ）〜（ｍ）は、実施例１の半導体装置の概略工程断面図である。
・工程（ａ）
まず、図４（ａ）に示すように、半導体基板（Ｓｉ基板）１１０のウェル形成領域に、31Ｐ+イオンをエネルギー４００ＫｅＶ、注入量１Ｅ１３ｉｏｎｓ／ｃｍ2のイオン注入を行い、１１５０℃で６時間の熱処理の実施によりＸｊ〜４μｍ、濃度２Ｅ１６／ｃｍ3のＮウェル１１１を形成する。
その後、ＳｉＮｘ膜を堆積して、素子分離領域に開口部を有するフォトレジストを用いてＳｉＮｘ膜を除去する。次いで、ＳｉＮｘ膜をトランジスタ領域の酸化保護膜として用いて、１０５０℃で２時間の熱酸化処理を行い、素子分離領域に約６００ｎｍの熱酸化膜（フィールド酸化膜１３０）を形成する。この後、ＳｉＮｘ膜を全面剥離する。なお、ウェル形成とフィールド酸化膜形成の工程の順序については、入れ替えても問題はない。
次に半導体基板１１０上のボディ部分１１５を形成する領域に、開口部を有するフォトレジスト１２０を設ける（図４（ｂ））。
次に、図４（ｃ）〜（ｅ）に示すように、ボディ部分１１５を形成するために、Ｐ型の不純物イオンを複数回にわたって注入する。図４（ｃ）〜（ｅ）中、１１２〜１１４は、１〜３回目のボディ注入層を意味する。
実施例１によれば、イオン種11Ｂ+のイオン注入を、エネルギーが１５０ＫｅＶ、注入量が１〜５Ｅ１３ｉｏｎｓ／ｃｍ2、エネルギーが１００ＫｅＶ、注入量が５Ｅ１２ｉｏｎｓ／ｃｍ2と、エネルギーが３０ｋｅＶ、注入量が１Ｅ１２ｉｏｎｓ／ｃｍ2との計３回行う。
次に、図４（ｆ）に示すように、基板中の不純物を活性化させるために、アニール処理を７５０℃で３０分行うことによって、ボディ部分１１５を形成する。このときの熱処理温度は、不純物の拡散が伴わないように、１０００℃以下、望ましくは７００〜９００℃程度の温度で実施されるため、ボディ部分形成領域が熱拡散の影響を受けず、結果としてＬＤＭＯＳのチャネル長の制御が精度よく行われる。
また、このアニール処理は、以下のソース／ドレイン注入後の不純物の活性化のためのアニールと共用することも可能である。共用すれば、アニール工程を１回削減できる。
・工程（ｂ）
このアニール処理の後、図４（ｇ）に示すように、通常のＭＯＳ型トランジスタの形成方法に従い、ＬＤＭＯＳのゲート誘電膜１４０を５ｎｍ程度形成する。
その後、図４（ｈ）に示すように、ゲート電極１４１を形成する。
次に、図４（ｉ）に示すように、ゲート電極の側壁にサイドウォールスペーサ１４２を形成する。
・工程（ｃ）
次に、図４（ｊ）に示すように、Ｎ+拡散層（ソース／ドレイン）１１７と１１８を形成する。
・工程（ｄ）
次に表面濃度が〜１Ｅ２０／ｃｍ3程度で、深さのＸｊが０．１〜０．２μｍ程度のＰ＋コンタクト層１１６の形成を行う。
その後、図４（ｋ）に示すように、層間絶縁膜１６０として、酸化膜１００ｎｍとＢＰＳＧ膜１μｍの積層膜を形成する。次いで、９００℃で１０分の熱処理によりソース／ドレイン注入の活性化及びＢＰＳＧ膜のリフローによる平坦化を行う。
次に、コンタクトホール１６５形成する（図４（ｌ））。
次に、金属配線１７０形成する。その後、層間絶縁膜、ソース端子１９１、ゲート端子１９２、ドレイン端子１９３等の所定の形成工程を経てＬＤＭＯＳを形成できる（図４（ｍ））。
図４（ｍ）に示すように、Ａ部の長さは、ＬＤＭＯＳのチャネル長である。Ａ部は、熱拡散の影響をあまり受けないので、高精度のチャネル長制御、更には閾値制御が可能である。
実施例２
実施例１は、ドレイン領域となるＮウェル中にボディ部分を形成した構造である。ボディ部分は、この構造以外に、図４（ｍ’）に示すように、Ｐウェル中に形成されていてもよい。
実施例３
図５（ａ）〜（ｃ）は、論理回路用ＭＯＳとＬＤＭＯＳとを同時に形成する際の概略工程断面図である。
・工程（ａ）
図５（ａ）において、ＬＤＭＯＳのボディ部分２１５を形成する注入領域を規定するフォトレジスト２２０に開口部を設けると共に、論理回路ＭＯＳのＰウェル２１５１となる部分にも同時にフォトレジスト２２０に開口部を設け、不純物の注入を実施する。図５（ａ）中、２１０は半導体基板、２１１はＮウェル、２１２〜２１４は、それぞれ１〜３回目のボディ注入層、２３０はフィールド酸化膜を意味する。
上記工程により、ＬＤＭＯＳの１〜３回目のボディ注入層２１１〜２１３形成に使用されるマスクを、論理回路ＭＯＳのＰウェル形成マスクと併用でき、マスクコストの削減できると共に、工程数を減らすことができる。
その後、アニール処理により論理回路ＭＯＳのＰウェル２１５１とＬＤＭＯＳボディ部分２１５を形成する（図５（ｂ））。
・工程（ｂ）〜（ｄ）
次いで、ゲート誘電膜２４０、ゲート電極２４１、サイドウォールスペーサ２４２、Ｎ+拡散層（ソース／ドレイン）２１７と２１８、コンタクト層２１６を形成する（図５（ｃ）。
上記工程により論理回路用ＭＯＳとＬＤＭＯＳを有する半導体装置を形成できる。
なお、通常のＣＭＯＳ形成方法で使用されているＬＤＤ（Ｌｉｇｈｔ Ｄｏｓｅ Ｄｉｆｆｕｓｉｏｎ）工程をゲート電極形成後に付加できることはいうまでもない。
実施例４
図６（ａ）〜（ｈ）は、実施例４の半導体装置の概略工程断面図である。
・工程（ａ）
まず、半導体基板（Ｓｉ基板）３１０のウェル形成領域に、31Ｐ+イオンをエネルギー１８０ＫｅＶ、注入量１Ｅ１３ｉｏｎｓ／ｃｍ2の注入を行い、１２００℃で３時間の熱処理の実施により、Ｘｊ〜４μｍ、濃度２Ｅ１６／ｃｍ3のＮウェル３１１'を形成する。その後、Ｎ型のドーパントを固相拡散により、濃度〜１Ｅ２０／ｃｍ3、深さＸｊ〜１μｍの埋め込みＮ＋拡散層（ドレイン）３１７を形成する。その上にＳｉにリンをドープしたエピタキシャル成長膜を４μｍ堆積させて、濃度〜２Ｅ１６／ｃｍ3のＮ型エピタキシャル膜３１１を形成する（図６（ａ））。
その後、ＳｉＮｘ膜を堆積して、素子分離領域に開口部を有するフォトレジストを用いてＳｉＮｘ膜を除去する。次いで、ＳｉＮｘ膜をトランジスタ領域の酸化保護膜として用いて、１０５０℃で２時間の熱酸化処理を行い、素子分離領域に約６００ｎｍの熱酸化膜（フィールド酸化膜３３０）を形成する。この後、ＳｉＮｘ膜を全面剥離する。
次に、半導体基板３１０上において、ボディ部分３１５を形成する領域に開口部を有するフォトレジスト３２０を設ける。更に、ボディ部分３１５を形成するために、Ｐ型の不純物イオンを複数回にわたって注入する。図６（ｂ）中、３１２〜３１４は、それぞれ１〜３回目のボディ注入層を意味する。
実施例４によれば、イオン種11Ｂ+のイオン注入を、エネルギーが１５０ＫｅＶ、注入量が１〜５Ｅ１３ｉｏｎｓ／ｃｍ2、エネルギーが１００ＫｅＶ、注入量が５Ｅ１２ｉｏｎｓ／ｃｍ2と、エネルギーが３０ｋｅＶ、注入量が１Ｅ１２ｉｏｎｓ／ｃｍ2との計３回行う（図６（ｂ））。
次に、図６（ｃ）に示すように、基板中の不純物を活性化させるために、アニール処理を７５０℃で３０分行うことによって、ボディ部分３１５を形成する。このときの熱処理温度は、不純物の拡散が伴わないように、１０００℃以下、望ましくは７００〜９００℃程度の温度で実施されるため、ボディ部分形成領域が熱拡散の影響を受けず、結果としてＶＤＭＯＳのチャネル長の制御が精度よく行われる。
また、このアニール処理は、拡散層形成用の不純物の活性化のためのアニールと共用することも可能である。共用すれば、アニール工程を１回削減できる。
・工程（ｂ）
このアニール処理の後、図６（ｄ）に示すように、通常のＭＯＳ型トランジスタの形成方法に従い、ＶＤＭＯＳのゲート誘電膜３４０を５ｎｍ程度形成する。
その後、図６（ｅ）に示すように、ゲート電極３４１を形成する。
次に、図６（ｆ）に示すように、ゲート電極の側壁にサイドウォールスペーサ３４２を形成する。
・工程（ｃ）
次に、図６（ｇ）に示すように、表面濃度が〜１Ｅ２０／ｃｍ3程度で、深さのＸｊが０．１〜０．２μｍ程度の拡散層（ソース）３１８を形成する。
・工程（ｄ）
次に表面濃度が〜１Ｅ２０／ｃｍ3程度で、深さのＸｊが０．１〜０．２μｍ程度のＰ+コンタクト層３１６を形成する。
その後、図６（ｈ）に示すように、層間絶縁膜３６０として、酸化膜１００ｎｍとＢＰＳＧ膜１μｍの積層膜を形成する。次いで、９００℃で１０分の熱処理により拡散層（ソース）３１８の活性化及びＢＰＳＧ膜のリフローによる平坦化を行う。
次に、金属配線３７０形成する。次いで、半導体基板３１０の裏面を研磨することにより埋め込みＮ+拡散層３１７を露出させ、半導体基板裏面に電極３７０'を形成する。その後、ソース端子３９１、ゲート端子３９２、ドレイン端子３９３等の所定の形成工程を経てＶＤＭＯＳを形成できる（図６（ｈ））。
実施例５
図６（ｈ’）は、Ｓｉ基板表面側からドレインを引き出した場合の実施例であり、Ｎ+拡散層３１７を引き出すためのＮ+拡散層３１７'をＮ型エピタキシャル膜３１１中に形成している。Ｎ+拡散層３１７'は１Ｅ１９／ｃｍ3以上の濃度で形成する。
本発明のＮ型ＬＤＭＯＳのボディ部分の濃度プロファイルを示す概念図である。 本発明のＤＭＯＳの概略断面図である。 本発明のＤＭＯＳの概略断面図である。 本発明のＤＭＯＳの概略工程断面図である。 本発明のＤＭＯＳと論理回路ＭＯＳとを同時形成工程を説明するための概略工程断面図である。 本発明のＤＭＯＳの概略工程断面図である。 従来のＬＤＭＯＳの概略工程断面図である。 従来のＮ型ＬＤＭＯＳの概略断面図と、そのＬＤＭＯＳのボディ部分の濃度プロファイルを示す概念図である。 従来のＤＭＯＳと論理回路ＭＯＳとを同時形成工程を説明するための概略工程断面図である。 従来のＤＭＯＳと論理回路ＭＯＳとを同時形成工程を説明するための概略工程断面図である。
符号の説明
１１０、２１０、３１０、４１０：半導体基板
１１１、２１１、３１１’、４１１：Ｎウェル
１１２、２１２、３１２：１回目のボディ注入層
１１３、２１３、３１３：２回目のボディ注入層
１１４、２１４、３１４：３回目のボディ注入層
１１５、２１５、３１５、４１５：ボディ部分
１１７、１１８、２１７、２１８、３１７、３１７’、３１８、４１７、４１８：拡散層
１１６、２１６、３１６、４１６：コンタクト層
１２０、２２０、３２０、４２０：フォトレジスト
１３０、２３０、３３０、４３０：フィールド酸化膜
１３１、１３２：分離膜
１４０、２４０、３４０、４４０：ゲート誘電膜
１４１、２４１、３４１、４４１：ゲート電極
１４２、２４２、３４２、４４２：サイドウォールスペーサ
１６０、３６０、４６０：層間絶縁膜
１６５：コンタクトホール
１７０、３７０、４７０：金属配線
１９１、３９１、４９１：ソース端子
１９２、３９２、４９２：ゲート端子
１９３、３９３、４９３：ドレイン端子
２１５１：Ｐウェル
３１１：Ｎ型エピタキシャル膜
３７０’：電極
４１４：ボディ注入層
４５０、４５１：注入層
４５２：特性が変動する領域
４５３：誘電体層
Ａ：ＬＤＭＯＳのチャネル長

Claims (11)

  1. （ａ）半導体基板の主表面に形成された第一導電型のウェルの所定の領域に、第二導電型の不純物イオンの注入を、注入量、注入エネルギー又は両方を異ならせて複数回行うことにより、ＤＭＯＳのボディ部分を形成する工程と、
    （ｂ）少なくともウェル内のゲート電極形成領域の半導体基板上にゲート誘電膜を形成し、該ゲート誘電膜上にゲート電極をボディ部分の端部を跨ぐように形成する工程と、
    （ｃ）第一導電型の不純物イオンの注入により、ゲート電極の両側に第一の導電型の拡散層を形成する（但し、拡散層の少なくとも一方がボディ部内に形成されている）工程と、
    （ｄ）ボディ部分内に、第二導電型の不純物を、ボディ部分における不純物濃度より高濃度に注入して第二導電型のコンタクト層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記（ａ）工程が、前記所定の領域を一回のフォトマスクにて規定し、該フォトマスクを用いて、少なくとも２回以上第二導電型の不純物イオンを注入し、更にアニール処理することからなる請求項１に記載の半導体装置の製造方法。
  3. 前記ボディ部分が、その表面より不純物濃度の高い領域をボディ部分内に有する請求項１に記載の半導体装置の製造方法。
  4. 前記半導体装置が、第二導電型のウェル内に形成された論理回路用ＭＯＳトランジスタを更に備え、前記第二導電型のウェルが、前記ボディ部分と同時に形成される請求項１に記載の半導体装置の製造方法。
  5. 前記半導体装置が、第二導電型のソース又はドレインの電界緩和用拡散層と第二導電型のチャネルを有する高耐圧ＭＯＳトランジスタを更に備え、前記ボディ部分が、前記ＭＯＳトランジスタのソース又はドレインの電界緩和用拡散層と同時に形成される請求項１に記載の半導体装置の製造方法。
  6. （ｃ）工程の後、（ｄ）工程の前に、アニール処理することで、ボディ部分と拡散層のアニール処理を同時に行う請求項１に記載の半導体装置の製造方法。
  7. アニール処理が、７００〜９００℃の範囲の温度で行われる請求項２又は６に記載の半導体装置の製造方法。
  8. 半導体基板の主表面に形成された第一導電型のウェルの所定の領域に形成された第二導電型のＤＭＯＳのボディ部分と、半導体基板上に形成されたゲート誘電膜と、ゲート誘電膜上にボディ部分の端部を跨ぐように形成されたゲート電極と、ゲート電極の両側の半導体基板の主表面に形成された第一の導電型の拡散層（但し、拡散層の少なくとも一方がボディ部内に形成されている）と、ボディ部分内に形成されたボディ部分より高い不純物濃度の第二導電型のコンタクト層とを含み、
    ボディ部分は、深さ方向のボディ部分とウェルとの濃度差が、半導体基板表面におけるボディ部分とウェルとの濃度差より大きい領域を備えていることを特徴とする半導体装置。
  9. 前記ボディ部分が、半導体基板表面のボディ部分の濃度に対して、１．５倍以上の濃度の領域を深さ方向に備えている請求項８に記載の半導体装置。
  10. 前記ゲート電極の両側の拡散層が、ソース／ドレインである請求項８に記載の半導体装置。
  11. 前記ゲート電極の両側の拡散層が、ソース及びドレインのいずれか一方であり、選択されなかったドレイン及びソースのいずれか一方が、半導体基板の裏面に設けられている請求項８に記載の半導体装置。
JP2004206340A 2004-07-13 2004-07-13 半導体装置及びその製造方法 Pending JP2006032493A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004206340A JP2006032493A (ja) 2004-07-13 2004-07-13 半導体装置及びその製造方法
US11/178,458 US20060011975A1 (en) 2004-07-13 2005-07-12 Semiconductor device and manufacturing method for the same
TW094123609A TWI280663B (en) 2004-07-13 2005-07-12 Semiconductor device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004206340A JP2006032493A (ja) 2004-07-13 2004-07-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006032493A true JP2006032493A (ja) 2006-02-02

Family

ID=35598568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004206340A Pending JP2006032493A (ja) 2004-07-13 2004-07-13 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20060011975A1 (ja)
JP (1) JP2006032493A (ja)
TW (1) TWI280663B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210532A (ja) * 2005-01-26 2006-08-10 Toyota Motor Corp 半導体装置の製造方法
JP2008010627A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010016153A (ja) * 2008-07-03 2010-01-21 Seiko Epson Corp 半導体装置の製造方法および半導体装置
JP2011171632A (ja) * 2010-02-22 2011-09-01 Fuji Electric Co Ltd 半導体装置の製造方法
JP2013502056A (ja) * 2009-10-28 2013-01-17 無錫華潤上華半導体有限公司 混在するｖｄｍｏｓトランジスタ及びｌｄｍｏｓトランジスタおよびその作成方法
JP2018010892A (ja) * 2016-07-11 2018-01-18 富士電機株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4587003B2 (ja) * 2008-07-03 2010-11-24 セイコーエプソン株式会社 半導体装置
US9887288B2 (en) * 2015-12-02 2018-02-06 Texas Instruments Incorporated LDMOS device with body diffusion self-aligned to gate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930630A (en) * 1997-07-23 1999-07-27 Megamos Corporation Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
US7019377B2 (en) * 2002-12-17 2006-03-28 Micrel, Inc. Integrated circuit including high voltage devices and low voltage devices

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210532A (ja) * 2005-01-26 2006-08-10 Toyota Motor Corp 半導体装置の製造方法
JP2008010627A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010016153A (ja) * 2008-07-03 2010-01-21 Seiko Epson Corp 半導体装置の製造方法および半導体装置
JP4645861B2 (ja) * 2008-07-03 2011-03-09 セイコーエプソン株式会社 半導体装置の製造方法
US7972917B2 (en) 2008-07-03 2011-07-05 Seiko Epson Corporation Method for manufacturing semiconductor device and semiconductor device
JP2013502056A (ja) * 2009-10-28 2013-01-17 無錫華潤上華半導体有限公司 混在するｖｄｍｏｓトランジスタ及びｌｄｍｏｓトランジスタおよびその作成方法
US8530961B2 (en) 2009-10-28 2013-09-10 Csmc Technologies Fab1 Co., Ltd. Compatible vertical double diffused metal oxide semiconductor transistor and lateral double diffused metal oxide semiconductor transistor and manufacture method thereof
JP2011171632A (ja) * 2010-02-22 2011-09-01 Fuji Electric Co Ltd 半導体装置の製造方法
JP2018010892A (ja) * 2016-07-11 2018-01-18 富士電機株式会社 半導体装置の製造方法および半導体装置
US10749003B2 (en) 2016-07-11 2020-08-18 Fuji Electric Co., Ltd. Manufacturing method of semiconductor device and semiconductor device

Also Published As

Publication number Publication date
TW200616226A (en) 2006-05-16
TWI280663B (en) 2007-05-01
US20060011975A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
US6900101B2 (en) LDMOS transistors and methods for making the same
KR100361602B1 (ko) 반도체 장치 및 그 제조 방법
US9728632B2 (en) Deep silicon via as a drain sinker in integrated vertical DMOS transistor
US6255154B1 (en) Semiconductor device and method of manufacturing the same
US7745294B2 (en) Methods of manufacturing trench isolated drain extended MOS (demos) transistors and integrated circuits therefrom
US20120228704A1 (en) High-Voltage MOSFET with High Breakdown Voltage and Low On-Resistance and Method of Manufacturing the Same
US20060065928A1 (en) Semiconductor device
US20060011974A1 (en) Drain-extended MOS transistors with diode clamp and methods for making the same
US7629645B2 (en) Folded-gate MOS transistor
US6888176B1 (en) Thyrister semiconductor device
US7804107B1 (en) Thyristor semiconductor device and method of manufacture
US20100176449A1 (en) Semiconductor device and method for manufacturing same
WO2006010055A2 (en) Drain extended mos transistors and methods for making the same
US20060091503A1 (en) High voltage lateral diffused MOSFET device
JP2009502041A (ja) ダイオードクランプを有するドレイン拡張されたｍｏｓｆｅｔｓ
US20060011975A1 (en) Semiconductor device and manufacturing method for the same
EP1826824B1 (en) Semiconductor device and method of manufacturing the same
JP2007019200A (ja) 半導体装置およびその製造方法
US6172405B1 (en) Semiconductor device and production process therefore
KR20010039931A (ko) 반도체 장치 및 그 제조 방법
US7335549B2 (en) Semiconductor device and method for fabricating the same
JP5002920B2 (ja) 半導体装置の製造方法
US11942541B2 (en) Semiconductor device and method for forming the same
US7932140B2 (en) Semiconductor device and manufacturing method thereof
JP2008034737A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118