JP6758114B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6758114B2 JP6758114B2 JP2016144060A JP2016144060A JP6758114B2 JP 6758114 B2 JP6758114 B2 JP 6758114B2 JP 2016144060 A JP2016144060 A JP 2016144060A JP 2016144060 A JP2016144060 A JP 2016144060A JP 6758114 B2 JP6758114 B2 JP 6758114B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor device
- lead portion
- leads
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1から図4を参照して、実施の形態1に係る半導体装置1を説明する。本実施の形態の半導体装置1は、例えば、パワーモジュールであってもよい。本実施の形態の半導体装置1は、基板10と、互いに組み立てられた複数のフレーム部品31,41,50,57を含むフレーム30と、半導体素子20,25と、複数のリード65,70,75と、封止部材90とを主に備える。本実施の形態の半導体装置1は、半導体素子20,25と複数のリード65,70,75とを接続する導電ワイヤ85,86,87をさらに備えてもよい。
本実施の形態の半導体装置1の製造方法は、基板10の上面10tに半導体素子20,25を接合すること(S1)を備える。特定的には、半導体素子20,25が、はんだまたは銀ペーストのような導電性接合部材24,29を用いて、導電層12上に接合されてもよい。
本実施の形態の半導体装置1は、上面10tと下面10bとを有する基板10と、上面10t上に固定されるフレーム30と、上面10t上に接合される半導体素子20,25と、半導体素子20,25に電気的に接続される複数のリード65,70,75と、半導体素子20,25を封止する封止部材90とを備える。半導体素子20,25はフレーム30の内側に配置されている。フレーム30は、互いに組み立てられた複数のフレーム部品31,41,50,57を含む。複数のリード65,70,75は、複数のフレーム部品31,41,50,57の1つ以上(31,41)に固定されている。
図6を参照して、実施の形態2に係る半導体装置1aを説明する。本実施の形態の半導体装置1aは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図7を参照して、実施の形態3に係る半導体装置1bを説明する。本実施の形態の半導体装置1bは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図8から図10を参照して、実施の形態4に係る半導体装置1cを説明する。本実施の形態の半導体装置1cは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図11から図13を参照して、実施の形態5に係る半導体装置1dを説明する。本実施の形態の半導体装置1dは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図14を参照して、実施の形態6に係る半導体装置1eを説明する。本実施の形態の半導体装置1eは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図15を参照して、実施の形態7に係る半導体装置1fを説明する。本実施の形態の半導体装置1fは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図16を参照して、実施の形態8に係る半導体装置1gを説明する。本実施の形態の半導体装置1gは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図17及び図18を参照して、実施の形態8に係る半導体装置1hを説明する。本実施の形態の半導体装置1hは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
Claims (16)
- 上面と下面とを有する基板と、
第1のフレーム部品と、サイズまたは形状の少なくとも一つにおいて前記第1のフレーム部品と異なる第2のフレーム部品とを含む複数のフレーム部品が互いに組み立てられることにより構成され、かつ、前記上面上に固定されるフレームと、
前記フレームの内側に配置され、かつ、前記上面上に接合される半導体素子と、
前記複数のフレーム部品の1つ以上に固定され、かつ、前記半導体素子に電気的に接続される複数のリードと、
前記半導体素子を封止する封止部材とを備え、
前記第1のフレーム部品および前記第2のフレーム部品は、各々、前記半導体素子に面する第1側面と、前記第1側面とは反対側の第2側面と、前記第1側面と前記第2側面とを接続する第3側面とを有し、前記第3側面は、前記第1のフレーム部品および前記第2のフレーム部品の各々の一方の端部と他方の端部であり、
前記第3側面は、前記第1側面及び前記第2側面に対して傾いており、
前記第1のフレーム部品の前記一方の端部と前記第2のフレーム部品の前記一方の端部とは互いに同じ形状を有し、前記第1のフレーム部品の前記他方の端部と前記第2のフレーム部品の前記他方の端部とは互いに同じ形状を有し、
前記第1のフレーム部品の前記一方の端部における前記第3側面が、前記第2のフレーム部品の前記他方の端部における前記第3側面に面するように、前記複数のフレーム部品は互いに組み立てられている、半導体装置。 - 上面と下面とを有する基板と、
第1のフレーム部品と、サイズまたは形状の少なくとも一つにおいて前記第1のフレーム部品と異なる第2のフレーム部品とを含む複数のフレーム部品が互いに組み立てられることにより構成され、かつ、前記上面上に固定されるフレームと、
前記フレームの内側に配置され、かつ、前記上面上に接合される半導体素子と、
前記複数のフレーム部品の1つ以上に固定され、かつ、前記半導体素子に電気的に接続される複数のリードと、
前記半導体素子を封止する封止部材とを備え、
前記第1のフレーム部品および前記第2のフレーム部品は、各々、前記半導体素子に面する第1側面と、前記第1側面とは反対側の第2側面と、前記第1側面と前記第2側面とを接続する階段状側面とを有し、前記階段状側面は、前記第1のフレーム部品および前記第2のフレーム部品の各々の一方の端部と他方の端部であり、
前記第1のフレーム部品の前記一方の端部における前記階段状側面は、前記第2のフレーム部品の前記他方の端部における前記階段状側面に形状が適合しており、
前記第1のフレーム部品の前記一方の端部と前記第2のフレーム部品の前記一方の端部とは互いに同じ形状を有し、前記第1のフレーム部品の前記他方の端部と前記第2のフレーム部品の前記他方の端部とは互いに同じ形状を有し、
前記第1のフレーム部品の前記一方の端部における前記階段状側面が、前記第2のフレーム部品の前記他方の端部における前記階段状側面に面するように、前記複数のフレーム部品は互いに組み立てられている、半導体装置。 - 前記第1のフレーム部品および前記第2のフレーム部品の各々の前記一方の端部は、凸部を含み、
前記第1のフレーム部品および前記第2のフレーム部品の各々の前記他方の端部は凹部を含み、
前記第1のフレーム部品おける前記凸部が前記第2のフレーム部品における前記凹部に挿入されることにより、前記複数のフレーム部品は互いに組み立てられている、請求項2に記載の半導体装置。 - 前記第1のフレーム部品と前記第2のフレーム部品とは、互いに接合されている、請求項1から請求項3のいずれか1項に記載の半導体装置。
- 前記複数のフレーム部品の前記1つ以上は、それぞれ、貫通孔を有し、
前記複数のリードの少なくとも1つは、前記貫通孔に差し込まれており、
前記封止部材は、前記複数のリードの前記少なくとも1つと前記貫通孔との間に充填されている、請求項1から請求項4のいずれか1項に記載の半導体装置。 - 前記半導体素子と前記複数のリードとを接続する導電ワイヤをさらに備え、
前記複数のリードの前記少なくとも1つは、第1リード部分と第2リード部分とを含み、
前記第1リード部分は前記上面に沿って延在し、
前記第2リード部分は、前記貫通孔を通って、前記第1リード部分から前記基板側とは反対の方向に延在し、
前記第1リード部分は、前記上面に固定され、
前記導電ワイヤは、前記半導体素子と前記第1リード部分とに接続される、請求項5に記載の半導体装置。 - 前記第2リード部分が前記上面に近づくにつれて、前記上面の平面視において前記第2リード部分が前記半導体素子に近づくように、前記第2リード部分は前記上面に対して傾いている、請求項6に記載の半導体装置。
- 前記半導体素子と前記複数のリードの前記少なくとも1つとを接続する導電ワイヤをさらに備え、
前記複数のリードの前記少なくとも1つは、第1リード部分と第2リード部分と第3リード部分とを含み、
前記第1リード部分は前記上面に沿って延在し、
前記第2リード部分は、前記第1リード部分から前記基板側とは反対側に向かって延在し、
前記第3リード部分は、前記貫通孔を通って、前記第1リード部分から前記基板側に向かって延在し、
前記導電ワイヤは、前記半導体素子と前記第1リード部分とに接続され、
前記第3リード部分は、前記上面に接触する、請求項5に記載の半導体装置。 - 前記半導体素子と前記複数のリードの少なくとも1つとを接続する導電ワイヤをさらに備え、
前記複数のフレーム部品の前記1つ以上は、前記半導体素子に向けて突出する突出部を含み、
前記複数のリードの前記少なくとも1つは、第1リード部分と第2リード部分とを含み、
前記第1リード部分は前記上面に沿って延在し、
前記第2リード部分は、前記第1リード部分から前記基板側とは反対側に向かって延在し、
前記導電ワイヤは、前記半導体素子と前記第1リード部分とに接続され、
前記第1リード部分は、前記基板側とは反対側の前記突出部の表面に面接触している、請求項1から請求項4のいずれか1項に記載の半導体装置。 - 導電ワイヤをさらに備え、
前記複数のフレーム部品の前記1つ以上は、前記半導体素子に向けて突出する突出部と、前記基板側とは反対側の前記突出部の表面上に設けられるパッド部とを含み、
前記導電ワイヤは、前記半導体素子と前記パッド部とに接続され、
前記複数のリードの少なくとも1つと前記導電ワイヤとは前記パッド部に接続される、請求項1から請求項4のいずれか1項に記載の半導体装置。 - 導電ワイヤをさらに備え、
前記複数のリードの少なくとも1つは、第1リード部分と第2リード部分とパッド部とを含み、
前記第1リード部分は前記上面に沿って延在し、
前記第2リード部分は、前記第1リード部分から前記基板側とは反対側に向かって延在し、
前記パッド部は前記第1リード部分に一体化されており、
前記上面の平面視において、前記パッド部は、前記第1リード部分よりも広い幅を有し、
前記導電ワイヤは、前記半導体素子と前記パッド部とに接続されている、請求項1から請求項4のいずれか1項に記載の半導体装置。 - 前記複数のフレーム部品が前記上面から離れるにつれて、前記上面の平面視において前記複数のフレーム部品が前記半導体素子に近づくように、前記複数のフレーム部品は前記上面に対して傾いている、請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記基板側とは反対側の前記複数のフレーム部品の表面上に設けられる堰部をさらに備え、
前記複数のフレーム部品は、各々、平板の形状を有する、請求項1から請求項12のいずれか1項に記載の半導体装置。 - 前記基板は、前記上面と前記下面とを接続する側面を有し、
前記側面の少なくとも一部は前記複数のフレーム部品及び前記封止部材から露出している、請求項1から請求項13のいずれか1項に記載の半導体装置。 - 前記側面の前記少なくとも一部に接触する放熱部材をさらに備える、請求項14に記載の半導体装置。
- 様々なサイズ及び形状を有するフレーム部品から、フレームの設計に適合した複数のフレーム部品を選択することと、
基板の上面に半導体素子を接合することと、
前記複数のフレーム部品の1つ以上に複数のリードを固定することと、
前記基板の前記上面に前記複数のフレーム部品を固定することにより、前記基板の前記上面に前記フレームを固定することとを備え、前記半導体素子は前記フレームの内側に配置されており、前記フレームは前記複数のフレーム部品を互いに組み立てることによって構成され、さらに、
前記複数のリードを前記半導体素子に電気的に接続することと、
前記半導体素子を封止する封止部材を設けることとを備える、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144060A JP6758114B2 (ja) | 2016-07-22 | 2016-07-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144060A JP6758114B2 (ja) | 2016-07-22 | 2016-07-22 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018014445A JP2018014445A (ja) | 2018-01-25 |
JP6758114B2 true JP6758114B2 (ja) | 2020-09-23 |
Family
ID=61019718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016144060A Active JP6758114B2 (ja) | 2016-07-22 | 2016-07-22 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6758114B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590433A (ja) * | 1991-07-08 | 1993-04-09 | Shinko Electric Ind Co Ltd | 電子部品用パツケージのメタル壁形成方法 |
JP2000183281A (ja) * | 1998-12-18 | 2000-06-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP4985116B2 (ja) * | 2007-03-08 | 2012-07-25 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2009021578A (ja) * | 2007-06-15 | 2009-01-29 | Ngk Spark Plug Co Ltd | 補強材付き配線基板 |
JP4858336B2 (ja) * | 2007-07-10 | 2012-01-18 | 三菱電機株式会社 | 電力用半導体装置 |
JP2012094627A (ja) * | 2010-10-26 | 2012-05-17 | Kyocera Corp | 素子収納用パッケージ、およびこれを備えた電子装置 |
JP3186666U (ja) * | 2013-08-07 | 2013-10-17 | 住友電気工業株式会社 | 半導体モジュール |
JP6257478B2 (ja) * | 2014-09-02 | 2018-01-10 | 三菱電機株式会社 | 電力用半導体装置 |
-
2016
- 2016-07-22 JP JP2016144060A patent/JP6758114B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018014445A (ja) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7800208B2 (en) | Device with a plurality of semiconductor chips | |
US6734551B2 (en) | Semiconductor device | |
WO2017175612A1 (ja) | パワーモジュール、パワー半導体装置及びパワーモジュール製造方法 | |
JP6316508B2 (ja) | 半導体モジュールおよびその製造方法 | |
US8575744B2 (en) | Semiconductor device and lead frame thereof | |
US8664765B2 (en) | Semiconductor device | |
US20150194373A1 (en) | Semiconductor Packaging Arrangement | |
JP6707328B2 (ja) | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 | |
US20170179009A1 (en) | Semiconductor devices with improved thermal and electrical performance | |
US20200144140A1 (en) | Power semiconductor module | |
WO2020208739A1 (ja) | 半導体装置 | |
CN112331632B (zh) | 半导体装置 | |
JP2011023458A (ja) | 半導体装置およびその製造方法 | |
JP6758114B2 (ja) | 半導体装置及びその製造方法 | |
CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP7131708B2 (ja) | 半導体装置 | |
JP7512659B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP7392308B2 (ja) | 半導体装置 | |
JP7120256B2 (ja) | 半導体装置 | |
JP4861200B2 (ja) | パワーモジュール | |
JP7131436B2 (ja) | 半導体装置及びその製造方法 | |
JP6064845B2 (ja) | 半導体装置 | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
CN111834307A (zh) | 半导体模块 | |
CN109564918B (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6758114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |