JP6741383B2 - トランジスタ及び表示装置 - Google Patents

トランジスタ及び表示装置 Download PDF

Info

Publication number
JP6741383B2
JP6741383B2 JP2017134518A JP2017134518A JP6741383B2 JP 6741383 B2 JP6741383 B2 JP 6741383B2 JP 2017134518 A JP2017134518 A JP 2017134518A JP 2017134518 A JP2017134518 A JP 2017134518A JP 6741383 B2 JP6741383 B2 JP 6741383B2
Authority
JP
Japan
Prior art keywords
region
metal oxide
oxide
transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017134518A
Other languages
English (en)
Other versions
JP2018014495A5 (ja
JP2018014495A (ja
Inventor
山崎 舜平
舜平 山崎
基 中島
基 中島
晴之 馬場
晴之 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018014495A publication Critical patent/JP2018014495A/ja
Publication of JP2018014495A5 publication Critical patent/JP2018014495A5/ja
Application granted granted Critical
Publication of JP6741383B2 publication Critical patent/JP6741383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/44Arrangements combining different electro-active layers, e.g. electrochromic, liquid crystal or electroluminescent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の一態様は、金属酸化物に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に、本発明の一態様は、金属酸化物、または当該金属酸化物の製造方法に関する。または、本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は、半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、酸化物が注目されている。例えば、特許文献1では、In−Zn−Ga−O系酸化物、In−Zn−Ga−Mg−O系酸化物、In−Zn−O系酸化物、In−Sn−O系酸化物、In−O系酸化物、In−Ga−O系酸化物、及びSn−In−Zn−O系酸化物のうちのいずれかである非晶質酸化物を有する電界効果型トランジスタが開示されている。
また、非特許文献1では、トランジスタの活性層として、In−Zn−O系酸化物と、In−Ga−Zn−O系酸化物との2層積層の金属酸化物を有する構造が検討されている。
特許第5118810号公報
John F. Wager、「Oxide TFTs:A Progress Report」、Information Display 1/16、SID 2016、 Jan/Feb 2016、Vol.32,No.1, p.16−21
特許文献1では、In−Zn−Ga−O系酸化物、In−Zn−Ga−Mg−O系酸化物、In−Zn−O系酸化物、In−Sn−O系酸化物、In−O系酸化物、In−Ga−O系酸化物、及びSn−In−Zn−O系酸化物のうちのいずれかである非晶質酸化物を用いて、トランジスタの活性層を形成している。言い換えると、トランジスタの活性層は、上記酸化物のいずれか1つの非晶質酸化物を有している。トランジスタの活性層が、上記非晶質酸化物のいずれか1つから構成された場合、トランジスタの電気特性の1つであるオン電流が低くなるといった問題がある。または、トランジスタの活性層が、上記非晶質酸化物のいずれか1つから構成された場合、トランジスタの信頼性が悪くなるといった問題がある。
また、非特許文献1では、チャネル保護型のボトムゲート型のトランジスタにおいて、トランジスタの活性層として、In−Zn酸化物と、In−Ga−Zn酸化物との2層積層とし、チャネルが形成されるIn−Zn酸化物の膜厚を10nmとすることで、高い電界効果移動度(μ=62cm−1−1)を実現している。一方で、トランジスタ特性の一つであるS値(Subthreshold Swing、SSともいう)が0.41V/decadeと大きい。また、トランジスタ特性の一つである、しきい値電圧(Vthともいう)が−2.9Vであり、所謂ノーマリーオンのトランジスタ特性である。
上述の問題に鑑み、本発明の一態様は、新規な金属酸化物を提供することを課題の一とする。または、本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、新規な構成の半導体装置を提供することを課題の一とする。または、新規な構成の表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、複数のエネルギーギャップを有する金属酸化物であって、金属酸化物は、伝導帯下端のエネルギー準位が高い第1の領域と、第1の領域よりも伝導帯下端のエネルギー準位が低い第2の領域と、を有し、第2の領域は、第1の領域よりもキャリアが多く、第1の領域と、第2の領域との伝導帯下端のエネルギー準位の差が0.2eV以上であり第1の領域のエネルギーギャップは、3.3eV以上4.0eV以下であり、第2の領域のエネルギーギャップは、2.2eV以上2.9eV以下である。
また、本発明の一態様は、複数のエネルギーギャップを有する金属酸化物であって、金属酸化物は、伝導帯下端のエネルギー準位が高い第1の領域と、第1の領域よりも伝導帯下端のエネルギー準位が低い第2の領域と、を有し、第1の領域は、M(Mは、Al、Ga、Si、Mg、Zr、Be、及びBから選ばれる少なくとも二種以上)酸化物、M窒化物またはIn−M−Zn酸化物を有し、第2の領域は、In酸化物、またはIn−Zn酸化物を有する。
また、本発明の一態様は、第1のエネルギーギャップを有する第1の領域と第2のエネルギーギャップを有する第2の領域を含む金属酸化物であり、第1の領域は、第2の領域よりも伝導帯下端のエネルギー準位が高く、第1の領域は第1の金属元素の第1の酸化物を含み、第2の領域は第2の金属元素の第2の酸化物を含み、第1の酸化物は、エネルギーギャップを大きくするために第1の金属元素とは異なる第3の元素を含み、前記第2の領域が第3の元素を含む場合には、第1の領域における第3の元素の濃度は、第2の領域における第3の元素の濃度よりも高い。
上記態様において、第1の金属元素はGaであり、第2の金属元素はInであり、第3の元素はAl、Si、Mg、Zr、Be、及びBから選ばれる少なくとも二種以上含むと好ましい。
上記態様において、第1の領域は更にInとZnを含み、第2の領域は更にZnを含むと好ましい。
また、本発明の一態様は、上記金属酸化物と、ゲート電極、ソース電極、及びドレイン電極と、を有する半導体装置である。
本発明の一態様により、新規な金属酸化物を提供することができる。または、本発明の一態様により、半導体装置に良好な電気特性を付与することができる。または、信頼性の高い半導体装置を提供することができる。または、新規な構成の半導体装置を提供することができる。または、新規な構成の表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
金属酸化物の構成を説明する概念図。 トランジスタ、および該トランジスタにおけるエネルギー準位の分布を説明する模式図。 トランジスタにおけるバンドダイアグラムのモデルを説明する図。 トランジスタにおけるバンドダイアグラムのモデルを説明する図。 半導体装置の一態様を示す上面図、断面図、及び断面概念図。 半導体装置の一態様を示す上面図、断面図、及び断面概念図。 半導体装置の一態様を示す上面図、断面図、及び断面概念図。 半導体装置の一態様を示す上面図、断面図、及び断面概念図。 半導体装置の一態様を示す上面図、断面図、及び断面概念図。 半導体装置の一態様を示す上面図、断面図、及び断面概念図。 半導体装置の一態様を示す上面図、断面図、及び断面概念図。 半導体装置の一態様を示す上面図、断面図、及び断面概念図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 バンド構造を説明する図。 表示パネルの構成例を説明する図。 表示パネルの構成例を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を表し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を表す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる場合がある。
また、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によっては、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
なお、本明細書等において、ノーマリーオンとは、電源による電位の印加がない(0V)ときにオン状態であることをいう。例えば、ノーマリーオンの特性とは、トランジスタのゲートに与える電圧が0Vの際に、しきい値電圧がマイナスとなる電気特性をさす場合がある。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)、略してOSと呼ぶことができる。また、OS FETと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
(実施の形態1)
本実施の形態では、本発明の一態様である金属酸化物について説明する。
本発明の一態様の金属酸化物は、少なくともInを含むことが好ましい。特にIn及びZnを含むことが好ましい。また、本発明の一態様の金属酸化物は、In及びZnに加えて、元素M(元素Mは、Al、Ga、Si、Mg、Zr、Be、及びBから選ばれる少なくとも2種)が含まれていてもよい。特に元素Mとしては、Al、Ga、及びSiから選ばれる少なくとも2種であると好適である。元素Mとしては、Al及びGa、Al及びSiまたはGa及びSiの組み合わせが好ましい。
本発明の一態様の金属酸化物としては、例えば、In−Al−Ga−Zn酸化物、In−Al−Si−Zn酸化物、またはIn−Ga−Si−Zn酸化物などが挙げられる。
なお、本発明の一態様の金属酸化物は、複数の成分を有する。
本発明の一態様の金属酸化物は、第1の領域と、第2の領域と、を有し、第1の領域には、M(Mは、Al、Ga、Si、Mg、Zr、Be、及びBから選ばれる少なくとも2種以上))酸化物およびIn−M−Zn酸化物を有し、第2の領域には、In酸化物、In−Zn酸化物、から選ばれる一種または複数種を有する。特に、第1の領域には、第2の領域の伝導帯下端のエネルギー準位より、少なくとも0.2eV以上大きい伝導帯下端のエネルギー準位を有する金属酸化物を1乃至50atomic%有することが好ましい。
また、M酸化物の中でも、Al、Siに関しては、窒化物に置き換えてもよい。具体的には、M酸化物を、窒化アルミニウム、または窒化シリコンに置き換えてもよい。
本発明の一態様の金属酸化物は、複数の成分により構成されるため、複数のエネルギーギャップを有する。より詳しくは、本発明の一態様の金属酸化物は、複数の伝導帯下端のエネルギー準位を有する。なお、場合によっては、複数の成分を複数の領域と言い換えてもよい。
本明細書において、エネルギーギャップとは、バンド構造における価電子帯上端のエネルギー準位(Ev端)と、伝導帯下端のエネルギー準位(Ec端)とのエネルギーの差を指し、バンドギャップとも言うことができる。
本発明の一態様の金属酸化物は、Ec端が高い第1の領域と、第1の領域よりもEc端が低い第2の領域と、を有し、第2の領域は、第1の領域よりもキャリアが多く、第1の領域と、第2の領域とのEc端の差が0.2eV以上である。また、第1の領域のエネルギーギャップは、3.3eV以上4.0eV以下であり、第2の領域のエネルギーギャップは、2.2eV以上2.9eV以下である。
ここで、金属酸化物がIn、元素M、及びZnを有する構成について図1を用いて説明を行う。
<金属酸化物の構成>
図1は、本発明の一態様におけるCAC(Cloud−Aligned Composite)構成を有する金属酸化物の概念図である。なお、本明細書において、本発明の一態様である金属酸化物が、半導体の機能を有する場合、CAC(Cloud−Aligned Composite)−OS(Oxide Semiconductor)と定義する。
なお、CAC−OSは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と称する場合もある。
CAC−OSとは、例えば、図1に示すように、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域001、および領域002を形成し、各領域が、混合し、モザイク状に形成される。つまり、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の元素が偏在し、該元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
例えば、CAC構成を有するIn−M−Zn酸化物とは、In酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはIn−Zn酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は、それぞれ0よりも大きい実数)とする。)と、In−M−Zn酸化物(以下、InW3X3ZnY3Z3(W3、X3、Y3、およびZ3は、それぞれ0よりも大きい実数とする。)と、M酸化物などと、に材料が分離することでモザイク状となり、モザイク状のInOX1またはInX2ZnY2Z2、InW3X3ZnY3Z3、M酸化物などが、膜中に分布した構成(以下、クラウド状ともいう。)である。
別言すると、本発明の一態様の金属酸化物は、In酸化物、In−Zn酸化物、In−M酸化物、M酸化物、In−M−Zn酸化物、またはM−Zn酸化物の中から選ばれる、少なくとも2以上の複数の酸化物または複数の成分を有する。
例えば、元素MがAlおよびGaである場合、本発明の一態様の金属酸化物は、Ga酸化物、In酸化物、In−Zn酸化物、Ga−Al酸化物、In−Ga酸化物、In−Ga−Zn酸化物、Ga−Zn酸化物、Al酸化物、In−Al酸化物、In−Al−Ga−Zn酸化物の中から選ばれる、少なくとも2以上を有する。特に、本発明の一態様の金属酸化物は、上記酸化物と、Alを含む酸化物とZnを含む酸化物を組み合わせた、例えば、In−Al−Zn酸化物、またはIn−Al−Ga−Zn酸化物としてもよい。
また、元素MがSiおよびGaである場合、本発明の一態様の金属酸化物は、Ga酸化物、In酸化物、In−Zn酸化物、Ga−Si酸化物、In−Ga酸化物、In−Ga−Zn酸化物、Ga−Zn酸化物、Si酸化物、In−Si酸化物、In−Si−Ga−Zn酸化物の中から選ばれる、少なくとも2以上を有する。特に、本発明の一態様の金属酸化物は、上記酸化物と、Siを含む酸化物とZnを含む酸化物を組み合わせた、例えば、In−Si−Zn酸化物、またはIn−Si−Ga−Zn酸化物としてもよい。
すなわち、本発明の一態様の金属酸化物は、複数の材料または複数の成分を有する複合材料、あるいはコンポジット材料ともいえる。
ここで、図1に示す概念が、CAC構成を有するIn−M−Zn酸化物であると仮定する。その場合、領域001が元素Mを含む酸化物を主成分とする領域、また、領域002がInOX1またはInX2ZnY2Z2を主成分とする領域であるといえる。このとき、領域001と、領域002とは、周辺部が不明瞭である(ボケている)ため、それぞれ明確な境界が観察できない場合がある。
つまり、CAC構成を有するIn−M−Zn酸化物は、元素Mを含む酸化物が主成分である領域と、InOX1またはInX2ZnY2Z2が主成分である領域とが、混合している金属酸化物である。従って、金属酸化物を複合金属酸化物と記載する場合がある。
また、CAC構成を有するIn−M−Zn酸化物において、領域001、及び領域002における結晶構造は、特に限定されない。また、領域001、及び領域002は、それぞれ、異なる結晶構造を有していてもよい。
例えば、CAC構成を有するIn−M−Zn酸化物は、非単結晶構造を有する酸化物半導体であることが好ましい。非単結晶とは、単結晶を除く、非晶質体および多結晶体などを指す。非単結晶構造として、例えば、CAAC−OS、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。
なお、CAAC−OSは、CAAC構造を有する。CAAC構造とは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造の酸化物半導体である。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。従って、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a−like OSは、鬆または低密度領域を有する。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、不安定な構造である。
例えば、CAC−OSは、CAAC構造を有することが好ましい。CAAC構造は、領域001、または領域002を含む範囲で形成される場合がある。つまり、CAC−OSにおいて、CAAC−OSとなる領域は、数nmから数十nmの範囲で形成される。
CAAC−OSは結晶性の高い酸化物半導体である。一方、CAAC−OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。従って、金属酸化物はCAAC−OSを有することで、金属酸化物としての物理的性質が安定するため、熱に強く、信頼性が高い金属酸化物を提供することができる。
ここで、本発明の一態様の金属酸化物が、In−Al−Ga−Zn酸化物である場合について説明する。InOX1またはInX2ZnY2Z2と、InW3AlX3ZnY3Z3またはInAlGaZn(a、b、c、d、及びeは、それぞれ0よりも大きい実数とする。)と、に材料が分離することでモザイク状となる。
つまり、In−Al−Ga−Zn酸化物におけるCAC−OSは、InW3AlX3ZnY3Z3またはInAlGaZnが主成分である領域と、InOX1、またはInX2ZnY2Z2が主成分である領域と、が混合している構成を有する複合金属酸化物である。また、InW3AlX3ZnY3Z3またはInAlGaZnが主成分である領域と、InOX1またはInX2ZnY2Z2が主成分である領域とは、周辺部が不明瞭である(ボケている)ため、明確な境界が観察できない場合がある。
例えば、図1に示す概念図において、領域001がInw3Alx3Zny3Z3またはInAlGaZnを主成分とする領域に相当し、領域002がInOX1またはInX2ZnY2Z2を主成分とする領域に相当する。なお、Inw3Alx3Zny3Z3またはInAlGaZnを主成分とする領域、及びInOX1またはInX2ZnY2Z2を主成分とする領域を、それぞれナノ粒子と呼称してもよい。当該ナノ粒子は、粒子の径が0.5nm以上10nm以下、代表的には1nm以上2nm以下である。また、上記ナノ粒子は、周辺部が不明瞭である(ボケている)ため、明確な境界が観察できない場合がある。
なお、領域001、および領域002のサイズは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−rayspectroscopy)を用いて取得したEDXマッピングで評価することができる。例えば、領域001は、断面写真のEDXマッピングにおいて、領域001の径が、0.5nm以上10nm以下、または1nm以上2nm以下で観察される場合がある。また、領域の中心部から周辺部にかけて、主成分である元素の密度は、徐々に小さくなる。例えば、EDXマッピングでカウントできる元素の個数(以下、存在量ともいう)が、中心部から周辺部に向けて傾斜すると、断面写真のEDXマッピングにおいて、領域の周辺部が不明瞭な(ボケた)状態で観察される。例えば、InAlGaZnが主成分である領域において、Al原子およびGa原子は、中心部から周辺部にかけて徐々に減少し、代わりに、In原子、およびZn原子が増加することで、InX2ZnY2Z2が主成分である領域へと段階的に変化する。従って、EDXマッピングにおいて、InAlGaZnが主成分である領域の周辺部は不明瞭な(ボケた)状態で観察される。
なお、CAC構成を有するIn−Al−Ga−Zn酸化物における結晶構造は、特に限定されない。また、領域001、および領域002は、それぞれ、異なる結晶構造を有していてもよい。例えば、CAC構成を有するIn−Al−Ga−Zn酸化物は、非単結晶構造を有する酸化物半導体であることが好ましい。
なお、In−Al−Ga−Zn酸化物におけるCAC−OSにおける結晶性については、電子線回折で評価することができる。例えば、電子線回折を用いてIn−Al−Ga−Zn酸化物を分析した場合、電子線回折パターン像において、リング状に輝度の高い領域、およびリング状に輝度の高い領域内に、複数のスポットが観察される場合がある。
また、InOX1またはInX2ZnY2Z2が主成分である領域(図1における領域002)は、InW3AlX3ZnY3Z3またはInAlGaZnが主成分である領域(図1における領域001)と比較して、導電性が高い領域である。つまり、InOX1またはInX2ZnY2Z2が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、InOX1またはInX2ZnY2Z2が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。なお、InOX1またはInX2ZnY2Z2、などが主成分である領域は、導電体の性質に近い、半導体の領域ともいえる。
一方、InW3AlX3ZnY3Z3またはInAlGaZnが主成分である領域は、InOX1またはInX2ZnY2Z2が主成分である領域と比較して、導電性が低い領域である。つまり、InW3AlX3ZnY3Z3またはInAlGaZnが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。なお、InW3AlX3ZnY3Z3またはInAlGaZnが主成分である領域は、絶縁体の性質に近い、半導体の領域ともいえる。また、InW3AlX3ZnY3Z3の導電性と、InAlGaZnの導電性と、を比較すると、AlおよびGaの酸化物を含むInAlGaZnの導電性の方が高い。
従って、In−Al−Ga−Zn酸化物におけるCAC−OSを半導体素子に用いた場合、InW3AlX3ZnY3Z3またはInAlGaZnに起因する性質と、InOX1またはInX2ZnY2Z2に起因する性質とが、相補的に作用することにより、高いオン電流(Ion)、高い電界効果移動度(μ)、および、低いオフ電流(Ioff)を実現することができる。
また、In−Al−Ga−Zn酸化物におけるCAC−OSを用いた半導体素子は、信頼性が高い。従って、In−Al−Ga−Zn酸化物におけるCAC−OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
<金属酸化物を有するトランジスタ>
続いて、上記金属酸化物を半導体としてトランジスタに用いる場合について、図2を用いて説明する。
なお、上記金属酸化物を半導体としてトランジスタに用いることで、電界効果移動度が高く、かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
図2(A)は、上記金属酸化物をチャネル領域に用いたトランジスタの模式図である。図2(A)において、トランジスタは、ソースと、ドレインと、第1のゲートと、第2のゲートと、第1のゲート絶縁部と、第2のゲート絶縁部と、チャネル部と、を有する。トランジスタは、ゲートに印加する電位によって、チャネル部の抵抗を制御することができる。即ち、第1のゲート、または第2のゲートに印加する電位によって、ソースとドレインとの間の導通(トランジスタがオン状態)・非導通(トランジスタがオフ状態)を制御することができる。
ここで、チャネル部は、第1のエネルギーギャップを有する領域001と、第2のエネルギーギャップを有する領域002と、がクラウド状であるCAC−OSを有している。なお、第1のエネルギーギャップは、第2のエネルギーギャップよりも大きいものとする。
例えば、チャネル部のCAC−OSとして、CAC構成を有するIn−Al−Ga−Zn酸化物を用いる場合について説明する。CAC構成を有するIn−Al−Ga−Zn酸化物は、領域001として、領域002よりもAlまたはGaの濃度が高いInW3AlX3ZnY3Z3またはInAlGaZnを主成分とする領域と、領域002として、領域001よりもInの濃度が高いInOX1またはInX2ZnY2Z2が主成分である領域と、に材料が分離することでモザイク状となり、InW3AlX3ZnY3Z3またはInAlGaZnと、InOX1またはInX2ZnY2Z2が、膜中に分布した構成(クラウド状)である。なお、InW3AlX3ZnY3Z3またはInAlGaZnを主成分とする領域001は、InOX1またはInX2ZnY2Z2が主成分である領域002よりも、大きなエネルギーギャップを有する。また、InW3AlX3ZnY3Z3のエネルギーギャップと、InAlGaZnのエネルギーギャップと、を比較すると、AlおよびGaの酸化物を含むInAlGaZnのエネルギーギャップの方が小さい。領域001のエネルギーギャップは、3.3eV以上4.0eV以下であり、領域002のエネルギーギャップは、2.2eV以上2.9eV以下である。
次に、図2(A)に示すトランジスタの伝導モデルについて、図2(B)を用いて説明する。図2(B)は、図2(A)に示すトランジスタのソースとドレインとの間におけるエネルギー準位の分布を説明する模式図である。また、図2(C)は、図2(A)に示すトランジスタにおいて、X−X’で示す実線上における伝導バンド図である。なお、各伝導バンド図において、実線は伝導帯下端のエネルギーを示す。また、Eで示す一点破線は電子の擬フェルミ準位のエネルギーを示す。また、ここでは、第1のゲート電圧として、ゲートとソースとの間にマイナスの電圧を印加し、ソースとドレインとの間にドレイン電圧(V>0)を印加する場合を想定する。なお、図2においては、伝導帯下端のエネルギーをCBと記す。
図2(A)に示すトランジスタに、マイナスのゲート電圧を印加すると、図2(B)に示すように、ソースとドレインとの間に、領域001に由来する伝導帯下端のエネルギーCB001と、領域002に由来する伝導帯下端のエネルギーCB002と、が形成される。ここで、第1のエネルギーギャップは第2のエネルギーギャップよりも大きいため、伝導帯下端のエネルギーCB001におけるポテンシャル障壁は、伝導帯下端のエネルギーCB002のポテンシャル障壁よりも大きい。つまり、チャネル部におけるポテンシャル障壁の最大値は、領域001に起因する値をとる。従って、CAC−OSをチャネル部に用いることで、リーク電流を抑制し、スイッチング特性が高いトランジスタとすることができる。
また、図2(C)に示すように、第1のエネルギーギャップを有する領域001は、第2のエネルギーギャップを有する領域002より、エネルギーギャップが相対的に広いので、第1のエネルギーギャップを有する領域001のEc端は、第2のエネルギーギャップを有する領域002のEc端よりも相対的に高い位置に存在しうる。
ここで、本発明の一態様の金属酸化物が、In−Al−Ga−Zn酸化物である構成を仮定する。
In−Al−Ga−Zn酸化物において、Al酸化物は、In酸化物、In−Zn酸化物およびGa酸化物よりも絶縁性が高い。つまりAl酸化物は、In酸化物、In−Zn酸化物およびGa酸化物よりもエネルギーギャップが大きい。このようにエネルギーギャップの大きなAl酸化物を含有させる構成とすることで、第1のエネルギーギャップを有する領域のEc端のエネルギーと、第2のエネルギーギャップを有する領域のEc端のエネルギーとの差をより大きくすることができる。したがって、本発明の一態様の金属酸化物をトランジスタの半導体層に用いる場合、トランジスタの電界効果移動度を高め、且つ酸素欠損を抑制することで信頼性の高い半導体装置とすることができる。
なお、上記構成においては、Alについて説明したが、Alの代わりにSi、Mg、Zr、BeおよびBを用いてもよい。
また、上記構成の場合、第1のエネルギーギャップを有する領域001の成分が、In−Al−Ga−Zn酸化物またはIn−Al−Zn酸化物に起因し、第2のエネルギーギャップを有する領域002の成分がIn−Zn酸化物またはIn酸化物に起因する場合がある。この場合、第1のエネルギーギャップは、3.3eV以上4.0eV以下であり、第2のエネルギーギャップは、2.2eV以上2.9eV以下である。なお、エネルギーギャップの値は、各材料の単膜をエリプソメータで測定して得られる値を用いることができる。
また、本発明の一態様の金属酸化物は、領域001に由来する伝導帯下端のエネルギー準位と、領域002に由来する伝導帯下端のエネルギー準位との差が、少なくとも0.2eV以上あると好ましい。ただし、第1のエネルギーギャップを有する領域001に由来する価電子帯上端のエネルギーの位置と、第2のエネルギーギャップを有する領域002に由来する価電子帯上端のエネルギーの位置が異なる場合があるので、領域001に由来する伝導帯下端のエネルギー準位と、領域002に由来する伝導帯下端のエネルギー準位との差が、好ましくは0.3eV以上、さらに好ましくは0.4eV以上であるとよい。
また、上記の仮定の場合、CAC−OS中にキャリアが流れる際に、第2のエネルギーギャップ、すなわちエネルギーギャップの小さいIn−Zn酸化物またはIn酸化物に起因してキャリアが流れる。この際に、第2のエネルギーギャップから第1のエネルギーギャップ、すなわちエネルギーギャップの大きなIn−Al−Ga−Zn酸化物またはIn−Al−Zn酸化物側にキャリアが溢れる。別言すると、エネルギーギャップの小さいIn−Zn酸化物またはIn酸化物の方がキャリアを生成しやすく、当該キャリアは、エネルギーギャップの大きいIn−Al−Ga−Zn酸化物またはIn−Al−Zn酸化物に移動する。
なお、第1のバンドギャップ、すなわちエネルギーギャップの大きな領域のキャリア密度は、1×1010cm−3以上1×1016cm−3以下、好ましくは、1×1015cm−3程度である。また、第2のバンドギャップ、すなわちエネルギーギャップの小さい領域のキャリア密度は、1×1018cm−3以上1×1021cm−3未満が好ましい。
なお、チャネル部を形成する金属酸化物中において、領域001と、領域002とは、モザイク状であり、領域001、および領域002は不規則に偏在している。そのため、X−X’で示す実線上における伝導バンド図は一例である。
次に、図2(C)に示す伝導バンド図と異なる伝導バンド図を図3(A)(B)(C)に示す。なお、図3においては、伝導帯下端のエネルギーをEcと記す。
本発明の一態様の金属酸化物においては、基本的には、図3(A)に示すように、領域002が領域001に挟まれたバンドを形成していればよい。または、領域001が領域002に挟まれたバンドを形成していればよい。
また、CAC−OSでは、第1のエネルギーギャップを有する領域001と第2のエネルギーギャップを有する領域002との接合部は、領域の凝集形態や組成に揺らぎが生じる場合がある。従って、図3(B)、および図3(C)に示すように、不連続ではなく、連続的にバンドが変化する場合がある。すなわち、CAC−OS中にキャリアが流れる際に、第1のエネルギーギャップと、第2のエネルギーギャップとが連動すると言い換えても良い。
次に、図2(A)に示すトランジスタおいて、X−X’で示す実線上におけるバンドダイアグラムのモデル図を、図4(A)(B)(C)に示す。なお、第1のゲートに電圧を印加する場合、第2のゲートにも同じ電圧が印加されるとする。
図4(A)には、第1のゲート電圧Vとして、ゲートとソースとの間にプラスの電圧(V>0)を印加した状態(ONState)を示す。図4(B)には、第1のゲート電圧Vを印加しない(V=0)状態を示す。図4(C)には、第1のゲート電圧Vとして、ゲートとソースとの間にマイナスの電圧(V<0)を印加した状態(OFFState)を示す。なお、各伝導バンド図において、実線は伝導帯下端のエネルギーCBを示す。また、Eで示す一点鎖線は電子の擬フェルミ準位のエネルギーを示す。
CAC−OSをチャネル部に有するトランジスタは、第1のエネルギーギャップを有する領域001と第2のエネルギーギャップを有する領域002とが、電気的に相互作用を及ぼす。別言すると、第1のエネルギーギャップを有する領域001と第2のエネルギーギャップを有する領域002とが、相補的に機能する。
図4(A)に示すように、トランジスタをオン状態にする電位(V>0)が、第1のゲートに印加されると、伝導帯下端のエネルギーの低い第2のエネルギーギャップを有する領域002が主な伝導経路となり、電子が流れると同時に、第1のエネルギーギャップを有する領域001にも電子が流れる。このためトランジスタのオン状態において高い電流駆動力、つまり大きなオン電流および高い電界効果移動度を得ることができる。
一方、図4(B)、および図4(C)に示すように、第1のゲートにしきい値電圧未満の電圧(V≦0)を印加することで、第1のエネルギーギャップを有する領域001は、誘電体(絶縁体)として振る舞うので、領域001中の伝導経路は遮断される。また、第2のエネルギーギャップを有する領域002は、第1のエネルギーギャップを有する領域001と接している。従って、第1のエネルギーギャップを有する領域001は、自らに加えて第2のエネルギーギャップを有する領域002へ電気的に相互作用を及ぼし、第2のエネルギーギャップを有する領域002中の伝導経路すらも遮断する。これでチャネル部全体が非導通状態となり、トランジスタはオフ状態となる。
以上の説明により、トランジスタにCAC−OSを用いることで、トランジスタの動作時、例えば、ゲートと、ソースまたはドレインとの間に電位差が生じた時に、ゲートと、ソースまたはドレインと、の間のリーク電流を低減または防止することができる。
また、トランジスタには、膜中の水素濃度が低減された金属酸化物を用いることが好ましい。なお、膜中の水素濃度が低減された金属酸化物を、高純度真性または実質的に高純度真性と呼称する場合がある。高純度真性または実質的に高純度真性である金属酸化物は、水素に起因するキャリア(例えば、酸素欠損に水素が結合したVHなど)が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、アルカリ金属等がある。
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第14族元素の一つである炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物における炭素の濃度と、金属酸化物との界面近傍の炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、金属酸化物にアルカリ金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物中のアルカリ金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損(V)を形成する場合がある。該酸素欠損(V)に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、SIMSにより得られる水素濃度を、1×1016atoms/cm以上3×1021atoms/cm未満、好ましくは1×1017atoms/cm以上3×1020atoms/cm未満とする。
なお、金属酸化物中の酸素欠損(V)は、酸素を金属酸化物に導入することで、低減することができる。つまり、金属酸化物中の酸素欠損(V)に、酸素が補填されることで、酸素欠損(V)は消失する。従って、金属酸化物中に、酸素を拡散させることで、トランジスタの酸素欠損(V)を低減し、信頼性を向上させることができる。
なお、酸素を金属酸化物に導入する方法として、例えば、金属酸化物に接して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり、酸化物には、化学量論的組成よりも酸素が過剰に存在する領域(以下、過剰酸素領域ともいう)が形成されていることが好ましい。特に、トランジスタに金属酸化物を用いる場合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設けることで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
<金属酸化物の成膜方法>
以下では、金属酸化物の成膜方法の一例について説明する。
金属酸化物を成膜する際の温度としては、好ましくは、室温(例えば25℃)以上170℃以下、さらに好ましくは100℃以上150℃未満とする。例えばG10等の大型基板は、そのサイズに応じて、基板温度の制限がある。従って、水の気化温度(100℃以上)より高く、かつ可能な範囲で装置のメンテナビリティー、スループットの良い温度を適宜選択すればよい。なお、室温とは、意図的に加熱しない状態を含む。
また、スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素、希ガス及び酸素の混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、0%以上30%以下、好ましくは5%以上20%以下とする。
なお、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空(5×10−7Paから1×10−4Pa程度まで)排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
また、ターゲットとして、In−M−Zn金属酸化物ターゲットを用いることができる。例えば、In:Al:Ga:Zn=4:1:1:4[原子数比]、In:Al:Si:Zn=4:1:1:4[原子数比]、In:Ga:Si:Zn=4:1:1:4[原子数比]、In:Al:Ga:Zn=5:0.5:0.5:7[原子数比]、In:Al:Si:Zn=5:0.5:0.5:7[原子数比]、In:Ga:Si:Zn=5:0.5:0.5:7[原子数比]、またはその近傍値の原子数比である金属酸化物ターゲットを用いることが好ましい。
また、スパッタリング装置において、ターゲット近傍に配置されたマグネットユニットを回転または移動させても構わない。例えば、成膜中にマグネットユニットを上下または/及び左右に揺動させることによって、本発明の一態様の金属酸化物を形成することができる。例えば、マグネットユニットを、0.1Hz以上1kHz以下のビートで揺動させればよい。
また、例えば、スパッタリングガスとして、例えば酸素のガス比が10%程度の酸素と希ガスとの混合ガスを用い、基板温度を例えば130℃とし、例えばIn:Al:Ga:Zn=5:0.5:0.5:7[原子数比]のIn−Al−Ga−Zn金属酸化物ターゲットの近傍(例えば裏面)に配置されたマグネットユニットを揺動させながら成膜を行うことで、本発明の一態様の金属酸化物を形成することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜、組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、本発明の一態様の金属酸化物を有する半導体装置、及び当該半導体装置の作製方法について、図5乃至図16を参照して説明する。
<2−1.半導体装置の構成例1>
図5(A)は、本発明の一態様の半導体装置であるトランジスタ100Aの上面図であり、図5(B)は、図5(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図5(C)は、図5(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。また、図5(D)は、図5(B)に示す領域P1を拡大した断面概念図に相当する。
なお、図5(A)において、煩雑になることを避けるため、トランジスタ100Aの構成要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、一点鎖線X1−X2方向をチャネル長方向、一点鎖線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図5(A)と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ100Aは、基板102上の導電膜106と、基板102及び導電膜106上の絶縁膜104と、絶縁膜104上の金属酸化物108と、金属酸化物108上の導電膜112aと、金属酸化物108上の導電膜112bと、金属酸化物108、導電膜112a、及び導電膜112b上の絶縁膜114と、絶縁膜114上の絶縁膜116と、絶縁膜116上の導電膜120aと、絶縁膜116上の導電膜120bと、を有する。
また、絶縁膜104は、開口部151を有し、絶縁膜104上には、開口部151を介して導電膜106と電気的に接続される導電膜112cが形成される。また、絶縁膜114及び絶縁膜116は、導電膜112bに達する開口部152aと、導電膜112cに達する開口部152bとを有する。
金属酸化物108は、実施の形態1に示す本発明の一態様の金属酸化物を有する。ここで、図5(D)を用いて、本発明の一態様の金属酸化物と、導電膜との接続について説明を行う。
図5(D)の領域P1に示すように、金属酸化物108の上面及び側面と導電膜112aが接するため、接触抵抗を低減できる。また、金属酸化物108は、図1に示すCAC構成を有するため、CAC構成が有する領域002、すなわち、導電性が高い領域と導電膜112aとが接するため、さらに接触抵抗を低減できる。なお、図示していないが、金属酸化物108と、導電膜112bとの接続についても、領域P1と同様である。
本発明の一態様の金属酸化物は、高い導電性領域を有し、且つ導電膜との接触抵抗が低減されている。したがって、当該金属酸化物を有するトランジスタの電界効果移動度を高めることができる。
具体的には、トランジスタ100Aの電界効果移動度が50cm/Vsを超える、さらに好ましくはトランジスタ100Aの電界効果移動度が100cm/Vsを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、表示装置が有するゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い(狭額縁ともいう)表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信号の供給を行うソースドライバ(とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
また、金属酸化物108中に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、金属酸化物108中のチャネル領域においては、水素または水分などの不純物が少ないほど好ましい。また、金属酸化物108中のチャネル領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、金属酸化物108のチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。金属酸化物108のチャネル領域中にキャリア供給源が生成されると、金属酸化物108を有するトランジスタ100Aの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、金属酸化物108のチャネル領域においては、酸素欠損が少ないほど好ましい。
また、導電膜112cと導電膜120aとは、開口部152bを介して電気的に接続され、導電膜112bと導電膜120bとは、開口部152aを介して電気的に接続される。なお、導電膜120aと、導電膜120bとは、同じ導電膜を加工することで形成される。
また、トランジスタ100Aの上には、絶縁膜118が設けられる。絶縁膜118は、絶縁膜116、導電膜120a、及び導電膜120bを覆うように形成される。
なお、トランジスタ100Aにおいて、絶縁膜104は、トランジスタ100Aの第1のゲート絶縁膜としての機能を有し、絶縁膜114、116は、トランジスタ100Aの第2のゲート絶縁膜としての機能を有し、絶縁膜118は、トランジスタ100Aの保護絶縁膜としての機能を有する。
また、トランジスタ100Aにおいて、導電膜106は、第1のゲート電極としての機能を有し、導電膜120aは、第2のゲート電極としての機能を有し、導電膜120bは、表示装置に用いる画素電極としての機能を有する。また、トランジスタ100Aにおいて、導電膜112aは、ソース電極としての機能を有し、導電膜112bは、ドレイン電極としての機能を有する。また、トランジスタ100Aにおいて、導電膜112cは接続電極としての機能を有する。なお、本明細書等において、絶縁膜104を第1の絶縁膜と、絶縁膜114、116を第2の絶縁膜と、絶縁膜118を第3の絶縁膜と、それぞれ呼称する場合がある。
また、図5(C)に示すように、第2のゲート電極として機能する導電膜120aは、接続電極として機能する導電膜112cを間に挟んで、第1のゲート電極として機能する導電膜106と電気的に接続される。よって、導電膜106と、導電膜120aとは、同じ電位が与えられる。
また、図5(C)に示すように、金属酸化物108は、第1のゲート電極として機能する導電膜106と、第2のゲート電極として機能する導電膜120aのそれぞれと対向するように位置し、2つのゲート電極として機能する膜に挟まれている。導電膜120aのチャネル長方向の長さ、及び導電膜120aのチャネル幅方向の長さは、金属酸化物108のチャネル長方向の長さ、及び金属酸化物108のチャネル幅方向の長さよりもそれぞれ長く、金属酸化物108の全体は、絶縁膜114、116を介して導電膜120aに覆われている。
別言すると、トランジスタ100Aのチャネル幅方向において、第1のゲート電極として機能する導電膜106及び第2のゲート電極として機能する導電膜120aは、第1のゲート絶縁膜として機能する絶縁膜104及び第2のゲート絶縁膜として機能する絶縁膜114、116を介して金属酸化物108を囲む構成である。
このような構成を有することで、トランジスタ100Aに含まれる金属酸化物108を、第1のゲート電極として機能する導電膜106及び第2のゲート電極として機能する導電膜120aの電界によって電気的に囲むことができる。トランジスタ100Aのように、第1のゲート電極及び第2のゲート電極の電界によって、チャネル領域が形成される金属酸化物を、電気的に囲むトランジスタのデバイス構造をSurrounded channel(S−channel)構造と呼ぶことができる。
トランジスタ100Aは、S−channel構造を有するため、第1のゲート電極として機能する導電膜106によってチャネルを誘起させるための電界を効果的に金属酸化物108に印加することができるため、トランジスタ100Aの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ100Aを微細化することが可能となる。また、トランジスタ100Aは、金属酸化物108が第1のゲート電極として機能する導電膜106及び第2のゲート電極として機能する導電膜120aによって囲まれた構造を有するため、トランジスタ100Aの機械的強度を高めることができる。
<2−2.半導体装置の構成例2>
次に、図5(A)(B)(C)に示すトランジスタ100Aの変形例について、図6乃至図8を用いて説明する。
まず、図6(A)(B)(C)(D)を用いて説明を行う。
図6(A)(B)(C)は、図5(A)(B)(C)に示すトランジスタ100Aの変形例であるトランジスタ100Bの上面図及び断面図である。また、図6(D)は、図6(B)に示す領域P2を拡大した断面概念図に相当する。
図6(A)(B)(C)に示すトランジスタ100Bは、図5(A)(B)(C)に示すトランジスタ100Aが有する金属酸化物108を2層の積層構造としている。より具体的には、トランジスタ100Bが有する金属酸化物108は、金属酸化物108_2と、金属酸化物108_2上の金属酸化物108_3と、を有する。
例えば、金属酸化物108が有する金属酸化物108_2に、本発明の一態様の金属酸化物を用いることができる。
また、図6(D)の領域P2に示すように、金属酸化物108の上面及び側面と導電膜112aが接するため、接触抵抗を低減できる。また、金属酸化物108が有する金属酸化物108_2は、図1に示すCAC構成を有するため、CAC構成が有する領域002、すなわち、導電性が高い領域と導電膜112aとが接するため、さらに接触抵抗を低減できる。また、導電性の低い金属酸化物、例えば、ワイドバンドギャップ(例えば、Egが3.3eV以上)の酸化物を金属酸化物108_3に用いたとしても、金属酸化物108_2の側面と、導電膜112aとが接することで接触抵抗を、低減することができる。なお、図示していないが、金属酸化物108と、導電膜112bとの接続についても、領域P2と同様である。
次に、図7(A)(B)(C)(D)を用いて説明を行う。
図7(A)(B)(C)は、図5(A)(B)(C)に示すトランジスタ100Aの変形例であるトランジスタ100Cの上面図及び断面図である。また、図7(D)は、図7(B)に示す領域P3を拡大した断面概念図に相当する。
図7(A)(B)(C)に示すトランジスタ100Cは、図5(A)(B)(C)に示すトランジスタ100Aが有する金属酸化物108を3層の積層構造としている。より具体的には、トランジスタ100Cが有する金属酸化物108は、金属酸化物108_1と、金属酸化物108_1上の金属酸化物108_2と、金属酸化物108_2上の金属酸化物108_3と、を有する。
例えば、金属酸化物108が有する金属酸化物108_2に、本発明の一態様の金属酸化物を用いることができる。
また、図7(D)の領域P3に示すように、金属酸化物108の上面及び側面と導電膜112aが接するため、接触抵抗を低減できる。また、金属酸化物108が有する金属酸化物108_2は、図1に示すCAC構成を有するため、CAC構成が有する領域002、すなわち、導電性が高い領域と導電膜112aとが接するため、さらに接触抵抗を低減できる。また、導電性の低い金属酸化物、例えば、ワイドバンドギャップ(例えば、Egが3.3eV以上)の酸化物を金属酸化物108_1及び金属酸化物108_3に用いたとしても、金属酸化物108_2の側面と、導電膜112aとが接することで接触抵抗を、低減することができる。なお、図示していないが、金属酸化物108と、導電膜112bとの接続についても、領域P3と同様である。
次に、図8(A)(B)(C)(D)を用いて説明を行う。
図8(A)(B)(C)は、図5(A)(B)(C)に示すトランジスタ100Aの変形例であるトランジスタ100Dの上面図及び断面図である。また、図8(D)は、図8(B)に示す領域P4を拡大した断面概念図に相当する。
図8(A)(B)(C)に示すトランジスタ100Dは、図5(A)(B)(C)に示すトランジスタ100Aが有する金属酸化物108を3層の積層構造としている。より具体的には、トランジスタ100Dが有する金属酸化物108は、金属酸化物108_1と、金属酸化物108_1上の金属酸化物108_2と、金属酸化物108_2上の金属酸化物108_3と、を有する。
例えば、金属酸化物108が有する金属酸化物108_2に、本発明の一態様の金属酸化物を用いることができる。また、図8(D)の領域P4に示すように、金属酸化物108の上面及び側面と導電膜112aが接するため、接触抵抗を低減できる。また、金属酸化物108が有する金属酸化物108_2は、図1に示すCAC構成を有するため、CAC構成が有する領域002、すなわち、導電性が高い領域と導電膜112aとが接するため、さらに接触抵抗を低減できる。
また、トランジスタ100Dは、トランジスタ100Cと金属酸化物108_3の配置される位置が異なり、トランジスタ100Dが有する金属酸化物108_3は、ソース電極及びドレイン電極として機能する導電膜112a、112bの上に形成される。金属酸化物108_3を導電膜112a、112b上に配置することで、金属酸化物108_2と、導電膜112a、112bとの接触抵抗をさらに、低減することができる。
図6乃至図8に示すように、本発明の一態様のトランジスタにおいては、金属酸化物を積層構造とすると好適である。
<2−3.バンド構造>
次に、金属酸化物108を積層構造とした場合のバンド構造について、図16を用いて説明する。
絶縁膜104、金属酸化物108_1、108_2、108_3、及び絶縁膜114のバンド構造、並びに、絶縁膜104、金属酸化物108_2、108_3、及び絶縁膜114のバンド構造を図16に示す。
図16(A)は、絶縁膜104、金属酸化物108_1、108_2、108_3、及び絶縁膜114を有する積層構造の膜厚方向のバンド構造の一例である。また、図16(B)は、絶縁膜104、金属酸化物108_2、108_3、及び絶縁膜114を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜104、金属酸化物108_1、108_2、108_3、及び絶縁膜114の伝導帯下端のエネルギー準位(Ec)を示す。
図16(A)に示すように、金属酸化物108_1、108_2、108_3において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図16(B)に示すように、金属酸化物108_2、108_3において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、金属酸化物108_1と金属酸化物108_2との界面、及び金属酸化物108_2と金属酸化物108_3との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
金属酸化物108_1、108_2、108_3に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図16(A)(B)に示す構成とすることで金属酸化物108_2がウェル(井戸)となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が金属酸化物108_2に形成されることがわかる。
また、金属酸化物108_2には、本発明の一態様の金属酸化物を適用することができる。したがって、図16においては、金属酸化物108_2のバンド構造をフラットな形状として図示しているが、金属酸化物108_2のバンド構造は、実施の形態1で説明した図3(A)(B)(C)に示すバンド構造となる場合がある。
なお、金属酸化物108_1、108_3を設けることにより、金属酸化物108_2に形成されうるトラップ準位を金属酸化物108_1または金属酸化物108_3に設けることができる。したがって、金属酸化物108_2には、トラップ準位が形成され難い構造となる。
また、トラップ準位がチャネル領域として機能する金属酸化物108_2の伝導帯下端のエネルギー準位(Ec)より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が金属酸化物108_2の伝導帯下端のエネルギー準位(Ec)より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、金属酸化物108_1、108_3は、金属酸化物108_2よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、金属酸化物108_2の伝導帯下端のエネルギー準位と、金属酸化物108_1、108_3の伝導帯下端のエネルギー準位との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。すなわち、金属酸化物108_1、108_3の電子親和力と、金属酸化物108_2の電子親和力との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。
このような構成を有することで、金属酸化物108_2が主な電流経路となる。すなわち、金属酸化物108_2は、チャネル領域としての機能を有し、金属酸化物108_1、108_3は、酸化物絶縁膜としての機能を有する。また、金属酸化物108_1、108_3は、チャネル領域が形成される金属酸化物108_2を構成する金属元素の一種以上及び元素Mから構成される金属酸化物を用いると好ましい。このような構成とすることで、金属酸化物108_1と金属酸化物108_2との界面、及び金属酸化物108_2と金属酸化物108_3との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、金属酸化物108_1、108_3は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、金属酸化物108_1、108_3を、その物性及び/または機能から、それぞれ酸化物絶縁膜とも呼べる。または、金属酸化物108_1、108_3には、電子親和力(真空準位と伝導帯下端のエネルギー準位との差)が金属酸化物108_2よりも小さく、伝導帯下端のエネルギー準位が金属酸化物108_2の伝導帯下端のエネルギー準位と差分(バンドオフセット)を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、金属酸化物108_1、108_3の伝導帯下端のエネルギー準位が、金属酸化物108_2の伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、金属酸化物108_2の伝導帯下端のエネルギー準位と、金属酸化物108_1、108_3の伝導帯下端のエネルギー準位との差が、0.2eV以上、好ましくは0.5eV以上とすることが好ましい。
また、金属酸化物108_1、108_3は、膜中にスピネル型の結晶構造が含まれないことが好ましい。金属酸化物108_1、108_3の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜120a、120bの構成元素が金属酸化物108_2へ拡散してしまう場合がある。なお、金属酸化物108_1、108_3がCAAC−OSである場合、導電膜120a、120bの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
なお、金属酸化物108_1、108_3として、In:Ga:Zn=1:1:1[原子数比]の金属酸化物ターゲット、In:Ga:Zn=1:3:4[原子数比]の金属酸化物ターゲット、In:Ga:Zn=1:3:6[原子数比]の金属酸化物ターゲットなどを用いて形成することができる。
<2−4.半導体装置の構成例3>
次に、先に説明したトランジスタと異なる態様の構成のトランジスタについて、図9を用いて説明する。
図9(A)は、本発明の一態様の半導体装置であるトランジスタ200Aの上面図であり、図9(B)は、図9(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図9(C)は、図9(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。また、図9(D)は、図9(B)に示す領域P5を拡大した断面概念図に相当する。
図9(A)(B)(C)に示すトランジスタ200Aは、所謂トップゲート構造のトランジスタである。
トランジスタ200Aは、基板202上の導電膜206と、基板202及び導電膜206上の絶縁膜204と、絶縁膜204上の金属酸化物208と、金属酸化物208上の絶縁膜210と、絶縁膜210上の導電膜212と、絶縁膜204、金属酸化物208、及び導電膜212上の絶縁膜216と、を有する。
また、金属酸化物208は、本発明の一態様の金属酸化物を用いると好ましい。
なお、金属酸化物208は、導電膜212と重なり、且つ絶縁膜210と接する領域208iと、絶縁膜216と重なる領域208nと、を有する。また、領域208nは、領域208iよりもキャリア密度が高い領域を有する。すなわち、金属酸化物208は、キャリア密度の異なる複数の領域を有する。また、領域208nを、ソース領域またはドレイン領域と呼称することもできる。
ここで、図9(D)を用いて、領域208iと、領域208nとの接続について説明を行う。
図9(D)の領域P5に示すように、領域208iの側面と領域208nの側面とが接するため、接触抵抗を低減できる。また、金属酸化物208が有する領域208iは、図1に示すCAC構成を有するため、CAC構成が有する領域002、すなわち、導電性が高い領域と領域208n、すなわちソース領域とが接するため、さらに接触抵抗を低減できる。なお、図示していないが、領域208iの他方の側面と、領域208nの側面との接続についても領域P5と同様である。
本発明の一態様の金属酸化物は、高い導電性領域を有し、且つソース領域またはドレイン領域との接続抵抗が低減されている。したがって、当該金属酸化物を有するトランジスタの電界効果移動度を高めることができる。
また、領域208nは、絶縁膜216と接する。絶縁膜216は、窒素または水素を有する。そのため、絶縁膜216中の窒素または水素が領域208n中に添加される。領域208nは、絶縁膜216から窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ200Aは、絶縁膜216上の絶縁膜218と、絶縁膜216、218に設けられた開口部241aを介して、領域208nに電気的に接続される導電膜220aと、絶縁膜216、218に設けられた開口部241bを介して、領域208nに電気的に接続される導電膜220bと、を有していてもよい。
また、図9(C)に示すように、絶縁膜204及び絶縁膜210には、開口部243が設けられる。また、導電膜206は、開口部243を介して導電膜212と、電気的に接続される。よって、導電膜206と導電膜212には、同じ電位が与えられる。また、開口部243を設けずに、導電膜206と、導電膜212と、に異なる電位を与えてもよい。
なお、導電膜206は、第1のゲート電極(ボトムゲート電極ともいう)としての機能を有し、導電膜212は、第2のゲート電極(トップゲート電極ともいう)としての機能を有する。また、絶縁膜204は、第1のゲート絶縁膜としての機能を有し、絶縁膜210は、第2のゲート絶縁膜としての機能を有する。
このように、図9(A)(B)(C)に示すトランジスタ200Aは、金属酸化物208の上下にゲート電極として機能する導電膜を有する構造である。トランジスタ200Aに示すように、本発明の一態様の半導体装置には、2つ以上のゲート電極を設けてもよい。
また、図9(C)に示すように、金属酸化物208は、第1のゲート電極として機能する導電膜206と、第2のゲート電極として機能する導電膜212のそれぞれと対向するように位置し、2つのゲート電極として機能する導電膜に挟まれている。
また、導電膜212のチャネル幅方向の長さは、金属酸化物208のチャネル幅方向の長さよりも長く、金属酸化物208のチャネル幅方向全体は、絶縁膜210を介して導電膜212に覆われている。また、導電膜212と導電膜206とは、絶縁膜204及び絶縁膜210に設けられる開口部243において接続されるため、金属酸化物208のチャネル幅方向の側面の一方は、絶縁膜210を介して導電膜212と対向している。
別言すると、トランジスタ200Aのチャネル幅方向において、導電膜206及び導電膜212は、絶縁膜204及び絶縁膜210に設けられる開口部243において接続すると共に、絶縁膜204及び絶縁膜210を介して金属酸化物208を取り囲む構成である。すなわち、トランジスタ200Aは、先に示すS−channel構造である。
<2−5.半導体装置の構成例4>
次に、図9(A)(B)(C)に示すトランジスタ200Aの変形例について、図10乃至図12を用いて説明する。
まず、図10(A)(B)(C)(D)を用いて説明を行う。
図10(A)(B)(C)は、図9(A)(B)(C)に示すトランジスタ200Aの変形例であるトランジスタ200Bの上面図及び断面図である。また、図10(D)は、図10(B)に示す領域P6を拡大した断面概念図に相当する。
図10(A)(B)(C)に示すトランジスタ200Bは、図9(A)(B)(C)に示すトランジスタ200Aが有する金属酸化物208を2層の積層構造としている。より具体的には、トランジスタ200Bが有する金属酸化物208は、領域208i_1と、領域208i_1上の領域208i_2と、絶縁膜216と重なる領域208nと、を有する。
例えば、金属酸化物208が有する領域208i_2に、本発明の一態様の金属酸化物を用いることができる。
図10(D)の領域P6に示すように、領域208i_2の側面と領域208nの側面とが接するため、接触抵抗を低減できる。また、金属酸化物208が有する領域208i_2は、図1に示すCAC構成を有するため、CAC構成が有する領域002、すなわち、導電性が高い領域と領域208n、すなわちソース領域とが接するため、さらに接触抵抗を低減できる。なお、図示していないが、領域208i_2の他方の側面と、領域208nの側面との接続についても領域P6と同様である。
次に、図11(A)(B)(C)(D)を用いて説明を行う。
図11(A)(B)(C)は、図9(A)(B)(C)に示すトランジスタ200Aの変形例であるトランジスタ200Cの上面図及び断面図である。また、図11(D)は、図11(B)に示す領域P7を拡大した断面概念図に相当する。
図11(A)(B)(C)に示すトランジスタ200Cは、図9(A)(B)(C)に示すトランジスタ200Aが有する金属酸化物208を3層の積層構造としている。より具体的には、トランジスタ200Cが有する金属酸化物208は、領域208i_1と、領域208i_1上の領域208i_2と、領域208i_2上の領域208i_3と、絶縁膜216と重なる領域208nと、を有する。
例えば、金属酸化物208が有する領域208i_2に、本発明の一態様の金属酸化物を用いることができる。
図11(D)の領域P7に示すように、領域208i_2の側面と領域208nの側面とが接するため、接触抵抗を低減できる。また、金属酸化物208が有する領域208i_2は、図1に示すCAC構成を有するため、CAC構成が有する領域002、すなわち、導電性が高い領域と領域208n、すなわちソース領域とが接するため、さらに接触抵抗を低減できる。なお、図示していないが、領域208i_2の他方の側面と、領域208nの側面との接続についても領域P7と同様である。
次に、図12(A)(B)(C)(D)を用いて説明を行う。
図12(A)(B)(C)は、図9(A)(B)(C)に示すトランジスタ200Aの変形例であるトランジスタ200Dの上面図及び断面図である。また、図12(D)は、図12(B)に示す領域P8を拡大した断面概念図に相当する。
図12(A)(B)(C)に示すトランジスタ200Dは、図9(A)(B)(C)に示すトランジスタ200Aが有する金属酸化物208を3層の積層構造としている。より具体的には、トランジスタ200Dが有する金属酸化物208は、領域208i_1と、領域208i_1上の領域208i_2と、領域208i_2上の領域208i_3と、絶縁膜216と重なる領域208nと、を有する。
例えば、金属酸化物208が有する領域208i_2に、本発明の一態様の金属酸化物を用いることができる。なお、領域P8に示すように、領域208i_2の側面と領域208nの側面とが接するため、接触抵抗を低減できる。また、金属酸化物208が有する領域208i_2は、図1に示すCAC構成を有するため、CAC構成が有する領域002、すなわち、導電性が高い領域と領域208n、すなわちソース領域とが接するため、さらに接触抵抗を低減できる。なお、図示していないが、領域208i_2の他方の側面と、領域208nの側面との接続についても領域P8と同様である。
なお、トランジスタ200Dが有する金属酸化物208は、トランジスタ200Cが有する金属酸化物208と、領域208i_3の形状が異なる。具体的には、トランジスタ200Dが有する金属酸化物208は、領域208i_1の側面、及び領域208i_2の側面を領域208i_3によって、覆う形状である。当該形状とすることで、領域208i_1の側面及び領域208i_2の側面と、絶縁膜210とが接しない構造となる。当該構造とすることで、領域208i_1及び領域208i_2中、特に領域208i_2中に入り込みうる不純物を抑制することができるため、信頼性の高い半導体装置を提供することができる。
図10乃至図12に示すように、本発明の一態様のトランジスタにおいては、金属酸化物を積層構造とすると好適である。なお、金属酸化物を積層構造とした場合のバンド構造については、<2−3.バンド構造>を参照すればよい。
<2−6.半導体装置の構成要素>
以下では、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
[基板]
基板102、202の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102、202として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102、202として用いてもよい。なお、基板102、202として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板102、202として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板102、202とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102、202より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。
[導電膜]
第1のゲート電極として機能する導電膜106、206、ソース電極として機能する導電膜112a、220a、ドレイン電極として機能する導電膜112b、220b、接続電極として機能する導電膜112c、第2のゲート電極として機能する導電膜120a、212、及び画素電極として機能する導電膜120bとしては、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜106、112a、112b、112c、120a、120b、206、220a、220b、212には、インジウムと錫とを有する酸化物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、インジウムとガリウムと亜鉛とを有する酸化物等の酸化物導電体を適用してもよい。
特に、導電膜120a、212には、上述の酸化物導電体を好適に用いることができる。なお、本明細書等において、酸化物導電体をOC(Oxide Conductor)と呼称してもよい。酸化物導電体としては、例えば、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
また、導電膜106、112a、112b、112c、120a、120b、206、220a、220b、212には、Cu−X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu−X合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
特に、導電膜112a、112b、220a、220bには、上述のCu−X合金膜を好適に用いることができる。Cu−X合金膜としては、Cu−Mn合金膜が特に好ましい。
[第1のゲート絶縁膜として機能する絶縁膜]
トランジスタの第1のゲート絶縁膜として機能する絶縁膜104、204としては、プラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical Vapor Deposition))法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜104、204としては、上述の材料から選択された単層の絶縁膜、または2層以上の絶縁膜を用いてもよい。
なお、トランジスタのチャネル領域として機能する金属酸化物108、208と接する絶縁膜には、酸化物絶縁膜を用いることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(過剰酸素領域)を有することがより好ましい。
ただし、上記構成に限定されず、金属酸化物108、208と接する絶縁膜に、窒化物絶縁膜を用いる構成としてもよい。当該構成の一例としては、窒化シリコン膜を形成し、当該窒化シリコン膜の表面に酸素プラズマ処理などを行うことで、窒化シリコン膜の表面を酸化させる構成などが挙げられる。なお、窒化シリコン膜の表面に酸素プラズマ処理などを行った場合、窒化シリコン膜の表面は原子レベルで酸化されている場合があるため、トランジスタの断面の観察等を行っても、酸化膜が観察されない可能性がある。すなわち、トランジスタの断面の観察を行った場合、窒化シリコン膜と、金属酸化物とが、接しているように観察される場合がある。特に、実施の形態1に示す本発明の一態様の金属酸化物はエネルギーギャップの大きい領域を有するので金属酸化物108または208と窒化シリコン膜とが、接する構成としても良い。
なお、窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
また、絶縁膜104、204として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜104、204の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
[金属酸化物]
金属酸化物108、208としては、実施の形態1に示す本発明の一態様の金属酸化物を用いることができる。
また、金属酸化物108、208は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
また、金属酸化物108、208の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下である。
なお、必要とするトランジスタの半導体特性を得るために、金属酸化物108、208のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、密度等を適切なものとすることが好ましい。
[第2のゲート絶縁膜として機能する絶縁膜]
絶縁膜114、116、210は、トランジスタの第2のゲート絶縁膜として機能する。また、絶縁膜114、116、210は、金属酸化物108、208に酸素を供給する機能を有する。すなわち、絶縁膜114、116、210は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、金属酸化物108へのダメージ緩和膜としても機能する。
絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、電子スピン共鳴(ESR測定)により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm以下であることが好ましい。これは、絶縁膜114に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の透過量が減少してしまうためである。
なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱離する酸素を、絶縁膜114を介して金属酸化物108に移動させることができる。
また、絶縁膜114は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物の価電子帯の上端のエネルギー(Ev_os)と金属酸化物の伝導帯の下端のエネルギー(Ec_os)の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が1×1018cm−3以上5×1019cm−3以下である。なお、アンモニアの放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以下の加熱処理による放出量とする。
窒素酸化物(NO、xは0を越えて2以下、好ましくは1以上2以下)、代表的にはNOまたはNOは、絶縁膜114などに準位を形成する。当該準位は、金属酸化物108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び金属酸化物108の界面に拡散すると、当該準位が絶縁膜114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び金属酸化物108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応するため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び金属酸化物108の界面において、電子がトラップされにくい。
絶縁膜114として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には300℃以上350℃未満の加熱処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにおいてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が1×1018spins/cm未満であり、代表的には1×1017spins/cm以上1×1018spins/cm未満である。
なお、100K以下のESRスペクトルにおいて、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計は、窒素酸化物(NO、xは0より大きく2以下、好ましくは1以上2以下)起因のシグナルのスピンの密度の合計に相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、SIMSで測定される窒素濃度が6×1020atoms/cm以下である。
基板温度が220℃以上350℃以下であり、シラン及び一酸化二窒素を用いたPECVD法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜116、210は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成すると好適である。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1019atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。なお、上記TDSにおける膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
絶縁膜116、210としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜116、210は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm未満、さらには1×1018spins/cm以下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して金属酸化物108から離れているため、絶縁膜114より、欠陥密度が多くともよい。
また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造、あるいは3層以上の積層構造としてもよい。
[保護絶縁膜として機能する絶縁膜]
絶縁膜118、216は、トランジスタの保護絶縁膜として機能する。
絶縁膜118、216は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜118、216は、窒素及びシリコンを有する。また、絶縁膜118、216は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118、216を設けることで、金属酸化物108、208からの酸素の外部への拡散と、絶縁膜114、116、210に含まれる酸素の外部への拡散と、外部から金属酸化物108、208への水素、水等の入り込みを防ぐことができる。
絶縁膜118、216としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、上記記載の、導電膜、絶縁膜、金属酸化物、金属膜などの様々な膜は、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法、またはALD(Atomic Layer Deposition)法などが挙げられる。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
MOCVD法、ALD法などの熱CVD法は、上記実施形態の導電膜、絶縁膜、金属酸化物などの様々な膜を形成することができる。
<2−7.半導体装置の作製方法>
次に、本発明の一態様の半導体装置であるトランジスタ200Cの作製方法について、図13乃至図15を用いて説明する。
なお、図13(A)乃至図13(D)、図14(A)乃至図14(C)、及び図15(A)乃至図15(C)は、半導体装置の作製方法を説明する断面図である。また、図13(A)乃至図13(D)、図14(A)乃至図14(C)、及び図15(A)乃至図15(C)において、左側がチャネル長方向の断面図であり、右側がチャネル幅方向の断面図である。
まず、基板202上に導電膜206を形成する。次に、基板202、及び導電膜206上に絶縁膜204を形成し、絶縁膜204上に第1の金属酸化物と、第2の金属酸化物と、第3の金属酸化物とを形成する。その後、第1の金属酸化物、第2の金属酸化物、及び第3の金属酸化物を島状に加工することで、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aを形成する(図13(A)参照)。
導電膜206としては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜206として、スパッタリング装置を用い、厚さ50nmのタングステン膜と、厚さ400nmの銅膜との積層膜を形成する。
なお、導電膜206となる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜206を形成する。
絶縁膜204としては、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(PLD)法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜204として、PECVD装置を用い、厚さ400nmの窒化シリコン膜と、厚さ50nmの酸化窒化シリコン膜とを形成する。
また、絶縁膜204を形成した後、絶縁膜204に酸素を添加してもよい。絶縁膜204に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜204上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜204に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの1以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜204への酸素添加量を増加させることができる。
金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aは、スパッタリング装置を用いて真空中で連続して形成されると好ましい。金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aを、スパッタリング装置を用いて真空中で連続して形成することで、各界面に付着しうる不純物(例えば、水素、水など)を抑制することができる。
また、金属酸化物208_2aの形成条件としては、金属酸化物208_1a及び金属酸化物208_3aのいずれか一方または双方よりも、低い酸素分圧で形成されると好ましい。
また、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aを形成する際に、酸素ガスに、不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)を混合させてもよい。なお、金属酸化物208_1aを形成する際の成膜ガス全体に占める酸素ガスの割合(以下、酸素流量比ともいう)としては、70%以上100%以下、好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下である。また、金属酸化物208_2aを形成する際の酸素流量比としては、0%より大きく30%以下、好ましくは5%以上15%以下である。また、金属酸化物208_3aを形成する際の酸素流量比としては、70%以上100%以下、好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下である。
なお、金属酸化物208_2aの形成条件としては、金属酸化物208_1a及び金属酸化物208_3aのいずれか一方または双方よりも、低い基板温度で形成してもよい。
具体的には、金属酸化物208_2aの形成条件としては、基板温度を室温以上150℃未満、好ましくは室温以上140℃以下とすればよい。また、金属酸化物208_1a及び金属酸化物208_3aの形成条件としては、基板温度を室温以上300℃以下、好ましくは基板温度を室温以上200℃以下とすればよい。ただし、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aの形成時の基板温度を同一(例えば、室温以上150℃未満)とした方が、生産性が高くなり好ましい。
上記のような形成条件とすることで、金属酸化物208_2aを、金属酸化物208_1a及び金属酸化物208_3aよりも結晶性が低い領域を有する構成とすることができる。
また、金属酸化物208_1aの厚さとしては、1nm以上20nm未満、好ましくは5nm以上10nm以下とすればよい。また、金属酸化物208_2aの厚さとしては、20nm以上100nm以下、好ましくは20nm以上50nm以下とすればよい。また、金属酸化物208_3aの厚さとしては、1nm以上20nm未満、好ましくは5nm以上15nm以下とすればよい。
なお、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aを加熱して成膜することで、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aの結晶性を高めることができる。一方で、基板202として、大型のガラス基板(例えば、第6世代乃至第10世代)を用いる場合、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aを成膜する際の基板温度を200℃以上300℃以下とした場合、基板202が変形する(歪むまたは反る)場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aの成膜する際の基板温度を100℃以上200℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空(5×10−7Paから1×10−4Pa程度まで)に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のHOに相当するガス分子(m/z=18に相当するガス分子)の分圧を1×10−4Pa以下、好ましく5×10−5Pa以下とすることが好ましい。
なお、第1の金属酸化物、第2の金属酸化物、及び第3の金属酸化物を、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aに加工するには、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。
また、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aを形成した後、加熱処理を行い、金属酸化物208_1a、金属酸化物208_2a、及び金属酸化物208_3aの脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、150℃以上基板の歪み点未満、または250℃以上450℃以下、または300℃以上450℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は3分以上24時間以下とすればよい。
該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
金属酸化物を加熱しながら成膜する、または金属酸化物を形成した後、加熱処理を行うことで、金属酸化物において、SIMSにより得られる水素濃度を5×1019atoms/cm以下、または1×1019atoms/cm以下、5×1018atoms/cm以下、または1×1018atoms/cm以下、または5×1017atoms/cm以下、または1×1016atoms/cm以下とすることができる。
次に、絶縁膜204及び金属酸化物208_3a上に絶縁膜210_0を形成する。(図13(B)参照)。
絶縁膜210_0としては、酸化シリコン膜、酸化窒化シリコン膜、または窒化シリコン膜を、プラズマ化学気相堆積装置(PECVD装置、または単にプラズマCVD装置という)を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜210_0として、堆積性気体の流量に対する酸化性気体の流量を20倍より大きく100倍未満、または40倍以上80倍以下とし、処理室内の圧力を100Pa未満、または50Pa以下とするPECVD装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜210_0として、PECVD装置の真空排気された処理室内に載置された基板を280℃以上400℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜210_0を、マイクロ波を用いたPECVD法を用いて形成してもよい。マイクロ波とは300MHzから300GHzの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ(高密度プラズマ)を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜210_0を形成することができる。
本実施の形態では絶縁膜210_0として、PECVD装置を用い、厚さ100nmの酸化窒化シリコン膜を形成する。
次に、絶縁膜210_0上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜210_0、及び絶縁膜204の一部をエッチングすることで、導電膜206に達する開口部243を形成する(図13(C)参照)。
開口部243の形成方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、開口部243を形成する。
次に、開口部243を覆うように、導電膜206及び絶縁膜210_0上に導電膜212_0を形成する。また、導電膜212_0として、例えば金属酸化膜を用いる場合、導電膜212_0の形成時に絶縁膜210_0中に酸素が添加される場合がある(図13(D)参照)。
なお、図13(D)において、絶縁膜210_0中に添加される酸素を矢印で模式的に表している。また、開口部243を覆うように、導電膜212_0を形成することで、導電膜206と、導電膜212_0とが電気的に接続される。
導電膜212_0として、金属酸化膜を用いる場合、導電膜212_0の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で導電膜212_0を形成することで、絶縁膜210_0中に酸素を好適に添加することができる。なお、導電膜212_0の形成方法としては、スパッタリング法に限定されず、その他の方法、例えばALD法を用いてもよい。
本実施の形態においては、導電膜212_0として、スパッタリング法を用いて、膜厚が100nmのIn−Ga−Zn酸化物(In:Ga:Zn=4:2:4.1(原子数比))を成膜する。また、導電膜212_0の形成前、または導電膜212_0の形成後に、絶縁膜210_0中に酸素添加処理を行ってもよい。当該酸素添加処理の方法としては、絶縁膜204の形成後に行うことのできる酸素の添加処理と同様とすればよい。
次に、導電膜212_0上の所望の位置に、リソグラフィ工程によりマスク240を形成する(図14(A)参照)。
次に、マスク240上から、エッチングを行い、導電膜212_0、及び絶縁膜210_0を加工する。また、導電膜212_0及び絶縁膜210_0の加工後に、マスク240を除去する。導電膜212_0、及び絶縁膜210_0を加工することで、島状の導電膜212、及び島状の絶縁膜210が形成される(図14(B)参照)。
本実施の形態においては、ドライエッチング法を用い、導電膜212_0、及び絶縁膜210_0を加工する。
なお、導電膜212_0、及び絶縁膜210_0の加工の際に、導電膜212が重畳しない領域の金属酸化物208の膜厚が薄くなる場合がある。または、導電膜212_0、及び絶縁膜210_0の加工の際に、金属酸化物208が重畳しない領域の絶縁膜204の膜厚が薄くなる場合がある。また、導電膜212_0、及び絶縁膜210_0の加工の際に、エッチャントまたはエッチングガス(例えば、塩素など)が金属酸化物208中に添加される、あるいは導電膜212_0、または絶縁膜210_0の構成元素が金属酸化物208中に添加される場合がある。
次に、絶縁膜204、金属酸化物208、及び導電膜212上に絶縁膜216を形成する。なお、絶縁膜216を形成することで、絶縁膜216と接する金属酸化物208は、領域208nとなる。また、導電膜212と重畳する金属酸化物208中には、領域208i_1、領域208i_2、及び領域208i_3が形成される。(図14(C)参照)。
絶縁膜216としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜216として、PECVD装置を用い、厚さ100nmの窒化酸化シリコン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、成膜処理との2つのステップを220℃の温度で行う。当該プラズマ処理としては、成膜前に流量100sccmのアルゴンガスと、流量1000sccmの窒素ガスとを、チャンバー内に導入し、チャンバー内の圧力を40Paとし、RF電源(27.12MHz)に1000Wの電力を供給する。また、成膜処理としては、流量50sccmのシランガスと、流量5000sccmの窒素ガスと、流量100sccmのアンモニアガスとを、チャンバー内に導入し、チャンバー内の圧力を100Paとし、RF電源(27.12MHz)に1000Wの電力を供給する。
絶縁膜216として、窒化酸化シリコン膜を用いることで、絶縁膜216に接する領域208nに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁膜216の形成時の温度を上述の温度とすることで、絶縁膜210に含まれる過剰酸素が外部に放出されるのを抑制することができる。
次に、絶縁膜216上に絶縁膜218を形成する(図15(A)参照)。
絶縁膜218としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜218として、PECVD装置を用い、厚さ300nmの酸化窒化シリコン膜を形成する。
次に、絶縁膜218の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜218及び絶縁膜216の一部をエッチングすることで、領域208nに達する開口部241a、241bを形成する(図15(B)参照)。
絶縁膜218及び絶縁膜216をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁膜218、及び絶縁膜216を加工する。
次に、開口部241a、241bを覆うように、領域208n及び絶縁膜218上に導電膜を形成し、当該導電膜を所望の形状に加工することで導電膜220a、220bを形成する(図15(C)参照)。
導電膜220a、220bとしては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜220a、220bとして、スパッタリング装置を用い、厚さ50nmのタングステン膜と、厚さ400nmの銅膜との積層膜を形成する。
なお、導電膜220a、220bとなる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜220a、220bを形成する。
以上の工程により、図11(A)(B)(C)に示すトランジスタ200Cを作製することができる。
なお、トランジスタを構成する膜(絶縁膜、金属酸化物、導電膜等)としては、上述の形成方法の他、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザー堆積(PLD)法、ALD法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、熱CVD法でもよい。熱CVD法の例として、有機金属化学気相堆積(MOCVD)法が挙げられる。
熱CVD法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置の表示部等に用いることのできる表示パネルの一例について、図17及び図18を用いて説明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子との双方を有し、透過モードと反射モードの両方の表示を行うことのできる、表示パネルである。なお、本発明の一態様の金属酸化物、及び当該金属酸化物を有するトランジスタは、表示装置の画素のトランジスタ、または表示装置を駆動させるドライバ、あるいは表示装置にデータを供給するLSI等に好適に用いることができる。
<3−1.表示パネルの構成例>
図17は、本発明の一態様の表示パネル600の斜視概略図である。表示パネル600は、基板651と基板661とが貼り合わされた構成を有する。図17では、基板661を破線で明示している。
表示パネル600は、表示部662、回路659、配線666等を有する。基板651には、例えば回路659、配線666、及び画素電極として機能する導電膜663等が設けられる。また図17では基板651上にIC673とFPC672が実装されている例を示している。そのため、図17に示す構成は、表示パネル600とFPC672及びIC673を有する表示モジュールと言うこともできる。
回路659は、例えば走査線駆動回路として機能する回路を用いることができる。
配線666は、表示部662や回路659に信号や電力を供給する機能を有する。当該信号や電力は、FPC672を介して外部、またはIC673から配線666に入力される。
また、図17では、COG(Chip On Glass)方式等により、基板651にIC673が設けられている例を示している。IC673は、例えば走査線駆動回路、または信号線駆動回路などとしての機能を有するICを適用できる。なお表示パネル600が走査線駆動回路及び信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、FPC672を介して表示パネル600を駆動するための信号を入力する場合などでは、IC673を設けない構成としてもよい。また、IC673を、COF(Chip On Film)方式等により、FPC672に実装してもよい。
図17には、表示部662の一部の拡大図を示している。表示部662には、複数の表示素子が有する導電膜663がマトリクス状に配置されている。導電膜663は、可視光を反射する機能を有し、後述する液晶素子640の反射電極として機能する。
また、図17に示すように、導電膜663は開口を有する。さらに導電膜663よりも基板651側に、発光素子660を有する。発光素子660からの光は、導電膜663の開口を介して基板661側に射出される。
<3−2.断面構成例>
図18に、図17で例示した表示パネルの、FPC672を含む領域の一部、回路659を含む領域の一部、及び表示部662を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
表示パネルは、基板651と基板661の間に、絶縁膜620を有する。また基板651と絶縁膜620の間に、発光素子660、トランジスタ601、トランジスタ605、トランジスタ606、着色層634等を有する。また絶縁膜620と基板661の間に、液晶素子640、着色層631等を有する。また基板661と絶縁膜620は接着層641を介して接着され、基板651と絶縁膜620は接着層642を介して接着されている。
トランジスタ606は、液晶素子640と電気的に接続し、トランジスタ605は、発光素子660と電気的に接続する。トランジスタ605とトランジスタ606は、いずれも絶縁膜620の基板651側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
基板661には、着色層631、遮光膜632、絶縁膜621、及び液晶素子640の共通電極として機能する導電膜613、配向膜633b、絶縁膜617等が設けられている。絶縁膜617は、液晶素子640のセルギャップを保持するためのスペーサとして機能する。
絶縁膜620の基板651側には、絶縁膜681、絶縁膜682、絶縁膜683、絶縁膜684、絶縁膜685等の絶縁層が設けられている。絶縁膜681は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁膜682、絶縁膜683、及び絶縁膜684は、各トランジスタを覆って設けられている。また絶縁膜684を覆って絶縁膜685が設けられている。絶縁膜684及び絶縁膜685は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁膜682、絶縁膜683、絶縁膜684の3層を有する場合について示しているが、これに限られず4層以上であってもよいし、単層、または2層であってもよい。また平坦化層として機能する絶縁膜684は、不要であれば設けなくてもよい。
また、トランジスタ601、トランジスタ605、及びトランジスタ606は、一部がゲートとして機能する導電膜654、一部がソース又はドレインとして機能する導電膜652、半導体膜653を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
液晶素子640は反射型の液晶素子である。液晶素子640は、導電膜635、液晶層612、導電膜613が積層された積層構造を有する。また導電膜635の基板651側に接して、可視光を反射する導電膜663が設けられている。導電膜663は開口655を有する。また導電膜635及び導電膜613は可視光を透過する材料を含む。また液晶層612と導電膜635の間に配向膜633aが設けられ、液晶層612と導電膜613の間に配向膜633bが設けられている。また、基板661の外側の面には、偏光板656を有する。
液晶素子640において、導電膜663は可視光を反射する機能を有し、導電膜613は可視光を透過する機能を有する。基板661側から入射した光は、偏光板656により偏光され、導電膜613、液晶層612を透過し、導電膜663で反射する。そして液晶層612及び導電膜613を再度透過して、偏光板656に達する。このとき、導電膜663及び導電膜635と導電膜613の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板656を介して射出される光の強度を制御することができる。また光は着色層631によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
発光素子660は、ボトムエミッション型の発光素子である。発光素子660は、絶縁膜620側から導電膜643、EL層644、及び導電膜645bの順に積層された積層構造を有する。また導電膜645bを覆って導電膜645aが設けられている。導電膜645bは可視光を反射する材料を含み、導電膜643及び導電膜645aは可視光を透過する材料を含む。発光素子660が発する光は、着色層634、絶縁膜620、開口655、導電膜613等を介して、基板661側に射出される。
ここで、図18に示すように、開口655には可視光を透過する導電膜635が設けられていることが好ましい。これにより、開口655と重なる領域においてもそれ以外の領域と同様に液晶が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
ここで、基板661の外側の面に配置する偏光板656として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と1/4波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子640に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
また導電膜643の端部を覆う絶縁膜646の一部に接して、絶縁膜647が設けられている。絶縁膜647は、絶縁膜620と基板651が必要以上に接近することを抑制するスペーサとしての機能を有する。またEL層644や導電膜645aを遮蔽マスク(メタルマスク)を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁膜647は不要であれば設けなくてもよい。
トランジスタ605のソース又はドレインの一方は、導電膜648を介して発光素子660の導電膜643と電気的に接続されている。
トランジスタ606のソース又はドレインの一方は、接続部607を介して導電膜663と電気的に接続されている。導電膜663と導電膜635は接して設けられ、これらは電気的に接続されている。ここで、接続部607は、絶縁膜620に設けられた開口を介して、絶縁膜620の両面に設けられる導電層同士を接続する部分である。
基板651と基板661が重ならない領域には、接続部604が設けられている。接続部604は、接続層649を介してFPC672と電気的に接続されている。接続部604は接続部607と同様の構成を有している。接続部604の上面は、導電膜635と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部604とFPC672とを接続層649を介して電気的に接続することができる。
接着層641が設けられる一部の領域には、接続部687が設けられている。接続部687において、導電膜635と同一の導電膜を加工して得られた導電層と、導電膜613の一部が、接続体686により電気的に接続されている。したがって、基板661側に形成された導電膜613に、基板651側に接続されたFPC672から入力される信号または電位を、接続部687を介して供給することができる。
接続体686としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、2種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体686として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体686は、図18に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体686と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
接続体686は、接着層641に覆われるように配置することが好ましい。例えば、硬化前の接着層641に接続体686を分散させておけばよい。
図18では、回路659の例としてトランジスタ601が設けられている例を示している。
図18では、トランジスタ601及びトランジスタ605の例として、チャネルが形成される半導体膜653を2つのゲートで挟持する構成が適用されている。一方のゲートは導電膜654により、他方のゲートは絶縁膜682を介して半導体膜653と重なる導電膜623により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、2つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
なお、回路659が有するトランジスタと、表示部662が有するトランジスタは、同じ構造であってもよい。また回路659が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部662が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁膜682、絶縁膜683のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜682または絶縁膜683はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。
基板661側において、着色層631、遮光膜632を覆って絶縁膜621が設けられている。絶縁膜621は、平坦化層としての機能を有していてもよい。絶縁膜621により、導電膜613の表面を概略平坦にできるため、液晶層612の配向状態を均一にできる。
表示パネル600を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電膜635、導電膜663、絶縁膜620を順に形成し、その後、トランジスタ605、トランジスタ606、発光素子660等を形成した後、接着層642を用いて基板651と支持基板を貼り合せる。その後、剥離層と絶縁膜620、及び剥離層と導電膜635のそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層631、遮光膜632、導電膜613等をあらかじめ形成した基板661を準備する。そして基板651または基板661に液晶を滴下し、接着層641により基板651と基板661を貼り合せることで、表示パネル600を作製することができる。
剥離層としては、絶縁膜620及び導電膜635との界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁膜620として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。
導電膜635としては、金属酸化物、または金属窒化物等の酸化物または窒化物を用いることが好ましい。金属酸化物を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電膜635に用いればよい。
<3−3.各構成要素について>
以下では、上記に示す各構成要素について説明する。
[接着層]
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、EVA(エチレンビニルアセテート)樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物(酸化カルシウムや酸化バリウム等)のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
[接続層]
接続層としては、異方性導電フィルム(ACF:Anisotropic Conductive Film)や、異方性導電ペースト(ACP:Anisotropic Conductive Paste)などを用いることができる。
[着色層]
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
[遮光層]
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
以上が各構成要素についての説明である。
<3−4.作製方法例>
ここでは、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
また、ここでは、表示素子が完成した(作製工程が終了した)段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが10nm以上300μm以下の、極めて薄いフィルム等も含まれる。
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる2つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記2つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基板に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。
また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。
素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する2層の熱膨張率の違いを利用し、加熱または冷却することにより剥離を行ってもよい。
また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。また、上記の有機樹脂としては、感光性の材料を用いると、開口部などの形状を容易に作製しやすいため好適である。また、上記のレーザ光としては、例えば、可視光線から紫外線の波長領域の光であることが好ましい。例えば波長が200nm以上400nm以下の光、好ましくは波長が250nm以上350nm以下の光を用いることができる。特に、波長308nmのエキシマレーザを用いると、生産性に優れるため好ましい。また、Nd:YAGレーザの第三高調波である波長355nmのUVレーザなどの固体UVレーザ(半導体UVレーザともいう)を用いてもよい。
または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。
以上が可撓性を有する表示パネルを作製する方法についての説明である。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
P1 領域
P2 領域
P3 領域
P4 領域
P5 領域
P6 領域
P7 領域
P8 領域
001 領域
002 領域
100A トランジスタ
100B トランジスタ
100C トランジスタ
100D トランジスタ
102 基板
104 絶縁膜
106 導電膜
108 金属酸化物
108_1 金属酸化物
108_2 金属酸化物
108_3 金属酸化物
112a 導電膜
112b 導電膜
112c 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
120a 導電膜
120b 導電膜
151 開口部
152a 開口部
152b 開口部
200A トランジスタ
200B トランジスタ
200C トランジスタ
200D トランジスタ
202 基板
204 絶縁膜
206 導電膜
208 金属酸化物
208_1a 金属酸化物
208_2a 金属酸化物
208_3a 金属酸化物
208i 領域
208i_1 領域
208i_2 領域
208i_3 領域
208n 領域
210 絶縁膜
210_0 絶縁膜
212 導電膜
212_0 導電膜
216 絶縁膜
218 絶縁膜
220a 導電膜
220b 導電膜
240 マスク
241a 開口部
241b 開口部
243 開口部
600 表示パネル
601 トランジスタ
604 接続部
605 トランジスタ
606 トランジスタ
607 接続部
612 液晶層
613 導電膜
617 絶縁膜
620 絶縁膜
621 絶縁膜
623 導電膜
631 着色層
632 遮光膜
633a 配向膜
633b 配向膜
634 着色層
635 導電膜
640 液晶素子
641 接着層
642 接着層
643 導電膜
644 EL層
645a 導電膜
645b 導電膜
646 絶縁膜
647 絶縁膜
648 導電膜
649 接続層
651 基板
652 導電膜
653 半導体膜
654 導電膜
655 開口
656 偏光板
659 回路
660 発光素子
661 基板
662 表示部
663 導電膜
666 配線
672 FPC
673 IC
681 絶縁膜
682 絶縁膜
683 絶縁膜
684 絶縁膜
685 絶縁膜
686 接続体
687 接続部

Claims (10)

  1. 金属酸化物と、前記金属酸化物に接する一対の電極と、前記金属酸化物と接する絶縁体と、前記絶縁体を介して前記金属酸化物と重畳するゲート電極と、を有し、
    前記金属酸化物は、
    第1の領域と第2の領域を有し、
    前記第1の領域と前記第2の領域はモザイク状に混合しており、
    前記第2の領域の伝導帯下端のエネルギー準位は、前記第1の領域の伝導帯下端のエネルギー準位より0.2eV以上低く、
    前記第1の領域のエネルギーギャップは、3.3eV以上4.0eV以下であり、
    前記第2の領域のエネルギーギャップは、2.2eV以上2.9eV以下である、
    トランジスタ。
  2. 金属酸化物と、前記金属酸化物に接する一対の電極と、前記金属酸化物と接する絶縁体と、前記絶縁体を介して前記金属酸化物と重畳するゲート電極と、を有し、
    前記金属酸化物は、
    第1の領域と第2の領域を有し、
    前記第1の領域と前記第2の領域はモザイク状に混合しており、
    前記第2の領域の伝導帯下端のエネルギー準位は、前記第1の領域の伝導帯下端のエネルギー準位より低く、
    前記第1の領域は、M(Mは、Al、Ga、Si、Mg、Zr、Be、及びBから選ばれる少なくとも二種以上)酸化物、M窒化物またはIn−M−Zn酸化物を有し、
    前記第2の領域は、In酸化物、またはIn−Zn酸化物を有する、
    トランジスタ。
  3. 金属酸化物と、前記金属酸化物に接する一対の電極と、前記金属酸化物と接する絶縁体と、前記絶縁体を介して前記金属酸化物と重畳するゲート電極と、を有し、
    前記金属酸化物は、
    第1のエネルギーギャップを有する第1の領域と第2のエネルギーギャップを有する第2の領域と、を有し、
    前記第1の領域と前記第2の領域はモザイク状に混合しており、
    前記第1の領域の伝導帯下端のエネルギー準位は、前記第2の領域の伝導帯下端のエネルギー準位よりも高く、
    前記第1の領域は第1の金属元素の第1の酸化物を含み、
    前記第2の領域は第2の金属元素の第2の酸化物を含み、
    前記第1の酸化物は、前記第1の金属元素とは異なる第3の元素を含み、
    前記第2の酸化物は、前記第2の金属元素とは異なる第3の元素を含み、
    前記第1の領域における前記第3の元素の濃度は、前記第2の領域における前記第3の元素の濃度よりも高い、
    トランジスタ。
  4. 請求項3において、
    前記第1の金属元素はGaであり、前記第2の金属元素はInであり、前記第3の元素はAl、Si、Mg、Zr、Be、及びBから選ばれる少なくとも二種以上含む、トランジスタ。
  5. 請求項3または請求項4において、
    前記第1の領域は更にInとZnを含み、前記第2の領域は更にZnを含む、トランジスタ。
  6. 請求項1乃至5のいずれか一項において、
    前記金属酸化物は、1nm以上10nm以下の領域において原子配列に周期性を有する、トランジスタ。
  7. 請求項1乃至6のいずれか一項において、
    電子線回折を用いて前記金属酸化物は分析した場合、電子線回折パターン像において、リング状に輝度の高い領域内に、複数のスポットが観察される、トランジスタ。
  8. 請求項1乃至7のいずれか一項に記載のトランジスタを有する表示装置であって、
    表示部を有し、
    前記表示部の画素トランジスタとして前記トランジスタを有する、表示装置。
  9. 請求項1乃至7のいずれか一項に記載のトランジスタを有する表示装置であって、
    表示部を有し、
    前記表示部の駆動トランジスタとして前記トランジスタを有する、表示装置。
  10. 請求項1乃至請求項7のいずれか一項に記載のトランジスタを有する表示装置であって、
    表示部と、ゲートドライバと、を有し、
    前記ゲートドライバが前記トランジスタを有する、表示装置。
JP2017134518A 2016-07-11 2017-07-10 トランジスタ及び表示装置 Active JP6741383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016137193 2016-07-11
JP2016137193 2016-07-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020125985A Division JP2020194964A (ja) 2016-07-11 2020-07-24 トランジスタ及び表示装置

Publications (3)

Publication Number Publication Date
JP2018014495A JP2018014495A (ja) 2018-01-25
JP2018014495A5 JP2018014495A5 (ja) 2019-06-20
JP6741383B2 true JP6741383B2 (ja) 2020-08-19

Family

ID=60910559

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017134518A Active JP6741383B2 (ja) 2016-07-11 2017-07-10 トランジスタ及び表示装置
JP2020125985A Withdrawn JP2020194964A (ja) 2016-07-11 2020-07-24 トランジスタ及び表示装置
JP2023015826A Pending JP2023057104A (ja) 2016-07-11 2023-02-06 トランジスタ及び表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020125985A Withdrawn JP2020194964A (ja) 2016-07-11 2020-07-24 トランジスタ及び表示装置
JP2023015826A Pending JP2023057104A (ja) 2016-07-11 2023-02-06 トランジスタ及び表示装置

Country Status (4)

Country Link
US (4) US10734413B2 (ja)
JP (3) JP6741383B2 (ja)
TW (3) TW202343784A (ja)
WO (1) WO2018011647A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720097B (zh) 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118810B1 (ja) 1970-02-24 1976-06-12
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5897910B2 (ja) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847220B2 (en) 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5052693B1 (ja) 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI632123B (zh) * 2013-01-16 2018-08-11 Idemitsu Kosan Co., Ltd. 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP2015119175A (ja) 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
TWI726026B (zh) 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
TWI737665B (zh) 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI720097B (zh) 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
TW201813095A (zh) 2016-07-11 2018-04-01 半導體能源硏究所股份有限公司 半導體裝置
TWI771281B (zh) 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置

Also Published As

Publication number Publication date
US20230246034A1 (en) 2023-08-03
TW201810652A (zh) 2018-03-16
US11658185B2 (en) 2023-05-23
US20180012910A1 (en) 2018-01-11
TW202343784A (zh) 2023-11-01
US10734413B2 (en) 2020-08-04
JP2020194964A (ja) 2020-12-03
TWI811761B (zh) 2023-08-11
JP2018014495A (ja) 2018-01-25
US20210202538A1 (en) 2021-07-01
US10950634B2 (en) 2021-03-16
TWI737664B (zh) 2021-09-01
WO2018011647A1 (en) 2018-01-18
TW202213776A (zh) 2022-04-01
US20200350342A1 (en) 2020-11-05
JP2023057104A (ja) 2023-04-20

Similar Documents

Publication Publication Date Title
US11735403B2 (en) Sputtering target and method for manufacturing the same
JP6741383B2 (ja) トランジスタ及び表示装置
JP7044849B2 (ja) トランジスタ
US11929438B2 (en) Oxide semiconductor and transistor
JP7238014B2 (ja) トランジスタ
US11845673B2 (en) Composite oxide comprising In and Zn, and transistor
WO2018011648A9 (ja) 金属酸化物、および当該金属酸化物を有する半導体装置
JP2017222563A (ja) 金属酸化物
WO2017212362A1 (ja) スパッタリングターゲット、およびスパッタリングターゲットの作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200724

R150 Certificate of patent or registration of utility model

Ref document number: 6741383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250