WO2018011648A9 - 金属酸化物、および当該金属酸化物を有する半導体装置 - Google Patents

金属酸化物、および当該金属酸化物を有する半導体装置 Download PDF

Info

Publication number
WO2018011648A9
WO2018011648A9 PCT/IB2017/053614 IB2017053614W WO2018011648A9 WO 2018011648 A9 WO2018011648 A9 WO 2018011648A9 IB 2017053614 W IB2017053614 W IB 2017053614W WO 2018011648 A9 WO2018011648 A9 WO 2018011648A9
Authority
WO
WIPO (PCT)
Prior art keywords
metal oxide
oxide
layer
insulating film
film
Prior art date
Application number
PCT/IB2017/053614
Other languages
English (en)
French (fr)
Other versions
WO2018011648A1 (ja
Inventor
山崎舜平
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Publication of WO2018011648A1 publication Critical patent/WO2018011648A1/ja
Publication of WO2018011648A9 publication Critical patent/WO2018011648A9/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Definitions

  • One embodiment of the present invention relates to a metal oxide.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • one embodiment of the present invention relates to a metal oxide or a method for manufacturing the metal oxide.
  • One embodiment of the present invention relates to a semiconductor device, a display device, a liquid crystal display device, a light-emitting device, a power storage device, a memory device, a driving method thereof, or a manufacturing method thereof.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • a semiconductor element such as a transistor, a semiconductor circuit, an arithmetic device, and a memory device are one embodiment of the semiconductor device.
  • An imaging device, a display device, a liquid crystal display device, a light emitting device, an electro-optical device, a power generation device (including a thin film solar cell, an organic thin film solar cell, and the like) and an electronic device may include a semiconductor device.
  • Oxides are attracting attention as semiconductor materials applicable to transistors.
  • an In—Zn—Ga oxide, an In—Zn—Ga—M oxide, an In—Zn oxide, an In—Sn oxide, an In oxide, and an In—Ga oxide are disclosed.
  • a field effect transistor having an amorphous oxide that is one of a Sn—In—Zn-based oxide is disclosed.
  • Non-Patent Document 1 a structure including a two-layer metal oxide of an In—Zn—O-based oxide and an In—Ga—Zn—O-based oxide as an active layer of a transistor is studied. Yes.
  • Patent Document 1 In-Zn-Ga-based oxide, In-Zn-Ga-Mg-based oxide, In-Zn-based oxide, In-Sn-based oxide, In-based oxide, and In-Ga-based oxide
  • the active layer of the transistor is formed using an amorphous oxide which is one of Sn—In—Zn-based oxides.
  • the active layer of the transistor includes any one of the above oxides.
  • the on-current which is one of the electrical characteristics of the transistor, is lowered.
  • the active layer of the transistor is formed of any one of the above amorphous oxides, there is a problem that the reliability of the transistor is deteriorated.
  • Non-Patent Document 1 in a channel protection type bottom-gate transistor, the active layer of the transistor is a two-layer stack of In—Zn oxide and In—Ga—Zn oxide, and a channel is formed.
  • an S value also referred to as Subthreshold Swing, SS
  • SS Subthreshold Swing
  • SS Subthreshold Swing
  • SS Subthreshold Swing
  • SS a threshold voltage
  • Vth which is one of transistor characteristics is ⁇ 2.9 V, which is a so-called normally-on transistor characteristic.
  • an object of one embodiment of the present invention is to provide a novel metal oxide. Another object of one embodiment of the present invention is to impart favorable electrical characteristics to a semiconductor device. Another object is to provide a highly reliable semiconductor device. Another object is to provide a semiconductor device with a novel structure. Another object is to provide a display device with a novel structure.
  • One embodiment of the present invention is a metal oxide having a plurality of energy gaps, and the metal oxide has a higher energy level at the lower end of the conduction band of the energy band and an energy higher than that of the first layer.
  • the difference in energy level at the lower end of the band is 0.2 eV or more, and the first layer and the second layer are metal oxides alternately stacked.
  • Another embodiment of the present invention is a metal oxide having a plurality of energy gaps, wherein the metal oxide includes a first layer having a high energy level at a lower end of a conduction band of the energy band, A second layer having a lower energy level at the lower end of the conduction band of the energy band than the region, and the first layer includes M (M is Al, Ga, Si, Mg, Zr, Be, and B At least two selected from the group consisting of oxide and In-M-Zn oxide, the second layer includes In oxide or In-Zn oxide, the first layer, and the second layer. Are metal oxides alternately stacked.
  • Another embodiment of the present invention is a metal oxide including a first layer having a first energy gap and a second layer having a second energy gap.
  • the energy level at the lower end of the conduction band is higher than the first layer, the first layer contains the first oxide of the first metal element, and the second layer contains the second oxide of the second metal element.
  • the first oxide includes a third element different from the first metal element in order to increase the energy gap, and the concentration of the third element in the first layer is 3 element is higher than the concentration of the third element in the second layer, the first layer and the second layer are metal oxides stacked alternately.
  • the first metal element is Ga
  • the second metal element is In
  • the third element can be at least one selected from Al, Si, Mg, Zr, Be, and B.
  • the first layer may further contain In and Zn, and the second layer may further contain Zn.
  • a novel metal oxide can be provided.
  • favorable electrical characteristics can be imparted to a semiconductor device.
  • a highly reliable semiconductor device can be provided.
  • a semiconductor device with a novel structure can be provided.
  • a display device with a novel structure can be provided.
  • 2A and 2B are diagrams illustrating a transistor and a schematic diagram illustrating energy level distribution in the transistor.
  • 10A and 10B each illustrate a band diagram model of a transistor.
  • 10A and 10B each illustrate a band diagram model of a transistor.
  • 6A and 6B illustrate a transistor.
  • 6A and 6B illustrate a transistor.
  • 6A and 6B illustrate a transistor.
  • 6A and 6B illustrate a transistor.
  • 10A and 6B illustrate a transistor.
  • 10A to 10D illustrate a method for manufacturing a transistor.
  • 10A to 10D illustrate a method for manufacturing a transistor.
  • 10A to 10D illustrate a method for manufacturing a transistor.
  • 8A and 8B illustrate a structure example of a display panel.
  • 8A and 8B illustrate a structure example of a display panel.
  • a transistor is an element having at least three terminals including a gate, a drain, and a source.
  • a channel region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode), and a current flows through the drain, channel region, and source. It is something that can be done.
  • a channel region refers to a region through which a current mainly flows.
  • the functions of the source and drain may be switched when transistors having different polarities are employed or when the direction of current changes during circuit operation. Therefore, in this specification and the like, the terms source and drain can be used interchangeably.
  • “electrically connected” includes a case of being connected via “thing having some electric action”.
  • the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets.
  • “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
  • a silicon oxynitride film refers to a film having a higher oxygen content than nitrogen, and a silicon nitride oxide film has a nitrogen content as compared to oxygen. Represents a film with a large amount.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10 ° to 10 °. Therefore, the case of ⁇ 5 ° to 5 ° is also included.
  • substantially parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 ° to 30 °.
  • Vertical refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
  • substantially vertical means a state in which two straight lines are arranged at an angle of 60 ° to 120 °.
  • the terms “film” and “layer” can be interchanged with each other depending on the case.
  • the term “conductive layer” may be changed to the term “conductive film”.
  • the term “insulating film” may be changed to the term “insulating layer” in some cases.
  • the semiconductor device may have characteristics as an “insulator”.
  • the boundary between “semiconductor” and “insulator” is ambiguous and may not be strictly discriminated. Therefore, a “semiconductor” in this specification can be called an “insulator” in some cases.
  • an “insulator” in this specification can be called a “semiconductor” in some cases.
  • normally-on refers to an on state when no potential is applied by a power source (0 V).
  • normally-on characteristics may refer to electrical characteristics in which the threshold voltage is negative when the voltage applied to the gate of the transistor is 0V.
  • a metal oxide is a metal oxide in a broad expression.
  • Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OS), and the like.
  • oxide semiconductors also referred to as oxide semiconductors or simply OS
  • the metal oxide may be referred to as an oxide semiconductor. That is, in the case of describing as an OS FET, it can be said to be a transistor including a metal oxide or an oxide semiconductor.
  • the metal oxide of one embodiment of the present invention preferably contains at least In. In particular, it is preferable to contain In and Zn.
  • the metal oxide of one embodiment of the present invention includes M (M is at least two selected from Al, Ga, Si, Mg, Zr, Be, and B). May be.
  • M is preferably at least two selected from Al, Ga, and Si.
  • M is Al and Ga, Al and Si, or a combination of Ga and Si.
  • nitride Specifically, as M, aluminum nitride or silicon nitride can be used.
  • M is preferably contained in the metal oxide at a concentration of 1 to 50 atomic%.
  • Examples of the metal oxide of one embodiment of the present invention include In—Al—Ga—Zn oxide, In—Al—Si—Zn oxide, and In—Ga—Si—Zn oxide.
  • the metal oxide of one embodiment of the present invention includes a plurality of components.
  • the metal oxide of one embodiment of the present invention includes a first layer and a second layer, and the first layer is M (M is Al, Ga, Si, Mg, Be, and B). (At least two selected) oxides and In-M-Zn oxides, and the first layer includes In oxides and In-Zn oxides.
  • first layer and the second layer may have a mixed region.
  • the metal oxide of one embodiment of the present invention includes a plurality of layers, the metal oxide has a plurality of energy gaps. More specifically, the metal oxide of one embodiment of the present invention has the energy level at the lower end of the conduction band of a plurality of energy bands.
  • the metal oxide of one embodiment of the present invention includes a first layer having a relatively high energy level at the lower end of the energy band and an energy at the lower end of the energy band of the energy band than the first region.
  • a second layer having a relatively low level, and the second layer has more carriers than the first layer, and the energy at the lower end of the conduction band between the first layer and the second layer.
  • the level difference is 0.2 eV or more.
  • the metal oxide as a semiconductor for a transistor, a transistor with high field-effect mobility and high switching characteristics can be realized. In addition, a highly reliable transistor can be realized.
  • FIG. 1A is a schematic view of a transistor in which the metal oxide is used for a channel region.
  • a transistor includes a source, a drain, a first gate, a second gate, a first gate insulating portion, and a second gate insulating portion.
  • the resistance of the channel portion can be controlled by a potential applied to the gate. That is, conduction (transistor is on) and non-conduction (transistor is off) between the source and the drain can be controlled by a potential applied to the first gate or the second gate.
  • the metal oxide 101b included in the channel portion includes an oxide 101bw having a first band gap as a first layer and an oxide 101bn having a second band gap as a second layer. It has the structure which overlaps. For example, as illustrated in FIG. 1A, the oxide 101bw_1 is provided over the oxide 101bw_1 in contact with the second gate insulating portion, and thereafter the oxide 101bw and the oxide 101bn are alternately provided. The structure is in contact with the first gate insulating portion. Note that n is 2 or more, preferably 3 or more and 10 or less.
  • the oxide 101bw_1 is provided over the oxide 101bn_1 in contact with the second gate insulating portion, the oxide 101bn and the oxide 101bw are alternately provided, and the oxide 101bn_n is in contact with the first gate insulating portion. You can also
  • the first band gap is larger than the second band gap, and the difference is 0.1 eV or more and 1.3 eV or less.
  • the carrier density of the oxide 101bn having the second band gap is higher than the carrier density of the oxide 101bw having the first band gap.
  • the carrier density of the oxide 101 bw having the first band gap is 1 ⁇ 10 10 cm ⁇ 3 or more and 1 ⁇ 10 16 cm ⁇ 3 or less, preferably about 1 ⁇ 10 15 cm ⁇ 3 .
  • the carrier density of the oxide 101bn having the second band gap is preferably greater than or equal to 1 ⁇ 10 18 cm ⁇ 3 and less than 1 ⁇ 10 21 cm ⁇ 3 .
  • the thickness of the oxide 101bw having the first band gap has a region of 0.1 nm to less than 30 nm, preferably 0.1 nm to 10 nm, and more preferably 0.1 nm to 3 nm.
  • the thickness of the oxide 101bn having the second band gap has a region of 0.1 nm to less than 30 nm, preferably 0.1 nm to 10 nm, and more preferably 0.1 nm to 3 nm.
  • the oxide 101bw having the first band gap includes M (M is at least two selected from Al, Ga, Si, Mg, Zr, Be, and B) oxide,
  • M is at least two selected from Al, Ga, Si, Mg, Zr, Be, and B
  • a metal oxide containing -M-Zn oxide can be used.
  • an In—Ga—Al—Zn oxide or an In—Ga—Si—Zn oxide can be used as the oxide 101bw.
  • the oxide 101bn having the second band gap preferably contains In, Zn, or the like. Further, nitrogen may be included.
  • an In oxide, an In—Zn oxide, an In—Zn oxide containing nitrogen, an In—Zn nitride, an In—Ga—Zn oxide containing nitrogen, or the like can be used.
  • FIG. 1B is a schematic diagram illustrating the distribution of energy levels between the source and the drain of the transistor illustrated in FIG.
  • the solid line indicates the energy at the lower end of the conduction band.
  • a dashed line indicated by E f indicates the energy of the quasi-Fermi level of electrons.
  • the first gate voltage a negative voltage is applied between the gate and the source, a case of applying the drain voltage (V d> 0) between the source and the drain.
  • FIG. 2 shows the vicinity of a conduction band lower end (hereinafter referred to as an Ec end) in a structure in which an oxide 101bw having a first band gap and an oxide 101bn having a second band gap are alternately stacked.
  • Ec end a conduction band lower end
  • FIG. 3 shows an example of an energy band of an oxide used for this transistor.
  • Ec can be obtained from the ionization potential Ip and the band gap Eg, which are the difference between the vacuum level and the energy at the top of the valence band.
  • the band gap Eg can be measured using a spectroscopic ellipsometer (HORIBA JOBIN YVON UT-300).
  • the ionization potential Ip can be measured using an ultraviolet photoelectron spectroscopy (UPS: Ultraelectron Spectroscopy) apparatus (PHI VersaProbe).
  • UPS ultraviolet photoelectron spectroscopy
  • the oxide 101bn having the second band gap has a relatively narrow band gap than the oxide 101bw having the first band gap, so that the oxide having the second band gap is oxidized.
  • the Ec end of the object 101bn exists at a position relatively lower than the Ec end of the oxide 101bw having the first band gap.
  • the junction between the oxide 101bn having the second band gap and the oxide 101bw having the first band gap has fluctuations in the aggregated form and composition of the oxide, or Since a part of the oxide 101bw having the first band gap may be included in the oxide 101bn having the second band gap, the band is not discontinuous but continuous as shown in FIG. Has changed.
  • the Al oxide is more than an In oxide, an In—Zn oxide, and a Ga oxide. Is also highly insulating. That is, Al oxide has a larger band gap than In oxide, In—Zn oxide, and Ga oxide.
  • a property attributed to the oxide 101bn having the second band gap and a property attributed to the oxide 101bw having the first band gap Can operate in a complementary manner, so that a high on-current (I on ), a high field-effect mobility ( ⁇ ), and a low off-current (I off ) can be realized. It can be.
  • Al having the above structure may be Si, Mg, Zr, Be, or B.
  • the component of the oxide 101bw having the first band gap can be In—Ga—Al—Zn oxide
  • the component of the oxide 101bn having the second band gap can be In—Zn oxide.
  • the first band gap is 3.3 eV or the vicinity thereof
  • the second band gap is 2.4 eV or the vicinity thereof.
  • the band gap value a value obtained by measuring a single film of each material with an ellipsometer can be used.
  • the difference between the first band gap and the second band gap is preferably at least 0.2 eV or more.
  • the position of the energy at the top of the valence band derived from the oxide 101bw having the first band gap may be different from the position of the energy at the top of the valence band derived from the oxide 101bn having the second band gap. Therefore, the difference between the first band gap and the second band gap is preferably 0.3 eV or more, and more preferably 0.4 eV or more.
  • FIGS. 4A, 4 ⁇ / b> B, and 4 ⁇ / b> C model diagrams of band diagrams on a solid line indicated by X-X ′ are illustrated in FIGS. 4A, 4 ⁇ / b> B, and 4 ⁇ / b> C. Note that when a voltage is applied to the first gate electrode (1stGate E.), the same voltage is also applied to the second gate electrode (2ndGate E.).
  • FIG. 4A shows a state (ONState) in which a positive voltage (V g > 0) is applied between the gate and the source as the first gate voltage V g .
  • FIG. 4C shows a state (OFFState) in which a negative voltage (V g ⁇ 0) is applied between the gate and the source as the first gate voltage V g .
  • the solid line indicates the energy at the lower end of the conduction band.
  • a dash-dot line indicated by E f indicates the energy of the quasi-Fermi level of electrons.
  • the first layer having the first band gap and the second layer having the second band gap interact electrically.
  • the first layer having the first band gap and the second layer having the second band gap function in a complementary manner.
  • the second band gap having a low Ec end and a second band gap is formed.
  • the layer becomes the main conduction path, and electrons (Electron (Carrier)) flow, and at the same time, electrons flow in the first layer having the first band gap. Therefore, a high current driving capability, that is, a large on current and a high field effect mobility can be obtained in the on state of the transistor.
  • the first gate gap having the first band gap is obtained. Since one layer behaves as a dielectric (insulator), the conduction path in the first layer is blocked. Further, the second layer having the second band gap is in contact with the first layer having the first band gap. Accordingly, the first layer having the first band gap electrically interacts with the second layer having the second band gap in addition to itself, and the second layer having the second band gap. Even the conduction path inside is cut off. Thus, the entire channel portion is turned off and the transistor is turned off.
  • leakage current between the gate and the source or drain can be reduced or prevented when the transistor operates, for example, when a potential difference is generated between the gate and the source or drain.
  • a metal oxide S3 is provided between the metal oxide 101b having a multilayer structure and the first gate insulating portion (GI), and the metal oxide A structure in which a metal oxide S1 is provided between 101b and the second gate insulating portion (GI) can also be employed.
  • the metal oxide 101b has a three-layer structure in which the oxide 101bn having the second band gap is sandwiched between the oxide 101bw_1 and the oxide 101bw_2 having the first band gap, and is referred to as a metal oxide S2. .
  • the oxide 101bw_1 is in contact with the metal oxide S1
  • the oxide 101bw_2 is in contact with the metal oxide S3.
  • a material having a band gap larger than that of the oxide 101bw can be used.
  • a material to which M is added more than the oxide 101bw can be used.
  • an In—Ga—Zn oxide obtained by adjusting the atomic ratio of In, Ga, and Zn can be used.
  • FIG. 5B is a band diagram on the solid line indicated by X-X ′ in the transistor illustrated in FIG. 5A, and shows a relationship between the conduction band lower end (Ec) and the Fermi level (Ef).
  • the metal oxide S2 sandwiched between the metal oxide S1 and the metal oxide S3 has a higher conductivity ⁇ than the metal oxide S1 and the metal oxide S3, and functions as a channel.
  • the lower end of the conduction band of the metal oxide S2 is obtained from the energy level of the lower end of the conduction band of the metal oxide S1 and the metal oxide S3.
  • the energy level decreases, and an energy difference occurs at the lower end of the conduction band.
  • the oxide 101bn having the second band gap has a higher carrier density than the oxides 101bw_1 and 101bw_2 having the first band gap, and is compared with the oxides 101bw_1 and 101bw_2 having the first band gap.
  • the level (Ef) is close to the lower end of the conduction band (Ec).
  • the metal oxide S2 as a buried channel, the effect of reducing the interfacial scattering of carriers and the effect of providing the metal oxide S2 with the oxide 101bn having a high carrier density are combined to provide a high electric field effect. Mobility can be realized.
  • the metal oxide S2 has a structure in which a trap level is hardly formed.
  • the trap level may be farther from the vacuum level than the energy level (Ec) at the lower end of the conduction band of the metal oxide S2 functioning as a channel region, and electrons are likely to accumulate in the trap level. Accumulation of electrons at the trap level results in a negative fixed charge, and the threshold voltage of the transistor shifts in the positive direction. Therefore, it is preferable that the trap level be closer to the vacuum level than the energy level (Ec) at the lower end of the conduction band of the metal oxide S2. By doing so, electrons are unlikely to accumulate in the trap level, the on-state current of the transistor can be increased, and field effect mobility can be increased.
  • the metal oxides S1 and S3 have a lower energy level at the bottom of the conduction band than the metal oxide S2, and typically the energy level at the bottom of the conduction band of the metal oxide S2, and the metal
  • the difference from the energy level at the lower end of the conduction band of the oxides S1 and S3 is 0.15 eV or more, or 0.5 eV or more, and 2 eV or less, or 1 eV or less. That is, the difference between the electron affinity of the metal oxides S1 and S3 and the electron affinity of the metal oxide S2 is 0.15 eV or more, or 0.5 eV or more, and 2 eV or less, or 1 eV or less.
  • the metal oxide S2 becomes a main current path. That is, the metal oxide S2 has a function as a channel region, and the metal oxides S1 and S3 have a function as an oxide insulating film.
  • the metal oxides S1 and S3 are preferably metal oxides composed of one or more metal elements constituting the metal oxide S2 in which the channel region is formed.
  • the metal oxides S1 and S3 can also be called oxide insulating films because of their physical properties and / or functions.
  • the metal oxides S1 and S3 have an electron affinity (difference between the vacuum level and the energy level at the bottom of the conduction band) smaller than that of the metal oxide S2, and the energy level at the bottom of the conduction band is the metal oxide S2.
  • a material having a difference (band offset) from the lower energy level of the conduction band is used.
  • the energy level at the lower end of the conduction band of the metal oxides S1 and S3 is lower than the lower end of the conduction band of the metal oxide S2. It is preferable to use a material closer to the vacuum level than the energy level.
  • the difference between the energy level at the lower end of the conduction band of the metal oxide S2 and the energy level at the lower end of the conduction bands of the metal oxides S1 and S3 may be 0.2 eV or more, preferably 0.5 eV or more. preferable.
  • a metal oxide in which the hydrogen concentration in the film is reduced is preferably used.
  • a metal oxide having a reduced hydrogen concentration in the film may be referred to as high purity intrinsic or substantially high purity intrinsic.
  • a metal oxide that is highly purified intrinsic or substantially highly purified intrinsic has few carriers due to hydrogen (for example, V o H in which hydrogen is present in oxygen vacancies), and thus the carrier density can be lowered.
  • a metal oxide that is highly purified intrinsic or substantially highly purified intrinsic has a low defect level density, and thus may have a low trap level density.
  • the charge trapped in the trap level of the metal oxide takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in a metal oxide having a high trap state density may have unstable electrical characteristics.
  • impurities include hydrogen and alkali metals.
  • the concentration of carbon in the metal oxide and the concentration of carbon in the vicinity of the interface with the metal oxide are set to 2 ⁇ 10 18 atoms. / Cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the concentration of the alkali metal in the metal oxide obtained by SIMS is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • oxygen deficiency V o
  • hydrogen contained in the metal oxide reacts with oxygen bonded to metal atoms to become water, and thus may form oxygen deficiency (V o ).
  • V o oxygen deficiency
  • electrons as carriers may be generated.
  • a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor using a metal oxide containing hydrogen is likely to be normally on. For this reason, it is preferable that hydrogen in the metal oxide is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is 1 ⁇ 10 16 atoms / cm 3 or more and less than 3 ⁇ 10 21 atoms / cm 3 , preferably 1 ⁇ 10 17 atoms / cm 3 or more and 3 ⁇ . It should be less than 10 20 atoms / cm 3 .
  • oxygen vacancies (V o ) in the metal oxide can be reduced by introducing oxygen into the metal oxide.
  • the oxygen deficiency in the metal oxide (V o) that the oxygen is compensated, oxygen vacancy (V o) is lost. Therefore, by diffusing oxygen into the metal oxide, oxygen vacancies (V o ) of the transistor can be reduced and reliability can be improved.
  • an oxide containing more oxygen than oxygen in contact with the stoichiometric composition can be provided in contact with the metal oxide. That is, it is preferable that a region where oxygen is present in excess of the stoichiometric composition (hereinafter also referred to as an excess oxygen region) is formed in the oxide.
  • an excess oxygen region a region where oxygen is present in excess of the stoichiometric composition
  • oxygen vacancies in the transistor can be reduced and reliability can be improved. it can.
  • Metal oxide film forming method> Below, an example of a metal oxide is demonstrated.
  • the temperature for forming the metal oxide is preferably room temperature (for example, 25 ° C.) or more and 170 ° C. or less, more preferably 100 ° C. or more and less than 150 ° C.
  • room temperature for example, 25 ° C.
  • a large substrate such as G10 has a substrate temperature limit depending on its size. Therefore, a temperature that is higher than the vaporization temperature of water (100 ° C. or higher) and has good device maintainability and throughput is selected as appropriate.
  • the room temperature includes a state where heating is not performed intentionally.
  • a rare gas typically argon
  • oxygen oxygen
  • a rare gas oxygen
  • a rare gas oxygen
  • a mixed gas of oxygen the ratio of oxygen gas to the entire deposition gas is 0% to 30%, preferably 5% to 20%.
  • oxygen gas or argon gas used as a sputtering gas is a gas having a dew point of ⁇ 40 ° C. or lower, preferably ⁇ 80 ° C. or lower, more preferably ⁇ 100 ° C. or lower, more preferably ⁇ 120 ° C. or lower.
  • the chamber in the sputtering apparatus uses an adsorption-type vacuum exhaust pump such as a cryopump to remove water or the like that is an impurity for the metal oxide as much as possible.
  • High vacuum from 5 ⁇ 10 ⁇ 7 Pa to about 1 ⁇ 10 ⁇ 4 Pa
  • an In-M-Zn metal oxide target can be used.
  • Al: Ga: Zn 4: 1: 1: 4 [atomic ratio]
  • Al: Si: Zn 4: 1: 1: 4 [atomic ratio]
  • Ga: Si: Zn 4: 1: 1: 4 [atomic ratio]
  • Al: Ga: Zn 5: 0.5: 0.5: 7 [atomic ratio]
  • Al: Si: Zn 5: 0.5: 0.5: 7 [atomic number ratio]
  • In: Ga: Si: Zn 5: 0.5: 0.5: 7 [atomic number ratio]
  • an atomic ratio in the vicinity thereof It is preferable to use a metal oxide target.
  • the magnet unit arranged in the vicinity of the target may be rotated or moved.
  • the metal oxide of one embodiment of the present invention can be formed by swinging the magnet unit up and down or / and left and right during film formation.
  • the magnet unit may be swung with a beat of 0.1 Hz to 1 kHz.
  • the metal according to one embodiment of the present invention is formed by performing film formation while swinging a magnet unit disposed in the vicinity (for example, the back surface) of an In—Al—Ga—Zn metal oxide target having an atomic ratio of 7 [atomic ratio]. An oxide can be formed.
  • FIG. 6A is a top view of a transistor 300A that is a semiconductor device of one embodiment of the present invention
  • FIG. 6B is a cross-sectional view of a cross section along a dashed-dotted line X1-X2 in FIG. 6A
  • 6C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
  • FIG. 6D corresponds to a cross-sectional conceptual diagram in which the region P1 illustrated in FIG. 6B is enlarged.
  • FIG. 6A some components (such as an insulating film functioning as a gate insulating film) are not illustrated in order to avoid complexity.
  • the direction of the alternate long and short dash line X1-X2 may be referred to as a channel length direction, and the direction of the alternate long and short dash line Y1-Y2 may be referred to as a channel width direction.
  • some components may be omitted in the following drawings as in FIG. 6A.
  • the transistor 300A includes a conductive film 304 over a substrate 302, an insulating film 306 over the substrate 302 and the conductive film 304, an insulating film 307 over the insulating film 306, a metal oxide 308 over the insulating film 307, and a metal oxide.
  • the conductive film 320 a over the film 316 and the conductive film 320 b over the insulating film 316 are included.
  • the insulating film 306 and the insulating film 307 have an opening 351, and a conductive film 312c that is electrically connected to the conductive film 304 through the opening 351 is formed over the insulating film 306 and the insulating film 307. Is done.
  • the insulating film 314 and the insulating film 316 include an opening 352a reaching the conductive film 312b and an opening 352b reaching the conductive film 312c.
  • the metal oxide 308 includes the metal oxide having a multilayer structure of one embodiment of the present invention described in Embodiment 1.
  • connection between the metal oxide having a multilayer structure of one embodiment of the present invention and the conductive film is described with reference to FIG.
  • the metal oxide 308 includes a metal oxide 308_1, a metal oxide 308_2, and a metal oxide 308_3.
  • the metal oxide 308_1 corresponds to the metal oxide S1 described in Embodiment 1.
  • the metal oxide 308_2 corresponds to the metal oxide S2 described in Embodiment 1.
  • the metal oxide 308_3 corresponds to the metal oxide S3 described in Embodiment 1.
  • FIG. 6D illustrates a three-layer structure in which the metal oxide 308 ⁇ / b> _ ⁇ b> 2 is sandwiched between the metal oxide 308 ⁇ / b> N and the metal oxide 308 ⁇ / b> W.
  • the metal oxide 308 W corresponds to the oxide 101 bw described in Embodiment 1.
  • the metal oxide 308 N corresponds to the oxide 101bn described in Embodiment 1.
  • the metal oxide 308_2 is not limited to a three-layer structure, and a plurality of metal oxides 308_2 may be provided.
  • the conductive film 312a is in contact with the top and side surfaces of the metal oxide 308, contact resistance can be reduced. Also, at the end of the metal oxide 308, since the contact and the metal oxide 308 N and the conductive film 312a, can further reduce the contact resistance. Note that although not illustrated, the connection between the metal oxide 308 and the conductive film 312b is similar to that of the region P1.
  • the metal oxide of one embodiment of the present invention has a region with high conductivity, and contact resistance with the conductive film is reduced. Accordingly, the field-effect mobility of the transistor including the metal oxide can be increased.
  • the field effect mobility of the transistor 300A can exceed 50 cm 2 / Vs, and more preferably, the field effect mobility of the transistor 300A can exceed 100 cm 2 / Vs.
  • a display device with a narrow frame width can be provided by using the transistor with high field-effect mobility described above for a gate driver that generates a gate signal included in the display device.
  • the above transistor with high field-effect mobility is used for a source driver that supplies signals from a signal line included in a display device (particularly, a demultiplexer connected to an output terminal of a shift register included in the source driver).
  • a display device with a small number of wirings connected to the display device can be provided.
  • impurities such as hydrogen or moisture mixed in the metal oxide 308 cause problems because they affect transistor characteristics. Therefore, in the channel region in the metal oxide 308, it is preferable that impurities such as hydrogen or moisture be smaller.
  • oxygen vacancies formed in the channel region in the metal oxide 308 are problematic because they affect transistor characteristics. For example, when an oxygen vacancy is formed in the channel region of the metal oxide 308, hydrogen is bonded to the oxygen vacancy to serve as a carrier supply source. When a carrier supply source is generated in the channel region of the metal oxide 308, a change in electrical characteristics of the transistor 300A including the metal oxide 308, typically, a threshold voltage shift occurs. Therefore, it is preferable that the oxygen vacancies be smaller in the channel region of the metal oxide 308.
  • the conductive film 312c and the conductive film 320a are electrically connected, and the conductive film 312b and the conductive film 320b are electrically connected. Note that the conductive film 320a and the conductive film 320b are formed by processing the same conductive film.
  • An insulating film 318 is provided over the transistor 300A.
  • the insulating film 318 is formed so as to cover the insulating film 316, the conductive film 320a, and the conductive film 320b.
  • the insulating films 306 and 307 have a function as a first gate insulating film of the transistor 300A, and the insulating films 314 and 316 have a function as a second gate insulating film of the transistor 300A.
  • the insulating film 318 functions as a protective insulating film of the transistor 300A.
  • the conductive film 304 functions as a first gate electrode
  • the conductive film 320a functions as a second gate electrode
  • the conductive film 320b is a pixel used for a display device. It has a function as an electrode.
  • the conductive film 312a functions as a source electrode
  • the conductive film 312b functions as a drain electrode.
  • the conductive film 312c functions as a connection electrode.
  • the insulating films 306 and 307 may be referred to as a first insulating film
  • the insulating films 314 and 316 as a second insulating film
  • the insulating film 318 as a third insulating film, respectively. is there.
  • the conductive film 320a functioning as the second gate electrode includes the conductive film 304 functioning as the first gate electrode with the conductive film 312c functioning as the connection electrode interposed therebetween. And electrically connected. Therefore, the same potential is applied to the conductive film 304 and the conductive film 320a.
  • the metal oxide 308 is positioned so as to face the conductive film 304 functioning as the first gate electrode and the conductive film 320a functioning as the second gate electrode. And sandwiched between films functioning as two gate electrodes.
  • the length of the conductive film 320a in the channel length direction and the length of the conductive film 320a in the channel width direction are longer than the length of the metal oxide 308 in the channel length direction and the length of the metal oxide 308 in the channel width direction, respectively.
  • the entire metal oxide 308 is covered with the conductive film 320a with the insulating films 314 and 316 interposed therebetween.
  • the conductive film 304 functioning as the first gate electrode and the conductive film 320a functioning as the second gate electrode are formed of the insulating film 306 functioning as the first gate insulating film,
  • the metal oxide 308 is surrounded by the insulating films 314 and 316 functioning as the third gate insulating film 307 and the second gate insulating film.
  • the metal oxide 308 included in the transistor 300A is electrically surrounded by the electric field of the conductive film 304 functioning as the first gate electrode and the conductive film 320a functioning as the second gate electrode.
  • a device structure of a transistor that electrically surrounds a metal oxide in which a channel region is formed by an electric field of the first gate electrode and the second gate electrode is referred to as a surround channel (S-channel) structure. Can be called.
  • the transistor 300A Since the transistor 300A has an S-channel structure, an electric field for inducing a channel can be effectively applied to the metal oxide 308 by the conductive film 304 functioning as the first gate electrode. The current driving capability is improved and high on-current characteristics can be obtained. Further, since the on-state current can be increased, the transistor 300A can be miniaturized. In addition, since the transistor 300A has a structure in which the metal oxide film 308 is surrounded by the conductive film 304 functioning as the first gate electrode and the conductive film 320a functioning as the second gate electrode, the mechanical strength of the transistor 300A is increased. Can be increased.
  • FIGS. 6A, 6B, and 6C are a top view and cross-sectional views of a transistor 300B that is a modification of the transistor 300A illustrated in FIGS. 6A, 6B, and 6C.
  • FIG. 7D corresponds to a cross-sectional conceptual diagram in which the region P2 illustrated in FIG. 7B is enlarged.
  • a channel formation region of the transistor 300B illustrated in FIGS. 7A, 7B, and 7C has a three-layer structure like the metal oxide 308 included in the transistor 300A illustrated in FIGS. It is. Note that the conductive film 312a and the conductive film 312b are different from the transistor 300A in that they are in contact with the top and side surfaces of the metal oxide 308_2 and the metal oxide 308_3.
  • the top surface of the metal oxide 308 having a large contact area with the conductive films 312a and 312b is the metal oxide 308_3.
  • the metal oxide 308_3 corresponds to the metal oxide S3 described in Embodiment 1, and is formed using a material having a larger band gap than the metal oxide 308_2. That is, since the metal oxide 308_3 has a relatively large resistance, the contact resistance with the conductive films 312a and 312b is increased, which hinders improvement in on-state current.
  • the band gap is smaller than that of the metal oxide 308_3, and the metal oxide 308_2 in which a channel is formed is in contact with the conductive films 312a and 312b; Can be expected to improve reliability.
  • FIG. 8A is a top view of a transistor 500A that is a semiconductor device of one embodiment of the present invention
  • FIG. 8B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 8C corresponds to a cross-sectional view of a cross-sectional surface taken along alternate long and short dash line Y1-Y2 in FIG. 8A
  • FIG. 8D corresponds to a cross-sectional conceptual diagram in which the region P3 illustrated in FIG. 8B is enlarged.
  • a transistor 500A illustrated in FIGS. 8A, 8B, and 8C is a so-called top-gate transistor.
  • the transistor 500A includes a conductive film 506 over a substrate 502, an insulating film 504 over the substrate 502 and the conductive film 506, a metal oxide 508 over the insulating film 504, an insulating film 510 over the metal oxide 508, and an insulating film.
  • the conductive film 512 over 510, the insulating film 504, the metal oxide 508, and the insulating film 516 over the conductive film 512 are included.
  • the metal oxide 508 is preferably the metal oxide of one embodiment of the present invention.
  • the metal oxide 508 includes a region 508 i that overlaps with the conductive film 512 and is in contact with the insulating film 510, and a region 508 n that does not overlap with the conductive film 512 but overlaps with the insulating film 516.
  • the region 508n has a region with a higher carrier density than the region 508i. That is, the metal oxide 508 has a plurality of regions with different carrier densities.
  • the region 508n can also be referred to as a source region or a drain region.
  • the metal oxide 508 includes a metal oxide 508_1, a metal oxide 508_2, and a metal oxide 508_3.
  • the metal oxide 508_1 corresponds to the metal oxide S1 described in Embodiment 1.
  • the metal oxide 508_2 corresponds to the metal oxide S2 described in Embodiment 1.
  • the metal oxide 508_3 corresponds to the metal oxide S3 described in Embodiment 1.
  • the metal oxide 508_2 has a 3-layer structure sandwiching the metal oxide 508 N in the metal oxide 508 W.
  • the metal oxide 508 W corresponds to the oxide 101bw described in Embodiment 1.
  • the metal oxide 508 N corresponds to the oxide 101bn described in Embodiment 1.
  • the metal oxide 508_2 is not limited to a three-layer structure, and may include a plurality of metal oxides.
  • the side surface of the region 508i and the side surface of the region 508n are in contact with each other, so that the contact resistance can be reduced.
  • the connection between the other side surface of the region 508i and the side surface of the region 508n is the same as that of the region P3.
  • the metal oxide of one embodiment of the present invention has a high conductivity region and has reduced contact resistance with a source region or a drain region. Accordingly, the field-effect mobility of the transistor including the metal oxide can be increased.
  • the region 508n is in contact with the insulating film 516.
  • the insulating film 516 includes nitrogen or hydrogen. Therefore, nitrogen or hydrogen in the insulating film 516 is added into the region 508n. In the region 508n, nitrogen or hydrogen is added from the insulating film 516, whereby the carrier density is increased.
  • the transistor 500A includes an insulating film 518 over the insulating film 516, a conductive film 520a electrically connected to the region 508n through an opening 541a provided in the insulating films 516 and 518, an insulating film 516, A conductive film 520b electrically connected to the region 508n may be provided through an opening 541b provided in 518.
  • the insulating film 504 and the insulating film 510 are provided with an opening 543.
  • the conductive film 506 is electrically connected to the conductive film 512 through the opening 543. Therefore, the same potential is applied to the conductive film 506 and the conductive film 512. Alternatively, different potentials may be applied to the conductive film 506 and the conductive film 512 without providing the opening 543.
  • the conductive film 506 functions as a first gate electrode (also referred to as a bottom gate electrode), and the conductive film 512 functions as a second gate electrode (also referred to as a top gate electrode).
  • the insulating film 504 functions as a first gate insulating film, and the insulating film 510 functions as a second gate insulating film.
  • the transistor 500A illustrated in FIGS. 8A, 8B, and 8C has a structure including conductive films functioning as gate electrodes above and below the metal oxide 508.
  • the semiconductor device of one embodiment of the present invention may include two or more gate electrodes.
  • the metal oxide 508 is positioned so as to face the conductive film 506 functioning as the first gate electrode and the conductive film 512 functioning as the second gate electrode. And sandwiched between conductive films functioning as two gate electrodes.
  • the length of the conductive film 512 in the channel width direction is longer than the length of the metal oxide 508 in the channel width direction, and the entire channel width direction of the metal oxide 508 is covered with the conductive film 512 with the insulating film 510 interposed therebetween. It has been broken. Further, since the conductive film 512 and the conductive film 506 are connected to each other in the opening 543 provided in the insulating film 504 and the insulating film 510, one of the side surfaces in the channel width direction of the metal oxide 508 is interposed through the insulating film 510. Opposite to the conductive film 512.
  • the conductive film 506 and the conductive film 512 are connected to each other through the opening 543 provided in the insulating film 504 and the insulating film 510, and the metal is interposed between the insulating film 504 and the insulating film 510.
  • the structure surrounds the oxide 508. That is, the transistor 500A has the S-channel structure described above.
  • FIGS. 9A, 9B, and 9C are a top view and cross-sectional views of a transistor 500B that is a modification of the transistor 500A illustrated in FIGS. 8A, 8B, and 8C.
  • FIG. 9D corresponds to a cross-sectional conceptual diagram in which a region P4 illustrated in FIG. 9B is enlarged.
  • a channel formation region of the transistor 500B illustrated in FIGS. 9A, 9B, and 9C has a three-layer structure like the metal oxide 508 included in the transistor 500A illustrated in FIGS. It is.
  • the shape of the metal oxide 508 included in the transistor 500A is different from that of the region 508i_3.
  • the metal oxide 508 included in the transistor 500B has a shape in which the side surface of the region 508i_1 and the side surface of the region 508i_2 are covered with the region 508i_3.
  • the insulating film 510 is not in contact with the side surface of the region 508i_1 and the side surface of the region 508i_2.
  • impurities that can enter the regions 508i_1 and 508i_2, particularly the region 508i_2 can be suppressed; thus, a highly reliable semiconductor device can be provided.
  • substrate There is no particular limitation on the material of the substrates 302 and 502, but it is necessary to have at least heat resistance enough to withstand heat treatment performed later.
  • a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as the substrates 302 and 502.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be applied, and a semiconductor element is provided over these substrates.
  • a substrate may be used as the substrates 302 and 502.
  • the sixth generation (1500 mm ⁇ 1850 mm), the seventh generation (1870 mm ⁇ 2200 mm), the eighth generation (2200 mm ⁇ 2400 mm), the ninth generation (2400 mm ⁇ 2800 mm),
  • a large area substrate such as a 10th generation (2950 mm ⁇ 3400 mm)
  • a large display device can be manufactured.
  • a flexible substrate may be used as the substrates 302 and 502, and the transistor may be formed directly over the flexible substrate.
  • a separation layer may be provided between the substrates 302 and 502 and the transistor. The separation layer can be used for separating a substrate from the substrates 302 and 502 and transferring it to another substrate after part or all of the semiconductor device is completed thereon. At that time, the transistor can be transferred to a substrate having poor heat resistance or a flexible substrate.
  • the conductive films 320a and 512 functioning as the pixel electrode and the conductive film 320b functioning as the pixel electrode include chromium (Cr), copper (Cu), aluminum (Al), gold (Au), silver (Ag), and zinc (Zn).
  • Molybdenum (Mo) tantalum (Ta), titanium (Ti), tungsten (W), manganese (Mn), nickel (Ni), iron (Fe), cobalt (Co), or a metal element described above
  • the conductive films 304, 312a, 312b, 312c, 320a, 320b, 506, 520a, 520b, and 512 include oxides containing indium and tin, oxides containing tungsten and indium, tungsten, indium, and zinc.
  • an oxide conductor can be preferably used for the conductive films 320a and 512.
  • an oxide conductor may be referred to as an OC (Oxide Conductor).
  • Oxide Conductor As an oxide conductor, for example, when an oxygen vacancy is formed in an oxide semiconductor and hydrogen is added to the oxygen vacancy, a donor level is formed in the vicinity of the conduction band. As a result, the oxide semiconductor becomes highly conductive and becomes a conductor.
  • a conductive oxide semiconductor can be referred to as an oxide conductor.
  • an oxide semiconductor has a large energy gap and thus has a light-transmitting property with respect to visible light.
  • an oxide conductor is an oxide semiconductor having a donor level in the vicinity of the conduction band. Therefore, the oxide conductor is less influenced by absorption due to the donor level, and has a light-transmitting property similar to that of an oxide semiconductor with respect to visible light.
  • the conductive films 304, 312a, 312b, 312c, 320a, 320b, 506, 520a, 520b, and 512 have a Cu-X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied.
  • X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti
  • a Cu-X alloy film it can be processed by a wet etching process, and thus manufacturing costs can be suppressed.
  • the above-described Cu—X alloy film can be preferably used for the conductive films 312a, 312b, 520a, and 520b.
  • a Cu—Mn alloy film is particularly preferable.
  • insulating film functioning as first gate insulating film As the insulating films 306, 307, and 504 functioning as the first gate insulating film of the transistor, a silicon oxide film, an oxynitride nitride film, a plasma enhanced chemical vapor deposition (PECVD) method, a sputtering method, or the like is used. Silicon film, silicon nitride oxide film, silicon nitride film, aluminum oxide film, hafnium oxide film, yttrium oxide film, zirconium oxide film, gallium oxide film, tantalum oxide film, magnesium oxide film, lanthanum oxide film, cerium oxide film and neodymium oxide Each insulating layer including one or more films can be used. Note that as the insulating films 306, 307, and 510, a single-layer insulating film selected from the above materials, or two or more insulating films may be used.
  • an oxide insulating film is preferably used for the insulating film in contact with the metal oxides 308 and 508 functioning as channel regions of the transistor, and a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region) ) Is more preferable.
  • the present invention is not limited to the above structure, and a nitride insulating film may be used as the insulating film in contact with the metal oxides 308 and 508.
  • a structure in which a silicon nitride film is formed and the surface of the silicon nitride film is subjected to oxygen plasma treatment or the like to oxidize the surface of the silicon nitride film can be given.
  • oxygen plasma or the like is performed on the surface of the silicon nitride film, the surface of the silicon nitride film may be oxidized at the atomic level, so that oxygen may not be detected even when the cross section of the transistor is observed.
  • a silicon nitride film has a higher relative dielectric constant than a silicon oxide film and has a large film thickness necessary for obtaining a capacitance equivalent to that of a silicon oxide film. Therefore, silicon nitride is used as a gate insulating film of a transistor. By including the film, the insulating film can be thickened. Therefore, a decrease in the withstand voltage of the transistor can be suppressed, and further, the withstand voltage can be improved to suppress electrostatic breakdown of the transistor.
  • hafnium oxide has a higher dielectric constant than silicon oxide or silicon oxynitride. Accordingly, since the insulating films 306, 307, and 504 can be made thicker than when silicon oxide is used, leakage current due to tunneling current can be reduced. That is, a transistor with a small off-state current can be realized. Further, hafnium oxide having a crystal structure has a higher dielectric constant than hafnium oxide having an amorphous structure. Therefore, in order to obtain a transistor with low off-state current, it is preferable to use hafnium oxide having a crystal structure. Examples of the crystal structure include a monoclinic system and a cubic system. Note that one embodiment of the present invention is not limited thereto.
  • Metal oxide As the metal oxides 308 and 508, the metal oxide of one embodiment of the present invention described in Embodiment 1 can be used.
  • the metal oxides 308 and 508 have an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. In this manner, off-state current of a transistor can be reduced by using a metal oxide having a wide energy gap.
  • the thicknesses of the metal oxides 308 and 508 are 3 nm to 200 nm, preferably 3 nm to 100 nm, and more preferably 3 nm to 50 nm.
  • the metal oxides 308 and 508 have appropriate carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, density, and the like. .
  • the insulating films 314, 316, and 510 function as a second gate insulating film of the transistor.
  • the insulating films 314, 316, and 510 have a function of supplying oxygen to the metal oxides 308 and 508. That is, the insulating films 314, 316, and 510 have oxygen.
  • the insulating film 314 is an insulating film that can transmit oxygen. Note that the insulating film 314 also functions as a damage reducing film for the metal oxide 308 when an insulating film 316 to be formed later is formed.
  • silicon oxide, silicon oxynitride, or the like with a thickness of 5 nm to 150 nm, preferably 5 nm to 50 nm can be used.
  • the insulating film 314 preferably has a small amount of defects.
  • the insulating film 314 can be formed using an oxide insulating film having a low level density due to nitrogen oxides.
  • the level density due to the nitrogen oxide may be formed between the energy (Ev_os) at the upper end of the valence band of the metal oxide and the energy (Ec_os) at the lower end of the conduction band of the metal oxide. is there.
  • the oxide insulating film a silicon oxynitride film with a low emission amount of nitrogen oxide, an aluminum oxynitride film with a low emission amount of nitrogen oxide, or the like can be used.
  • a silicon oxynitride film with a small amount of released nitrogen oxide is a film having a larger amount of released ammonia than a released amount of nitrogen oxide in a thermal desorption gas analysis (TDS) method.
  • the amount of released ammonia is 1 ⁇ 10 18 cm ⁇ 3 or more and 5 ⁇ 10 19 cm ⁇ 3 or less.
  • the amount of ammonia released is the amount released by heat treatment at a film surface temperature of 50 ° C. to 650 ° C., preferably 50 ° C. to 550 ° C.
  • Nitrogen oxide (NO x , x exceeds 0 and is 2 or less, preferably 1 or more and 2 or less), typically NO 2 or NO forms a level in the insulating film 314 or the like.
  • the level is located in the energy gap of the metal oxide 308. Therefore, when nitrogen oxide diffuses to the interface between the insulating film 314 and the metal oxide 308, the level may trap electrons on the insulating film 314 side. As a result, trapped electrons remain in the vicinity of the interface between the insulating film 314 and the metal oxide 308, and thus shift the threshold voltage of the transistor in the positive direction.
  • Nitrogen oxide reacts with ammonia and oxygen in heat treatment. Since nitrogen oxide contained in the insulating film 314 reacts with ammonia contained in the insulating film 316 in the heat treatment, nitrogen oxide contained in the insulating film 314 is reduced. Therefore, electrons are not easily trapped at the interface between the insulating film 314 and the metal oxide 308.
  • the oxide insulating film as the insulating film 314, a shift in threshold voltage of the transistor can be reduced, and variation in electrical characteristics of the transistor can be reduced.
  • the insulating film 314 has a g value of 2.037 or more in a spectrum obtained by measurement with an ESR of 100K or less by heat treatment in a manufacturing process of the transistor, typically 300 ° C. or more and less than 350 ° C.
  • a first signal having a g value of 2.001 or more and 2.003 or less and a third signal having a g value of 1.964 or more and 1.966 or less are observed.
  • the split width of the first signal and the second signal and the split width of the second signal and the third signal are about 5 mT in the X-band ESR measurement.
  • the first signal having a g value of 2.037 to 2.039
  • the second signal having a g value of 2.001 to 2.003
  • the total density of the spins of the third signal is less than 1 ⁇ 10 18 spins / cm 3 , typically 1 ⁇ 10 17 spins / cm 3 or more and less than 1 ⁇ 10 18 spins / cm 3 .
  • the first signal having a g value of 2.037 to 2.039
  • the second signal having a g value of 2.001 to 2.003
  • the total density of spins of the third signal that is not less than 1.966 is not less than the total density of the spins of signals caused by nitrogen oxides (NO x , x is greater than 0 and not more than 2 and preferably not less than 1 and not more than 2). It corresponds to.
  • nitrogen oxides include nitrogen monoxide and nitrogen dioxide.
  • a first signal having a g value of 2.037 to 2.039 a second signal having a g value of 2.001 to 2.003, and a g value of 1.964 to 1.966. It can be said that the smaller the total density of spins of the third signal, the smaller the content of nitrogen oxide contained in the oxide insulating film.
  • the oxide insulating film has a nitrogen concentration measured by SIMS of 6 ⁇ 10 20 atoms / cm 3 or less.
  • oxide insulating film By forming the oxide insulating film using a PECVD method using silane and dinitrogen monoxide with a substrate temperature of 220 ° C. or higher and 350 ° C. or lower, a dense and high hardness film is formed. be able to.
  • the insulating films 316 and 510 are preferably formed using an oxide insulating film containing more oxygen than that in the stoichiometric composition. Part of oxygen is released by heating from the oxide insulating film containing oxygen in excess of that in the stoichiometric composition.
  • An oxide insulating film containing oxygen in excess of the stoichiometric composition has an oxygen desorption amount of 1.0 ⁇ 10 19 atoms / cm 3 or more in terms of oxygen atoms in TDS analysis.
  • the oxide insulating film is preferably 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film in the TDS is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
  • silicon oxide, silicon oxynitride, or the like with a thickness of 30 nm to 500 nm, preferably 50 nm to 400 nm can be used.
  • the insulating films 316 and 510 preferably have a small amount of defects.
  • the interface between the insulating film 314 and the insulating film 316 may not be clearly confirmed. Therefore, in this embodiment mode, the interface between the insulating film 314 and the insulating film 316 is indicated by a broken line. Note that although a two-layer structure of the insulating film 314 and the insulating film 316 has been described in this embodiment mode, the present invention is not limited thereto, and for example, a single-layer structure of the insulating film 314 or a stacked structure of three or more layers may be used. Good.
  • the insulating films 318 and 516 function as protective insulating films for the transistors.
  • the insulating films 318 and 516 include one or both of hydrogen and nitrogen. Alternatively, the insulating films 318 and 516 include nitrogen and silicon.
  • the insulating films 318 and 516 have a function of blocking oxygen, hydrogen, water, alkali metal, alkaline earth metal, and the like.
  • a nitride insulating film can be used as the insulating films 318 and 516.
  • the nitride insulating film include silicon nitride, silicon nitride oxide, aluminum nitride, and aluminum nitride oxide.
  • various films such as the conductive film, the insulating film, the metal oxide, and the metal film described above can be formed by a sputtering method or a PECVD method.
  • other methods such as thermal CVD (Chemical Vapor Deposition) can be used.
  • thermal CVD Chemical Vapor Deposition
  • Examples of the thermal CVD method include MOCVD (Metal Organic Chemical Vapor Deposition) method or ALD (Atomic Layer Deposition) method.
  • the thermal CVD method has an advantage that no defect is generated due to plasma damage because it is a film forming method that does not use plasma.
  • film formation may be performed by sending a source gas and an oxidant into the chamber at the same time, making the inside of the chamber under atmospheric pressure or reduced pressure, reacting in the vicinity of the substrate or on the substrate and depositing on the substrate. .
  • film formation may be performed by setting the inside of the chamber to atmospheric pressure or reduced pressure, sequentially introducing source gases for reaction into the chamber, and repeating the order of introducing the gases.
  • Thermal CVD methods such as MOCVD and ALD methods can form various films such as the conductive film, insulating film, and metal oxide of the above embodiment.
  • FIGS. 11A to 11C, and FIGS. 12A to 12C are cross-sectional views illustrating a method for manufacturing a semiconductor device. It is. 10A to 10D, 11A to 11C, and 12A to 12C, the left side is a cross-sectional view in the channel length direction. The right side is a cross-sectional view in the channel width direction.
  • the conductive film 506 is formed over the substrate 502.
  • the insulating film 504 is formed over the substrate 502 and the conductive film 506, and the first metal oxide, the second metal oxide, and the third metal oxide are formed over the insulating film 504. .
  • the first metal oxide, the second metal oxide, and the third metal oxide are processed into island shapes, whereby the metal oxide 508_1a, the metal oxide 508_2a, and the metal oxide 508_3a are formed. (See FIG. 10A).
  • the conductive film 506 can be formed by selecting any of the materials described above.
  • a sputtering film is used as the conductive film 506, and a stacked film of a tungsten film with a thickness of 50 nm and a copper film with a thickness of 400 nm is formed.
  • a method for processing the conductive film to be the conductive film 506 one or both of a wet etching method and a dry etching method may be used.
  • the conductive film is processed by etching the tungsten film by a dry etching method, so that the conductive film 506 is formed.
  • the insulating film 504 can be formed using a sputtering method, a CVD method, an evaporation method, a pulse laser deposition (PLD) method, a printing method, a coating method, or the like as appropriate.
  • a 400-nm-thick silicon nitride film and a 50-nm-thick silicon oxynitride film are formed as the insulating film 504 using a PECVD apparatus.
  • oxygen may be added to the insulating film 504 after the insulating film 504 is formed.
  • oxygen added to the insulating film 504 include oxygen radicals, oxygen atoms, oxygen atom ions, and oxygen molecular ions.
  • the addition method include an ion doping method, an ion implantation method, and a plasma treatment method.
  • oxygen may be added to the insulating film 504 through the film.
  • a conductive film or a semiconductor film containing one or more of indium, zinc, gallium, tin, aluminum, chromium, tantalum, titanium, molybdenum, nickel, iron, cobalt, or tungsten is used as the above-described film for suppressing release of oxygen. Can be formed.
  • the amount of oxygen added to the insulating film 504 can be increased by exciting oxygen with a microwave to generate high-density oxygen plasma.
  • the metal oxide 508_1a, the metal oxide 508_2a, and the metal oxide 508_3a are preferably formed successively in a vacuum using a sputtering apparatus.
  • Metal oxide 508_1a, metal oxide 508_2a, and metal oxide 508_3a are successively formed in a vacuum using a sputtering apparatus, so that impurities (eg, hydrogen, water, and the like) that can be attached to each interface are suppressed. can do.
  • the metal oxide 508_2a As a formation condition of the metal oxide 508_2a, it is preferable that the metal oxide 508_2a be formed at a lower oxygen partial pressure than either one or both of the metal oxide 508_1a and the metal oxide 508_3a. Note that the metal oxide 508_2a has the multilayer structure described in Embodiment 1.
  • an inert gas eg, helium gas, argon gas, xenon gas, or the like
  • oxygen flow ratio the ratio of oxygen gas to the entire deposition gas when forming the metal oxide 508_1a
  • the oxygen flow rate ratio in forming the metal oxide 508_2a is greater than 0% and 30% or less, preferably 5% or more and 15% or less.
  • the oxygen flow rate ratio in forming the metal oxide 508_3a is 70% to 100%, preferably 80% to 100%, more preferably 90% to 100%.
  • the metal oxide 508_2a may be formed at a lower substrate temperature than either or both of the metal oxide 508_1a and the metal oxide 508_3a.
  • the substrate temperature may be a room temperature or higher and lower than 150 ° C., preferably a room temperature or higher and 140 ° C. or lower.
  • the formation conditions of the metal oxide 508_1a and the metal oxide 508_3a may be a substrate temperature of room temperature to 300 ° C., preferably a substrate temperature of room temperature to 200 ° C.
  • the substrate temperatures at the time of formation of the metal oxide 508_1a, the metal oxide 508_2a, and the metal oxide 508_3a be the same (eg, room temperature or higher and lower than 150 ° C.) because productivity is increased.
  • the metal oxide 508_2a can have a region with lower crystallinity than the metal oxide 508_1a and the metal oxide 508_3a.
  • the thickness of the metal oxide 508_1a may be greater than or equal to 1 nm and less than 20 nm, preferably greater than or equal to 5 nm and less than or equal to 10 nm.
  • the thickness of the metal oxide 508_2a may be 20 nm to 100 nm, preferably 20 nm to 50 nm.
  • the thickness of the metal oxide 508_3a may be greater than or equal to 1 nm and less than 20 nm, preferably greater than or equal to 5 nm and less than or equal to 15 nm.
  • the crystallinity of the metal oxide 508 can be increased by heating the metal oxide 508 to form a film.
  • the substrate temperature when the metal oxide 508 is formed is 200 ° C. or more and 300 ° C. or less. 502 may be deformed (distorted or warped). Therefore, when a large glass substrate is used, deformation of the glass substrate can be suppressed by setting the substrate temperature when the metal oxide 508 is formed to 100 ° C. or higher and lower than 200 ° C.
  • oxygen gas or argon gas used as a sputtering gas is a gas having a dew point of ⁇ 40 ° C. or lower, preferably ⁇ 80 ° C. or lower, more preferably ⁇ 100 ° C. or lower, more preferably ⁇ 120 ° C. or lower.
  • the chamber in the sputtering apparatus uses an adsorption-type vacuum exhaust pump such as a cryopump to remove water or the like that is an impurity for the metal oxide as much as possible. It is preferable to exhaust to a high vacuum (from about 5 ⁇ 10 ⁇ 7 Pa to about 1 ⁇ 10 ⁇ 4 Pa).
  • a wet etching method and Either or both of dry etching methods may be used.
  • heat treatment is performed to dehydrogenate or dehydrate the metal oxide 508_1a, the metal oxide 508_2a, and the metal oxide 508_3a. May be.
  • the temperature of the heat treatment is typically 150 ° C. or higher and lower than the strain point of the substrate, 250 ° C. or higher and 450 ° C. or lower, or 300 ° C. or higher and 450 ° C. or lower.
  • the heat treatment can be performed in an inert gas atmosphere containing nitrogen or a rare gas such as helium, neon, argon, xenon, or krypton.
  • heating may be performed in an oxygen atmosphere.
  • hydrogen, water, etc. are not contained in the said inert atmosphere and oxygen atmosphere.
  • the treatment time may be 3 minutes or more and 24 hours or less.
  • an electric furnace, an RTA apparatus, or the like can be used for the heat treatment.
  • the RTA apparatus heat treatment can be performed at a temperature equal to or higher than the strain point of the substrate for a short time. Therefore, the heat treatment time can be shortened.
  • the hydrogen concentration obtained by SIMS in the metal oxide is 5 ⁇ 10 19 atoms / cm 3 or less, or 1 ⁇ 10 19 atoms / cm 3 or less, 5 ⁇ 10 18 atoms / cm 3 or less, or 1 ⁇ 10 18 atoms / cm 3 or less, or 5 ⁇ 10 17 atoms / cm 3 or less, or 1 ⁇ 10 16 atoms / cm 3 It can be 3 or less.
  • an insulating film 510_0 is formed over the insulating film 504 and the metal oxide 508. (See FIG. 10B).
  • a silicon oxide film, a silicon oxynitride film, or a silicon nitride film can be formed using a plasma enhanced chemical vapor deposition apparatus (a PECVD apparatus or simply a plasma CVD apparatus).
  • a PECVD apparatus plasma enhanced chemical vapor deposition apparatus
  • the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane.
  • the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
  • the insulating film 510_0 PECVD in which the flow rate of the oxidizing gas with respect to the flow rate of the deposition gas is greater than 20 times and less than 100 times, or greater than or equal to 40 times and less than or equal to 80 times, and the pressure in the treatment chamber is less than 100 Pa or less than 50 Pa.
  • PECVD in which the flow rate of the oxidizing gas with respect to the flow rate of the deposition gas is greater than 20 times and less than 100 times, or greater than or equal to 40 times and less than or equal to 80 times, and the pressure in the treatment chamber is less than 100 Pa or less than 50 Pa.
  • a substrate placed in a processing chamber evacuated in a PECVD apparatus is held at 280 ° C. or higher and 400 ° C. or lower, and a raw material gas is introduced into the processing chamber so that the pressure in the processing chamber is 20 Pa or higher and 250 Pa.
  • a dense silicon oxide film or silicon oxynitride film can be formed according to conditions in which high-frequency power is supplied to an electrode provided in the treatment chamber, more preferably, 100 Pa to 250 Pa.
  • the insulating film 510_0 may be formed by a PECVD method using a microwave.
  • Microwave refers to the frequency range from 300 MHz to 300 GHz. Microwaves have a low electron temperature and a low electron energy. Further, in the supplied power, the ratio used for accelerating electrons is small, it can be used for dissociation and ionization of more molecules, and high density plasma (high density plasma) can be excited. . Therefore, the insulating film 510_0 with little plasma damage to the deposition surface and deposits and few defects can be formed.
  • a silicon oxynitride film with a thickness of 100 nm is formed using a PECVD apparatus.
  • the insulating film 510_0 and a part of the insulating film 504 are etched, so that an opening 543 reaching the conductive film 506 is formed ( (See FIG. 10C).
  • the opening 543 As a method for forming the opening 543, one or both of a wet etching method and a dry etching method may be used. In this embodiment, the opening 543 is formed by a dry etching method.
  • a conductive film 512_0 is formed over the conductive film 506 and the insulating film 510_0 so as to cover the opening 543.
  • oxygen may be added to the insulating film 510_0 when the conductive film 512_0 is formed (see FIG. 10D).
  • oxygen added to the insulating film 510_0 is schematically represented by an arrow.
  • the conductive film 512_0 is formed so as to cover the opening 543, whereby the conductive film 506 and the conductive film 512_0 are electrically connected to each other.
  • the conductive film 512_0 is preferably formed by a sputtering method in an atmosphere containing oxygen gas at the time of formation.
  • oxygen can be preferably added to the insulating film 510_0.
  • the formation method of the conductive film 512_0 is not limited to the sputtering method, and other methods such as an ALD method may be used.
  • oxygen addition treatment may be performed on the insulating film 510_0 before the conductive film 512_0 is formed or after the conductive film 512_0 is formed. The oxygen addition treatment may be performed in the same manner as the oxygen addition treatment that can be performed after the insulating film 504 is formed.
  • a mask 540 is formed at a desired position over the conductive film 512_0 by a lithography process (see FIG. 11A).
  • etching is performed over the mask 540 to process the conductive film 512_0 and the insulating film 510_0. Further, after the conductive film 512_0 and the insulating film 510_0 are processed, the mask 540 is removed. By processing the conductive film 512_0 and the insulating film 510_0, the island-shaped conductive film 512 and the island-shaped insulating film 510 are formed (see FIG. 11B).
  • the conductive film 512_0 and the insulating film 510_0 are processed using a dry etching method.
  • the thickness of the metal oxide 508 in a region where the conductive film 512 is not overlapped may be thin.
  • the insulating film 504 in a region where the metal oxide 508 is not overlapped may be thin.
  • an etchant or an etching gas eg, chlorine
  • an etchant or an etching gas is added to the metal oxide 508, or the constituent elements of the conductive film 512_0 or the insulating film 510_0 are added. It may be added into the metal oxide 508.
  • the insulating film 516 is formed over the insulating film 504, the metal oxide 508, and the conductive film 512. Note that when the insulating film 516 is formed, the metal oxide 508 in contact with the insulating film 516 becomes a region 508n. In the metal oxide 508 overlapping with the conductive film 512, a region 508i_1, a region 508i_2, and a region 508i_3 are formed. (See FIG. 11C).
  • the insulating film 516 can be formed by selecting any of the materials described above.
  • a silicon nitride oxide film with a thickness of 100 nm is formed using a PECVD apparatus.
  • two steps of plasma treatment and film formation are performed at a temperature of 220 ° C.
  • argon gas having a flow rate of 100 sccm and nitrogen gas having a flow rate of 1000 sccm are introduced into the chamber before film formation, the pressure in the chamber is set to 40 Pa, and power of 1000 W is supplied to an RF power source (27.12 MHz). Supply.
  • a silane gas having a flow rate of 50 sccm, a nitrogen gas having a flow rate of 5000 sccm, and an ammonia gas having a flow rate of 100 sccm are introduced into the chamber, the pressure in the chamber is set to 100 Pa, and an RF power source (27.12 MHz) Supply 1000 W of power.
  • the insulating film 516 By using a silicon nitride oxide film as the insulating film 516, nitrogen or hydrogen in the silicon nitride oxide film can be supplied to the region 508n in contact with the insulating film 516. In addition, by setting the temperature at the time of forming the insulating film 516 to the above-described temperature, release of excess oxygen contained in the insulating film 510 to the outside can be suppressed.
  • an insulating film 518 is formed over the insulating film 516 (see FIG. 12A).
  • the insulating film 518 can be formed by selecting any of the materials described above.
  • a 300-nm-thick silicon oxynitride film is formed as the insulating film 518 using a PECVD apparatus.
  • the insulating film 518 and part of the insulating film 516 are etched to form openings 541a and 541b reaching the region 508n (FIG. 12 (B)).
  • a method for etching the insulating film 518 and the insulating film 516 one or both of a wet etching method and a dry etching method may be used.
  • the insulating film 518 and the insulating film 516 are processed using a dry etching method.
  • a conductive film is formed over the region 508n and the insulating film 518 so as to cover the openings 541a and 541b, and the conductive film is processed into a desired shape, so that the conductive films 520a and 520b are formed (FIG. 12). (See (C)).
  • the conductive films 520a and 520b can be formed by selecting any of the materials described above.
  • a stacked film of a 50-nm-thick tungsten film and a 400-nm-thick copper film is formed as the conductive films 520a and 520b using a sputtering apparatus.
  • a method for processing the conductive film to be the conductive films 520a and 520b either or both of a wet etching method and a dry etching method may be used.
  • the conductive film is processed by etching the tungsten film by a dry etching method, so that the conductive films 520a and 520b are formed.
  • the transistor 500A illustrated in FIGS. 8A, 8B, 8C, and 8D can be manufactured.
  • a sputtering method in addition to the above-described formation methods, a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, a pulse laser deposition (PLD) ) Method or ALD method. Alternatively, it can be formed by a coating method or a printing method.
  • CVD chemical vapor deposition
  • PLD pulse laser deposition
  • a thermal CVD method is typical, but a thermal CVD method may be used.
  • An example of the thermal CVD method is a metal organic chemical vapor deposition (MOCVD) method.
  • the inside of a chamber is set to atmospheric pressure or reduced pressure, and a source gas and an oxidant are simultaneously sent into the chamber, reacted in the vicinity of the substrate or on the substrate, and deposited on the substrate.
  • the thermal CVD method is a film forming method that does not generate plasma, and thus has an advantage that no defect is generated due to plasma damage.
  • FIGS. 3 An example of a display panel that can be used for a display portion or the like of a display device including the semiconductor device of one embodiment of the present invention will be described with reference to FIGS.
  • the display panel exemplified below is a display panel that includes both a reflective liquid crystal element and a light-emitting element and can display in both a transmission mode and a reflection mode.
  • the metal oxide of one embodiment of the present invention and the transistor including the metal oxide are preferably used for a pixel transistor of a display device, a driver for driving the display device, or an LSI for supplying data to the display device. Can be used.
  • FIG. 13 is a schematic perspective view of a display panel 600 of one embodiment of the present invention.
  • the display panel 600 has a structure in which a substrate 651 and a substrate 661 are attached to each other.
  • the substrate 661 is indicated by a broken line.
  • the display panel 600 includes a display portion 662, a circuit 659, a wiring 666, and the like.
  • the substrate 651 is provided with, for example, a circuit 659, a wiring 666, a conductive film 663 functioning as a pixel electrode, and the like.
  • FIG. 13 shows an example in which an IC 673 and an FPC 672 are mounted on a substrate 651. Therefore, the structure illustrated in FIG. 13 can also be referred to as a display module including the display panel 600, the FPC 672, and the IC 673.
  • circuit 659 for example, a circuit functioning as a scan line driver circuit can be used.
  • the wiring 666 has a function of supplying a signal and power to the display portion 662 and the circuit 659.
  • the signal and power are input to the wiring 666 from the outside or the IC 673 through the FPC 672.
  • FIG. 13 illustrates an example in which the IC 673 is provided on the substrate 651 by a COG (Chip On Glass) method or the like.
  • the IC 673 for example, an IC having a function as a scan line driver circuit, a signal line driver circuit, or the like can be used. Note that when the display panel 600 includes a circuit that functions as a scan line driver circuit and a signal line driver circuit, or a circuit that functions as a scan line driver circuit or a signal line driver circuit is provided outside, the display panel 600 is driven through the FPC 672.
  • the IC 673 may not be provided in the case of inputting a signal for doing so. Further, the IC 673 may be mounted on the FPC 672 by a COF (Chip On Film) method or the like.
  • FIG. 13 shows an enlarged view of a part of the display portion 662.
  • conductive films 663 included in a plurality of display elements are arranged in a matrix.
  • the conductive film 663 has a function of reflecting visible light and functions as a reflective electrode of a liquid crystal element 640 described later.
  • the conductive film 663 has an opening. Further, the light-emitting element 660 is provided on the substrate 651 side of the conductive film 663. Light from the light-emitting element 660 is emitted to the substrate 661 side through the opening of the conductive film 663.
  • FIG. 14 illustrates an example of a cross section of the display panel illustrated in FIG. 13 when a part of the region including the FPC 672, a part of the region including the circuit 659, and a part of the region including the display portion 662 are cut. Show.
  • the display panel includes an insulating film 620 between the substrate 651 and the substrate 661.
  • a light-emitting element 660, a transistor 601, a transistor 605, a transistor 606, a coloring layer 634, and the like are provided between the substrate 651 and the insulating film 620.
  • a liquid crystal element 640, a colored layer 631, and the like are provided between the insulating film 620 and the substrate 661.
  • the substrate 661 and the insulating film 620 are bonded to each other through an adhesive layer 641, and the substrate 651 and the insulating film 620 are bonded to each other through an adhesive layer 642.
  • the transistor 606 is electrically connected to the liquid crystal element 640, and the transistor 605 is electrically connected to the light-emitting element 660. Since both the transistor 605 and the transistor 606 are formed over the surface of the insulating film 620 on the substrate 651 side, they can be manufactured using the same process.
  • the substrate 661 is provided with a coloring layer 631, a light-blocking film 632, an insulating film 621, a conductive film 613 functioning as a common electrode for the liquid crystal element 640, an alignment film 633b, an insulating film 617, and the like.
  • the insulating film 617 functions as a spacer for maintaining the cell gap of the liquid crystal element 640.
  • An insulating layer such as an insulating film 681, an insulating film 682, an insulating film 683, an insulating film 684, and an insulating film 685 is provided on the substrate 651 side of the insulating film 620.
  • Part of the insulating film 681 functions as a gate insulating layer of each transistor.
  • the insulating film 682, the insulating film 683, and the insulating film 684 are provided so as to cover each transistor.
  • An insulating film 685 is provided to cover the insulating film 684.
  • the insulating film 684 and the insulating film 685 function as a planarization layer.
  • the insulating layer covering the transistor or the like has three layers of an insulating film 682, an insulating film 683, and an insulating film 684 is shown here, the number of layers is not limited to this, and the number of layers may be four or more. It may be a layer or two layers.
  • the insulating film 684 functioning as a planarization layer is not necessarily provided if not necessary.
  • the transistor 601, the transistor 605, and the transistor 606 each include a conductive film 654 that partially functions as a gate, a conductive film 652 that functions as a source or a drain, and a semiconductor film 653.
  • the same hatching pattern is given to a plurality of layers obtained by processing the same conductive film.
  • the liquid crystal element 640 is a reflective liquid crystal element.
  • the liquid crystal element 640 has a stacked structure in which a conductive film 635, a liquid crystal layer 612, and a conductive film 613 are stacked.
  • a conductive film 663 that reflects visible light is provided in contact with the conductive film 635 on the substrate 651 side.
  • the conductive film 663 has an opening 655.
  • the conductive films 635 and 613 include a material that transmits visible light.
  • An alignment film 633 a is provided between the liquid crystal layer 612 and the conductive film 635, and an alignment film 633 b is provided between the liquid crystal layer 612 and the conductive film 613.
  • a polarizing plate 656 is provided on the outer surface of the substrate 661.
  • the conductive film 663 has a function of reflecting visible light
  • the conductive film 613 has a function of transmitting visible light.
  • Light incident from the substrate 661 side is polarized by the polarizing plate 656, passes through the conductive film 613 and the liquid crystal layer 612, and is reflected by the conductive film 663. Then, the light passes through the liquid crystal layer 612 and the conductive film 613 again and reaches the polarizing plate 656.
  • the alignment of liquid crystal can be controlled by the voltage applied between the conductive films 663 and 635 and 613, and the optical modulation of light can be controlled. That is, the intensity of light emitted through the polarizing plate 656 can be controlled.
  • light that is not in a specific wavelength region is absorbed by the colored layer 631, so that the extracted light is, for example, red light.
  • the light emitting element 660 is a bottom emission type light emitting element.
  • the light-emitting element 660 has a stacked structure in which the conductive film 643, the EL layer 644, and the conductive film 645b are stacked in this order from the insulating film 620 side.
  • a conductive film 645a is provided to cover the conductive film 645b.
  • the conductive film 645b includes a material that reflects visible light
  • the conductive film 643 and the conductive film 645a include a material that transmits visible light.
  • Light emitted from the light-emitting element 660 is emitted to the substrate 661 side through the coloring layer 634, the insulating film 620, the opening 655, the conductive film 613, and the like.
  • the opening 655 is preferably provided with a conductive film 635 that transmits visible light. Accordingly, since the liquid crystal is aligned in the region overlapping with the opening 655 as in the other regions, alignment failure of the liquid crystal is generated at the boundary between these regions, and unintended light leakage can be suppressed.
  • a linear polarizing plate may be used as the polarizing plate 656 disposed on the outer surface of the substrate 661, but a circular polarizing plate may also be used.
  • a circularly-polarizing plate what laminated
  • a desired contrast may be realized by adjusting a cell gap, an alignment, a driving voltage, or the like of the liquid crystal element used for the liquid crystal element 640 depending on the type of the polarizing plate.
  • An insulating film 647 is provided in contact with part of the insulating film 646 that covers the end portion of the conductive film 643.
  • the insulating film 647 functions as a spacer for suppressing the insulating film 620 and the substrate 651 from approaching more than necessary.
  • the EL layer 644 and the conductive film 645a may have a function of suppressing contact of the shielding mask with a formation surface. Note that the insulating film 647 is not necessarily provided if not necessary.
  • One of a source and a drain of the transistor 605 is electrically connected to the conductive film 643 of the light-emitting element 660 through the conductive film 648.
  • connection portion 607 is a portion that connects conductive layers provided on both surfaces of the insulating film 620 through an opening provided in the insulating film 620.
  • connection portion 604 is provided in a region of the substrate 651 that does not overlap with the substrate 661.
  • the connection portion 604 is electrically connected to the FPC 672 through the connection layer 649.
  • the connection unit 604 has the same configuration as the connection unit 607.
  • a conductive layer obtained by processing the same conductive film as the conductive film 635 is exposed on the upper surface of the connection portion 604. Accordingly, the connection portion 604 and the FPC 672 can be electrically connected through the connection layer 649.
  • connection portion 687 is provided in a part of the region where the adhesive layer 641 is provided.
  • a conductive layer obtained by processing the same conductive film as the conductive film 635 and a part of the conductive film 613 are electrically connected by a connection body 686. Therefore, a signal or a potential input from the FPC 672 connected to the substrate 651 side can be supplied to the conductive film 613 formed on the substrate 661 side through the connection portion 687.
  • connection body 686 for example, conductive particles can be used.
  • conductive particles those obtained by coating the surface of particles such as organic resin or silica with a metal material can be used. It is preferable to use nickel or gold as the metal material because the contact resistance can be reduced. In addition, it is preferable to use particles in which two or more kinds of metal materials are coated in layers, such as further coating nickel with gold. It is preferable to use a material that can be elastically deformed or plastically deformed as the connection body 686. At this time, the connection body 686 which is an electroconductive particle may become the shape crushed up and down as shown in FIG. By doing so, the contact area between the connection body 686 and the conductive layer electrically connected to the connection body 686 can be increased, the contact resistance can be reduced, and the occurrence of defects such as poor connection can be suppressed.
  • connection body 686 is preferably disposed so as to be covered with the adhesive layer 641.
  • the connection body 686 may be dispersed in the adhesive layer 641 before curing.
  • FIG. 14 illustrates an example in which a transistor 601 is provided as an example of the circuit 659.
  • FIG. 14 as an example of the transistor 601 and the transistor 605, a structure in which a semiconductor film 653 in which a channel is formed is sandwiched between two gates is applied.
  • One gate is formed using a conductive film 654, and the other gate is formed using a conductive film 623 that overlaps with the semiconductor film 653 with an insulating film 682 interposed therebetween.
  • the threshold voltage of the transistor can be controlled.
  • the transistor may be driven by connecting two gates and supplying the same signal thereto.
  • Such a transistor can have higher field-effect mobility than other transistors, and can increase on-state current.
  • a circuit that can be driven at high speed can be manufactured.
  • the area occupied by the circuit portion can be reduced.
  • the transistor included in the circuit 659 and the transistor included in the display portion 662 may have the same structure.
  • the plurality of transistors included in the circuit 659 may have the same structure or may be combined with different structures.
  • the plurality of transistors included in the display portion 662 may have the same structure or may be combined with different structures.
  • At least one of the insulating film 682 and the insulating film 683 that covers each transistor is preferably formed using a material in which impurities such as water and hydrogen hardly diffuse. That is, the insulating film 682 or the insulating film 683 can function as a barrier film. With such a structure, it is possible to effectively prevent impurities from diffusing from the outside to the transistor, and a highly reliable display panel can be realized.
  • an insulating film 621 is provided to cover the coloring layer 631 and the light-shielding film 632.
  • the insulating film 621 may function as a planarization layer. Since the surface of the conductive film 613 can be substantially flattened by the insulating film 621, the alignment state of the liquid crystal layer 612 can be made uniform.
  • a conductive film 635, a conductive film 663, and an insulating film 620 are formed in this order over a supporting substrate having a separation layer, and after that, a transistor 605, a transistor 606, a light-emitting element 660, and the like are formed, and then the substrate is formed using the adhesive layer 642. 651 and the support substrate are bonded together. After that, the supporting substrate and the peeling layer are removed by peeling at each interface between the peeling layer and the insulating film 620 and the peeling layer and the conductive film 635.
  • a substrate 661 on which a colored layer 631, a light shielding film 632, a conductive film 613, and the like are formed in advance is prepared.
  • the display panel 600 can be manufactured by dropping liquid crystal over the substrate 651 or the substrate 661 and attaching the substrate 651 and the substrate 661 with the adhesive layer 641.
  • a material that causes separation at the interface between the insulating film 620 and the conductive film 635 can be selected as appropriate.
  • a layer containing a refractory metal material such as tungsten and a layer containing an oxide of the metal material are stacked as the separation layer, and silicon nitride, silicon oxynitride, or silicon nitride oxide is used as the insulating film 620 over the separation layer. It is preferable to use a layer in which a plurality of such layers are stacked.
  • the formation temperature of a layer formed later can be increased, the impurity concentration is reduced, and a highly reliable display panel can be realized.
  • an oxide or a nitride such as a metal oxide or a metal nitride is preferably used.
  • a metal oxide a material in which at least one of the concentration of hydrogen, boron, phosphorus, nitrogen, and other impurities, and the amount of oxygen vacancies is higher than that of a semiconductor layer used in a transistor is used. Can be used.
  • Adhesive layer As the adhesive layer, various curable adhesives such as an ultraviolet curable photocurable adhesive, a reactive curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used.
  • these adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like.
  • a material with low moisture permeability such as an epoxy resin is preferable.
  • a two-component mixed resin may be used.
  • an adhesive sheet or the like may be used.
  • the resin may contain a desiccant.
  • a substance that adsorbs moisture by chemical adsorption such as an alkaline earth metal oxide (such as calcium oxide or barium oxide)
  • an alkaline earth metal oxide such as calcium oxide or barium oxide
  • a substance that adsorbs moisture by physical adsorption such as zeolite or silica gel
  • the inclusion of a desiccant is preferable because impurities such as moisture can be prevented from entering the element and the reliability of the display panel is improved.
  • light extraction efficiency can be improved by mixing a filler having a high refractive index or a light scattering member with the resin.
  • a filler having a high refractive index or a light scattering member for example, titanium oxide, barium oxide, zeolite, zirconium, or the like can be used.
  • connection layer an anisotropic conductive film (ACF: Anisotropic Conductive Film), an anisotropic conductive paste (ACP: Anisotropic Conductive Paste), or the like can be used.
  • ACF Anisotropic Conductive Film
  • ACP Anisotropic Conductive Paste
  • Examples of materials that can be used for the colored layer include metal materials, resin materials, resin materials containing pigments or dyes, and the like.
  • the material that can be used for the light-shielding layer include carbon black, titanium black, metal, metal oxide, and composite oxide containing a solid solution of a plurality of metal oxides.
  • the light shielding layer may be a film containing a resin material or a thin film of an inorganic material such as a metal.
  • a stacked film of a film containing a material for the colored layer can be used for the light shielding layer.
  • a stacked structure of a film including a material used for a colored layer that transmits light of a certain color and a film including a material used for a colored layer that transmits light of another color can be used. It is preferable to use a common material for the coloring layer and the light-shielding layer because the apparatus can be shared and the process can be simplified.
  • Example of production method> Here, an example of a method for manufacturing a display panel using a flexible substrate will be described.
  • the element layer includes a display element, and may include an element such as a wiring that is electrically connected to the display element, a transistor used for a pixel, or a circuit in addition to the display element.
  • the substrate includes a very thin film having a thickness of 10 nm to 300 ⁇ m.
  • a method for forming an element layer over a flexible substrate having an insulating surface there are typically two methods described below.
  • One is a method of forming an element layer directly on a substrate.
  • the other is a method of forming an element layer on a support substrate different from the substrate, peeling the element layer and the support substrate, and transferring the element layer to the substrate.
  • a method of providing flexibility by forming an element layer on a non-flexible substrate and thinning the substrate by polishing or the like is also.
  • the material constituting the substrate has heat resistance against the heat applied to the element layer forming step
  • a peeling layer and an insulating layer are first stacked over the supporting substrate, and an element layer is formed over the insulating layer. Then, it peels between a support substrate and an element layer, and transfers an element layer to a board
  • the upper limit of the temperature required for forming the element layer can be increased, and an element layer having a more reliable element can be formed. Therefore, it is preferable.
  • a layer containing a high-melting-point metal material such as tungsten and a layer containing an oxide of the metal material are stacked as the separation layer, and silicon oxide, silicon nitride, silicon oxynitride, It is preferable to use a layer in which a plurality of silicon nitride oxides or the like are stacked.
  • Examples of methods for peeling the element layer and the supporting substrate include applying a mechanical force, etching the peeling layer, or infiltrating a liquid into the peeling interface. Or you may peel by heating or cooling using the difference in the thermal expansion coefficient of two layers which form a peeling interface.
  • the peeling layer is not necessarily provided.
  • glass can be used as the supporting substrate, and an organic resin such as polyimide can be used as the insulating layer.
  • an organic resin such as polyimide
  • a starting point of peeling is formed by locally heating a part of the organic resin using a laser beam or the like, or physically cutting or penetrating a part of the organic resin with a sharp member, Peeling may be performed at the interface between the glass and the organic resin.
  • the organic resin a photosensitive material is preferably used because the shape of the opening and the like can be easily manufactured.
  • said laser beam it is preferable that it is the light of the wavelength range of visible light to an ultraviolet-ray, for example.
  • light with a wavelength of 200 nm to 400 nm preferably light with a wavelength of 250 nm to 350 nm can be used.
  • an excimer laser having a wavelength of 308 nm because the productivity is excellent.
  • a solid-state UV laser such as a UV laser having a wavelength of 355 nm, which is the third harmonic of the Nd: YAG laser, may be used.
  • a heat generation layer may be provided between the support substrate and the insulating layer made of an organic resin, and the heat generation layer may be heated to perform peeling at the interface between the heat generation layer and the insulating layer.
  • the heat generating layer various materials such as a material that generates heat when an electric current flows, a material that generates heat by absorbing light, and a material that generates heat by applying a magnetic field can be used.
  • the heat generating layer can be selected from semiconductors, metals, and insulators.
  • the insulating layer formed of an organic resin can be used as a substrate after peeling.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

要約書 新規な金属酸化物を提供する。 複数のエネルギーギャップを有する金属酸化物であって、 金属酸化物 は、 エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の層と、 第１の層よりもエネルギー バンドの伝導帯下端のエネルギー準位が低い第２の層と、 を有し、 第２の層は、 第１の層よりもキャ リアが多く、第１の層と、第２の層との伝導帯下端のエネルギー準位の差が０．２ｅ Ｖ以上であり、 第１の層と、第２の層とは、交互に積層されている金属酸化物である。

Description

金属酸化物、および当該金属酸化物を有する半導体装置
本発明の一態様は、金属酸化物に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、金属酸化物、または当該金属酸化物の製造方法に関する。または、本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、酸化物が注目されている。例えば、特許文献１では、Ｉｎ−Ｚｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ系酸化物、Ｉｎ−Ｇａ系酸化物、およびＳｎ−Ｉｎ−Ｚｎ系酸化物のうちのいずれかである非晶質酸化物を有する電界効果型トランジスタが開示されている。
また、非特許文献１では、トランジスタの活性層として、Ｉｎ−Ｚｎ−Ｏ系酸化物と、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物との２層積層の金属酸化物を有する構造が検討されている。
特許第５１１８８１０号公報
Ｊｏｈｎ　Ｆ．　Ｗａｇｅｒ、「Ｏｘｉｄｅ　ＴＦＴｓ：Ａ　Ｐｒｏｇｒｅｓｓ　Ｒｅｐｏｒｔ」、Ｉｎｆｏｒｍａｔｉｏｎ　Ｄｉｓｐｌａｙ　１／１６、ＳＩＤ　２０１６、　Ｊａｎ／Ｆｅｂ　２０１６、Ｖｏｌ．３２，Ｎｏ．１，　ｐ．１６−２１
特許文献１では、Ｉｎ−Ｚｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ系酸化物、Ｉｎ系酸化物、Ｉｎ−Ｇａ系酸化物、およびＳｎ−Ｉｎ−Ｚｎ系酸化物のうちのいずれかである非晶質酸化物を用いて、トランジスタの活性層を形成している。言い換えると、トランジスタの活性層は、上記酸化物のいずれか１つの非晶質酸化物を有している。トランジスタの活性層が、上記非晶質酸化物のいずれか１つから構成された場合、トランジスタの電気特性の１つであるオン電流が低くなるといった問題がある。または、トランジスタの活性層が、上記非晶質酸化物のいずれか１つから構成された場合、トランジスタの信頼性が悪くなるといった問題がある。
また、非特許文献１では、チャネル保護型のボトムゲート型のトランジスタにおいて、トランジスタの活性層をＩｎ−Ｚｎ酸化物と、Ｉｎ−Ｇａ−Ｚｎ酸化物との２層積層とし、チャネルが形成されるＩｎ−Ｚｎ酸化物の膜厚を１０ｎｍとすることで、高い電界効果移動度（μ＝６２ｃｍ２Ｖ−１ｓ−１）を実現している。一方で、トランジスタ特性の一つであるＳ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ　Ｓｗｉｎｇ、ＳＳともいう）が０．４１Ｖ／ｄｅｃａｄｅと大きい。また、トランジスタ特性の一つである、しきい値電圧（Ｖｔｈともいう）が−２．９Ｖであり、所謂ノーマリーオンのトランジスタ特性である。
上述の問題に鑑み、本発明の一態様は、新規な金属酸化物を提供することを課題の一とする。または、本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、新規な構成の半導体装置を提供することを課題の一とする。または、新規な構成の表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、複数のエネルギーギャップを有する金属酸化物であって、金属酸化物は、エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の層と、第１の層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の層と、を有し、第２の層は、第１の層よりもキャリアが多く、第１の層と、第２の層との伝導帯下端のエネルギー準位の差が０．２ｅＶ以上であり、第１の層と、第２の層とが、交互に積層されている金属酸化物である。
また、本発明の他の一態様は、複数のエネルギーギャップを有する金属酸化物であって、金属酸化物は、エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の層と、第１の領域よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の層と、を有し、第１の層は、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、およびＢから選ばれる少なくとも二種）酸化物またはＩｎ−Ｍ−Ｚｎ酸化物を有し、第２の層は、Ｉｎ酸化物またはＩｎ−Ｚｎ酸化物を有し、第１の層と、第２の層とが、交互に積層されている金属酸化物である。
また、本発明の他の一態様は、第１のエネルギーギャップを有する第１の層と第２のエネルギーギャップを有する第２の層を含む金属酸化物であり、第１の層は、第２の層よりも伝導帯下端のエネルギー準位が高く、第１の層は第１の金属元素の第１の酸化物を含み、第２の層は第２の金属元素の第２の酸化物を含み、第１の酸化物は、エネルギーギャップを大きくするために第１の金属元素とは異なる第３の元素を含み、第１の層における第３の元素の濃度は、第２の層が第３の元素を含む場合には、第２の層における前記第３の元素の濃度よりも高く、第１の層と、第２の層とは、交互に積層されている金属酸化物である。
第１の金属元素はＧａであり、第２の金属元素はＩｎであり、第３の元素はＡｌ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、およびＢから選ばれる少なくとも一種とすることができる。
また、第１の層は更にＩｎとＺｎを含み、第２の層は更にＺｎを含んでいてもよい。
本発明の一態様により、新規な金属酸化物を提供することができる。または、本発明の一態様により、半導体装置に良好な電気特性を付与することができる。または、信頼性の高い半導体装置を提供することができる。または、新規な構成の半導体装置を提供することができる。または、新規な構成の表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタを説明する図、および該トランジスタにおけるエネルギー準位の分布を説明する模式図。 トランジスタにおけるバンドダイアグラムのモデルを説明する図。 Ｅｃ（伝導帯下端部）の測定について説明する図。 トランジスタにおけるバンドダイアグラムのモデルを説明する図。 トランジスタを説明する図、トランジスタにおけるバンドダイアグラムのモデルを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 表示パネルの構成例を説明する図。 表示パネルの構成例を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を表し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を表す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によっては、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
なお、本明細書等において、ノーマリーオンとは、電源による電位の印加がない（０Ｖ）ときにオン状態であることをいう。例えば、ノーマリーオンの特性とは、トランジスタのゲートに与える電圧が０Ｖの際に、しきい値電圧がマイナスとなる電気特性をさす場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ　ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
本実施の形態では、本発明の一態様である金属酸化物について説明する。
本発明の一態様の金属酸化物は、少なくともＩｎを含むことが好ましい。特にＩｎおよびＺｎを含むことが好ましい。また、本発明の一態様の金属酸化物は、ＩｎおよびＺｎに加えて、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、およびＢから選ばれる少なくとも２種）が含まれていてもよい。特にＭとしては、Ａｌ、Ｇａ、およびＳｉから選ばれる少なくとも２種であると好適である。例えば、ＭがＡｌおよびＧａ、ＡｌおよびＳｉ、またはＧａおよびＳｉの組み合わせが挙げられる。また、Ｍの中でもＡｌ、Ｓｉを用いる場合には、窒化物を用いると好ましい。具体的には、Ｍとしては、窒化アルミニウム、または窒化シリコンを用いることができる。また、Ｍとしては、金属酸化物中に、１乃至５０ａｔｏｍｉｃ％の濃度で有すると好ましい。
本発明の一態様の金属酸化物としては、例えば、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｓｉ−Ｚｎ酸化物、またはＩｎ−Ｇａ−Ｓｉ−Ｚｎ酸化物などが挙げられる。
すなわち、本発明の一態様の金属酸化物は、複数の成分を有する。
本発明の一態様の金属酸化物は、第１の層と、第２の層と、を有し、第１の層はＭ（Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｂｅ、およびＢから選ばれる少なくとも二種）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を有し、第１の層はＩｎ酸化物、Ｉｎ−Ｚｎ酸化物を有する。
また、第１の層と、第２の層とは、混合する領域を有する場合がある。
本発明の一態様の金属酸化物は、複数の層により構成されるため、複数のエネルギーギャップを有する。より詳しくは、本発明の一態様の金属酸化物は、複数のエネルギーバンドの伝導帯下端のエネルギー準位を有する。
別言すると、本発明の一態様の金属酸化物は、エネルギーバンドの伝導帯下端のエネルギー準位が相対的に高い第１の層と、第１の領域よりもエネルギーバンドの伝導帯下端のエネルギー準位が相対的に低い第２の層と、を有し、第２の層は、第１の層よりもキャリアが多く、第１の層と、第２の層との伝導帯下端のエネルギー準位の差が０．２ｅＶ以上である。
＜金属酸化物を有するトランジスタ＞
続いて、上記金属酸化物を半導体としてトランジスタに用いる場合について、図１を用いて説明する。
なお、上記金属酸化物を半導体としてトランジスタに用いることで、電界効果移動度が高く、かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
図１（Ａ）は、上記金属酸化物をチャネル領域に用いたトランジスタの模式図である。図１（Ａ）において、トランジスタは、ソース（Ｓｏｕｒｃｅ）　と、ドレイン（Ｄｒａｉｎ）と、第１のゲート（Ｇａｔｅ）と、第２のゲート（Ｇａｔｅ）と、第１のゲート絶縁部と、第２のゲート絶縁部と、チャネル部と、を有する。トランジスタは、ゲートに印加する電位によって、チャネル部の抵抗を制御することができる。即ち、第１のゲート、または第２のゲートに印加する電位によって、ソースとドレインとの間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制御することができる。
チャネル部を構成する金属酸化物１０１ｂは、第１の層として第１のバンドギャップを有する酸化物１０１ｂｗと、第２の層として第２のバンドギャップを有する酸化物１０１ｂｎを有し、それぞれが交互に重なる構成を有している。例えば、図１（Ａ）に示すように、第２のゲート絶縁部と接する酸化物１０１ｂｗ＿１上に酸化物１０１ｂｎ＿１が設けられ、以降交互に酸化物１０１ｂｗおよび酸化物１０１ｂｎが設けられ、酸化物１０１ｂｗ＿ｎが第１のゲート絶縁部に接する構成とする。なお、ｎは２以上、好ましくは３以上１０以下とする。
なお、第２のゲート絶縁部と接する酸化物１０１ｂｎ＿１上に酸化物１０１ｂｗ＿１が設けられ、以降交互に酸化物１０１ｂｎおよび酸化物１０１ｂｗが設けられ、酸化物１０１ｂｎ＿ｎが第１のゲート絶縁部に接する構成とすることもできる。
第１のバンドギャップは、第２のバンドギャップよりも大きく、その差は、０．１ｅＶ以上１．３ｅＶ以下とする。また、第２のバンドギャップを有する酸化物１０１ｂｎが有するキャリア密度は、第１のバンドギャップを有する酸化物１０１ｂｗが有するキャリア密度よりも大きい。例えば、第１のバンドギャップを有する酸化物１０１ｂｗのキャリア密度は、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下、好ましくは、１×１０１５ｃｍ−３程度である。また、第２のバンドギャップを有する酸化物１０１ｂｎのキャリア密度は、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３未満が好ましい。
第１のバンドギャップを有する酸化物１０１ｂｗの膜厚は、０．１ｎｍ以上３０ｎｍ未満、好ましくは０．１ｎｍ以上１０ｎｍ以下、さらに好ましくは０．１ｎｍ以上３ｎｍ以下の領域を有する。また、第２のバンドギャップを有する酸化物１０１ｂｎの膜厚は、０．１ｎｍ以上３０ｎｍ未満、好ましくは０．１ｎｍ以上１０ｎｍ以下、さらに好ましくは０．１ｎｍ以上３ｎｍ以下の領域を有する。
第１のバンドギャップを有する酸化物１０１ｂｗには、ＩｎおよびＺｎに加えて、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、およびＢから選ばれる少なくとも二種）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を含む金属酸化物を用いることができる。例えば、酸化物１０１ｂｗとしてＩｎ−Ｇａ−Ａｌ−Ｚｎ酸化物またはＩｎ−Ｇａ−Ｓｉ−Ｚｎ酸化物を用いることができる。
第２のバンドギャップを有する酸化物１０１ｂｎは、ＩｎまたはＺｎなどを含むことが好ましい。また、窒素が含まれる構成としてもよい。例えば、Ｉｎ酸化物、Ｉｎ−Ｚｎ酸化物、窒素を含むＩｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ窒化物、窒素を含むＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
次に、図１（Ａ）に示すトランジスタの伝導モデルについて、図１（Ｂ）を用いて説明する。図１（Ｂ）は、図１（Ａ）に示すトランジスタのソースとドレインとの間におけるエネルギー準位の分布を説明する模式図である。なお、各伝導帯において、実線は伝導帯下端のエネルギーを示す。また、Ｅｆで示す一点破線は電子の擬フェルミ準位のエネルギーを示す。また、ここでは、第１のゲート電圧として、ゲートとソースとの間にマイナスの電圧を印加し、ソースとドレインとの間にドレイン電圧（Ｖｄ＞０）を印加する場合を想定する。
図１（Ａ）に示すトランジスタに、マイナスのゲート電圧を印加すると、図１（Ｂ）に示すように、ソースとドレインとの間に、第１の層に由来する伝導帯下端のエネルギーＣＢ００１と、第２の層に由来する伝導帯下端のエネルギーＣＢ００２と、が形成される。ここで、第１のバンドギャップは第２のバンドギャップよりも大きいため、伝導帯下端のエネルギーＣＢ００１におけるポテンシャル障壁は、伝導帯下端のエネルギーＣＢ００２のポテンシャル障壁よりも大きい。つまり、チャネル部（Ｃｈａｎｎｅｌ）におけるポテンシャル障壁の最大値は、第１の層に起因する値をとる。従って、リーク電流を抑制し、スイッチング特性が高いトランジスタとすることができる。
また、第１のバンドギャップを有する酸化物１０１ｂｗと、第２のバンドギャップを有する酸化物１０１ｂｎとが、交互に積層されている構造の、トランジスタのオン状態について図２および図３を用いて説明する。
図２は、第１のバンドギャップを有する酸化物１０１ｂｗと、第２のバンドギャップを有する酸化物１０１ｂｎとが、交互に積層された構造における伝導帯下端部（以下、Ｅｃ端と表記する）近傍のバンド図である。
ここで、本トランジスタに用いる酸化物のＥｃの測定について説明する。図３に本トランジスタに用いる酸化物のエネルギーバンドの一例を示す。図３に示すように、真空準位と価電子帯上端のエネルギーとの差であるイオン化ポテンシャルＩｐおよびバンドギャップＥｇからＥｃを求めることができる。バンドギャップＥｇは、分光エリプソメータ（ＨＯＲＩＢＡ　ＪＯＢＩＮ　ＹＶＯＮ社　ＵＴ−３００）を用いて測定できる。また、イオン化ポテンシャルＩｐは、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社　ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
図２（Ａ）に示すように、第２のバンドギャップを有する酸化物１０１ｂｎは、第１のバンドギャップを有する酸化物１０１ｂｗよりバンドギャップが相対的に狭いので、第２のバンドギャップを有する酸化物１０１ｂｎのＥｃ端は、第１のバンドギャップを有する酸化物１０１ｂｗのＥｃ端よりも相対的に低い位置に存在する。
実際の積層構造では、第２のバンドギャップを有する酸化物１０１ｂｎと第１のバンドギャップを有する酸化物１０１ｂｗとの接合部は、酸化物の凝集形態や組成に揺らぎが生じていること、または、第１のバンドギャップを有する酸化物１０１ｂｗの一部が、第２のバンドギャップを有する酸化物１０１ｂｎ中に含まれることがあるので、バンドは不連続ではなく図２（Ｂ）のように連続的に変化している。
ここで、第１のバンドギャップを有する酸化物１０１ｂｗが、Ｉｎ−Ｇａ−Ａｌ−Ｚｎ酸化物を有する構成とした場合、Ａｌ酸化物は、Ｉｎ酸化物、Ｉｎ−Ｚｎ酸化物およびＧａ酸化物よりも絶縁性が高い。つまりＡｌ酸化物は、Ｉｎ酸化物、Ｉｎ−Ｚｎ酸化物およびＧａ酸化物よりもバンドギャップが大きい。このようにバンドギャップの大きなＡｌ酸化物を含有させる構成とすることで、第１のバンドギャップを有する酸化物１０１ｂｗのＥｃ端のエネルギーと、第２のバンドギャップを有する酸化物１０１ｂｎのＥｃ端のエネルギーとの差をより大きくすることができる。したがって、本発明の一態様の金属酸化物をトランジスタの半導体層に用いる場合、第２のバンドギャップを有する酸化物１０１ｂｎに起因する性質と、第１のバンドギャップを有する酸化物１０１ｂｗに起因する性質とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および、低いオフ電流（Ｉｏｆｆ）を実現することができるので、高性能な半導体装置とすることができる。
なお、上記構成のＡｌをＳｉ、Ｍｇ、Ｚｒ、Ｂｅ、又はＢとしてもよい。
例えば、第１のバンドギャップを有する酸化物１０１ｂｗの成分をＩｎ−Ｇａ−Ａｌ−Ｚｎ酸化物とし、第２のバンドギャップを有する酸化物１０１ｂｎの成分をＩｎ−Ｚｎ酸化物とすることができる。この場合、第１のバンドギャップは、３．３ｅＶ、またはその近傍であり、第２のバンドギャップは、２．４ｅＶ、またはその近傍となる。なお、バンドギャップの値は、各材料の単膜をエリプソメータで測定して得られる値を用いることができる。
また、本発明の一態様の金属酸化物は、第１のバンドギャップと、第２のバンドギャップとの差は、少なくとも０．２ｅＶ以上あると好ましい。ただし、第１のバンドギャップを有する酸化物１０１ｂｗに由来する価電子帯上端のエネルギーの位置と、第２のバンドギャップを有する酸化物１０１ｂｎに由来する価電子帯上端のエネルギーの位置が異なる場合があるので、第１のバンドギャップと、第２のバンドギャップとの差が、好ましくは０．３ｅＶ以上、さらに好ましくは０．４ｅＶ以上であるとよい。
また、上記の場合、第２のバンドギャップ、すなわちナローバンドであるＩｎ−Ｚｎ酸化物に起因してキャリアが流れる。この際に、Ｉｎ−Ｚｎ酸化物から第１のバンドギャップ、すなわちワイドバンドであるＩｎ−Ｇａ−Ａｌ−Ｚｎ酸化物側にキャリアが溢れる。別言すると、ナローバンドであるＩｎ−Ｚｎ酸化物の方がキャリアを生成しやすく、当該キャリアは、ワイドバンドであるＩｎ−Ｇａ−Ａｌ−Ｚｎ酸化物に移動する。
次に、図１（Ａ）に示すトランジスタおいて、Ｘ−Ｘ’で示す実線上におけるバンドダイアグラムのモデル図を、図４（Ａ）、（Ｂ）、（Ｃ）に示す。なお、第１のゲート電極（１ｓｔＧａｔｅ　Ｅ．）に電圧を印加する場合、第２のゲート電極（２ｎｄＧａｔｅ　Ｅ．）にも同じ電圧が印加されるとする。
図４（Ａ）には、第１のゲート電圧Ｖｇとして、ゲートとソースとの間にプラスの電圧（Ｖｇ＞０）を印加した状態（ＯＮＳｔａｔｅ）を示す。図４（Ｂ）には、第１のゲート電圧Ｖｇを印加しない（Ｖｇ＝０）状態を示す。図４（Ｃ）には、第１のゲート電圧Ｖｇとして、ゲートとソースとの間にマイナスの電圧（Ｖｇ＜０）を印加した状態（ＯＦＦＳｔａｔｅ）を示す。なお、各バンド図において、実線は伝導帯下端のエネルギーを示す。また、Ｅｆで示す一点鎖線は電子の擬フェルミ準位のエネルギーを示す。
前述した多層構造をチャネル部に有するトランジスタは、第１のバンドギャップを有する第１の層と第２のバンドギャップを有する第２の層とが、電気的に相互作用を及ぼす。別言すると、第１のバンドギャップを有する第１の層と第２のバンドギャップを有する第２の層とが、相補的に機能する。
図４（Ａ）に示すように、トランジスタをオン状態にする電位（Ｖｇ＞０）が、第１のゲート電極に印加されると、Ｅｃ端の低い第２のバンドギャップを有する第２の層が主な伝導経路となり、電子（Ｅｌｅｃｔｒｏｎ（Ｃａｒｒｉｅｒ））が流れると同時に、第１のバンドギャップを有する第１の層にも電子が流れる。このためトランジスタのオン状態において高い電流駆動力、つまり大きなオン電流および高い電界効果移動度を得ることができる。
一方、図４（Ｂ）、および図４（Ｃ）に示すように、第１のゲートにしきい値電圧未満の電圧（Ｖｇ≦０）を印加することで、第１のバンドギャップを有する第１の層は、誘電体（絶縁体）として振る舞うので、第１の層中の伝導経路は遮断される。また、第２のバンドギャップを有する第２の層は、第１のバンドギャップを有する第１の層と接している。従って、第１のバンドギャップを有する第１の層は、自らに加えて第２のバンドギャップを有する第２の層へ電気的に相互作用を及ぼし、第２のバンドギャップを有する第２の層中の伝導経路すらも遮断する。これでチャネル部全体が非導通状態となり、トランジスタはオフ状態となる。
以上の説明により、トランジスタの動作時、例えば、ゲートと、ソースまたはドレインとの間に電位差が生じた時に、ゲートと、ソースまたはドレインと、の間のリーク電流を低減または防止することができる。
また、トランジスタの構造としては、図５（Ａ）に示すように多層の構成を有する金属酸化物１０１ｂと第１のゲート絶縁部（ＧＩ）との間に金属酸化物Ｓ３を設け、金属酸化物１０１ｂと第２のゲート絶縁部（ＧＩ）との間に金属酸化物Ｓ１を設ける構成とすることもできる。ここでは一例として、金属酸化物１０１ｂを、第２のバンドギャップを有する酸化物１０１ｂｎを第１のバンドギャップを有する酸化物１０１ｂｗ＿１および酸化物１０１ｂｗ＿２で挟んだ３層構成とし、金属酸化物Ｓ２と呼ぶ。また、酸化物１０１ｂｗ＿１は金属酸化物Ｓ１と接し、酸化物１０１ｂｗ＿２は金属酸化物Ｓ３と接する構成とする。
金属酸化物Ｓ１、Ｓ３には、例えばバンドギャップが酸化物１０１ｂｗよりも大きい材料を用いることができる。例えば、酸化物１０１ｂｗよりもＭを多く添加した材料などを用いることができる。または、Ｉｎ、Ｇａ、Ｚｎの原子数比を調整することにより得られるＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
図５（Ｂ）は、図５（Ａ）に示すトランジスタにおいて、Ｘ−Ｘ’で示す実線上におけるバンド図であり、伝導帯下端（Ｅｃ）とフェルミ準位（Ｅｆ）の関係を示す。
金属酸化物Ｓ１と金属酸化物Ｓ３とに挟まれた金属酸化物Ｓ２は、金属酸化物Ｓ１および金属酸化物Ｓ３よりも高い導電率σを有し、チャネルとして機能する。
バンドギャップが金属酸化物Ｓ２よりも大きい金属酸化物Ｓ１および金属酸化物Ｓ３を設けることで、金属酸化物Ｓ１および金属酸化物Ｓ３の伝導帯下端のエネルギーレベルより、金属酸化物Ｓ２の伝導帯下端のエネルギーレベルが下がり、伝導帯下端にエネルギー差が生じる。これによって、キャリアが、金属酸化物Ｓ１および金属酸化物Ｓ３と接する絶縁層から離れた領域を流れる構造（いわゆる埋め込みチャネル）とすることができる。
また、第２のバンドギャップを有する酸化物１０１ｂｎは、第１のバンドギャップを有する酸化物１０１ｂｗ＿１、１０１ｂｗ＿２よりもキャリア密度が高く、第１のバンドギャップを有する酸化物１０１ｂｗ＿１、１０１ｂｗ＿２と比較してフェルミ準位（Ｅｆ）が伝導帯下端（Ｅｃ）に近い位置にある。
したがって、金属酸化物Ｓ２を埋め込みチャネルとすることで、キャリアの界面散乱が低減される効果と、キャリア密度の高い酸化物１０１ｂｎが金属酸化物Ｓ２に設けられている効果を合わせて、高い電界効果移動度を実現することができる。
なお、金属酸化物Ｓ１、Ｓ３を設けることにより、金属酸化物Ｓ２に形成されうるトラップ準位を金属酸化物Ｓ１または金属酸化物Ｓ３に設けることができる。したがって、金属酸化物Ｓ２には、トラップ準位が形成され難い構造となる。
また、トラップ準位がチャネル領域として機能する金属酸化物Ｓ２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が金属酸化物Ｓ２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、金属酸化物Ｓ１、Ｓ３は、金属酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、金属酸化物Ｓ２の伝導帯下端のエネルギー準位と、金属酸化物Ｓ１、Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、金属酸化物Ｓ１、Ｓ３の電子親和力と、金属酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、金属酸化物Ｓ２が主な電流経路となる。すなわち、金属酸化物Ｓ２は、チャネル領域としての機能を有し、金属酸化物Ｓ１、Ｓ３は、酸化物絶縁膜としての機能を有する。また、金属酸化物Ｓ１、Ｓ３は、チャネル領域が形成される金属酸化物Ｓ２を構成する金属元素の一種以上から構成される金属酸化物を用いると好ましい。このような構成とすることで、金属酸化物Ｓ１と金属酸化物Ｓ２との界面、または金属酸化物Ｓ２と金属酸化物Ｓ３との界面において、界面散乱が起こりにくい。したがって、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、金属酸化物Ｓ１、Ｓ３は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、金属酸化物Ｓ１、Ｓ３を、その物性および／または機能から、それぞれ酸化物絶縁膜とも呼べる。または、金属酸化物Ｓ１、Ｓ３には、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が金属酸化物Ｓ２よりも小さく、伝導帯下端のエネルギー準位が金属酸化物Ｓ２の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、金属酸化物Ｓ１、Ｓ３の伝導帯下端のエネルギー準位が、金属酸化物Ｓ２の伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、金属酸化物Ｓ２の伝導帯下端のエネルギー準位と、金属酸化物Ｓ１、Ｓ３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
なお、金属酸化物Ｓ１、Ｓ３は、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットなどを用いたスパッタリング法などで形成することができる。
また、トランジスタには、膜中の水素濃度が低減された金属酸化物を用いることが好ましい。なお、膜中の水素濃度が低減された金属酸化物を、高純度真性または実質的に高純度真性と呼称する場合がある。高純度真性または実質的に高純度真性である金属酸化物は、水素に起因するキャリア（例えば、酸素欠損に水素が存在するＶｏＨなど）が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、アルカリ金属等がある。
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第１４族元素の一つである炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物における炭素の濃度と、金属酸化物との界面近傍の炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物にアルカリ金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０１６ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上３×１０２０ａｔｏｍｓ／ｃｍ３未満とする。
なお、金属酸化物中の酸素欠損（Ｖｏ）は、酸素を金属酸化物に導入することで、低減することができる。つまり、金属酸化物中の酸素欠損（Ｖｏ）に、酸素が補填されることで、酸素欠損（Ｖｏ）は消失する。したがって、金属酸化物中に、酸素を拡散させることで、トランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることができる。
なお、酸素を金属酸化物に導入する方法として、例えば、金属酸化物に接して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり、酸化物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタに金属酸化物を用いる場合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設けることで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜金属酸化物の成膜方法＞
以下では、金属酸化物の一例について説明する。
金属酸化物を成膜する際の温度としては、好ましくは、室温（例えば２５℃）以上１７０℃以下、さらに好ましくは１００℃以上１５０℃未満とすることが好ましい。例えばＧ１０等の大型基板は、そのサイズに応じて、基板温度の制限がある。したがって、水の気化温度（１００℃以上）より高く、かつ可能な範囲で装置のメンテナビリティー、スループットの良い温度を適宜選択すればよい。なお、室温とは、意図的に加熱しない状態を含む。
また、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、０％以上３０％以下、好ましくは５％以上２０％以下とする。
なお、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
また、ターゲットとして、Ｉｎ−Ｍ−Ｚｎ金属酸化物ターゲットを用いることができる。例えば、Ｉｎ：Ａｌ：Ｇａ：Ｚｎ＝４：１：１：４［原子数比］、Ｉｎ：Ａｌ：Ｓｉ：Ｚｎ＝４：１：１：４［原子数比］、Ｉｎ：Ｇａ：Ｓｉ：Ｚｎ＝４：１：１：４［原子数比］、Ｉｎ：Ａｌ：Ｇａ：Ｚｎ＝５：０．５：０．５：７［原子数比］、Ｉｎ：Ａｌ：Ｓｉ：Ｚｎ＝５：０．５：０．５：７［原子数比］、Ｉｎ：Ｇａ：Ｓｉ：Ｚｎ＝５：０．５：０．５：７［原子数比］、またはその近傍値の原子数比である金属酸化物ターゲットを用いることが好ましい。
また、スパッタリング装置において、ターゲット近傍に配置されたマグネットユニットを回転または移動させても構わない。例えば、成膜中にマグネットユニットを上下または／および左右に揺動させることによって、本発明の一態様の金属酸化物を形成することができる。例えば、マグネットユニットを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
また、スパッタリングガスとして、酸素のガス比が１０％程度の酸素と希ガスとの混合ガスを用い、基板温度を１３０℃とし、Ｉｎ：Ａｌ：Ｇａ：Ｚｎ＝５：０．５：０．５：７［原子数比］のＩｎ−Ａｌ−Ｇａ−Ｚｎ金属酸化物ターゲットの近傍（例えば裏面）に配置されたマグネットユニットを揺動させながら成膜を行うことで、本発明の一態様の金属酸化物を形成することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜、組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の金属酸化物を有する半導体装置、および当該半導体装置の作製方法について、図６乃至図１２を参照して説明する。
＜２−１．半導体装置の構成例１＞
図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ３００Ａの上面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。また、図６（Ｄ）は、図６（Ｂ）に示す領域Ｐ１を拡大した断面概念図に相当する。
なお、図６（Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図６（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ３００Ａは、基板３０２上の導電膜３０４と、基板３０２および導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の金属酸化物３０８と、金属酸化物３０８上の導電膜３１２ａと、金属酸化物３０８上の導電膜３１２ｂと、金属酸化物３０８、導電膜３１２ａ、および導電膜３１２ｂ上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の導電膜３２０ａと、絶縁膜３１６上の導電膜３２０ｂと、を有する。
また、絶縁膜３０６および絶縁膜３０７は、開口部３５１を有し、絶縁膜３０６および絶縁膜３０７上には、開口部３５１を介して導電膜３０４と電気的に接続される導電膜３１２ｃが形成される。また、絶縁膜３１４および絶縁膜３１６は、導電膜３１２ｂに達する開口部３５２ａと、導電膜３１２ｃに達する開口部３５２ｂとを有する。
金属酸化物３０８は、実施の形態１に示す本発明の一態様の多層構造の金属酸化物を有する。ここで、図６（Ｄ）を用いて、本発明の一態様の多層構造の金属酸化物と、導電膜との接続について説明を行う。
図６（Ｄ）の領域Ｐ１に示すように、金属酸化物３０８は金属酸化物３０８＿１、金属酸化物３０８＿２、金属酸化物３０８＿３を有する。ここで、金属酸化物３０８＿１は、実施の形態１に示した金属酸化物Ｓ１に相当する。金属酸化物３０８＿２は、実施の形態１に示した金属酸化物Ｓ２に相当する。金属酸化物３０８＿３は、実施の形態１に示した金属酸化物Ｓ３に相当する。
また、図６（Ｄ）では、金属酸化物３０８＿２が金属酸化物３０８Ｗで金属酸化物３０８Ｎを挟む三層構造を示している。金属酸化物３０８Ｗは、実施の形態１に示した酸化物１０１ｂｗに相当する。金属酸化物３０８Ｎは、実施の形態１に示した酸化物１０１ｂｎに相当する。なお、金属酸化物３０８＿２は三層構造に限らず、さらに複数であってもよい。
金属酸化物３０８の上面および側面と導電膜３１２ａが接するため、接触抵抗を低減できる。また、金属酸化物３０８の端部において、金属酸化物３０８Ｎと導電膜３１２ａとが接するため、さらに接触抵抗を低減できる。なお、図示していないが、金属酸化物３０８と、導電膜３１２ｂとの接続についても、領域Ｐ１と同様である。
本発明の一態様の金属酸化物は、導電性が高い領域を有し、且つ導電膜との接触抵抗が低減されている。したがって、当該金属酸化物を有するトランジスタの電界効果移動度を高めることができる。
具体的には、トランジスタ３００Ａの電界効果移動度が５０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ３００Ａの電界効果移動度が１００ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、表示装置が有するゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
また、金属酸化物３０８中に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、金属酸化物３０８中のチャネル領域においては、水素または水分などの不純物が少ないほど好ましい。また、金属酸化物３０８中のチャネル領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、金属酸化物３０８のチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。金属酸化物３０８のチャネル領域中にキャリア供給源が生成されると、金属酸化物３０８を有するトランジスタ３００Ａの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、金属酸化物３０８のチャネル領域においては、酸素欠損が少ないほど好ましい。
また、導電膜３１２ｃと導電膜３２０ａは電気的に接続され、導電膜３１２ｂと導電膜３２０ｂは電気的に接続される。なお、導電膜３２０ａと、導電膜３２０ｂとは、同じ導電膜を加工することで形成される。
また、トランジスタ３００Ａの上には、絶縁膜３１８が設けられる。絶縁膜３１８は、絶縁膜３１６、導電膜３２０ａ、および導電膜３２０ｂを覆うように形成される。
なお、トランジスタ３００Ａにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ａの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、トランジスタ３００Ａの第２のゲート絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ａの保護絶縁膜としての機能を有する。
また、トランジスタ３００Ａにおいて、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極としての機能を有する。また、トランジスタ３００Ａにおいて、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ３００Ａにおいて、導電膜３１２ｃは接続電極としての機能を有する。なお、本明細書等において、絶縁膜３０６、３０７を第１の絶縁膜と、絶縁膜３１４、３１６を第２の絶縁膜と、絶縁膜３１８を第３の絶縁膜と、それぞれ呼称する場合がある。
また、図６（Ｃ）に示すように、第２のゲート電極として機能する導電膜３２０ａは、接続電極として機能する導電膜３１２ｃを間に挟んで、第１のゲート電極として機能する導電膜３０４と電気的に接続される。よって、導電膜３０４と、導電膜３２０ａとは、同じ電位が与えられる。
また、図６（Ｃ）に示すように、金属酸化物３０８は、第１のゲート電極として機能する導電膜３０４と、第２のゲート電極として機能する導電膜３２０ａのそれぞれと対向するように位置し、２つのゲート電極として機能する膜に挟まれている。導電膜３２０ａのチャネル長方向の長さ、および導電膜３２０ａのチャネル幅方向の長さは、金属酸化物３０８のチャネル長方向の長さ、および金属酸化物３０８のチャネル幅方向の長さよりもそれぞれ長く、金属酸化物３０８の全体は、絶縁膜３１４、３１６を介して導電膜３２０ａに覆われている。
別言すると、トランジスタ３００Ａのチャネル幅方向において、第１のゲート電極として機能する導電膜３０４および第２のゲート電極として機能する導電膜３２０ａは、第１のゲート絶縁膜として機能する絶縁膜３０６、３０７および第２のゲート絶縁膜として機能する絶縁膜３１４、３１６を介して金属酸化物３０８を囲む構成である。
このような構成を有することで、トランジスタ３００Ａに含まれる金属酸化物３０８を、第１のゲート電極として機能する導電膜３０４および第２のゲート電極として機能する導電膜３２０ａの電界によって電気的に囲むことができる。トランジスタ３００Ａのように、第１のゲート電極および第２のゲート電極の電界によって、チャネル領域が形成される金属酸化物を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ３００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜３０４によってチャネルを誘起させるための電界を効果的に金属酸化物３０８に印加することができるため、トランジスタ３００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ３００Ａを微細化することが可能となる。また、トランジスタ３００Ａは、金属酸化膜３０８が第１のゲート電極として機能する導電膜３０４および第２のゲート電極として機能する導電膜３２０ａによって囲まれた構造を有するため、トランジスタ３００Ａの機械的強度を高めることができる。
＜２−２．半導体装置の構成例２＞
次に、図６（Ａ）（Ｂ）（Ｃ）（Ｄ）に示すトランジスタ３００Ａの変形例について、図７乃至図９を用いて説明する。
まず、図７（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明を行う。
図７（Ａ）（Ｂ）（Ｃ）は、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａの変形例であるトランジスタ３００Ｂの上面図および断面図である。また、図７（Ｄ）は、図７（Ｂ）に示す領域Ｐ２を拡大した断面概念図に相当する。
図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂのチャネル形成領域は、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａが有する金属酸化物３０８と同様に３層の積層構造である。ただし、導電膜３１２ａおよび導電膜３１２ｂは、金属酸化物３０８＿２の上面および側面、ならびに金属酸化物３０８＿３と接する点がトランジスタ３００Ａと異なる。
トランジスタ３００Ａでは、導電膜３１２ａおよび導電膜３１２ｂとの接触面積の大きい金属酸化物３０８の上面は金属酸化物３０８＿３である。金属酸化物３０８＿３は実施の形態１に示す金属酸化物Ｓ３に相当し、金属酸化物３０８＿２よりもバンドギャップの大きい材料で構成される。すなわち、金属酸化物３０８＿３は抵抗が比較的大きいため、導電膜３１２ａおよび導電膜３１２ｂとの接触抵抗が高くなり、オン電流向上の妨げとなる。
図７に示すトランジスタ３００Ｂでは、金属酸化物３０８＿３よりもバンドギャップが小さく、チャネルが形成される金属酸化物３０８＿２と導電膜３１２ａおよび導電膜３１２ｂが接する構造であることから、トランジスタ３００Ａよりもオン電流の向上が見込め、信頼性も向上させることができる。
＜２−３．半導体装置の構成例３＞
次に、先に説明したトランジスタと異なる態様の構成のトランジスタについて、図８および図９を用いて説明する。
図８（Ａ）は、本発明の一態様の半導体装置であるトランジスタ５００Ａの上面図であり、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。また、図８（Ｄ）は、図８（Ｂ）に示す領域Ｐ３を拡大した断面概念図に相当する。
図８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ５００Ａは、所謂トップゲート構造のトランジスタである。
トランジスタ５００Ａは、基板５０２上の導電膜５０６と、基板５０２および導電膜５０６上の絶縁膜５０４と、絶縁膜５０４上の金属酸化物５０８と、金属酸化物５０８上の絶縁膜５１０と、絶縁膜５１０上の導電膜５１２と、絶縁膜５０４、金属酸化物５０８、および導電膜５１２上の絶縁膜５１６と、を有する。
また、金属酸化物５０８は、本発明の一態様の金属酸化物を用いると好ましい。
なお、金属酸化物５０８は、導電膜５１２と重なり、且つ絶縁膜５１０と接する領域５０８ｉと、導電膜５１２と重ならず、絶縁膜５１６と重なる領域５０８ｎと、有する。また、領域５０８ｎは、領域５０８ｉよりもキャリア密度が高い領域を有する。すなわち、金属酸化物５０８は、キャリア密度の異なる複数の領域を有する。また、領域５０８ｎを、ソース領域またはドレイン領域と呼称することもできる。
図８（Ｄ）の領域Ｐ３に示すように、金属酸化物５０８は金属酸化物５０８＿１、金属酸化物５０８＿２、金属酸化物５０８＿３を有する。ここで、金属酸化物５０８＿１は、実施の形態１に示した金属酸化物Ｓ１に相当する。金属酸化物５０８＿２は、実施の形態１に示した金属酸化物Ｓ２に相当する。金属酸化物５０８＿３は、実施の形態１に示した金属酸化物Ｓ３に相当する。
また、図８（Ｄ）では、金属酸化物５０８＿２が金属酸化物５０８Ｗで金属酸化物５０８Ｎを挟む三層構造を示している。金属酸化物５０８Ｗは、実施の形態１に示した酸化物１０１ｂｗに相当する。金属酸化物５０８Ｎは、実施の形態１に示した酸化物１０１ｂｎに相当する。なお、金属酸化物５０８＿２は三層構造に限らず、さらに複数であってもよい。
図８（Ｄ）の領域Ｐ３に示すように、領域５０８ｉの側面と領域５０８ｎの側面とが接するため、接触抵抗を低減できる。なお、図示していないが、領域５０８ｉの他方の側面と、領域５０８ｎの側面との接続についても領域Ｐ３と同様である。
本発明の一態様の金属酸化物は、高い導電性領域を有し、且つソース領域またはドレイン領域との接触抵抗が低減されている。したがって、当該金属酸化物を有するトランジスタの電界効果移動度を高めることができる。
また、領域５０８ｎは、絶縁膜５１６と接する。絶縁膜５１６は、窒素または水素を有する。そのため、絶縁膜５１６中の窒素または水素が領域５０８ｎ中に添加される。領域５０８ｎは、絶縁膜５１６から窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ５００Ａは、絶縁膜５１６上の絶縁膜５１８と、絶縁膜５１６、５１８に設けられた開口部５４１ａを介して、領域５０８ｎに電気的に接続される導電膜５２０ａと、絶縁膜５１６、５１８に設けられた開口部５４１ｂを介して、領域５０８ｎに電気的に接続される導電膜５２０ｂとを有していてもよい。
また、図８（Ｃ）に示すように、絶縁膜５０４および絶縁膜５１０には、開口部５４３が設けられる。また、導電膜５０６は、開口部５４３を介して導電膜５１２と、電気的に接続される。よって、導電膜５０６と導電膜５１２には、同じ電位が与えられる。また、開口部５４３を設けずに、導電膜５０６と、導電膜５１２と、に異なる電位を与えてもよい。
なお、導電膜５０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電膜５１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁膜５０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜５１０は、第２のゲート絶縁膜としての機能を有する。
このように、図８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ５００Ａは、金属酸化物５０８の上下にゲート電極として機能する導電膜を有する構造である。トランジスタ５００Ａに示すように、本発明の一態様の半導体装置には、２つ以上のゲート電極を設けてもよい。
また、図８（Ｃ）に示すように、金属酸化物５０８は、第１のゲート電極として機能する導電膜５０６と、第２のゲート電極として機能する導電膜５１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜５１２のチャネル幅方向の長さは、金属酸化物５０８のチャネル幅方向の長さよりも長く、金属酸化物５０８のチャネル幅方向全体は、絶縁膜５１０を介して導電膜５１２に覆われている。また、導電膜５１２と導電膜５０６とは、絶縁膜５０４および絶縁膜５１０に設けられる開口部５４３において接続されるため、金属酸化物５０８のチャネル幅方向の側面の一方は、絶縁膜５１０を介して導電膜５１２と対向している。
別言すると、トランジスタ５００Ａのチャネル幅方向において、導電膜５０６および導電膜５１２は、絶縁膜５０４および絶縁膜５１０に設けられる開口部５４３において接続すると共に、絶縁膜５０４および絶縁膜５１０を介して金属酸化物５０８を取り囲む構成である。すなわち、トランジスタ５００Ａは、先に示すＳ−ｃｈａｎｎｅｌ構造である。
次に、図９（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明を行う。
図９（Ａ）（Ｂ）（Ｃ）は、図８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ５００Ａの変形例であるトランジスタ５００Ｂの上面図および断面図である。また、図９（Ｄ）は、図９（Ｂ）に示す領域Ｐ４を拡大した断面概念図に相当する。
図９（Ａ）（Ｂ）（Ｃ）に示すトランジスタ５００Ｂのチャネル形成領域は、図８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ５００Ａが有する金属酸化物５０８と同様に３層の積層構造である。ただし、トランジスタ５００Ａが有する金属酸化物５０８と、領域５０８ｉ＿３の形状が異なる。具体的には、トランジスタ５００Ｂが有する金属酸化物５０８は、領域５０８ｉ＿１の側面、および領域５０８ｉ＿２の側面を領域５０８ｉ＿３によって、覆う形状である。当該形状とすることで、領域５０８ｉ＿１の側面および領域５０８ｉ＿２の側面と、絶縁膜５１０とが接しない構造となる。当該構造とすることで、領域５０８ｉ＿１および領域５０８ｉ＿２中、特に領域５０８ｉ＿２中に入り込みうる不純物を抑制することができるため、信頼性の高い半導体装置を提供することができる。
＜２−４．半導体装置の構成要素＞
以下では、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板３０２、５０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板３０２、５０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板３０２、５０２として用いてもよい。なお、基板３０２、５０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板３０２、５０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板３０２、５０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板３０２、５０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。
［導電膜］
第１のゲート電極として機能する導電膜３０４、５０６、ソース電極として機能する導電膜３１２ａ、５２０ａ、ドレイン電極として機能する導電膜３１２ｂ、５２０ｂ、接続電極として機能する導電膜３１２ｃ、第２のゲート電極として機能する導電膜３２０ａ、５１２、および画素電極として機能する導電膜３２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜３０４、３１２ａ、３１２ｂ、３１２ｃ、３２０ａ、３２０ｂ、５０６、５２０ａ、５２０ｂ、５１２には、インジウムと錫とを有する酸化物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、インジウムとガリウムと亜鉛とを有する酸化物等の酸化物導電体を適用してもよい。
特に、導電膜３２０ａ、５１２には、上述の酸化物導電体を好適に用いることができる。なお、本明細書等において、酸化物導電体をＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
また、導電膜３０４、３１２ａ、３１２ｂ、３１２ｃ、３２０ａ、３２０ｂ、５０６、５２０ａ、５２０ｂ、５１２には、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
特に、導電膜３１２ａ、３１２ｂ、５２０ａ、５２０ｂには、上述のＣｕ−Ｘ合金膜を好適に用いることができる。Ｃｕ−Ｘ合金膜としては、Ｃｕ−Ｍｎ合金膜が特に好ましい。
［第１のゲート絶縁膜として機能する絶縁膜］
トランジスタの第１のゲート絶縁膜として機能する絶縁膜３０６、３０７、５０４としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜３０６、３０７、５１０としては、上述の材料から選択された単層の絶縁膜、または２層以上の絶縁膜を用いてもよい。
なお、トランジスタのチャネル領域として機能する金属酸化物３０８、５０８と接する絶縁膜には、酸化物絶縁膜を用いることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。
ただし、上記構成に限定されず、金属酸化物３０８、５０８と接する絶縁膜に、窒化物絶縁膜を用いる構成としてもよい。当該構成の一例としては、窒化シリコン膜を形成し、当該窒化シリコン膜の表面に酸素プラズマ処理などを行うことで、窒化シリコン膜の表面を酸化させる構成などが挙げられる。なお、窒化シリコン膜の表面に酸素プラズマなどを行った場合、窒化シリコン膜の表面は原子レベルで酸化されている場合があるため、トランジスタの断面の観察等を行っても、酸素が検出されない可能性がある。すなわち、トランジスタの断面の観察を行った場合、窒化シリコン膜と、金属酸化物とが、接しているように観察される場合がある。
なお、窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
また、絶縁膜３０６、３０７、５０４として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜３０６、３０７、５０４の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
［金属酸化物］
金属酸化物３０８、５０８としては、実施の形態１に示す本発明の一態様の金属酸化物を用いることができる。
また、金属酸化物３０８、５０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
また、金属酸化物３０８、５０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。
なお、必要とするトランジスタの半導体特性を得るために、金属酸化物３０８、５０８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、密度等を適切なものとすることが好ましい。
［第２のゲート絶縁膜として機能する絶縁膜］
絶縁膜３１４、３１６、５１０は、トランジスタの第２のゲート絶縁膜として機能する。また、絶縁膜３１４、３１６、５１０は、金属酸化物３０８、５０８に酸素を供給する機能を有する。すなわち、絶縁膜３１４、３１６、５１０は、酸素を有する。また、絶縁膜３１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜３１４は、後に形成する絶縁膜３１６を形成する際の、金属酸化物３０８へのダメージ緩和膜としても機能する。
絶縁膜３１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜３１４は、欠陥量が少ないことが好ましく、代表的には、電子スピン共鳴（ＥＳＲ測定）により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜３１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜３１４における酸素の透過量が減少してしまうためである。
なお、絶縁膜３１４においては、外部から絶縁膜３１４に入った酸素が全て絶縁膜３１４の外部に移動せず、絶縁膜３１４にとどまる酸素もある。また、絶縁膜３１４に酸素が入ると共に、絶縁膜３１４に含まれる酸素が絶縁膜３１４の外部へ移動することで、絶縁膜３１４において酸素の移動が生じる場合もある。絶縁膜３１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜３１４上に設けられる、絶縁膜３１６から脱離する酸素を、絶縁膜３１４を介して金属酸化物３０８に移動させることができる。
また、絶縁膜３１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８ｃｍ−３以上５×１０１９個ｃｍ−３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０を越えて２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜３１４などに準位を形成する。当該準位は、金属酸化物３０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜３１４および金属酸化物３０８の界面に拡散すると、当該準位が絶縁膜３１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜３１４および金属酸化物３０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁膜３１４に含まれる窒素酸化物は、加熱処理において、絶縁膜３１６に含まれるアンモニアと反応するため、絶縁膜３１４に含まれる窒素酸化物が低減される。このため、絶縁膜３１４および金属酸化物３０８の界面において、電子がトラップされにくい。
絶縁膜３１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加熱処理により、絶縁膜３１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナルおよび第２のシグナルのスプリット幅、並びに第２のシグナルおよび第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいて、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計は、窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルのスピンの密度の合計に相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シランおよび一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜３１６、５１０は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成すると好適である。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜３１６、５１０としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜３１６、５１０は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜３１６は、絶縁膜３１４と比較して金属酸化物３０８から離れているため、絶縁膜３１４より、欠陥密度が多くともよい。
また、絶縁膜３１４、３１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜３１４と絶縁膜３１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜３１４と絶縁膜３１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜３１４と絶縁膜３１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜３１４の単層構造、あるいは３層以上の積層構造としてもよい。
［保護絶縁膜として機能する絶縁膜］
絶縁膜３１８、５１６は、トランジスタの保護絶縁膜として機能する。
絶縁膜３１８、５１６は、水素および窒素のいずれか一方または双方を有する。または、絶縁膜３１８、５１６は、窒素およびシリコンを有する。また、絶縁膜３１８、５１６は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜３１８、５１６を設けることで、金属酸化物３０８、５０８からの酸素の外部への拡散と、絶縁膜３１４、３１６、５１０に含まれる酸素の外部への拡散と、外部から金属酸化物３０８、５０８への水素、水等の入り込みを防ぐことができる。
絶縁膜３１８、５１６としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、上記記載の、導電膜、絶縁膜、金属酸化物、金属膜などの様々な膜は、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
ＭＯＣＶＤ法、ＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、金属酸化物などの様々な膜を形成することができる。
＜２−５．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置であるトランジスタ５００Ａの作製方法について、図１０乃至図１２を用いて説明する。
なお、図１０（Ａ）乃至図１０（Ｄ）、図１１（Ａ）乃至図１１（Ｃ）、および図１２（Ａ）乃至図１２（Ｃ）は、半導体装置の作製方法を説明する断面図である。また、図１０（Ａ）乃至図１０（Ｄ）、図１１（Ａ）乃至図１１（Ｃ）、および図１２（Ａ）乃至図１２（Ｃ）において、左側がチャネル長方向の断面図であり、右側がチャネル幅方向の断面図である。
まず、基板５０２上に導電膜５０６を形成する。次に、基板５０２、および導電膜５０６上に絶縁膜５０４を形成し、絶縁膜５０４上に第１の金属酸化物と、第２の金属酸化物と、第３の金属酸化物とを形成する。その後、第１の金属酸化物、第２の金属酸化物、および第３の金属酸化物を島状に加工することで、金属酸化物５０８＿１ａ、金属酸化物５０８＿２ａ、および金属酸化物５０８＿３ａを形成する（図１０（Ａ）参照）。
導電膜５０６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜５０６として、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜５０６となる導電膜の加工方法としては、ウエットエッチング法およびドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜５０６を形成する。
絶縁膜５０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜５０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜５０４を形成した後、絶縁膜５０４に酸素を添加してもよい。絶縁膜５０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜５０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜５０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜５０４への酸素添加量を増加させることができる。
金属酸化物５０８＿１ａ、金属酸化物５０８＿２ａ、および金属酸化物５０８＿３ａは、スパッタリング装置を用いて真空中で連続して形成されると好ましい。金属酸化物５０８＿１ａ、金属酸化物５０８＿２ａ、および金属酸化物５０８＿３ａを、スパッタリング装置を用いて真空中で連続して形成することで、各界面に付着しうる不純物（例えば、水素、水など）を抑制することができる。
また、金属酸化物５０８＿２ａの形成条件としては、金属酸化物５０８＿１ａおよび金属酸化物５０８＿３ａのいずれか一方または双方よりも、低い酸素分圧で形成されると好ましい。なお、金属酸化物５０８＿２ａは、実施の形態１で説明した多層構造である。
また、金属酸化物５０８＿１ａ、金属酸化物５０８＿２ａ、および金属酸化物５０８＿３ａを形成する際に、酸素ガスに、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物５０８＿１ａを形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、７０％以上１００％以下、好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下である。また、金属酸化物５０８＿２ａを形成する際の酸素流量比としては、０％より大きく３０％以下、好ましくは５％以上１５％以下である。また、金属酸化物５０８＿３ａを形成する際の酸素流量比としては、７０％以上１００％以下、好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下である。
なお、金属酸化物５０８＿２ａの形成条件としては、金属酸化物５０８＿１ａおよび金属酸化物５０８＿３ａのいずれか一方または双方よりも、低い基板温度で形成してもよい。
具体的には、金属酸化物５０８＿２ａの形成条件としては、基板温度を室温以上１５０℃未満、好ましくは室温以上１４０℃以下とすればよい。また、金属酸化物５０８＿１ａおよび金属酸化物５０８＿３ａの形成条件としては、基板温度を室温以上３００℃以下、好ましくは基板温度を室温以上２００℃以下とすればよい。ただし、金属酸化物５０８＿１ａ、金属酸化物５０８＿２ａ、および金属酸化物５０８＿３ａの形成時の基板温度を同一（例えば、室温以上１５０℃未満）とした方が、生産性が高くなり好ましい。
上記のような形成条件とすることで、金属酸化物５０８＿２ａを、金属酸化物５０８＿１ａおよび金属酸化物５０８＿３ａよりも結晶性が低い領域を有する構成とすることができる。
また、金属酸化物５０８＿１ａの厚さとしては、１ｎｍ以上２０ｎｍ未満、好ましくは５ｎｍ以上１０ｎｍ以下とすればよい。また、金属酸化物５０８＿２ａの厚さとしては、２０ｎｍ以上１００ｎｍ以下、好ましくは２０ｎｍ以上５０ｎｍ以下とすればよい。また、金属酸化物５０８＿３ａの厚さとしては、１ｎｍ以上２０ｎｍ未満、好ましくは５ｎｍ以上１５ｎｍ以下とすればよい。
なお、金属酸化物５０８を加熱して成膜することで、金属酸化物５０８の結晶性を高めることができる。一方で、基板５０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、金属酸化物５０８を成膜する際の基板温度を２００℃以上３００℃以下とした場合、基板５０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物５０８の成膜する際の基板温度を１００℃以上２００℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
なお、第１の金属酸化物、第２の金属酸化物、および第３の金属酸化物を、金属酸化物５０８＿１ａ、金属酸化物５０８＿２ａ、および金属酸化物５０８＿３ａに加工するには、ウエットエッチング法およびドライエッチング法のいずれか一方または双方を用いればよい。
また、金属酸化物５０８＿１ａ、金属酸化物５０８＿２ａ、および金属酸化物５０８＿３ａを形成した後、加熱処理を行い、金属酸化物５０８＿１ａ、金属酸化物５０８＿２ａ、および金属酸化物５０８＿３ａの脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気および酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
金属酸化物を加熱しながら成膜する、または金属酸化物を形成した後、加熱処理を行うことで、金属酸化物において、ＳＩＭＳにより得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁膜５０４および金属酸化物５０８上に絶縁膜５１０＿０を形成する。（図１０（Ｂ）参照）。
絶縁膜５１０＿０としては、酸化シリコン膜、酸化窒化シリコン膜、または窒化シリコン膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜５１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜５１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜５１０＿０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離および電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面および堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜５１０＿０を形成することができる。
本実施の形態では絶縁膜５１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜５１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜５１０＿０、および絶縁膜５０４の一部をエッチングすることで、導電膜５０６に達する開口部５４３を形成する（図１０（Ｃ）参照）。
開口部５４３の形成方法としては、ウエットエッチング法およびドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、開口部５４３を形成する。
次に、開口部５４３を覆うように、導電膜５０６および絶縁膜５１０＿０上に導電膜５１２＿０を形成する。また、導電膜５１２＿０として、例えば金属酸化膜を用いる場合、導電膜５１２＿０の形成時に絶縁膜５１０＿０中に酸素が添加される場合がある（図１０（Ｄ）参照）。
なお、図１０（Ｄ）において、絶縁膜５１０＿０中に添加される酸素を矢印で模式的に表している。また、開口部５４３を覆うように、導電膜５１２＿０を形成することで、導電膜５０６と、導電膜５１２＿０とが電気的に接続される。
導電膜５１２＿０として、金属酸化膜を用いる場合、導電膜５１２＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で導電膜５１２＿０を形成することで、絶縁膜５１０＿０中に酸素を好適に添加することができる。なお、導電膜５１２＿０の形成方法としては、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、導電膜５１２＿０として、スパッタリング法を用いて、膜厚が１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比））を成膜する。また、導電膜５１２＿０の形成前、または導電膜５１２＿０の形成後に、絶縁膜５１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理の方法としては、絶縁膜５０４の形成後に行うことのできる酸素の添加処理と同様とすればよい。
次に、導電膜５１２＿０上の所望の位置に、リソグラフィ工程によりマスク５４０を形成する（図１１（Ａ）参照）。
次に、マスク５４０上から、エッチングを行い、導電膜５１２＿０、および絶縁膜５１０＿０を加工する。また、導電膜５１２＿０および絶縁膜５１０＿０の加工後に、マスク５４０を除去する。導電膜５１２＿０、および絶縁膜５１０＿０を加工することで、島状の導電膜５１２、および島状の絶縁膜５１０が形成される（図１１（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電膜５１２＿０、および絶縁膜５１０＿０を加工する。
なお、導電膜５１２＿０、および絶縁膜５１０＿０の加工の際に、導電膜５１２が重畳しない領域の金属酸化物５０８の膜厚が薄くなる場合がある。または、導電膜５１２＿０、および絶縁膜５１０＿０の加工の際に、金属酸化物５０８が重畳しない領域の絶縁膜５０４の膜厚が薄くなる場合がある。また、導電膜５１２＿０、および絶縁膜５１０＿０の加工の際に、エッチャントまたはエッチングガス（例えば、塩素など）が金属酸化物５０８中に添加される、あるいは導電膜５１２＿０、または絶縁膜５１０＿０の構成元素が金属酸化物５０８中に添加される場合がある。
次に、絶縁膜５０４、金属酸化物５０８、および導電膜５１２上に絶縁膜５１６を形成する。なお、絶縁膜５１６を形成することで、絶縁膜５１６と接する金属酸化物５０８は、領域５０８ｎとなる。また、導電膜５１２と重畳する金属酸化物５０８中には、領域５０８ｉ＿１、領域５０８ｉ＿２、および領域５０８ｉ＿３が形成される。（図１１（Ｃ）参照）。
絶縁膜５１６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜５１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、成膜処理との２つのステップを２２０℃の温度で行う。当該プラズマ処理としては、成膜前に流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとを、チャンバー内に導入し、チャンバー内の圧力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する。また、成膜処理としては、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、チャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する。
絶縁膜５１６として、窒化酸化シリコン膜を用いることで、絶縁膜５１６に接する領域５０８ｎに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁膜５１６の形成時の温度を上述の温度とすることで、絶縁膜５１０に含まれる過剰酸素が外部に放出されるのを抑制することができる。
次に、絶縁膜５１６上に絶縁膜５１８を形成する（図１２（Ａ）参照）。
絶縁膜５１８としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜５１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜５１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜５１８および絶縁膜５１６の一部をエッチングすることで、領域５０８ｎに達する開口部５４１ａ、５４１ｂを形成する（図１２（Ｂ）参照）。
絶縁膜５１８および絶縁膜５１６をエッチングする方法としては、ウエットエッチング法およびドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁膜５１８、および絶縁膜５１６を加工する。
次に、開口部５４１ａ、５４１ｂを覆うように、領域５０８ｎおよび絶縁膜５１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで導電膜５２０ａ、５２０ｂを形成する（図１２（Ｃ）参照）。
導電膜５２０ａ、５２０ｂとしては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜５２０ａ、５２０ｂとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜５２０ａ、５２０ｂとなる導電膜の加工方法としては、ウエットエッチング法およびドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜５２０ａ、５２０ｂを形成する。
以上の工程により、図８（Ａ）（Ｂ）（Ｃ）（Ｄ）に示すトランジスタ５００Ａを作製することができる。
なお、トランジスタを構成する膜（絶縁膜、金属酸化物、導電膜等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置の表示部等に用いることのできる表示パネルの一例について、図１３および図１４を用いて説明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子との双方を有し、透過モードと反射モードの両方の表示を行うことのできる、表示パネルである。なお、本発明の一態様の金属酸化物、および当該金属酸化物を有するトランジスタは、表示装置の画素のトランジスタ、または表示装置を駆動させるドライバ、あるいは表示装置にデータを供給するＬＳＩ等に好適に用いることができる。
＜３−１．表示パネルの構成例＞
図１３は、本発明の一態様の表示パネル６００の斜視概略図である。表示パネル６００は、基板６５１と基板６６１とが貼り合わされた構成を有する。図１３では、基板６６１を破線で明示している。
表示パネル６００は、表示部６６２、回路６５９、配線６６６等を有する。基板６５１には、例えば回路６５９、配線６６６、および画素電極として機能する導電膜６６３等が設けられる。また図１３では基板６５１上にＩＣ６７３とＦＰＣ６７２が実装されている例を示している。そのため、図１３に示す構成は、表示パネル６００とＦＰＣ６７２およびＩＣ６７３を有する表示モジュールと言うこともできる。
回路６５９は、例えば走査線駆動回路として機能する回路を用いることができる。
配線６６６は、表示部６６２や回路６５９に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ６７２を介して外部、またはＩＣ６７３から配線６６６に入力される。
また、図１３では、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等により、基板６５１にＩＣ６７３が設けられている例を示している。ＩＣ６７３は、例えば走査線駆動回路、または信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル６００が走査線駆動回路および信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ６７２を介して表示パネル６００を駆動するための信号を入力する場合などではＩＣ６７３を設けない構成としてもよい。また、ＩＣ６７３を、ＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）方式等により、ＦＰＣ６７２に実装してもよい。
図１３には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表示素子が有する導電膜６６３がマトリクス状に配置されている。導電膜６６３は、可視光を反射する機能を有し、後述する液晶素子６４０の反射電極として機能する。
また、図１３に示すように、導電膜６６３は開口を有する。さらに導電膜６６３よりも基板６５１側に、発光素子６６０を有する。発光素子６６０からの光は、導電膜６６３の開口を介して基板６６１側に射出される。
＜３−２．断面構成例＞
図１４に、図１３で例示した表示パネルの、ＦＰＣ６７２を含む領域の一部、回路６５９を含む領域の一部、および表示部６６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
表示パネルは、基板６５１と基板６６１の間に、絶縁膜６２０を有する。また基板６５１と絶縁膜６２０の間に、発光素子６６０、トランジスタ６０１、トランジスタ６０５、トランジスタ６０６、着色層６３４等を有する。また絶縁膜６２０と基板６６１の間に、液晶素子６４０、着色層６３１等を有する。また基板６６１と絶縁膜６２０は接着層６４１を介して接着され、基板６５１と絶縁膜６２０は接着層６４２を介して接着されている。
トランジスタ６０６は、液晶素子６４０と電気的に接続し、トランジスタ６０５は、発光素子６６０と電気的に接続する。トランジスタ６０５とトランジスタ６０６は、いずれも絶縁膜６２０の基板６５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
基板６６１には、着色層６３１、遮光膜６３２、絶縁膜６２１、および液晶素子６４０の共通電極として機能する導電膜６１３、配向膜６３３ｂ、絶縁膜６１７等が設けられている。絶縁膜６１７は、液晶素子６４０のセルギャップを保持するためのスペーサとして機能する。
絶縁膜６２０の基板６５１側には、絶縁膜６８１、絶縁膜６８２、絶縁膜６８３、絶縁膜６８４、絶縁膜６８５等の絶縁層が設けられている。絶縁膜６８１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁膜６８２、絶縁膜６８３、および絶縁膜６８４は、各トランジスタを覆って設けられている。また絶縁膜６８４を覆って絶縁膜６８５が設けられている。絶縁膜６８４および絶縁膜６８５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁膜６８２、絶縁膜６８３、絶縁膜６８４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁膜６８４は、不要であれば設けなくてもよい。
また、トランジスタ６０１、トランジスタ６０５、およびトランジスタ６０６は、一部がゲートとして機能する導電膜６５４、一部がソースまたはドレインとして機能する導電膜６５２、半導体膜６５３を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
液晶素子６４０は反射型の液晶素子である。液晶素子６４０は、導電膜６３５、液晶層６１２、導電膜６１３が積層された積層構造を有する。また導電膜６３５の基板６５１側に接して、可視光を反射する導電膜６６３が設けられている。導電膜６６３は開口６５５を有する。また導電膜６３５および導電膜６１３は可視光を透過する材料を含む。また液晶層６１２と導電膜６３５の間に配向膜６３３ａが設けられ、液晶層６１２と導電膜６１３の間に配向膜６３３ｂが設けられている。また、基板６６１の外側の面には、偏光板６５６を有する。
液晶素子６４０において、導電膜６６３は可視光を反射する機能を有し、導電膜６１３は可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板６５６により偏光され、導電膜６１３、液晶層６１２を透過し、導電膜６６３で反射する。そして液晶層６１２および導電膜６１３を再度透過して、偏光板６５６に達する。このとき、導電膜６６３及び導電膜６３５と導電膜６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板６５６を介して射出される光の強度を制御することができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
発光素子６６０は、ボトムエミッション型の発光素子である。発光素子６６０は、絶縁膜６２０側から導電膜６４３、ＥＬ層６４４、および導電膜６４５ｂの順に積層された積層構造を有する。また導電膜６４５ｂを覆って導電膜６４５ａが設けられている。導電膜６４５ｂは可視光を反射する材料を含み、導電膜６４３および導電膜６４５ａは可視光を透過する材料を含む。発光素子６６０が発する光は、着色層６３４、絶縁膜６２０、開口６５５、導電膜６１３等を介して、基板６６１側に射出される。
ここで、図１４に示すように、開口６５５には可視光を透過する導電膜６３５が設けられていることが好ましい。これにより、開口６５５と重なる領域においてもそれ以外の領域と同様に液晶が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
ここで、基板６６１の外側の面に配置する偏光板６５６として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子６４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
また導電膜６４３の端部を覆う絶縁膜６４６の一部に接して、絶縁膜６４７が設けられている。絶縁膜６４７は、絶縁膜６２０と基板６５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層６４４や導電膜６４５ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁膜６４７は不要であれば設けなくてもよい。
トランジスタ６０５のソースまたはドレインの一方は、導電膜６４８を介して発光素子６６０の導電膜６４３と電気的に接続されている。
トランジスタ６０６のソースまたはドレインの一方は、接続部６０７を介して導電膜６６３と電気的に接続されている。導電膜６６３と導電膜６３５は接して設けられ、これらは電気的に接続されている。ここで、接続部６０７は、絶縁膜６２０に設けられた開口を介して、絶縁膜６２０の両面に設けられる導電層同士を接続する部分である。
基板６５１の基板６６１と重ならない領域には、接続部６０４が設けられている。接続部６０４は、接続層６４９を介してＦＰＣ６７２と電気的に接続されている。接続部６０４は接続部６０７と同様の構成を有している。接続部６０４の上面は、導電膜６３５と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部６０４とＦＰＣ６７２とを接続層６４９を介して電気的に接続することができる。
接着層６４１が設けられる一部の領域には、接続部６８７が設けられている。接続部６８７において、導電膜６３５と同一の導電膜を加工して得られた導電層と、導電膜６１３の一部が、接続体６８６により電気的に接続されている。したがって、基板６６１側に形成された導電膜６１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号または電位を、接続部６８７を介して供給することができる。
接続体６８６としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体６８６として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体６８６は、図１４に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体６８６と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
接続体６８６は、接着層６４１に覆われるように配置することが好ましい。例えば、硬化前の接着層６４１に接続体６８６を分散させておけばよい。
図１４では、回路６５９の例としてトランジスタ６０１が設けられている例を示している。
図１４では、トランジスタ６０１およびトランジスタ６０５の例として、チャネルが形成される半導体膜６５３を２つのゲートで挟持する構成が適用されている。一方のゲートは導電膜６５４により、他方のゲートは絶縁膜６８２を介して半導体膜６５３と重なる導電膜６２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
なお、回路６５９が有するトランジスタと、表示部６６２が有するトランジスタは、同じ構造であってもよい。また回路６５９が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部６６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁膜６８２、絶縁膜６８３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜６８２または絶縁膜６８３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。
基板６６１側において、着色層６３１、遮光膜６３２を覆って絶縁膜６２１が設けられている。絶縁膜６２１は、平坦化層としての機能を有していてもよい。絶縁膜６２１により、導電膜６１３の表面を概略平坦にできるため、液晶層６１２の配向状態を均一にできる。
表示パネル６００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電膜６３５、導電膜６６３、絶縁膜６２０を順に形成し、その後、トランジスタ６０５、トランジスタ６０６、発光素子６６０等を形成した後、接着層６４２を用いて基板６５１と支持基板を貼り合せる。その後、剥離層と絶縁膜６２０、および剥離層と導電膜６３５のそれぞれの界面で剥離することにより、支持基板および剥離層を除去する。またこれとは別に、着色層６３１、遮光膜６３２、導電膜６１３等をあらかじめ形成した基板６６１を準備する。そして基板６５１または基板６６１に液晶を滴下し、接着層６４１により基板６５１と基板６６１を貼り合せることで、表示パネル６００を作製することができる。
剥離層としては、絶縁膜６２０および導電膜６３５との界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁膜６２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。
導電膜６３５としては、金属酸化物、または金属窒化物等の酸化物または窒化物を用いることが好ましい。金属酸化物を用いる場合には、水素、ボロン、リン、窒素、およびその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電膜６３５に用いればよい。
＜３−３．各構成要素について＞
以下では、上記に示す各構成要素について説明する。
［接着層］
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
［接続層］
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）などを用いることができる。
［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
以上が各構成要素についての説明である。
＜３−４．作製方法例＞
ここでは、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、および絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基板に固定した状態で素子層を形成すると、装置内、および装置間における搬送が容易になるため好ましい。
また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。
素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張率の違いを利用し、加熱または冷却することにより剥離を行ってもよい。
また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。また、上記の有機樹脂としては、感光性の材料を用いると、開口部などの形状を容易に作製しやすいため好適である。また、上記のレーザ光としては、例えば、可視光線から紫外線の波長領域の光であることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が２５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキシマレーザを用いると、生産性に優れるため好ましい。また、Ｎｄ：ＹＡＧレーザの第三高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザともいう）を用いてもよい。
または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。
以上が可撓性を有する表示パネルを作製する方法についての説明である。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
１０１ｂ　　金属酸化物
１０１ｂｎ　　酸化物
１０１ｂｎ＿ｎ　　酸化物
１０１ｂｎ＿１　　酸化物
１０１ｂｗ　　酸化物
１０１ｂｗ＿ｎ　　酸化物
１０１ｂｗ＿１　　酸化物
１０１ｂｗ＿２　　酸化物
３００　　トランジスタ
３００Ａ　　トランジスタ
３００Ｂ　　トランジスタ
３０２　　基板
３０４　　導電膜
３０６　　絶縁膜
３０７　　絶縁膜
３０８　　金属酸化物
３０８＿１　　金属酸化物
３０８＿２　　金属酸化物
３０８＿３　　金属酸化物
３１２ａ　　導電膜
３１２ｂ　　導電膜
３１２ｃ　　導電膜
３１４　　絶縁膜
３１６　　絶縁膜
３１８　　絶縁膜
３２０ａ　　導電膜
３２０ｂ　　導電膜
３５１　　開口部
３５２ａ　　開口部
３５２ｂ　　開口部
４０６ｂｗ＿２　　酸化物
５００Ａ　　トランジスタ
５００Ｂ　　トランジスタ
５０２　　基板
５０４　　絶縁膜
５０６　　導電膜
５０８　　金属酸化物
５０８＿１　　金属酸化物
５０８＿１ａ　　金属酸化物
５０８＿２　　金属酸化物
５０８＿２ａ　　金属酸化物
５０８＿３　　金属酸化物
５０８＿３ａ　　金属酸化物
５０８Ａ　　金属酸化物
５０８ｉ　　領域
５０８ｉ＿１　　領域
５０８ｉ＿２　　領域
５０８ｉ＿３　　領域
５０８ｎ　　領域
５１０　　絶縁膜
５１０＿０　　絶縁膜
５１２　　導電膜
５１２＿０　　導電膜
５１６　　絶縁膜
５１８　　絶縁膜
５２０ａ　　導電膜
５２０ｂ　　導電膜
５４０　　マスク
５４１ａ　　開口部
５４１ｂ　　開口部
５４３　　開口部
６００　　表示パネル
６０１　　トランジスタ
６０４　　接続部
６０５　　トランジスタ
６０６　　トランジスタ
６０７　　接続部
６１２　　液晶層
６１３　　導電膜
６１７　　絶縁膜
６２０　　絶縁膜
６２１　　絶縁膜
６２３　　導電膜
６３１　　着色層
６３２　　遮光膜
６３３ａ　　配向膜
６３３ｂ　　配向膜
６３４　　着色層
６３５　　導電膜
６４０　　液晶素子
６４１　　接着層
６４２　　接着層
６４３　　導電膜
６４４　　ＥＬ層
６４５ａ　　導電膜
６４５ｂ　　導電膜
６４６　　絶縁膜
６４７　　絶縁膜
６４８　　導電膜
６４９　　接続層
６５１　　基板
６５２　　導電膜
６５３　　半導体膜
６５４　　導電膜
６５５　　開口
６５６　　偏光板
６５９　　回路
６６０　　発光素子
６６１　　基板
６６２　　表示部
６６３　　導電膜
６６６　　配線
６７２　　ＦＰＣ
６７３　　ＩＣ
６８１　　絶縁膜
６８２　　絶縁膜
６８３　　絶縁膜
６８４　　絶縁膜
６８５　　絶縁膜
６８６　　接続体
６８７　　接続部

Claims (6)

  1. 　複数のエネルギーギャップを有する金属酸化物であって、
    　前記金属酸化物は、
    　エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の層と、
    　前記第１の層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の層と、を有し、
    　前記第２の層は、前記第１の層よりもキャリアが多く、
    　前記第１の層と、前記第２の層との伝導帯下端のエネルギー準位の差が０．２ｅＶ以上であり、
    　前記第１の層と、前記第２の層とが、交互に積層されている金属酸化物。
  2. 　複数のエネルギーギャップを有する金属酸化物であって、
    　前記金属酸化物は、
    　エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の層と、
    　前記第１の領域よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の層と、を有し、
    　前記第１の層は、
    　Ｍ（Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、及びＢから選ばれる少なくとも二種）酸化物またはＩｎ−Ｍ−Ｚｎ酸化物を有し、
    　前記第２の層は、
    　Ｉｎ酸化物またはＩｎ−Ｚｎ酸化物を有し、
    　前記第１の層と、前記第２の層とが、交互に積層されている金属酸化物。
  3. 　第１のエネルギーギャップを有する第１の層と第２のエネルギーギャップを有する第２の層を含む金属酸化物であり、
    　前記第１の層は、前記第２の層よりも伝導帯下端のエネルギー準位が高く、
    　前記第１の層は第１の金属元素の第１の酸化物を含み、
    　前記第２の層は第２の金属元素の第２の酸化物を含み、
    　前記第１の酸化物は、エネルギーギャップを大きくするために前記第１の金属元素とは異なる第３の元素を含み、
    　前記第１の層における前記第３の元素の濃度は、前記第２の層における前記第３の元素の濃度よりも高く、
    　前記第１の層と、前記第２の層とが、交互に積層されている金属酸化物。
  4. 　請求項３において、
    　前記第１の金属元素はＧａであり、前記第２の金属元素はＩｎであり、前記第３の元素はＡｌ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、及びＢから選ばれる少なくとも一種である金属酸化物。
  5. 　請求項４において、
    　前記第１の層は更にＩｎとＺｎを含み、前記第２の層は更にＺｎを含む金属酸化物。
  6. 　請求項１乃至請求項３のいずれか一項に記載の金属酸化物と、
    　ゲート電極、ソース電極、及びドレイン電極と、を有する半導体装置。
PCT/IB2017/053614 2016-07-11 2017-06-19 金属酸化物、および当該金属酸化物を有する半導体装置 WO2018011648A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-137189 2016-07-11
JP2016137189 2016-07-11

Publications (2)

Publication Number Publication Date
WO2018011648A1 WO2018011648A1 (ja) 2018-01-18
WO2018011648A9 true WO2018011648A9 (ja) 2018-03-29

Family

ID=60952839

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2017/053614 WO2018011648A1 (ja) 2016-07-11 2017-06-19 金属酸化物、および当該金属酸化物を有する半導体装置

Country Status (1)

Country Link
WO (1) WO2018011648A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116783690A (zh) * 2021-11-29 2023-09-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123702A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6100590B2 (ja) * 2013-04-16 2017-03-22 スタンレー電気株式会社 ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造

Also Published As

Publication number Publication date
WO2018011648A1 (ja) 2018-01-18

Similar Documents

Publication Publication Date Title
US20210358729A1 (en) Sputtering target and method for manufacturing the same
JP7044849B2 (ja) トランジスタ
US11929438B2 (en) Oxide semiconductor and transistor
US10950634B2 (en) Metal oxide and semiconductor device
TW201133850A (en) Semiconductor device and method for manufacturing the same
WO2018011648A1 (ja) 金属酸化物、および当該金属酸化物を有する半導体装置
JP2017222563A (ja) 金属酸化物
WO2017212362A1 (ja) スパッタリングターゲット、およびスパッタリングターゲットの作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17827072

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase in:

Ref country code: DE

NENP Non-entry into the national phase in:

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 17827072

Country of ref document: EP

Kind code of ref document: A1