JP6732911B2 - ゲート駆動回路及び表示装置 - Google Patents
ゲート駆動回路及び表示装置 Download PDFInfo
- Publication number
- JP6732911B2 JP6732911B2 JP2018526666A JP2018526666A JP6732911B2 JP 6732911 B2 JP6732911 B2 JP 6732911B2 JP 2018526666 A JP2018526666 A JP 2018526666A JP 2018526666 A JP2018526666 A JP 2018526666A JP 6732911 B2 JP6732911 B2 JP 6732911B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- pole
- low level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012423 maintenance Methods 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 claims description 28
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 description 41
- 238000010586 diagram Methods 0.000 description 28
- 230000008569 process Effects 0.000 description 24
- 230000000694 effects Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
〈実施例1〉
〈実施例2〉
〈実施例3〉
〈実施例4〉
〈実施例5〉
〈実施例6〉
〈実施例7〉
〈実施例8〉
〈実施例9〉
〈実施例10〉
Claims (18)
- 液晶パネルを駆動するためのゲート駆動回路であって、カスケード接続されたM個のゲート駆動ユニットを備え、Mは1より大きい整数であり、前記各ゲート駆動ユニットは、入力モジュール、出力モジュール、制御モジュール及び第1ローレベル維持モジュールを備え、
前記入力モジュールは、第1パルス信号を入力するためのパルス信号入力端子、第1制御信号を入力するための第1プルダウン制御端子、及び第1制御ノードに結合された制御信号出力端子を備え、前記入力モジュールは、前記第1パルス信号及び前記第1制御信号に応じて前記第1制御ノードの電位を制御するために使用され、
前記出力モジュールは、前記第1制御ノードに結合された駆動制御端子、第1クロック信号を入力するためのクロック信号入力端子及びゲート信号出力端子を備え、前記出力モジュールは、前記第1制御ノードの電位の制御下で、前記ゲート信号出力端子を介して、ゲートストローブ信号又はゲート遮断信号を出力し、
前記制御モジュールは、前記第1クロック信号を入力するためのクロック信号入力端子、第1入力信号を入力するための第1入力信号端子、第2制御ノードに結合された第2プルダウン制御端子、前記第1制御ノードに結合された第1制御端子、及びローレベルノードに結合された第1プルダウン端子を備え、前記ローレベルノードは、ローレベル信号を入力するために使用され、前記制御モジュールは、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、前記第1制御ノードのハイレベル制御下で、前記第2制御ノードの電位をローレベルにプルダウンするために使用され、
前記第1ローレベル維持モジュールは、前記第2制御ノードに結合された第3プルダウン制御端子、前記第1制御ノードに結合された第1端子、前記出力モジュールのゲート信号出力端子に結合された第2端子、及び前記ローレベルノードに結合された第3端子を備え、前記第1ローレベル維持モジュールは、前記第2制御ノードのローレベル制御下で、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、遮断状態にあり、
第Nステージのゲート駆動ユニットのパルス信号入力端子は、第N−1ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Nは整数であり、値の範囲は1<N≦Mであり、又は、第Nステージのゲート駆動ユニットのパルス信号入力端子は、第N−2ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Nは整数であり、値の範囲は2<N≦Mであり、
前記入力モジュールは、第1トランジスタ及び第3トランジスタを備え、前記第1トランジスタのゲートは、前記第1トランジスタの第1極に接続され、前記第1パルス信号を入力するために使用され、前記第1トランジスタの第2極及び前記第3トランジスタの第1極は、前記第1制御ノードに接続され、前記第3トランジスタのゲートは、前記第1制御信号を入力するために使用され、前記第3トランジスタの第2極は、前記ローレベルノード又は前記第1トランジスタの第1極に接続され、前記第1制御信号は、第2パルス信号又は第2クロック信号であり、前記第1クロック信号のハイレベルと前記第2クロック信号のハイレベルとは互いに1/4クロック周期重なり、
前記出力モジュールは第2トランジスタを備え、前記第2トランジスタのゲートは前記第1制御ノードに接続され、前記第2トランジスタの第1極は、前記第1クロック信号を入力するために使用され、前記第2トランジスタの第2極は、前記ゲート信号出力端子であり、
前記制御モジュールは、第4トランジスタ、第5トランジスタ、第8トランジスタ及び第2コンデンサを備え、前記第4トランジスタのゲートは、前記第8トランジスタの第1極及び前記第2コンデンサの一端に接続され、前記第2コンデンサの他端は、前記第1クロック信号を入力するために使用され、前記第8トランジスタのゲート及び前記第5トランジスタのゲートは、前記第1制御ノードに接続され、前記第8トランジスタの第2極及び第5トランジスタの第2極は、前記ローレベルノードに接続され、前記第5トランジスタの第1極及び前記第4トランジスタの第2極は、前記第2制御ノードに接続され、前記第4トランジスタの第1極は、前記第1入力信号を入力するために使用され、
前記第1ローレベル維持モジュールは、第6トランジスタ及び第7トランジスタを備え、前記第6トランジスタのゲート及び前記第7トランジスタのゲートは、前記第2制御ノードに接続され、前記第6トランジスタの第1極は、前記第1制御ノードに接続され、前記第6トランジスタの第2極及び前記第7トランジスタの第2極は、前記ローレベルノードに接続され、前記第7トランジスタの第1極は、前記第2トランジスタの第2極に接続される、ことを特徴とするゲート駆動回路。 - 第1〜第M−4ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第3トランジスタの第2極は、前記ローレベルノードに接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2パルス信号であり、
第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第3トランジスタの第2極は、前記第1トランジスタの第1極に接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2クロック信号である、ことを特徴とする請求項1に記載のゲート駆動回路。 - 前記制御モジュールは第15トランジスタを更に備え、前記第15トランジスタのゲートは、前記第1トランジスタのゲートに接続され、前記第15トランジスタの第1極は、前記第2制御ノードに接続され、前記第15トランジスタの第2極は、前記ローレベルノードに接続される、ことを特徴とする請求項1に記載のゲート駆動回路。
- 前記各ゲート駆動ユニットは、第2ローレベル維持モジュールを更に備え、前記制御モジュールは、第9トランジスタ及び第10トランジスタを更に備え、前記第2ローレベル維持モジュールは、第11トランジスタ及び第12トランジスタを備え、
前記第9トランジスタのゲートは、前記第4トランジスタのゲートに接続され、前記第9トランジスタの第1極は、第3クロック信号を入力するために使用され、前記第9トランジスタの第2極は、前記第10トランジスタの第1極、前記第11トランジスタのゲート及び前記第12トランジスタのゲートに接続され、前記第10トランジスタのゲート及び前記第8トランジスタのゲートは、前記第1制御ノードに接続され、前記第10トランジスタの第2極は、前記ローレベルノードに接続され、前記第11トランジスタの第1極は、前記第2トランジスタの第2極に接続され、前記第11トランジスタの第2極及び前記第12トランジスタの第2極は、前記ローレベルノードに接続され、前記第12トランジスタの第1極は、前記第1制御ノードに接続され、
前記第4トランジスタの第1極により入力された前記第1入力信号は、第4クロック信号であり、前記第3クロック信号及び前記第4クロック信号は、二相低周波数クロック信号である、ことを特徴とする請求項1に記載のゲート駆動回路。 - 前記制御モジュールは、第13トランジスタ及び第14トランジスタを更に備え、前記第13トランジスタのゲートは、前記第3クロック信号を入力するために使用され、前記第13トランジスタの第1極は、前記第4トランジスタの第1極に接続され、前記第13トランジスタの第2極は、前記第2制御ノードに接続され、前記第14トランジスタのゲートは、前記第4クロック信号を入力するために使用され、前記第14トランジスタの第1極は、前記第9トランジスタの第1極に接続され、前記第14トランジスタの第2極は、前記第9トランジスタの第2極に接続される、ことを特徴とする請求項4に記載のゲート駆動回路。
- 前記制御モジュールは、第16トランジスタ及び第17トランジスタを更に備え、前記第16トランジスタのゲートは、前記第17トランジスタのゲート及び前記第1トランジスタのゲートに接続され、前記第16トランジスタの第1極は、前記第9トランジスタの第2極に接続され、前記第16トランジスタの第2極及び前記第17トランジスタの第2極は、前記ローレベルノードに接続され、前記第17トランジスタの第1極は、前記第2制御ノードに接続される、ことを特徴とする請求項4に記載のゲート駆動回路。
- 第1〜第M−4ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第3トランジスタの第2極は、前記ローレベルノードに接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2パルス信号であり、
第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第3トランジスタの第2極は、前記第1トランジスタの第1極に接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2クロック信号である、ことを特徴とする請求項4に記載のゲート駆動回路。 - 前記各ゲート駆動ユニットは、第2ローレベル維持モジュールを更に備え、前記第2ローレベル維持モジュールは、第18トランジスタ及び第19トランジスタを備え、
現在ステージのゲート駆動ユニットの前記第18トランジスタのゲート及び前記第19トランジスタのゲートは、前ステージのゲート駆動ユニットの第2制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第18トランジスタの第1極は、現在ステージのゲート駆動ユニットの第1制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第18トランジスタの第2極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第19トランジスタの第1極は、現在ステージのゲート駆動ユニットの第2トランジスタの第2極に接続され、現在ステージのゲート駆動ユニットの前記第19トランジスタの第2極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、
現在ステージのゲート駆動ユニットの前記第4トランジスタの第1極により入力された前記第1入力信号は、第4クロック信号である、ことを特徴とする請求項1に記載のゲート駆動回路。 - 第1ステージのゲート駆動ユニット及び第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第2ローレベル維持モジュールを更に備え、第1ステージのゲート駆動ユニット及び第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記制御モジュールは、第9トランジスタ及び第10トランジスタを更に備え、前記第2ローレベル維持モジュールは、第11トランジスタ及び第12トランジスタを備え、前記第9トランジスタのゲートは、前記第4トランジスタのゲートに接続され、前記第9トランジスタの第1極は、第3クロック信号を入力するために使用され、前記第9トランジスタの第2極は、前記第10トランジスタの第1極、前記第11トランジスタのゲート及び前記第12トランジスタのゲートに接続され、前記第10トランジスタのゲート及び前記第8トランジスタのゲートは、前記第1制御ノードに接続され、前記第10トランジスタの第2極は、前記ローレベルノードに接続され、前記第11トランジスタの第1極は、前記第2トランジスタの第2極に接続され、前記第11トランジスタの第2極及び前記第12トランジスタの第2極は、前記ローレベルノードに接続され、前記第12トランジスタの第1極は、前記第1制御ノードに接続され、前記第4トランジスタの第1極により入力された前記第1入力信号は第4クロック信号であり、前記第3クロック信号及び前記第4クロック信号は、二相低周波数クロック信号であり、
第1ステージのゲート駆動ユニットの第3トランジスタの第2極は、ローレベルノードに接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2パルス信号であり、前記第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第3トランジスタの第2極は、第1トランジスタの第1極に接続されて第1パルス信号を入力し、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2クロック信号であり、
第2〜第M−4ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第18トランジスタ及び第19トランジスタを更に備え、現在ステージのゲート駆動ユニットの前記第18トランジスタのゲート及び前記第19トランジスタのゲートは、前ステージのゲート駆動ユニットの第2制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第18トランジスタの第1極は、現在ステージのゲート駆動ユニットの第1制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第18トランジスタの第2極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第19トランジスタの第1極は、現在ステージのゲート駆動ユニットの第2トランジスタの第2極に接続され、現在ステージのゲート駆動ユニットの前記第19トランジスタの第2極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第4トランジスタの第1極により入力された前記第1入力信号は、第4クロック信号であり、
第2〜第M−4ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第3トランジスタの第2極は、ローレベルノードに接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2パルス信号である、ことを特徴とする請求項1に記載のゲート駆動回路。 - 表示装置であって、複数の走査線と、前記走査線にゲート信号を供給するゲート駆動回路を備え、前記ゲート駆動回路は、カスケード接続されたM個のゲート駆動ユニットを備え、Mは1より大きい整数であり、前記各ゲート駆動ユニットは、入力モジュール、出力モジュール、制御モジュール及び第1ローレベル維持モジュールを備え、
前記入力モジュールは、第1パルス信号を入力するためのパルス信号入力端子、第1制御信号を入力するための第1プルダウン制御端子、及び第1制御ノードに結合された制御信号出力端子を備え、前記入力モジュールは、前記第1パルス信号及び前記第1制御信号に応じて前記第1制御ノードの電位を制御するために使用され、
前記出力モジュールは、前記第1制御ノードに結合された駆動制御端子、第1クロック信号を入力するためのクロック信号入力端子及びゲート信号出力端子を備え、前記出力モジュールは、前記第1制御ノードの電位の制御下で、前記ゲート信号出力端子を介して、ゲートストローブ信号又はゲート遮断信号を出力し、
前記制御モジュールは、前記第1クロック信号を入力するためのクロック信号入力端子、第1入力信号を入力するための第1入力信号端子、第2制御ノードに結合された第2プルダウン制御端子、前記第1制御ノードに結合された第1制御端子、及びローレベルノードに結合された第1プルダウン端子を備え、前記ローレベルノードは、ローレベル信号を入力するために使用され、前記制御モジュールは、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、前記第1制御ノードのハイレベル制御下で、前記第2制御ノードの電位をローレベルにプルダウンするために使用され、
前記第1ローレベル維持モジュールは、前記第2制御ノードに結合された第3プルダウン制御端子、前記第1制御ノードに結合された第1端子、前記出力モジュールのゲート信号出力端子に結合された第2端子、及び前記ローレベルノードに結合された第3端子を備え、前記第1ローレベル維持モジュールは、前記第2制御ノードのローレベル制御下で、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、遮断状態にあり、
第Nステージのゲート駆動ユニットのパルス信号入力端子は、第N−1ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Nは整数であり、値の範囲は1<N≦Mであり、又は、第Nステージのゲート駆動ユニットのパルス信号入力端子は、第N−2ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Nは整数であり、値の範囲は2<N≦Mであり、
前記入力モジュールは、第1トランジスタ及び第3トランジスタを備え、前記第1トランジスタのゲートは、前記第1トランジスタの第1極に接続され、前記第1パルス信号を入力するために使用され、前記第1トランジスタの第2極及び前記第3トランジスタの第1極は、前記第1制御ノードに接続され、前記第3トランジスタのゲートは、前記第1制御信号を入力するために使用され、前記第3トランジスタの第2極は、前記ローレベルノード又は前記第1トランジスタの第1極に接続され、前記第1制御信号は、第2パルス信号又は第2クロック信号であり、前記第1クロック信号のハイレベルと前記第2クロック信号のハイレベルとは互いに1/4クロック周期重なり、
前記出力モジュールは第2トランジスタを備え、前記第2トランジスタのゲートは前記第1制御ノードに接続され、前記第2トランジスタの第1極は、前記第1クロック信号を入力するために使用され、前記第2トランジスタの第2極は、前記ゲート信号出力端子であり、
前記制御モジュールは、第4トランジスタ、第5トランジスタ、第8トランジスタ及び第2コンデンサを備え、前記第4トランジスタのゲートは、前記第8トランジスタの第1極及び前記第2コンデンサの一端に接続され、前記第2コンデンサの他端は、前記第1クロック信号を入力するために使用され、前記第8トランジスタのゲート及び前記第5トランジスタのゲートは、前記第1制御ノードに接続され、前記第8トランジスタの第2極及び第5トランジスタの第2極は、前記ローレベルノードに接続され、前記第5トランジスタの第1極及び前記第4トランジスタの第2極は、前記第2制御ノードに接続され、前記第4トランジスタの第1極は、前記第1入力信号を入力するために使用され、
前記第1ローレベル維持モジュールは、第6トランジスタ及び第7トランジスタを備え、前記第6トランジスタのゲート及び前記第7トランジスタのゲートは、前記第2制御ノードに接続され、前記第6トランジスタの第1極は、前記第1制御ノードに接続され、前記第6トランジスタの第2極及び前記第7トランジスタの第2極は、前記ローレベルノードに接続され、前記第7トランジスタの第1極は、前記第2トランジスタの第2極に接続される、ことを特徴とする表示装置。 - 第1〜第M−4ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第3トランジスタの第2極は、前記ローレベルノードに接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2パルス信号であり、
第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第3トランジスタの第2極は、前記第1トランジスタの第1極に接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2クロック信号である、ことを特徴とする請求項10に記載の表示装置。 - 前記制御モジュールは第15トランジスタを更に備え、前記第15トランジスタのゲートは、前記第1トランジスタのゲートに接続され、前記第15トランジスタの第1極は、前記第2制御ノードに接続され、前記第15トランジスタの第2極は、前記ローレベルノードに接続される、ことを特徴とする請求項10に記載の表示装置。
- 前記各ゲート駆動ユニットは、第2ローレベル維持モジュールを更に備え、前記制御モジュールは、第9トランジスタ及び第10トランジスタを更に備え、前記第2ローレベル維持モジュールは、第11トランジスタ及び第12トランジスタを備え、
前記第9トランジスタのゲートは、前記第4トランジスタのゲートに接続され、前記第9トランジスタの第1極は、第3クロック信号を入力するために使用され、前記第9トランジスタの第2極は、前記第10トランジスタの第1極、前記第11トランジスタのゲート及び前記第12トランジスタのゲートに接続され、前記第10トランジスタのゲート及び前記第8トランジスタのゲートは、前記第1制御ノードに接続され、前記第10トランジスタの第2極は、前記ローレベルノードに接続され、前記第11トランジスタの第1極は、前記第2トランジスタの第2極に接続され、前記第11トランジスタの第2極及び前記第12トランジスタの第2極は、前記ローレベルノードに接続され、前記第12トランジスタの第1極は、前記第1制御ノードに接続され、
前記第4トランジスタの第1極により入力された前記第1入力信号は、第4クロック信号であり、前記第3クロック信号及び前記第4クロック信号は、二相低周波数クロック信号である、ことを特徴とする請求項10に記載の表示装置。 - 前記制御モジュールは、第13トランジスタ及び第14トランジスタを更に備え、前記第13トランジスタのゲートは、前記第3クロック信号を入力するために使用され、前記第13トランジスタの第1極は、前記第4トランジスタの第1極に接続され、前記第13トランジスタの第2極は、前記第2制御ノードに接続され、前記第14トランジスタのゲートは、前記第4クロック信号を入力するために使用され、前記第14トランジスタの第1極は、前記第9トランジスタの第1極に接続され、前記第14トランジスタの第2極は、前記第9トランジスタの第2極に接続される、ことを特徴とする請求項13に記載の表示装置。
- 前記制御モジュールは、第16トランジスタ及び第17トランジスタを更に備え、前記第16トランジスタのゲートは、前記第17トランジスタのゲート及び前記第1トランジスタのゲートに接続され、前記第16トランジスタの第1極は、前記第9トランジスタの第2極に接続され、前記第16トランジスタの第2極及び前記第17トランジスタの第2極は、前記ローレベルノードに接続され、前記第17トランジスタの第1極は、前記第2制御ノードに接続される、ことを特徴とする請求項13に記載の表示装置。
- 第1〜第M−4ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第3トランジスタの第2極は、前記ローレベルノードに接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2パルス信号であり、
第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第3トランジスタの第2極は、前記第1トランジスタの第1極に接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2クロック信号である、ことを特徴とする請求項13に記載の表示装置。 - 前記各ゲート駆動ユニットは、第2ローレベル維持モジュールを更に備え、前記第2ローレベル維持モジュールは、第18トランジスタ及び第19トランジスタを備え、
現在ステージのゲート駆動ユニットの前記第18トランジスタのゲート及び前記第19トランジスタのゲートは、前ステージのゲート駆動ユニットの第2制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第18トランジスタの第1極は、現在ステージのゲート駆動ユニットの第1制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第18トランジスタの第2極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第19トランジスタの第1極は、現在ステージのゲート駆動ユニットの第2トランジスタの第2極に接続され、現在ステージのゲート駆動ユニットの前記第19トランジスタの第2極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、
現在ステージのゲート駆動ユニットの前記第4トランジスタの第1極により入力された前記第1入力信号は、第4クロック信号である、ことを特徴とする請求項10に記載の表示装置。 - 第1ステージのゲート駆動ユニット及び第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第2ローレベル維持モジュールを更に備え、第1ステージのゲート駆動ユニット及び第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記制御モジュールは、第9トランジスタ及び第10トランジスタを更に備え、前記第2ローレベル維持モジュールは、第11トランジスタ及び第12トランジスタを備え、前記第9トランジスタのゲートは、前記第4トランジスタのゲートに接続され、前記第9トランジスタの第1極は、第3クロック信号を入力するために使用され、前記第9トランジスタの第2極は、前記第10トランジスタの第1極、前記第11トランジスタのゲート及び前記第12トランジスタのゲートに接続され、前記第10トランジスタのゲート及び前記第8トランジスタのゲートは、前記第1制御ノードに接続され、前記第10トランジスタの第2極は、前記ローレベルノードに接続され、前記第11トランジスタの第1極は、前記第2トランジスタの第2極に接続され、前記第11トランジスタの第2極及び前記第12トランジスタの第2極は、前記ローレベルノードに接続され、前記第12トランジスタの第1極は、前記第1制御ノードに接続され、前記第4トランジスタの第1極により入力された前記第1入力信号は第4クロック信号であり、前記第3クロック信号及び前記第4クロック信号は、二相低周波数クロック信号であり、
第1ステージのゲート駆動ユニットの第3トランジスタの第2極は、ローレベルノードに接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2パルス信号であり、前記第M−3〜第Mステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第3トランジスタの第2極は、第1トランジスタの第1極に接続されて第1パルス信号を入力し、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2クロック信号であり、
第2〜第M−4ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第18トランジスタ及び第19トランジスタを更に備え、現在ステージのゲート駆動ユニットの前記第18トランジスタのゲート及び前記第19トランジスタのゲートは、前ステージのゲート駆動ユニットの第2制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第18トランジスタの第1極は、現在ステージのゲート駆動ユニットの第1制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第18トランジスタの第2極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第19トランジスタの第1極は、現在ステージのゲート駆動ユニットの第2トランジスタの第2極に接続され、現在ステージのゲート駆動ユニットの前記第19トランジスタの第2極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第4トランジスタの第1極により入力された前記第1入力信号は、第4クロック信号であり、
第2〜第M−4ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第3トランジスタの第2極は、ローレベルノードに接続され、前記第3トランジスタのゲートにより入力された前記第1制御信号は、第2パルス信号である、ことを特徴とする請求項10に記載の表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511006178.8 | 2015-12-28 | ||
CN201511006178.8A CN105469763B (zh) | 2015-12-28 | 2015-12-28 | 栅极驱动单元、栅极驱动电路及显示装置 |
PCT/CN2016/071170 WO2017113447A1 (zh) | 2015-12-28 | 2016-01-18 | 栅极驱动电路及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019501414A JP2019501414A (ja) | 2019-01-17 |
JP6732911B2 true JP6732911B2 (ja) | 2020-07-29 |
Family
ID=55607394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018526666A Expired - Fee Related JP6732911B2 (ja) | 2015-12-28 | 2016-01-18 | ゲート駆動回路及び表示装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9972266B2 (ja) |
JP (1) | JP6732911B2 (ja) |
KR (1) | KR102057824B1 (ja) |
CN (1) | CN105469763B (ja) |
DE (1) | DE112016004872T5 (ja) |
GB (1) | GB2557842B (ja) |
WO (1) | WO2017113447A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104821146B (zh) * | 2015-04-24 | 2017-05-24 | 北京大学深圳研究生院 | 栅极驱动电路及其单元和一种显示装置 |
CN105869593B (zh) * | 2016-06-01 | 2018-03-13 | 深圳市华星光电技术有限公司 | 一种显示面板及其栅极驱动电路 |
CN105957485A (zh) * | 2016-07-01 | 2016-09-21 | 深圳市华星光电技术有限公司 | 扫描驱动电路及平面显示装置 |
CN106057119B (zh) * | 2016-07-29 | 2023-02-10 | 华南理工大学 | 一种行扫描驱动单元、行扫描驱动***及其驱动方法 |
CN106601206B (zh) * | 2016-12-30 | 2019-01-11 | 深圳市华星光电技术有限公司 | Goa栅极驱动电路以及液晶显示装置 |
CN106486080A (zh) * | 2016-12-30 | 2017-03-08 | 深圳市华星光电技术有限公司 | 一种实现goa 超窄边框的栅极驱动电路 |
CN107068087B (zh) * | 2017-03-31 | 2019-11-26 | 深圳市华星光电技术有限公司 | 一种goa驱动电路 |
CN106910484B (zh) * | 2017-05-09 | 2019-06-21 | 惠科股份有限公司 | 一种显示装置及其驱动电路和方法 |
CN106935221B (zh) * | 2017-05-18 | 2020-04-14 | 京东方科技集团股份有限公司 | 像素驱动电路、阵列基板及显示装置 |
CN107221298B (zh) * | 2017-07-12 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路及液晶显示器 |
US10204586B2 (en) | 2017-07-12 | 2019-02-12 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Gate driver on array (GOA) circuits and liquid crystal displays (LCDs) |
CN109859669B (zh) * | 2019-03-20 | 2022-09-02 | 北京大学深圳研究生院 | 一种高速栅极驱动单元及电路 |
CN109830205B (zh) * | 2019-04-17 | 2022-05-20 | 京东方科技集团股份有限公司 | 一种阵列基板、其驱动方法、显示面板及显示装置 |
CN111179742A (zh) * | 2020-02-12 | 2020-05-19 | 武汉华星光电技术有限公司 | 一种显示面板、栅极驱动电路及电子装置 |
CN113380168B (zh) * | 2021-05-20 | 2022-09-27 | 北海惠科光电技术有限公司 | 一种移位寄存器、栅极驱动电路和显示面板 |
CN114038434B (zh) * | 2021-11-09 | 2023-03-07 | 深圳创维-Rgb电子有限公司 | 液晶面板上电时序控制电路、方法、液晶面板及显示装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101308440B1 (ko) * | 2005-10-27 | 2013-09-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
TWI349908B (en) * | 2006-09-14 | 2011-10-01 | Au Optronics Corp | Shift register, shift register array circuit, and flat display apparatus |
JP5079301B2 (ja) * | 2006-10-26 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
JP5078533B2 (ja) * | 2007-10-10 | 2012-11-21 | 三菱電機株式会社 | ゲート線駆動回路 |
US7817771B2 (en) * | 2008-12-15 | 2010-10-19 | Au Optronics Corporation | Shift register |
JP5610778B2 (ja) * | 2009-07-06 | 2014-10-22 | 三菱電機株式会社 | 走査線駆動回路 |
KR101344674B1 (ko) * | 2009-11-04 | 2013-12-23 | 샤프 가부시키가이샤 | 시프트 레지스터 및 그것을 포함한 주사 신호선 구동 회로, 및 표시 장치 |
CN102598145B (zh) * | 2009-11-04 | 2013-10-30 | 夏普株式会社 | 移位寄存器以及具备它的扫描信号线驱动电路和显示装置 |
JP5436335B2 (ja) * | 2010-05-25 | 2014-03-05 | 三菱電機株式会社 | 走査線駆動回路 |
KR101354365B1 (ko) * | 2011-12-30 | 2014-01-23 | 하이디스 테크놀로지 주식회사 | 쉬프트 레지스터 및 이를 이용한 게이트 구동회로 |
MY167302A (en) * | 2012-03-12 | 2018-08-16 | Sharp Kk | Shift register, driver circuit and display device |
KR102009318B1 (ko) | 2012-08-20 | 2019-08-13 | 엘지디스플레이 주식회사 | 유기 발광 표시장치의 게이트 구동회로 |
KR101951940B1 (ko) | 2012-09-27 | 2019-02-25 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 포함한 표시장치 |
CN103680453B (zh) * | 2013-12-20 | 2015-09-16 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
CN104050941B (zh) * | 2014-05-27 | 2016-03-30 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
CN104409056B (zh) | 2014-11-14 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104409038B (zh) | 2014-11-25 | 2017-05-24 | 北京大学深圳研究生院 | 栅极驱动电路及其单元和一种amoled显示器 |
CN104809973B (zh) * | 2015-04-09 | 2017-10-31 | 北京大学深圳研究生院 | 一种可适应负阈值电压的移位寄存器及其单元 |
CN104795013B (zh) | 2015-04-14 | 2017-08-29 | 北京大学深圳研究生院 | 移位寄存器及其单元和一种显示装置 |
CN104851383B (zh) * | 2015-06-01 | 2017-08-11 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路和显示装置 |
CN105118414B (zh) * | 2015-09-17 | 2017-07-28 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
CN105185339B (zh) * | 2015-10-08 | 2017-12-29 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅线驱动装置以及驱动方法 |
CN105139825B (zh) * | 2015-10-20 | 2017-08-25 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动装置、显示装置、控制方法 |
-
2015
- 2015-12-28 CN CN201511006178.8A patent/CN105469763B/zh not_active Expired - Fee Related
-
2016
- 2016-01-18 DE DE112016004872.6T patent/DE112016004872T5/de active Pending
- 2016-01-18 US US14/917,942 patent/US9972266B2/en active Active
- 2016-01-18 WO PCT/CN2016/071170 patent/WO2017113447A1/zh active Application Filing
- 2016-01-18 KR KR1020187015803A patent/KR102057824B1/ko active IP Right Grant
- 2016-01-18 JP JP2018526666A patent/JP6732911B2/ja not_active Expired - Fee Related
- 2016-01-18 GB GB1806445.1A patent/GB2557842B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20180061347A1 (en) | 2018-03-01 |
GB2557842B (en) | 2021-11-10 |
KR102057824B1 (ko) | 2019-12-19 |
CN105469763B (zh) | 2018-09-11 |
JP2019501414A (ja) | 2019-01-17 |
DE112016004872T5 (de) | 2018-07-26 |
GB2557842A (en) | 2018-06-27 |
GB201806445D0 (en) | 2018-06-06 |
KR20180074786A (ko) | 2018-07-03 |
US9972266B2 (en) | 2018-05-15 |
CN105469763A (zh) | 2016-04-06 |
WO2017113447A1 (zh) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6732911B2 (ja) | ゲート駆動回路及び表示装置 | |
US10049636B2 (en) | Gate drive circuit and liquid crystal display device | |
KR101985119B1 (ko) | Goa 회로 및 액정 디스플레이 디바이스 | |
US10127875B2 (en) | Shift register unit, related gate driver and display apparatus, and method for driving the same | |
US9685134B2 (en) | Shift register unit, gate driving circuit and display device | |
KR101521732B1 (ko) | 게이트 구동 회로 및 방법, 및 액정 디스플레이 | |
US9466254B2 (en) | Shift register unit, gate driving circuit and display apparatus | |
US9666152B2 (en) | Shift register unit, gate driving circuit and display device | |
US8229058B2 (en) | Shift register of LCD devices | |
US8289261B2 (en) | Gate driving circuit and display device having the same | |
TWI540554B (zh) | Liquid crystal display device and driving method thereof | |
US20130088265A1 (en) | Gate driver on array, shifting regester and display screen | |
TWI438763B (zh) | 顯示面板及其閘極驅動電路 | |
US20180182339A1 (en) | Goa driver circuit and liquid crystal display | |
US10008171B2 (en) | Gate driving circuit with isolating switch for display device using the same | |
US8436801B2 (en) | Level shift circuit, liquid crystal display device and charge sharing method | |
KR20190061081A (ko) | Goa 구동 회로 및 액정 디스플레이 장치 | |
US10699659B2 (en) | Gate driver on array circuit and liquid crystal display with the same | |
WO2020259574A1 (zh) | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 | |
WO2020077897A1 (zh) | Goa 驱动电路及显示面板 | |
KR102015848B1 (ko) | 액정표시장치 | |
WO2021103164A1 (zh) | 一种 goa 电路及液晶显示面板 | |
US9805683B2 (en) | Gate driver on array circuit for different resolutions, driving method thereof, and display device including the same | |
CN113658539B (zh) | Goa电路 | |
CN110767189B (zh) | Goa电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6732911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |