JP2021002637A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021002637A
JP2021002637A JP2019175304A JP2019175304A JP2021002637A JP 2021002637 A JP2021002637 A JP 2021002637A JP 2019175304 A JP2019175304 A JP 2019175304A JP 2019175304 A JP2019175304 A JP 2019175304A JP 2021002637 A JP2021002637 A JP 2021002637A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
water
solder
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019175304A
Other languages
English (en)
Other versions
JP7400293B2 (ja
Inventor
賢平 中村
Masahira Nakamura
賢平 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2021002637A publication Critical patent/JP2021002637A/ja
Application granted granted Critical
Publication of JP7400293B2 publication Critical patent/JP7400293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】はんだの厚さの増大を抑制しつつ、信頼性を維持することができる。【解決手段】半導体装置１０は、平面視で一端部に構成されるトランジスタを備えるトランジスタ部５１と残りの部分に構成される制御回路を備える制御回路部５２とを含む半導体チップ５０と、おもて面の接合領域に半導体チップ５０が接合されるダイパッド２０と、を有している。さらに、半導体チップ５０の裏面と接合領域との間に設けられ、半導体チップ５０と接合領域とを接合するはんだ４０を有している。この際、はんだ４０は、平面視でトランジスタ部５１に重複する第１部分４１と制御回路部５２に重複し、空洞部４３を含む第２部分４２とを備える。このような半導体装置１０は、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。【選択図】図３

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体チップを含んでいる。また、半導体装置の小型化及びインテリジェント化を目的として、インテリジェントパワースイッチ等の半導体装置がある。インテリジェントパワースイッチは、縦型パワー半導体素子を含むトランジスタ部と、この縦型パワー半導体素子の制御・保護用回路を構成する横型半導体素子を含む制御回路部とを設けた半導体チップを搭載したものである（例えば、特許文献１参照）。
このような半導体装置では、温度差が大きい温度変化が生じる環境下でも高い信頼性が得られるために、半導体チップとダイパッドとを接合するはんだの強度を高め、半導体チップの剥離等を防ぐ必要がある。このため、はんだ量を増やしてはんだを厚くして、はんだの強度を高め、半導体装置の温度変化に対する信頼性の向上が図られている（例えば、特許文献２参照）。
再公表２０１５−１７４１９７号公報 特開２００２−３５３３７８号公報
半導体装置の小型化並びに半導体チップのサイズの縮小化に伴い、はんだの塗布領域も縮小化が必要となる。しかし、はんだの強度を高めるためにはんだを厚くするとその分はんだの量が増加してしまい、塗布領域も広がり、半導体装置の小型化が進まない。
また、はんだを厚くするとその厚さにばらつきが生じやすくなる。これに伴い、はんだに搭載される半導体チップも傾いてしまうおそれがある。傾いた半導体チップに対してボンディングワイヤをボンディングするとボンディングのための超音波が半導体チップに適切に伝わらず、ワイヤを確実に接合することができず、ボンディングワイヤの剥離等が生じやすくなる。
本発明はこのような点に鑑みてなされたものであり、はんだの厚さの増大を抑制しつつ、信頼性を維持することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、おもて面の接合領域に前記半導体チップが接合されるダイパッドと、前記半導体チップの裏面と前記接合領域との間に設けられ、前記半導体チップと前記接合領域とを接合するはんだと、を有し、前記はんだは、平面視で前記トランジスタ部に重複する第１部分と前記制御回路部に重複し、空洞部を含む第２部分とを備える、半導体装置を提供する。
本発明の一観点によれば、平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、前記半導体チップが接合される接合領域がおもて面に設定されたダイパッドとを用意する用意工程と、前記半導体チップの前記制御回路部の裏面、または、前記ダイパッドの前記接合領域の前記半導体チップの前記制御回路部に対応する領域のいずれかに撥水領域を形成する撥水処理工程と、前記ダイパッドにはんだを介して前記半導体チップを接合する工程と、を有する半導体装置の製造方法を提供する。
本発明の一観点によれば、平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、おもて面の接合領域に前記半導体チップが接合されるダイパッドと、前記半導体チップの裏面と前記接合領域との間に設けられ、前記半導体チップと前記接合領域とを接合するはんだと、を有し、前記はんだは、平面視で前記トランジスタ部に重複する第１部分と前記制御回路部に重複し、はんだの空隙率が前記第１部分よりも大きい第２部分とを備える、半導体装置を提供する。
上記構成の半導体装置及び半導体装置の製造方法は、はんだの厚さの増大を抑制しつつ、信頼性を維持することができる。
第１の実施の形態の半導体装置の外観を説明するための図である。 第１の実施の形態の半導体装置の透視的平面図である。 第１の実施の形態の半導体装置の側断面図である。 第１の実施の形態の半導体装置の製造方法を示すフローチャートである。 第１の実施の形態の半導体装置の製造方法を説明するための図である。 第１の実施の形態の半導体装置の製造方法に含まれるリードフレームのセット工程を説明するための図である。 第１の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。 第１の実施の形態の半導体装置の製造方法に含まれるはんだ塗布工程を説明するための図である。 第１の実施の形態の半導体装置の製造方法に含まれる半導体チップセット工程を説明するための図である。 第１の実施の形態の半導体装置の製造方法に含まれる封止工程を説明するための図である。 第１の実施の形態の半導体装置におけるダイパッドに対する撥水領域の形成領域を説明するための図である。 第２の実施の形態の半導体装置の製造方法を説明するための図である。 第３の実施の形態の半導体装置の透視的平面図である。 第３の実施の形態の半導体装置の側断面図である。 第３の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図（その１）である。 第３の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図（その２）である。 第４の実施の形態の半導体装置の透視的平面図である。 第４の実施の形態の半導体装置の側断面図である。 第４の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。 第５の実施の形態の半導体装置の製造方法を説明するための図である。
［第１の実施の形態］
以下、図面を参照して、第１の実施の形態の半導体装置について、図１〜図３を用いて説明する。図１は、第１の実施の形態の半導体装置の外観を説明するための図である。図２は、第１の実施の形態の半導体装置の透視的平面図であり、図３は、第１の実施の形態の半導体装置の側断面図である。なお、図２は、図１の半導体装置１０の平面図を透視的に示している。また、図３（Ａ）は、図２の一点鎖線Ｘ１−Ｘ１による断面図、図３（Ｂ）は、図２の一点鎖線Ｘ２−Ｘ２による断面図をそれぞれ表している。
また、第１，第２の実施の形態において、おもて面とは、図１の半導体装置１０が上側を向いた面であり、例えば、図２のダイパッド２０において半導体チップ５０が搭載された面がおもて面である。裏面とは、図１の半導体装置１０において、下側を向いた面を表す。例えば、図３のダイパッド２０において半導体チップ５０が搭載された面の反対側の面が裏面である。これらの図以外でもおもて面及び裏面は同様の方向性を意味する。
半導体装置１０は、ダイパッド２０と複数の接続端子３０とダイパッド２０上にはんだ４０を介して配置された半導体チップ５０と半導体チップ５０及び接続端子３０を電気的に接続する複数のボンディングワイヤ６０とを備えている。半導体装置１０は、これらの部材が封止部材７０により略立方体状に封止されて構成されている。半導体装置１０は、少なくとも、１つのダイパッド２０と１つの半導体チップ５０があればよい。このような構成を有する半導体装置１０は、封止側面７１，７２の長さは２．５ｍｍ以上、６ｍｍ以下、厚さは０．５ｍｍ以上、２ｍｍ以下である。
ダイパッド２０は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。また、ダイパッド２０のおもて面には、後述するように、半導体チップ５０が接合される接合領域２１（後述）が設定されている。さらに、この接合領域２１には、撥水領域２３（図３（Ｂ））が形成されている。撥水領域２３は、ダイパッド２０の接合領域２１の中で、撥水領域２３以外の領域と比べてはんだ濡れ性が悪い領域である。そのため、ダイパッド２０の接合領域２１に、後述するようにはんだ４０が塗布されると、はんだ溶融した時に撥水領域２３でははんだ４０を弾き、撥水領域２３以外の接合領域２１にはんだ４０が流れる。このため、ダイパッド２０の接合領域２１の全面にはんだ４０を塗布すると、はんだ４０を溶融させた後には撥水領域２３以外の領域にははんだ４０が存在するものの、撥水領域２３上にははんだ４０が存在せず、空隙（空洞部４３）が生成される。なお、図２では、半導体チップ５０の制御回路部５２に対向するはんだ４０に含まれる空洞部４３の位置を破線で示している。
ダイパッド２０の対向する短辺には、切り落とされたフレーム部（後述）からダイパッド２０を支持していた吊りピン部２２が構成されている。吊りピン部２２は、ダイパッド２０の対向するそれぞれの短辺に、２つずつ形成されていてよい。このようなダイパッド２０の裏面は、図示は省略するものの、封止部材７０の裏面側にあたる封止主面から表出されて、封止主面と同一平面を成している。また、ダイパッド２０の吊りピン部２２の端面は封止部材７０の対向する２つの封止側面７２から露出している。
接続端子３０は、ボンディングワイヤ６０が接合される平板状であって、平面視でＴ字型あるいはＩ字型を成している（なお、図２では、Ｔ字型の場合を示している）。接続端子３０は、ダイパッド２０を挟んだ両側にそれぞれ４つずつ配列している。なお、接続端子３０の個数は一例であって、この場合に限らない。さらに、接続端子３０は、図示を省略するものの、その裏面が封止部材７０の封止主面から表出し、封止主面及びダイパッド２０の裏面と同一平面を成している。このような接続端子３０は、導電性に優れた銅あるいは銅合金等の金属により構成されている。そして、耐食性を向上させるために、例えば、すず、銀、すず合金または銀合金により構成される材料をめっき膜とするめっき処理等により表面に形成されている。
はんだ４０は、例えば、錫−銀−銅からなる合金、錫−亜鉛−ビスマスからなる合金、錫−銅からなる合金、錫−銀−インジウム−ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成される。さらに、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。また、はんだ４０は、後の図８に示されるように、第１部分４１と第２部分４２とを含んでいる。
半導体チップ５０は、例えば、シリコンまたは炭化シリコンから構成された、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含むトランジスタ部５１を含んでいる。このような半導体チップ５０は、例えば、裏面に主電極として入力電極（ドレイン電極またはコレクタ電極）を、おもて面に、制御電極（ゲート電極）及び主電極として出力電極（ソース電極またはエミッタ電極）をそれぞれ備えている。半導体チップ５０は、さらに、このようなスイッチング素子をそれぞれ制御するための制御回路を含む制御回路部５２を含んでいる。半導体チップ５０は、例えば、図２に示されるように、平面視で一端部にトランジスタ部５１が、残りの部分に制御回路部５２がそれぞれ構成されている。また、このような半導体チップ５０の長辺は、１．５ｃｍ以上、４ｃｍ以下、短辺は、１ｃｍ以上、３．２ｃｍ以下である。
上記の半導体チップ５０は、その裏面側がダイパッド２０上にはんだ４０により接合されている。この際、はんだ４０は、平面視で半導体チップ５０のトランジスタ部５１に重複する第１部分４１（図３（Ａ））と、半導体チップ５０の制御回路部５２に重複し、空洞部４３を含む第２部分４２（図３（Ｂ））とを備える。また、このようにして半導体チップ５０とダイパッド２０とを接合するはんだ４０の厚さは、１０μｍ以上、１００μｍ以下である。さらに、好ましくは、２０μｍ以上、１００μｍ以下である。この範囲より薄すぎても、厚すぎてもはんだ４０の強度が低下し、半導体チップ５０の剥離が生じやすくなる。
ボンディングワイヤ６０は、導電性に優れたアルミニウム、銅等の金属、または、少なくともこれらの一種を含む合金等により構成されている。なお、半導体装置１０のボンディングワイヤ６０では、銅または銅合金により構成されている。また、この径は、１００μｍ以上、１ｍｍ以下であることが好ましい。また、ボンディングワイヤ６０に替えて、板状のリードフレームまたは薄帯状のリボン等の接続部材を用いてもよい。封止部材７０は、例えば、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂を用いることができる。
次に、このような半導体装置１０の製造方法について、図４〜図１０並びに図１〜図３を用いて説明する。図４は、第１の実施の形態の半導体装置の製造方法を示すフローチャートであり、図５は、第１の実施の形態の半導体装置の製造方法を説明するための図である。図６は、第１の実施の形態の半導体装置の製造方法に含まれるリードフレームのセット工程を説明するための図であり、図７は、第１の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。図８は、第１の実施の形態の半導体装置の製造方法に含まれるはんだ塗布工程を説明するための図であり、図９は、第１の実施の形態の半導体装置の製造方法に含まれる半導体チップセット工程を説明するための図である。図１０は、第１の実施の形態の半導体装置の製造方法に含まれる封止工程を説明するための図である。図５は、図７及び図９の一点鎖線Ｘ−Ｘによる断面図をそれぞれ表している。図６〜図１０は、平面の要部をそれぞれ表している。
［ステップＳ１］ ダイパッド２０及び接続端子３０を含むリードフレーム（後述）、半導体チップ５０、封止部材７０等を予め用意する。半導体チップ５０及び封止部材７０については既述のものを用意する。リードフレームは、例えば、銅または銅合金により構成される。
［ステップＳ２］ リードフレームを所定位置にセットする。例えば、図６に示すリードフレーム８０は、ダイパッド２０が吊りピン部２２を介して接続された一対のフレーム部８１と、一対のフレーム部８１を接続すると共に、複数の接続端子３０が接続されているタイバー８２とを有している。このようにリードフレーム８０は、ダイパッド２０と複数の接続端子３０とが一体となっている。このようなリードフレーム８０は、所定の金型で金属板を打ち抜くことで形成することができる。
［ステップＳ３］ リードフレーム８０に含まれるダイパッド２０の接合領域２１に、例えば、図７に示されるように、撥水処理を行って撥水領域２３を形成する。撥水領域２３は、後に接合領域２１に半導体チップ５０を接合させた際の制御回路部５２に対応する領域に形成される。また、ダイパッド２０の撥水領域２３の表面粗さは、他の接合領域２１の表面粗さよりも粗く構成されてもよい。このような撥水領域２３は、例えば、図５（Ａ）に示されるように当該領域にレーザー加工により形成される。レーザー加工により、表面粗さを粗くすることができる。または、大気中あるいは酸素中でレーザー加工することにより、当該領域に酸化膜を形成してもよい。または、ポリイミド等の樹脂を塗布してもよい。
［ステップＳ４］ リードフレーム８０に含まれるダイパッド２０の撥水領域２３を含む接合領域２１の全面に、図８に示されるように、はんだ４０を塗布する。この際のはんだ４０は、後に半導体チップ５０を接合した際にトランジスタ部５１と重複する第１部分４１と、同様に制御回路部５２と重複する第２部分４２とに便宜的に分けられる。なお、図８には、第２部分４２に撥水領域２３に対応する箇所を破線で示している。
［ステップＳ５］ リードフレーム８０に含まれるダイパッド２０上に塗布されたはんだ４０上に半導体チップ５０を位置合わせし（図５（Ｂ））、加熱しながら半導体チップ５０をはんだ４０に接合してダイパッド２０側に押圧してセットする。はんだ４０（第１部分４１）により半導体チップ５０のトランジスタ部５１はダイパッド２０に接合する。一方、はんだ４０（第２部分４２）は、ダイパッド２０の接合領域２１の撥水領域２３を十分に濡らすことができず、また、撥水領域２３以外の接合領域２１は十分に濡らすことができる。このため、はんだ４０（第２部分４２）は、図５（Ｃ）に示されるように、撥水領域２３に対向する箇所には空洞部４３を含んで、半導体チップ５０の制御回路部５２とダイパッド２０とを接合する。この際のはんだ４０の厚さは、１０μｍ以上、１００μｍ以下である。なお、図９には、半導体チップ５０の制御回路部５２に空洞部４３に対応する箇所を破線で示している。
仮に、半導体チップ５０とダイパッド２０とを接合するはんだ４０の第２部分４２が空洞部４３を含んでいない場合には、熱サイクルにより、はんだ４０に熱応力が発生してはんだ４０の角部にクラックが発生してしまう。これにより、半導体装置１０の信頼性の低下を招いてしまう。はんだ４０の角部のクラックの発生を抑制するためにはんだ４０を厚くすることが考えられる。はんだ４０を厚くすると、はんだ４０に対するクラックの発生は抑制されるものの、既述の通り、はんだ４０の厚さが不均一になってはんだ４０に配置される半導体チップ５０が傾くおそれがあり、また、はんだ量の増加に伴い小型化が難しくなる。
一方、第１の実施の形態のように半導体チップ５０とダイパッド２０とを接合するはんだ４０の第２部分４２が空洞部４３を含むことで、はんだ４０の角部のクラックの発生を抑制することができる。空洞部４３を含まないはんだ４０の対角線の長さに比べて、空洞部４３の縁部からはんだ４０の角部までの長さ（図９中の破線矢印）は短くなる。このため、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。したがって、このようなはんだ４０は厚さを薄くすることができ、半導体装置１０の小型化を図ることができる。また、はんだ４０の厚さのばらつきも抑えることができるため、はんだ４０上に接合される半導体チップ５０の傾きも抑制される。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。また、半導体チップ５０では、トランジスタ部５１の方が制御回路部５２よりも発熱量が大きい。特に近年はトランジスタ部５１で炭化シリコンが適用される場合が増えている。炭化シリコンが用いられた半導体素子は、シリコンが用いられた場合に比べて多くの電流を流すために発熱量も増加する。このため、半導体チップ５０のトランジスタ部５１は高い放熱性が求められ、はんだ４０の第１部分４１に空洞部４３を含ませることは好ましくない。このため、空洞部４３は、はんだ４０の第１部分４１ではなく、第２部分４２内に含ませることが望まれる。
なお、はんだ４０の第２部分４２に含まれる空洞部４３は、実際は、はんだ４０が全く含まれていないということではなく、他のはんだ４０の部分よりも空隙率が高い領域が一定の範囲を占めている。空隙率とは、はんだ４０内の空隙（ボイド）の総体積をはんだ４０の体積で割ったものである。はんだ４０の第２部分４２の空隙率は、１０％以上、３０％以下である。空隙率がこの範囲よりも小さい場合には、応力緩和の効果が得られない。また、空隙率がこの範囲よりも大きい場合には、はんだ４０の残存領域が少なくなりすぎてクラックが発生し易くなる。一般的に、塗布されて固化したはんだ４０には自然発生的に発生したボイドが含まれる。但し、はんだ４０の第１部分４１の空隙率は、第２部分の空隙率よりも十分低く、１％以上、１０％未満である。
［ステップＳ６］ リードフレーム８０のダイパッド２０にはんだ４０により接合された半導体チップ５０とタイバー８２とをボンディングワイヤ６０で電気的に接続する（図示を省略）。リードフレーム８０のダイパッド２０に配置された半導体チップ５０と接続端子３０とボンディングワイヤ６０とを、図１０に示されるように、封止部材７０を用いて所定の金型中で成形し、封止部材７０で封止する。
［ステップＳ７］ リードフレーム８０のフレーム部８１及びタイバー８２から封止部材７０で封止したダイパッド２０及び接続端子３０を分離する。この分離には、例えば、タイバー８２及び吊りピン部２２を金型で打ち抜き、あるいは、ダイシングブレードによるダイシングが行われる。以上の工程により、図１〜図３に示される半導体装置１０が得られる。
上記半導体装置１０は、平面視で一端部に構成されるトランジスタを備えるトランジスタ部５１と残りの部分に構成される制御回路を備える制御回路部５２とを含む半導体チップ５０と、おもて面の接合領域２１に半導体チップ５０が接合されるダイパッド２０と、を有している。さらに、半導体チップ５０の裏面と接合領域２１との間に設けられ、半導体チップ５０と接合領域２１とを接合するはんだ４０を有している。この際、はんだ４０は、平面視でトランジスタ部５１に重複する第１部分４１と制御回路部５２に重複し、空洞部４３を含む第２部分４２とを備える。または、はんだ４０は、平面視でトランジスタ部５１に重複する第１部分４１と制御回路部５２に重複し、はんだ４０の空隙率が第１部分４１よりも大きい第２部分４２とを備える。このような半導体装置１０は、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。このため、はんだ４０の厚さを薄くすることができ、半導体装置１０の小型化を図ることができる。また、はんだ４０の厚さのばらつきも抑えることができるため、はんだ４０上に接合される半導体チップ５０の傾きも抑制される。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。
次に、はんだ４０の第２部分４２に含まれる空洞部４３を生成するにあたり、ダイパッド２０に対する撥水領域２３の形成範囲について図１１を用いて説明する。図１１は、第１の実施の形態の半導体装置におけるダイパッドに対する撥水領域の形成領域を説明するための図である。なお、図１１に示す半導体装置１０は、図２に対応するものであり、図２において半導体チップ５０を除いた場合を示している。
既述の通り、半導体装置１０は、はんだ４０の第２部分４２に空洞部４３を含むことで、空洞部４３の縁部からはんだ４０の角部までの長さ（図９中の破線矢印）が短くなり、はんだ４０の角部に対するクラックの発生を抑制している。このため、ダイパッド２０に形成する撥水領域２３をはんだ４０の第２部分４２に対応する領域内で最大にすることが求められる。一方で、撥水領域２３を広くし過ぎると、半導体チップ５０の制御回路部５２の放熱性が低下し過ぎてしまう。そこで、図１１に示されるように、ダイパッド２０の接合領域２１の端辺から内側に、接合領域２１の辺の長さに対して１０％入り込んで囲まれる最大領域２３ａ内に撥水領域２３を形成し、最大領域２３ａと同様の広さの撥水領域２３を形成する必要がある。なお、撥水領域２３の平面視の形状は、第１の実施の形態の円形に限らず、矩形、楕円形等、どのような形状であってもよい。
［第２の実施の形態］
第２の実施の形態では、撥水領域を半導体チップ５０側に形成して、はんだ４０に空洞部４３を含ませるようにする場合について図１２（並びに図４）を用いて説明する。図１２は、第２の実施の形態の半導体装置の製造方法を説明するための図である。この場合でも、図４に示した製造方法と同様にステップＳ１，Ｓ２が実施される。ステップＳ３の撥水処理工程において、半導体チップ５０の制御回路部５２の裏面に撥水領域５３を形成する。このような撥水領域５３は、当該領域にポリイミド等の樹脂を塗布してもよい。または、酸化膜を形成してもよい。あるいは、アルミニウムまたはニッケルを含むめっき膜を形成してもよい。そして、ステップＳ４によりダイパッド２０の接合領域２１にはんだ４０を塗布する。
そして、ステップＳ５の半導体チップ５０のセット工程が行われる。すなわち、リードフレーム８０に含まれるダイパッド２０上に塗布されたはんだ４０上にこのように撥水領域５３が形成された半導体チップ５０を位置合わせし（図１２（Ａ））、加熱しながら半導体チップ５０をはんだ４０に接合してダイパッド２０側に押圧してセットする。はんだ４０（第１部分４１）により半導体チップ５０のトランジスタ部５１はダイパッド２０に接合する。一方、はんだ４０（第２部分４２）は、半導体チップ５０の撥水領域５３を十分に濡らすことができず、撥水領域５３以外は十分に濡らすことができる。このため、はんだ４０（第２部分４２）は、図１２（Ｂ）に示されるように、撥水領域５３に対向する箇所には空洞部４３を含んで、半導体チップ５０の制御回路部５２とダイパッド２０とを接合する。この際のはんだ４０の厚さは、第１の実施の形態と同様に、１０μｍ以上、１００μｍ以下である。この後は図４のステップＳ６，Ｓ７と同様の工程を行うことで、半導体装置１０が得られる。
このようにして得られた半導体装置１０も、第１の実施の形態と同様に、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。このため、はんだ４０の厚さを薄くすることができ、半導体装置１０の小型化を図ることができる。また、はんだ４０の厚さのばらつきも抑えることができるため、はんだ４０上に接合される半導体チップ５０の傾きも抑制される。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。
［第３の実施の形態］
第３の実施の形態では、第１の実施の形態の半導体装置１０において、ダイパッド２０に撥水領域２３と共に、突起部を形成する場合について図１３及び図１４を用いて説明する。図１３は、第３の実施の形態の半導体装置の透視的平面図であり、図１４は、第３の実施の形態の半導体装置の側断面図である。なお、図１３は、半導体装置１０の平面図を透視的に示している。また、図１４は、図１３の一点鎖線Ｘ−Ｘによる断面図を表している。第３の実施の形態では、第１の実施の形態の半導体装置１０と同じ構成には同じ符号を付しており、それらの説明については省略する。
半導体装置１０は、図１３及び図１４に示されるように、ダイパッド２０と複数の接続端子３０とダイパッド２０上にはんだ４０を介して配置された半導体チップ５０と半導体チップ５０及び接続端子３０を電気的に接続するボンディングワイヤ６０とを備えている。半導体装置１０は、これらの部材が封止部材７０により略立方体状に封止されて構成されている（図１参照）。
ダイパッド２０は、既述の通り、半導体チップ５０が接合される接合領域２１（後述する図１５参照）の半導体チップ５０の制御回路部５２に対向する領域内に撥水領域２３が形成されている。さらに、第３の実施の形態のダイパッド２０の接合領域２１に突起部２４が形成されている。この突起部２４により、半導体チップ５０とダイパッド２０との間隙が一定に維持されている。なお、図１３及び図１４に示す突起部２４は、円柱状を成している場合を示している。
第１の実施の形態では、ダイパッド２０の接合領域２１の半導体チップ５０の制御回路部５２に対応する領域内に撥水領域２３を形成している。これにより、ダイパッド２０の接合領域２１に塗布されるはんだ４０は撥水領域２３上に空洞部４３を含むようになる。この結果、空洞部４３の縁部からはんだ４０の角部までの長さが短くなり、はんだ４０の角部に対するクラックの発生を抑制することができる。この撥水領域２３は、図１１に示したようにダイパッド２０の最大領域２３ａ内に形成される。この際、このダイパッド２０上にはんだ４０を塗布して半導体チップ５０を配置すると、半導体チップ５０は、はんだ４０の空洞部４３が含まれる側が傾いてしまい、はんだ４０の厚さにばらつきが生じてしまう。撥水領域２３の中心点がダイパッド２０の重心からずれて形成され、さらに、撥水領域２３の面積が比較的広めに形成された場合、撥水領域２３に対応してはんだ４０内に含まれる空洞部４３によりはんだ４０内に体積が少ない領域が生じる。このようなはんだ４０上に半導体チップ５０が配置されると、はんだ４０の空洞部４３側は半導体チップ５０を支持することができず、半導体チップ５０は傾いてしまう。このようにして、はんだ４０の厚さにばらつきが生じると、半導体チップ５０に対する放熱性にもばらつきが生じてしまい、半導体チップ５０に不具合が生じてしまう場合がある。
そこで、第３の実施の形態では、上記のように、ダイパッド２０の半導体チップ５０が傾いてしまう側に突起部２４を設けた。これにより、撥水領域２３に対応する箇所に空洞部４３を含むはんだ４０上の半導体チップ５０が突起部２４により支持されて半導体チップ５０の傾きが防止される。このため、はんだ４０の厚さも略均一に維持されて、半導体チップ５０に対する放熱性のばらつきを抑制し、半導体装置１０の信頼性の低下を防止することができる。このため、突起部２４は円柱状に限らず、半導体チップ５０とダイパッド２０との間隙を一定に維持することができる形状であることを要する。このような形状として、例えば、凸状、角柱状、半楕円状、棒状等である。また、複数の突起部２４を点在させて配置させてもよく、また、平面視で矩形状の突起部２４を適宜配置してもよい。突起部２４の高さは、半導体チップ５０とダイパッド２０との間隙が所望の間隔となるように、１０μｍ以上、１００μｍ以下であることが好ましい。また、突起部２４の個数及び形成位置は一例であり、はんだ４０上に配置される半導体チップ５０を確実に支持して傾くことを抑制することができる箇所に形成される個数及び形成位置であればよい。
次に、このような突起部２４が形成されたダイパッド２０を含む半導体装置１０の製造方法について、図１５及び図１６並びに図４〜図１０を用いて説明する。図１５及び図１６は、第３の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。なお、図１６（Ａ）は、図１５の一点鎖線Ｘ−Ｘにおける断面図である。図１６（Ｂ）は、撥水領域２３及び突起部２４が形成されたダイパッド２０の平面図である。図１６（Ｂ）では、ダイパッド２０の短手方向に平行であって長辺の中心を通る中心線Ｃ１と長手方向に平行であって短辺の中心を通る中心線Ｃ２とを示している。また、中心線Ｃ１，Ｃ２の交点はダイパッド２０の重心Ｇである。
第３の実施の形態の半導体装置１０についても、図４に示したフローチャートに従って製造される。この場合でも、図４に示した製造方法と同様にステップＳ１，Ｓ２が実施される。ステップＳ３の撥水処理工程において、リードフレーム８０に含まれるダイパッド２０の接合領域２１に、撥水処理を行って撥水領域２３を形成する。そして、ダイパッド２０の所定箇所に対してプレス加工を行って、図１５及び図１６（Ａ）に示されるように、ダイパッド２０のおもて面に突起部２４を形成する。なお、突起部２４は、ステップＳ２においてリードフレーム８０の形成時に形成してもよい。また、突起部２４は、ダイパッド２０に対するプレス加工を行って形成する場合に限らず、樹脂を塗布して形成してもよい。なお、このような樹脂は、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂を用いることができる。また、このような突起部２４は、後にはんだ４０上に配置される半導体チップ５０を確実に支持することができる箇所に形成されることを要する。このため、突起部２４は、図１６（Ｂ）に示すダイパッド２０の制御回路部５２に対応する領域内に形成される。
また、撥水領域２３の面積がダイパッド２０のおもて面の面積の１０％以上、３０％以下を占め、撥水領域２３の中心Ｐがダイパッド２０の重心Ｇから位置ずれしている場合、突起部２４は、中心線Ｃ１（重心Ｇ）よりも図１６中下側の制御回路部５２に対応する領域内に形成されることが好ましい。突起部２４は、より確実に半導体チップ５０を支持するためには、撥水領域２３の中心Ｐから制御回路部５２に対応する領域内に形成されることが好ましい。さらに、突起部２４は、重心Ｇから最も離れた図１６中下側の辺近傍に形成されることがより好ましい。このステップＳ３以降は、図４に示したフローチャートのステップＳ４〜Ｓ７の工程が行われることで、図１３及び図１４に示す半導体装置１０が製造される。
このようにして得られた半導体装置１０も、第１，第２の実施の形態と同様に、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。また、突起部２４により、半導体チップ５０とダイパッド２０との間隙を一定に保つことができる。このため、はんだ４０の厚さを薄く、略均一にすることができ、半導体装置１０の小型化を図ることができる。また、はんだ４０の厚さのばらつきもより確実に抑えることができるため、はんだ４０上に接合される半導体チップ５０の傾きも抑制される。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となり、半導体チップ５０に対する放熱性の低下を抑制することができる。したがって、半導体装置１０の信頼性が維持されるようになる。
［第４の実施の形態］
第４の実施の形態では、第３の実施の形態の半導体装置１０の変形例について図１７及び図１８を用いて説明する。図１７は、第４の実施の形態の半導体装置の透視的平面図であり、図１８は、第４の実施の形態の半導体装置の側断面図である。なお、第４の実施の形態でも、第３の実施の形態の半導体装置１０と同じ構成には同じ符号を付しており、それらの説明については省略する。
半導体装置１０は、図１７及び図１８に示されるように、ダイパッド２０と複数の接続端子３０とダイパッド２０上にはんだ４０を介して配置された半導体チップ５０と半導体チップ５０及び接続端子３０を電気的に接続するボンディングワイヤ６０とを備えている。半導体装置１０は、これらの部材が封止部材７０により略立方体状に封止されて構成されている。
ダイパッド２０は、第３の実施の形態と同様に、半導体チップ５０が接合される接合領域２１（後述する図１９参照）の半導体チップ５０の制御回路部５２に対向する領域内に撥水領域６３及び突起部２４が形成されている。この突起部２４により、半導体チップ５０とダイパッド２０との間隙が一定に維持されている。なお、図１７及び図１８に示す突起部２４は、円柱状を成している場合を示している。さらに、第４の実施の形態のダイパッド２０は、撥水領域６３の周囲を取り囲んで土手部２５が形成されている。この際、土手部２５の（ダイパッド２０の主面からの）高さは、撥水領域６３の主面よりも高位である。撥水領域６３及び土手部２５は、一体的に、樹脂により構成されている。なお、この樹脂は、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂を用いることができる。このようなダイパッド２０では、撥水領域６３と土手部２５と半導体チップ５０の裏面とで囲まれる空洞部４３が構成される。
第１〜第３の実施の形態では、ダイパッド２０の接合領域２１の半導体チップ５０の制御回路部５２に対応する領域に撥水領域２３を形成している。これにより、ダイパッド２０に塗布されたはんだ４０を撥水領域２３で撥水させて、撥水領域２３に対応するはんだ４０の箇所に空洞部４３を含ませている。しかしながら、撥水領域２３ではんだ４０を確実に撥水させることが難しく、ある程度の量のはんだ４０が撥水領域２３上に残る。すなわち、撥水領域２３に対応するはんだ４０の箇所がはんだ４０の他の箇所よりもはんだ４０の密度が低くなっている。特に、撥水領域２３の縁部にはんだ４０が付着しやすい。すなわち、空洞部４３を確実に構成することができず、また、撥水領域２３の面積が実質的に小さくなってしまう場合がある。これに伴い、空洞部４３も小さくなってしまい、空洞部４３の縁部からはんだ４０の角部までの長さが実際の空洞部４３よりも長くなる。したがって、はんだ４０の角部のクラックの発生を確実に抑制することができなくなる場合がある。
そこで、第４の実施の形態では、ダイパッド２０の撥水領域６３の周囲を取り囲む土手部２５が形成されている。これにより、はんだ４０は、撥水領域６３に対応する箇所に確実に空洞部４３を含むようになり、撥水領域６３の面積に対応する空洞部４３を維持することができる。したがって、空洞部４３の縁部からはんだ４０の角部までの長さを維持することができ、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生をより確実に防止することができる。
次に、このような土手部２５が形成されたダイパッド２０を含む半導体装置１０の製造方法について、図１９並びに図４〜図１０を用いて説明する。図１９は、第４の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。
第４の実施の形態の半導体装置１０についても、図４に示したフローチャートに従って製造される。この場合でも、図４に示した製造方法と同様にステップＳ１，Ｓ２が実施される。ステップＳ３の撥水処理工程において、リードフレーム８０に含まれるダイパッド２０の接合領域２１に、樹脂を塗布して撥水領域６３及び土手部２５を形成する。この際、ダイパッド２０のおもて面の所定の領域に塗布した樹脂から撥水領域６３と当該撥水領域６３の周囲を取り囲む土手部２５とを形成する（図１８参照）。なお、第１の実施の形態でダイパッド２０にレーザーにより形成された撥水領域２３に対して、当該撥水領域２３を取り囲むように樹脂により土手部２５を形成してもよい。撥水領域６３及び土手部２５の形成後、ダイパッド２０に対してプレス加工を行って、図１９に示されるように、ダイパッド２０のおもて面に突起部２４を形成する。なお、突起部２４については、第３の実施の形態と同様にして形成される。また、突起部２４は、ステップＳ２においてリードフレーム８０の形成時に形成してもよい。このステップＳ３以降は、図４に示したフローチャートのステップＳ４〜Ｓ７の工程が行われることで、図１７及び図１８に示す半導体装置１０が製造される。
このようにして得られた半導体装置１０は、ダイパッド２０上に撥水領域６３と当該撥水領域６３の周囲を取り囲む土手部２５とを形成している。このため、はんだ４０は、撥水領域６３に対応する箇所に確実に空洞部４３を含むようになり、撥水領域６３の面積に対応する空洞部４３を維持することができる。したがって、空洞部４３の縁部からはんだ４０の角部までの長さを維持することができ、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生をより確実に防止することができる。さらに、半導体装置１０は、ダイパッド２０に突起部２４が形成されているため、第３の実施の形態と同様に、半導体チップ５０とダイパッド２０との間隙を一定に薄く保つことができる。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。
［第５の実施の形態］
第５の実施の形態では、撥水領域６３及び土手部２５並びに突起部２４を半導体チップ５０側に形成して、はんだ４０に空洞部４３を含ませるようにする場合について図２０（並びに図４）を用いて説明する。図２０は、第５の実施の形態の半導体装置の製造方法を説明するための図である。この場合でも、図４に示した製造方法と同様にステップＳ１，Ｓ２が実施される。ステップＳ３の撥水処理工程において、半導体チップ５０の制御回路部５２の裏面に樹脂を塗布して撥水領域６３及び土手部２５を形成する。なお、図２０には図示を省略しているものの、ダイパッド２０に、突起部２４を形成する。なお、突起部２４については、第３の実施の形態と同様にして形成される。また、突起部２４は、ステップＳ２においてリードフレーム８０の形成時に形成してもよい。そして、ステップＳ４によりダイパッド２０の接合領域２１にはんだ４０を塗布する。
そして、ステップＳ５の半導体チップ５０のセット工程が行われる。すなわち、リードフレーム８０に含まれるダイパッド２０上に塗布されたはんだ４０上にこのように撥水領域６３及び土手部２５が形成された半導体チップ５０を位置合わせし（図２０（Ａ））、加熱しながら半導体チップ５０をはんだ４０に接合してダイパッド２０側に押圧してセットする。はんだ４０（第１部分４１）により半導体チップ５０のトランジスタ部５１はダイパッド２０に接合する。一方、はんだ４０（第２部分４２）は、半導体チップ５０の撥水領域６３及び土手部２５を十分に濡らすことができず、撥水領域６３及び土手部２５以外は十分に濡らすことができる。このため、はんだ４０（第２部分４２）は、図２０（Ｂ）に示されるように、撥水領域６３及び土手部２５に対向する箇所には空洞部４３を含んで、半導体チップ５０の制御回路部５２とダイパッド２０とを接合する。この際のはんだ４０の厚さは、第１の実施の形態と同様に、５０μｍ以上、１００μｍ以下である。これ以降は、図４に示したステップＳ６，Ｓ７と同様の工程を行うことで、半導体装置１０が得られる。
このようにして得られた半導体装置１０も、第４の実施の形態と同様に、ダイパッド２０上に撥水領域６３と当該撥水領域６３の周囲を取り囲む土手部２５とを形成している。このため、はんだ４０は、撥水領域６３に対応する箇所に確実に空洞部４３を含むようになり、撥水領域６３の面積に対応する空洞部４３を維持することができる。したがって、空洞部４３の縁部からはんだ４０の角部までの長さを維持することができ、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生をより確実に防止することができる。さらに、半導体装置１０は、ダイパッド２０に突起部２４が形成されているため、第４の実施の形態と同様に、半導体チップ５０とダイパッド２０との間隙を一定に薄く保つことができる。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。
１０ 半導体装置
２０ ダイパッド
２１ 接合領域
２２ 吊りピン部
２３，５３，６３ 撥水領域
２３ａ 最大領域
２４ 突起部
２５ 土手部
３０ 接続端子
４０ はんだ
４１ 第１部分
４２ 第２部分
４３ 空洞部
５０ 半導体チップ
５１ トランジスタ部
５２ 制御回路部
６０ ボンディングワイヤ
７０ 封止部材
７１，７２ 封止側面
８０ リードフレーム
８１ フレーム部
８２ タイバー

Claims (22)

  1. 平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、
    おもて面の接合領域に前記半導体チップが接合されるダイパッドと、
    前記半導体チップの裏面と前記接合領域との間に設けられ、前記半導体チップと前記接合領域とを接合するはんだと、
    を有し、
    前記はんだは、平面視で前記トランジスタ部に重複する第１部分と前記制御回路部に重複し、空洞部を含む第２部分とを備える、
    半導体装置。
  2. 前記第２部分は、前記接合領域の端辺から内側に、前記接合領域の辺の長さに対して１０％入り込んで囲まれる領域内に前記空洞部を含む、
    請求項１に記載の半導体装置。
  3. 前記第２部分は、平面視で円形の前記空洞部を前記第２部分の中央部に含む、
    請求項１または２に記載の半導体装置。
  4. 前記ダイパッドは、前記接合領域の前記空洞部に対応する箇所に撥水領域が形成されている、
    請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記撥水領域における表面粗さは、前記撥水領域以外の前記接合領域の表面粗さよりも粗い、
    請求項４に記載の半導体装置。
  6. 前記撥水領域は、酸化膜が形成されている、
    請求項４または５に記載の半導体装置。
  7. 前記撥水領域は、樹脂が塗布されている、
    請求項４または５に記載の半導体装置。
  8. 前記半導体チップは、前記裏面の前記空洞部に対応する箇所に撥水領域が形成されている、
    請求項１乃至３のいずれかに記載の半導体装置。
  9. 前記撥水領域は、樹脂が塗布されている、
    請求項８に記載の半導体装置。
  10. 前記ダイパッドの前記接合領域の重心から離間して、前記接合領域の前記第２部分が塗布される領域側に突起部が形成されている、
    請求項４乃至９のいずれかに記載の半導体装置。
  11. 前記突起部は、前記撥水領域の中心から離間して、前記接合領域の前記第２部分が塗布される領域側に形成されている、
    請求項１０に記載の半導体装置。
  12. 前記ダイパッドは、前記撥水領域を取り囲み、前記ダイパッドの主面からの高さが前記撥水領域より高い土手部が形成されている、
    請求項４乃至１１に記載の半導体装置。
  13. 前記土手部は樹脂により形成されている、
    請求項１２に記載の半導体装置。
  14. 平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、前記半導体チップが接合される接合領域がおもて面に設定されたダイパッドとを用意する用意工程と、
    前記半導体チップの前記制御回路部の裏面、または、前記ダイパッドの前記接合領域の前記半導体チップの前記制御回路部に対応する領域のいずれかに撥水領域を形成する撥水処理工程と、
    前記ダイパッドにはんだを介して前記半導体チップを接合する工程と、
    を有する半導体装置の製造方法。
  15. 前記撥水処理工程において、前記ダイパッドに対してレーザー加工を行って前記撥水領域を形成する、
    請求項１４に記載の半導体装置の製造方法。
  16. 前記撥水処理工程において、前記半導体チップの前記制御回路部の裏面に樹脂を塗布して前記撥水領域を形成する、
    請求項１５に記載の半導体装置の製造方法。
  17. 前記ダイパッドの前記接合領域の重心から前記接合領域の前記制御回路部に対応する領域側に突起部が形成されている、
    請求項１４に記載の半導体装置の製造方法。
  18. 前記撥水処理工程において、前記撥水領域と前記撥水領域を取り囲み、前記ダイパッドからの高さが前記撥水領域より高い土手部とを形成する、
    請求項１４または１６に記載の半導体装置の製造方法。
  19. 前記撥水領域及び前記土手部は樹脂により形成する、
    請求項１８に記載の半導体装置の製造方法。
  20. 平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、
    おもて面の接合領域に前記半導体チップが接合されるダイパッドと、
    前記半導体チップの裏面と前記接合領域との間に設けられ、前記半導体チップと前記接合領域とを接合するはんだと、
    を有し、
    前記はんだは、平面視で前記トランジスタ部に重複する第１部分と前記制御回路部に重複し、前記はんだの空隙率が前記第１部分よりも大きい第２部分とを備える、
    半導体装置。
  21. 前記第２部分の空隙率は、１％以上、１０％未満である、
    請求項２０に記載の半導体装置。
  22. 前記第１部分の空隙率は、１０％以上、３０％以下である、
    請求項２０または２１に記載の半導体装置。
JP2019175304A 2019-06-21 2019-09-26 半導体装置及び半導体装置の製造方法 Active JP7400293B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019115114 2019-06-21
JP2019115114 2019-06-21

Publications (2)

Publication Number Publication Date
JP2021002637A true JP2021002637A (ja) 2021-01-07
JP7400293B2 JP7400293B2 (ja) 2023-12-19

Family

ID=73995579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019175304A Active JP7400293B2 (ja) 2019-06-21 2019-09-26 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7400293B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243256A1 (ja) * 2022-06-13 2023-12-21 富士電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251792B2 (ja) 2001-07-03 2009-04-08 三菱電機株式会社 半導体装置
JP2004047783A (ja) 2002-07-12 2004-02-12 Nissan Motor Co Ltd 素子の冷却構造体
JP2008181908A (ja) 2007-01-23 2008-08-07 Rohm Co Ltd 半導体装置及び半導体装置用リードフレーム
JP6487280B2 (ja) 2015-06-11 2019-03-20 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243256A1 (ja) * 2022-06-13 2023-12-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP7400293B2 (ja) 2023-12-19

Similar Documents

Publication Publication Date Title
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP4078993B2 (ja) 半導体装置
US20140042609A1 (en) Semiconductor device and method of manufacturing the same
JP2006517744A (ja) 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法
JP2002110893A (ja) 半導体装置
JP6610590B2 (ja) 半導体装置とその製造方法
JP5011562B2 (ja) 半導体装置およびその製造方法
JP6448388B2 (ja) 電力用半導体装置
JP2019186326A (ja) 半導体装置およびその製造方法
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP2021002637A (ja) 半導体装置及び半導体装置の製造方法
JP6551432B2 (ja) 半導体装置とその製造方法
JP2008016469A (ja) 半導体装置
JP2006196765A (ja) 半導体装置
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP2021027146A (ja) 半導体装置
JP2021027211A (ja) 電子装置
JP6619119B1 (ja) 半導体装置
JP7390826B2 (ja) 半導体装置および半導体装置の製造方法
JP7322467B2 (ja) 半導体装置
JP2018067681A (ja) 半導体装置及びその製造方法
JP2022027162A (ja) 半導体装置
JP5254374B2 (ja) 電子部品およびその製造方法
JP2023105546A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7400293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150