JP6720660B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP6720660B2 JP6720660B2 JP2016079795A JP2016079795A JP6720660B2 JP 6720660 B2 JP6720660 B2 JP 6720660B2 JP 2016079795 A JP2016079795 A JP 2016079795A JP 2016079795 A JP2016079795 A JP 2016079795A JP 6720660 B2 JP6720660 B2 JP 6720660B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base electrode
- ceramic
- conductive resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 41
- 239000000919 ceramic Substances 0.000 claims description 211
- 229920005989 resin Polymers 0.000 claims description 165
- 239000011347 resin Substances 0.000 claims description 165
- 238000007747 plating Methods 0.000 claims description 112
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229920001187 thermosetting polymer Polymers 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 239000000843 powder Substances 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 239000011231 conductive filler Substances 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
この発明は積層セラミックコンデンサに関する。
従来、種々の電子装置において、積層セラミックコンデンサなどの積層セラミック電子部品が用いられている。積層セラミックコンデンサは、通常、セラミック誘電体層を間に介在して第１内部電極および第２内部電極を配設しているセラミック積層体と、このセラミック積層体の両端部にそれぞれ形成された外部電極とを備えている。
近年、積層セラミックコンデンサは、従来に比べてより過酷な環境下で使用されるようになってきている。例えば、携帯電話及び携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサは、落下時の衝撃に耐えることが求められている。具体的には、積層セラミックコンデンサが、落下による衝撃を受けても、実装基板から脱落しないようにすると共に、積層セラミックコンデンサにクラックが生じないようにする必要がある。
また、ＥＣＵ（電子制御ユニット）などの車載機器に用いられる積層セラミックコンデンサは、耐熱性が求められている。具体的には、実装基板の熱収縮や熱膨張により発生する撓み応力、または、第１外部電極および第２外部電極にかかる引張り応力を、積層セラミックコンデンサが受けても、積層セラミックコンデンサにクラックが生じないようにする必要がある。なお、上記撓み応力または引張り応力がセラミック積層体の強度を上回ると、セラミック積層体にクラックが生じる。
そこで、例えば、特許文献１には、積層セラミックコンデンサの外部電極に金属粉末を含有する導電性のエポキシ系熱硬化性樹脂を用いることで、厳しい環境下でも基板から受ける応力を緩和させ、セラミック積層体にクラックが生じることを抑制する技術が提案されている。
しかしながら、特許文献１のように、下地電極層である焼付け電極層上に、金属粉末を含有する導電性のエポキシ系熱硬化性樹脂層と、ニッケルめっき層と、スズ系めっき層とを順に形成する構造の外部電極は、導電性であるけれども抵抗率の高いエポキシ系熱硬化性樹脂層が存在するため、導電性樹脂層を有さない通常の外部電極と比べて、等価直列抵抗（ＥＳＲ）が高くなるという問題が生じることがあった。
それゆえに、この発明の主たる目的は、下地電極層とめっき層との間に導電性樹脂層が形成されていても、等価直列抵抗（ＥＳＲ）が低い外部電極を有する積層セラミックコンデンサを提供することである。
この発明は、第１内部電極が表面に設けられたセラミック誘電体層と第２内部電極が表面に設けられたセラミック誘電体層と内部電極が設けられていないセラミック誘電体層とを複数積層して、積層方向に相対する第１主面および第２主面と、前記積層方向に直交する幅方向に相対する第１側面および第２側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１端面および第２端面とを有するセラミック積層体と、前記第１内部電極が露出した前記セラミック積層体の前記第１端面の上に設けられ、端部が前記セラミック積層体の前記第１主面および前記第２主面、並びに、前記第１側面および前記第２側面に延在している第１外部電極と、前記第２内部電極が露出した前記セラミック積層体の前記第２端面の上に設けられ、端部が前記セラミック積層体の前記第１主面および前記第２主面、並びに、前記第１側面および前記第２側面に延在している第２外部電極とを備え、前記第１外部電極は、前記セラミック積層体の前記第１端面の表面上に形成され、その端部は前記セラミック積層体の前記第１主面および前記第２主面および前記第１側面および前記第２側面に延在して形成される、導電性金属およびガラス成分を含む第１下地電極層と、前記セラミック積層体の前記第１端面側の少なくとも１つの角部において前記第１下地電極層が露出するように、前記第１下地電極層の少なくとも１つの角部を除いた、前記第１端面上に位置する前記第１下地電極層上、並びに、前記少なくとも１つの角部を除いた、前記第１主面上および前記第２主面上および前記第１側面上および前記第２側面上に位置する前記第１下地電極層上に配置される、熱硬化性樹脂および金属成分を含む第１導電性樹脂層と、前記第１導電性樹脂層の上および前記第１導電性樹脂層から露出した前記第１下地電極の上に配置される第１めっき層とを有し、前記セラミック積層体の前記第１端面側の少なくとも１つの角部において、前記第１導電性樹脂層から露出した前記第１下地電極と前記第１めっき層とが直接接触し、前記第２外部電極は、前記セラミック積層体の前記第２端面の表面上に形成され、その端部は前記セラミック積層体の前記第１主面および前記第２主面および前記第１側面および前記第２側面に延在して形成される、導電性金属およびガラス成分を含む第２下地電極層と、前記セラミック積層体の前記第２端面側の少なくとも１つの角部において前記第２下地電極層が露出するように、前記第２下地電極層の少なくとも１つの角部を除いた、前記第２端面上に位置する前記第２下地電極層上、並びに、前記少なくとも１つの角部を除いた、前記第１主面上および前記第２主面上および前記第１側面上および前記第２側面上に位置する前記第２下地電極層上に配置される、熱硬化性樹脂および金属成分を含む第２導電性樹脂層と、前記第２導電性樹脂層の上および前記第２導電性樹脂層から露出した前記第２下地電極の上に配置される第２めっき層とを有し、前記セラミック積層体の前記第２端面側の少なくとも１つの角部において、前記第２導電性樹脂層から露出した前記第２下地電極と前記第２めっき層とが直接接触しており、前記第１下地電極層と前記第１めっき層とが直接接触する部分は、前記セラミック積層体の前記第１端面の中央部に向かって延在し、前記第２下地電極層と前記第２めっき層とが直接接触する部分は、前記セラミック積層体の前記第２端面の中央部に向かって延在しており、前記第１下地電極層と前記第１めっき層とが直接接触する部分は、前記セラミック積層体の前記第１端面の中央部には存在しないで、前記第２下地電極層と前記第２めっき層とが直接接触する部分は、前記セラミック積層体の前記第２端面の中央部には存在しないこと、を特徴とする積層セラミックコンデンサである。
また、この発明は、第１下地電極層が、セラミック積層体の第１端面側の４つの角部において、第１導電性樹脂層から露出して、第１めっき層に直接接触し、第２下地電極層が、セラミック積層体の第２端面側の４つの角部において、第２導電性樹脂層から露出して、第２めっき層に直接接触していること、を特徴とする積層セラミックコンデンサである。
また、この発明は、第１下地電極層が、セラミック積層体の第１端面側の４つの角部および４つの稜線部において、第１導電性樹脂層から露出して、第１めっき層に直接接触し、第２下地電極層が、セラミック積層体の第２端面側の４つの角部および４つの稜線部において、第２導電性樹脂層から露出して、第２めっき層に直接接触していること、を特徴とする積層セラミックコンデンサである。
この発明によれば、導電性樹脂層が、セラミック積層体の端面側の少なくとも１つの角部において、下地電極層が露出するように、下地電極層の上に配置され、セラミック積層体の端面側の少なくとも１つの角部において、導電性樹脂層から露出した下地電極層とめっき層とが直接接触しているので、等価直列抵抗（ＥＳＲ）が低い外部電極を有する積層セラミックコンデンサを提供することができる。
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
１．積層セラミックコンデンサ
本発明に係る積層セラミックコンデンサの一実施の形態について説明する。図１は積層セラミックコンデンサ１の外観斜視図である。図２は図１のＡ−Ａ断面図であり、積層セラミックコンデンサ１の長さ方向Ｌの断面および積層方向Ｔの断面（以下、ＬＴ断面という）を示す。
本発明に係る積層セラミックコンデンサの一実施の形態について説明する。図１は積層セラミックコンデンサ１の外観斜視図である。図２は図１のＡ−Ａ断面図であり、積層セラミックコンデンサ１の長さ方向Ｌの断面および積層方向Ｔの断面（以下、ＬＴ断面という）を示す。
積層セラミックコンデンサ１は、セラミック積層体２と、セラミック積層体２の一方の端部の表面上に形成された第１外部電極４と、セラミック積層体２の他方の端部の表面上に形成された第２外部電極５とを備えている。
（１）セラミック積層体
セラミック積層体２は、第１内部電極７が表面に設けられた複数のセラミック誘電体層１０と、第２内部電極８が表面に設けられた複数のセラミック誘電体層１０と、内部電極が設けられていない第１外層用セラミック誘電体層１２および第２外層用セラミック誘電体層１３とを積層して構成されている。セラミック積層体２は、直方体形状であり、積層方向Ｔに相対する第１主面２０および第２主面２１と、積層方向Ｔに直交する幅方向Ｗに相対する第１側面２２および第２側面２３と、積層方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１端面２４および第２端面２５とを有する。
セラミック積層体２は、第１内部電極７が表面に設けられた複数のセラミック誘電体層１０と、第２内部電極８が表面に設けられた複数のセラミック誘電体層１０と、内部電極が設けられていない第１外層用セラミック誘電体層１２および第２外層用セラミック誘電体層１３とを積層して構成されている。セラミック積層体２は、直方体形状であり、積層方向Ｔに相対する第１主面２０および第２主面２１と、積層方向Ｔに直交する幅方向Ｗに相対する第１側面２２および第２側面２３と、積層方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１端面２４および第２端面２５とを有する。
さらに、セラミック積層体２の角部および稜線部は、丸みがつけられていることが好ましい。角部はセラミック積層体２の３面が交る部分であり、稜線部はセラミック積層体２の２面が交る部分である。また、第１主面２０および第２主面２１および第１側面２２および第２側面２３および第１端面２４および第２端面２５の一部または全部に凹凸などが形成されていてもよい。
（ａ）セラミック誘電体層
セラミック積層体２を構成するセラミック誘電体層は、セラミック積層体２の積層方向Ｔに積層された複数のセラミック誘電体層１０と、積層された複数のセラミック誘電体層１０を間に挟むようにその上に配置された第１外層用セラミック誘電体層１２およびその下に配置された第２外層用セラミック誘電体層１３とを含む。
セラミック積層体２を構成するセラミック誘電体層は、セラミック積層体２の積層方向Ｔに積層された複数のセラミック誘電体層１０と、積層された複数のセラミック誘電体層１０を間に挟むようにその上に配置された第１外層用セラミック誘電体層１２およびその下に配置された第２外層用セラミック誘電体層１３とを含む。
セラミック誘電体層１０と第１外層用セラミック誘電体層１２と第２外層用セラミック誘電体層１３との材料としては、ＢａＴｉＯ3またはＣａＴｉＯ3またはＳｒＴｉＯ3またはＣａＺｒＯ3などの主成分からなる誘電体セラミックが用いられる。また、これらの主成分にＭｎ化合物またはＦｅ化合物またはＣｒ化合物またはＣｏ化合物またはＮｉ化合物などの副成分を添加したものを用いてもよい。セラミック誘電体層１０の厚みおよび第１外層用セラミック誘電体層１２の厚みおよび第２外層用セラミック誘電体層１３の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。
（ｂ）内部電極
第１内部電極７は略矩形状であり、第２内部電極８に対向する対向電極部７０と、対向電極部７０からセラミック積層体２の第１端面２４に引き出された引出電極部７２とを有している。第２内部電極層８は略矩形状であり、第１内部電極７に対向する対向電極部８０と、対向電極部８０からセラミック積層体２の第２端面２５に引き出された引出電極部８２とを有している。
第１内部電極７は略矩形状であり、第２内部電極８に対向する対向電極部７０と、対向電極部７０からセラミック積層体２の第１端面２４に引き出された引出電極部７２とを有している。第２内部電極層８は略矩形状であり、第１内部電極７に対向する対向電極部８０と、対向電極部８０からセラミック積層体２の第２端面２５に引き出された引出電極部８２とを有している。
セラミック積層体２の長さ方向Ｌにおいて、対向電極部７０とセラミック積層体２の第２端面２５との間にはギャップが形成され、対向電極部８０とセラミック積層体２の第１端面２４との間にはギャップが形成されている。そして、対向電極部７０と対向電極部８０とが、セラミック誘電体層１０を間に挟んで互いに対向することによって静電容量が形成されている。
また、セラミック積層体２の幅方向Ｗにおいて、第１内部電極７の一方の端部とセラミック積層体２の第１側面２２との間にはギャップが形成され、第１内部電極７の他方の端部とセラミック積層体２の第２側面２３との間にはギャップが形成されている。第２内部電極８の一方の端部とセラミック積層体２の第１側面２２との間にはギャップが形成され、第２内部電極８の他方の端部とセラミック積層体２の第２側面２３との間にはギャップが形成されている。
第１内部電極７および第２内部電極８の材料としては、例えばＮｉまたはＣｕまたはＡｇまたはＰｄまたはＡｇ−Ｐｄ合金またはＡｕ等から選択される少なくとも１つを含む導電材料が用いられる。第１内部電極７および第２内部電極８の厚みは、それぞれ０．２μｍ以上２．０μｍ以下であることが好ましい。
（３）外部電極
第１外部電極４は、セラミック積層体２の一方の端面２４の表面上に形成され、その端部はセラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３に延在している。第２外部電極５は、セラミック積層体２の他方の端面２５の表面上に形成され、その端部はセラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３に延在している。第１外部電極４は、セラミック積層体２の第１端面２４に露出している内部電極７の引出電極部７２の端面に接合している。第２外部電極５は、セラミック積層体２の第２端面２５に露出している内部電極８の引出電極部８２の端面に接合している。
第１外部電極４は、セラミック積層体２の一方の端面２４の表面上に形成され、その端部はセラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３に延在している。第２外部電極５は、セラミック積層体２の他方の端面２５の表面上に形成され、その端部はセラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３に延在している。第１外部電極４は、セラミック積層体２の第１端面２４に露出している内部電極７の引出電極部７２の端面に接合している。第２外部電極５は、セラミック積層体２の第２端面２５に露出している内部電極８の引出電極部８２の端面に接合している。
第１外部電極４は、セラミック積層体２の表面に配置される第１下地電極層４０と、第１下地電極層４０を覆うように形成された第１導電性樹脂層４２と、第１導電性樹脂層４２を覆うように形成された第１めっき層４４とを有している。第２外部電極５は、セラミック積層体２の表面に配置される第２下地電極層５０と、第２下地電極層５０を覆うように形成された第２導電性樹脂層５２と、第２導電性樹脂層５２を覆うように形成された第２めっき層５４とを有している。
（ａ）下地電極層
第１下地電極層４０は、セラミック積層体２の一方の端面２４の表面上に形成され、その端部はセラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３に延在して形成されていることが好ましい。ただし、第１下地電極層４０は、セラミック積層体２の一方の端面２４の表面上のみに形成されていてもよい。第２下地電極層５０は、セラミック積層体２の他方の端面２５の表面上に形成され、その端部はセラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３に延在して形成されていることが好ましい。ただし、第２下地電極層５０は、セラミック積層体２の他方の端面２５の表面上のみに形成されていてもよい。
第１下地電極層４０は、セラミック積層体２の一方の端面２４の表面上に形成され、その端部はセラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３に延在して形成されていることが好ましい。ただし、第１下地電極層４０は、セラミック積層体２の一方の端面２４の表面上のみに形成されていてもよい。第２下地電極層５０は、セラミック積層体２の他方の端面２５の表面上に形成され、その端部はセラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３に延在して形成されていることが好ましい。ただし、第２下地電極層５０は、セラミック積層体２の他方の端面２５の表面上のみに形成されていてもよい。
第１下地電極層４０は導電性金属とガラス成分を含み、第２下地電極層５０は導電性金属とガラス成分を含む。導電性金属は、例えばＣｕまたはＮｉまたはＡｇまたはＰｄまたはＡｇ−Ｐｄ合金またはＡｕなどを用いることができる。ガラス成分は、例えばＢまたはＳｉまたはＢａまたはＭｇまたはＡｌまたはＬｉなどを含むガラスを用いることができる。第１下地電極層４０および第２下地電極層５０は、導電性金属とガラス成分とを含む導電性ペーストを、セラミック積層体２の端部に塗布して焼き付けたものである。第１下地電極層４０および第２下地電極層５０は、セラミック積層体２と同時焼成してもよく、セラミック積層体２を焼成した後に焼き付けてもよい。第１下地電極層４０の厚みおよび第２下地電極層５０の厚みは、最も厚い部分で１０μｍ以上５０μｍ以下であることが好ましい。
（ｂ）導電性樹脂層
第１導電性樹脂層４２はセラミック積層体２の一方の第１端面２４側に形成され、第２導電性樹脂層５２はセラミック積層体２の他方の第２端面２５側に形成されている。
第１導電性樹脂層４２はセラミック積層体２の一方の第１端面２４側に形成され、第２導電性樹脂層５２はセラミック積層体２の他方の第２端面２５側に形成されている。
図３に示すように、第１導電性樹脂層４２は、セラミック積層体２の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうちの少なくとも１つの角部において第１下地電極層４０が露出するように、第１下地電極層４０の上に配置されている。より具体的には、第１導電性樹脂層４２は、第１下地電極層４０の少なくとも１つの角部を除いた、第１端面２４上に位置する第１下地電極層４０上、並びに、前記少なくとも１つの角部を除いた、第１主面２０上および第２主面２１上および第１側面２２上および第２側面２３上に位置する第１下地電極層４０上に配置されている。
また、第２導電性樹脂層５２は、セラミック積層体２の第２端面２５側のうちの４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄのうち少なくとも１つの角部において第２下地電極層５０が露出するように、第２下地電極層５０の上に配置されている。より具体的には、第２導電性樹脂層５２は、第２下地電極層５０の少なくとも１つの角部を除いた、第２端面２５上に位置する第２下地電極層５０上、並びに、前記少なくとも１つの角部を除いた、第１主面２０上および第２主面２１上および第１側面２２上および第２側面２３上に位置する第２下地電極層５０上に配置されている。
従って、第１外部電極４は、セラミック積層体２の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうちの少なくとも１つの角部において、抵抗率の高い第１導電性樹脂層４２を介在させないで、後で詳述する第１めっき層４４を第１下地電極層４０上に直接接触した状態で形成することができる。第２外部電極５は、第２端面２５側の４つの角部のうちの少なくとも１つの角部において、抵抗率の高い第２導電性樹脂層５２を介在させないで、後で詳述する第２めっき層５４を第２下地電極層５０上に直接接触した状態で形成することができる。そのため、第１外部電極４および第２外部電極５は全体として、等価直列抵抗（ＥＳＲ）を低く抑えることができる。
なお、セラミック積層体２の第１端面２４側に位置する第１導電性樹脂層４２は、その下に位置する第１下地電極層４０を完全に覆うように配置され、セラミック積層体２の第２端面２５側に位置する第２導電性樹脂層５２は、その下に位置する第２下地電極層５０を完全に覆うように配置されることが好ましい。
また、第１導電性樹脂層４２は、セラミック積層体２の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄの全てにおいて第１下地電極層４０が露出するように、第１下地電極層４０の上に配置されていることが好ましい。第２導電性樹脂層５２は、セラミック積層体２の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄの全てにおいて第２下地電極層５０が露出するように、第２下地電極層５０の上に配置されていることが好ましい。
これにより、第１外部電極４は、第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ全てにおいて、抵抗率の高い第１導電性樹脂層４２を介在させないで、後で詳述する第１めっき層４４を第１下地電極層４０上に直接接触した状態で形成することができる。第２外部電極５は、第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄ全てにおいて、抵抗率の高い第２導電性樹脂層５２を介在させないで、後で詳述する第２めっき層５４を第２下地電極層５０上に直接接触した状態で形成することができる。そのため、第１外部電極４および第２外部電極５は全体として、顕著に等価直列抵抗（ＥＳＲ）を低く抑えることができる。
これにより、第１外部電極４は、第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ全てにおいて、抵抗率の高い第１導電性樹脂層４２を介在させないで、後で詳述する第１めっき層４４を第１下地電極層４０上に直接接触した状態で形成することができる。第２外部電極５は、第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄ全てにおいて、抵抗率の高い第２導電性樹脂層５２を介在させないで、後で詳述する第２めっき層５４を第２下地電極層５０上に直接接触した状態で形成することができる。そのため、第１外部電極４および第２外部電極５は全体として、顕著に等価直列抵抗（ＥＳＲ）を低く抑えることができる。
また、図４に示すように、第１導電性樹脂層４２は、セラミック積層体２の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄの全ておよび４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈにおいて、環状に第１下地電極層４０が露出するように、第１下地電極層４０の上に配置されていることが好ましい。第２導電性樹脂層５２は、セラミック積層体２の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄおよび４つの稜線部２５ｅおよび稜線部２５ｆおよび稜線部２５ｇおよび稜線部２５ｈの全てにおいて、環状に第２下地電極層５０が露出するように、第２下地電極層５０の上に配置されていることが好ましい。
これにより、第１外部電極４は、第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄの全ておよび４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの全てにおいて、抵抗率の高い第１導電性樹脂層４２を介在させないで、後で詳述する第１めっき層４４を第１下地電極層４０上に直接接触した状態で形成することができる。第２外部電極５は、第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄの全ておよび４つの稜線部２５ｅおよび稜線部２５ｆおよび稜線部２５ｇおよび稜線部２５ｈの全てにおいて、抵抗率の高い第２導電性樹脂層５２を介在させないで、後で詳述する第２めっき層５４を第２下地電極層５０上に直接接触した状態で形成することができる。そのため、第１外部電極４および第２外部電極５は全体として、より顕著に等価直列抵抗（ＥＳＲ）を低く抑えることができる。
これにより、第１外部電極４は、第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄの全ておよび４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの全てにおいて、抵抗率の高い第１導電性樹脂層４２を介在させないで、後で詳述する第１めっき層４４を第１下地電極層４０上に直接接触した状態で形成することができる。第２外部電極５は、第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄの全ておよび４つの稜線部２５ｅおよび稜線部２５ｆおよび稜線部２５ｇおよび稜線部２５ｈの全てにおいて、抵抗率の高い第２導電性樹脂層５２を介在させないで、後で詳述する第２めっき層５４を第２下地電極層５０上に直接接触した状態で形成することができる。そのため、第１外部電極４および第２外部電極５は全体として、より顕著に等価直列抵抗（ＥＳＲ）を低く抑えることができる。
また、図５および図６に示すように、第１下地電極層４０と第１めっき層４４とが直接接触する部分は、セラミック積層体２の第１端面２４の中央部に向かって延在し、第２下地電極層５０と第２めっき層５４とが直接接触する部分は、セラミック積層体２の第２端面２５の中央部に向かって延在していてもよい。これにより、第１下地電極層４０と第１めっき層４４とが直接接触する部分および第２下地電極層５０と第２めっき層５４とが直接接触する部分が広面積となる。そのため、第１外部電極４および第２外部電極５は全体として、より顕著に等価直列抵抗（ＥＳＲ）を低く抑えることができる。
また、第１下地電極層４０と第１めっき層４４とが直接接触する部分は、セラミック積層体２の第１主面２０の中央部に向かって延在すると共に、第２主面２１の中央部に向かって延在していてもよい。第２下地電極層５０と第２めっき層５４とが直接接触する部分は、セラミック積層体２の第１主面２０の中央部に向かって延在すると共に、第２主面２１の中央部に向かって延在していてもよい。これにより、第１下地電極層４０と第１めっき層４４とが直接接触する部分および第２下地電極層５０と第２めっき層５４とが直接接触する部分がより広面積となる。そのため、第１外部電極４および第２外部電極５は全体として、より顕著に等価直列抵抗（ＥＳＲ）を低く抑えることができる。
第１下地電極層４０と第１めっき層４４とが直接接触する部分は、セラミック積層体２の第１端面２４の中央部には存在しないことが好ましい。第２下地電極層５０と第２めっき層５４とが直接接触する部分は、セラミック積層体２の第２端面２５の中央部には存在しないことが好ましい。言い換えると、セラミック積層体２の第１端面２４の中央部には第１導電性樹脂層４２が存在し、セラミック積層体２の第２端面２５の中央部には第２導電性樹脂層５２が存在することが好ましい。これにより、セラミック積層体２にクラックが生じることを抑制する効果を効率的に維持することができる。
なお、例えば、第１下地電極層４０のセラミック積層体２の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、並びに、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈにおいて、第１下地電極層４０を露出させるために、第１導電性樹脂層４２を設けない構造とするには、以下の方法によって実施可能である。
第１導電性樹脂層４２を形成した後に、バレル研磨を実行して、角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、並びに、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの第１導電性樹脂層４２を除去する。または、第１導電性樹脂層４２を形成した後に、めっき加工時に回転バレル研磨を用いて、バレル回転数を高くするなどして、第１導電性樹脂層４２に導電メディアとの衝突衝撃を与えて、めっき加工初期段階に角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、並びに、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの第１導電性樹脂層４２を研磨除去する。
第１導電性樹脂層４２を形成した後に、バレル研磨を実行して、角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、並びに、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの第１導電性樹脂層４２を除去する。または、第１導電性樹脂層４２を形成した後に、めっき加工時に回転バレル研磨を用いて、バレル回転数を高くするなどして、第１導電性樹脂層４２に導電メディアとの衝突衝撃を与えて、めっき加工初期段階に角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、並びに、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの第１導電性樹脂層４２を研磨除去する。
第１外部電極４のＬＴ断面において、第１下地電極層４０の表面の長さに対する、第１めっき層４６と第１下地電極層４０とが直接接触して部分の長さの割合が、２０％以上であることが好ましい。第２外部電極５のＬＴ断面において、第２下地電極層５０の表面の長さに対する、第２めっき層５６と第２下地電極層５０とが直接接触して部分の長さの割合が、２０％以上であることが好ましい。これにより、効果的に本発明の効果を得ることができる。
測定方法としては、まず、セラミック積層体２が、１／２Ｗの位置のＬＴ面が露出されるまで断面研磨される。次に、このＬＴ断面において、第１下地電極層４０の表面の全体の長さ、並びに、第１下地電極層４０と第１めっき層４４とが接触している部分の長さが測定される。その後、第１下地電極層４０の表面の全体の長さに対する、第１めっき層４６と第１下地電極層４０とが直接接触して部分の長さの割合が算出される。さらに、ＬＴ断面において、第２下地電極層５０の表面の全体の長さ、並びに、第２下地電極層５０と第２めっき層５４とが接触している部分の長さが測定される。その後、第２下地電極層５０の表面の全体の長さに対する、第２めっき層５６と第２下地電極層５０とが直接接触して部分の長さの割合が算出される。
第１導電性樹脂層４２の厚みは、セラミック積層体２の第１主面２０上もしくは第２主面上に位置する第１下地電極層４０の第１端面２４および第２端面２５を結ぶ方向（長さ方向Ｌ）の１／２の長さ位置上において、３μｍ以上２０μｍ以下であることが好ましく、セラミック積層体２の第１端面２４上に位置する第１下地電極層４０の第１主面２０および第２主面２１を結ぶ方向（積層方向Ｔ）の１／２の長さ位置上において、２０μｍ以上１００μｍ以下であることが好ましい。第２導電性樹脂層５２の厚みは、セラミック積層体２の第１主面２０上もしくは第２主面２１上に位置する第２下地電極層５０の第１端面２４および第２端面２５を結ぶ方向（長さ方向Ｌ）の１／２の長さ位置上において、３μｍ以上２０μｍ以下であることが好ましく、セラミック積層体２の第２端面２５上に位置する第２下地電極層５０の第１主面２０および第２主面２１を結ぶ方向（積層方向Ｔ）の１／２の長さ位置上において、２０μｍ以上１００μｍ以下であることが好ましい。
第１導電性樹脂層４２は、熱硬化性樹脂および金属成分を含む。従って、第１導電性樹脂層４２は、熱硬化性樹脂を含むため、例えば第１めっき層４４、並びに、導電性ペーストの焼成物からなる第１下地電極層４０よりも柔軟性に富んでいる。第２導電性樹脂層５２は、熱硬化性樹脂および金属成分を含む。従って、第２導電性樹脂層５２は、熱硬化性樹脂を含むため、例えば第２めっき層５４、並びに、導電性ペーストの焼成物からなる第２下地電極層５０よりも柔軟性に富んでいる。このため、セラミック積層体２に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、第１導電性樹脂層４２および第２導電性樹脂層５２が緩衝層として機能し、セラミック積層体２にクラックが生じることを防止できる。
第１導電性樹脂層４２および第２導電性樹脂層５２に含まれる金属成分としては、ＡｇまたはＣｕまたはそれらの合金、また、金属粉の表面にＡｇコーティングされたものが使用される。金属粉の表面にＡｇコーティングされたものを使用する際には、金属粉としてＣｕまたはＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。金属成分にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず対抗性が高いためである。なお、Ａｇコーティングされた金属粉を用いる理由としては、上記のＡｇの特性は保ちつつ、母材の金属粉を安価なものにすることができるためである。
第１導電性樹脂層４２および第２導電性樹脂層５２に含まれる金属成分の形状は、特に限定されず、導電性フィラーは、例えば球状または扁平状または球状と扁平状との混合であってもよい。金属成分の平均粒径は、特に限定されず、導電性フィラーの平均粒径は、例えば０．３μｍ以上１０μｍ以下程度であってもよい。金属成分は、主に第１導電性樹脂層４２および第２導電性樹脂層５２の通電性を担う。具体的には、導電性フィラー同士が接触することにより、第１導電性樹脂層４２の内部および第２導電性樹脂層５２の内部に通電経路が形成される。
第１導電性樹脂層４２および第２導電性樹脂層５２の樹脂としては、例えば、エポキシ樹脂またはフェノール樹脂またはウレタン樹脂またはシリコーン樹脂またはポリイミド樹脂などの周知の種々の熱硬化性樹脂を使用することができる。特に、耐熱性および耐湿性および密着性などに優れたエポキシ系樹脂は最も適切な樹脂の一つである。また、第１導電性樹脂層４２および第２導電性樹脂層５２は、熱硬化性樹脂と共に硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系またはアミン系または酸無水物系またはイミダゾール系など周知の種々の化合物を使用することができる。
（ｂ）めっき層
第１めっき層４４はセラミック積層体２の一方の第１端面２４側に形成され、第２めっき層５４はセラミック積層体２の他方の第２端面２５側に形成されている。
第１めっき層４４はセラミック積層体２の一方の第１端面２４側に形成され、第２めっき層５４はセラミック積層体２の他方の第２端面２５側に形成されている。
第１めっき層４４は、第１導電性樹脂層４２の上、および、セラミック積層体２の第１端面２４の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうちの少なくとも１つの角部において、第１導電性樹脂層４２から露出した第１下地電極４０の上に配置されている。従って、セラミック積層体２の第１端面２４の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうちの少なくとも１つの角部において、第１導電性樹脂層４２から露出した第１下地電極４０と第１めっき層４４とが直接接触している。より具体的には、第１めっき層４４は、セラミック積層体２の第１端面２４上に位置する第１導電性樹脂層４２の上、並びに、第１下地電極４０の前記少なくとも１つの角部の上、セラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３の上に位置する第１下地電極４０の上に配置される。
第２めっき層５４は、第２導電性樹脂層５２の上、および、セラミック積層体２の第２端面２５の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄのうちの少なくとも１つの角部において、第２導電性樹脂層５２から露出した第２下地電極５０の上に配置されている。従って、セラミック積層体２の第２端面２５の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄのうちの少なくとも１つの角部において、第２導電性樹脂層５２から露出した第２下地電極５０と第２めっき層５４とが直接接触している。より具体的には、第２めっき層５４は、セラミック積層体２の第２端面２５上に位置する第２導電性樹脂層５２の上、並びに、第２下地電極５０の前記少なくとも１つの角部の上、セラミック積層体２の第１主面２０および第２主面２１および第１側面２２および第２側面２３の上に位置する第２下地電極５０の上に配置される。
従って、第１外部電極４は、セラミック積層体２の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうちの少なくとも１つの角部において、抵抗率の高い第１導電性樹脂層４２を介在させないで、第１めっき層４４が第１下地電極層４０上に直接接触した状態で形成されている。第２外部電極５は、第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄのうちの少なくとも１つの角部において、抵抗率の高い第２導電性樹脂層５２を介在させないで、第２めっき層５４が第２下地電極層５０上に直接接触した状態で形成されている。そのため、第１外部電極４および第２外部電極５は全体として、等価直列抵抗（ＥＳＲ）を低く抑えることができる。
なお、第１めっき層４４は、その下に位置する第１導電性樹脂層４２を完全に覆うように配置され、第２めっき層５４は、その下に位置する第２導電性樹脂層５２を完全に覆うように配置されることが好ましい。
また、第１めっき層４４は、セラミック積層体２の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄの全てにおいて、第１導電性樹脂層４２から露出している第１下地電極層４０と直接接触した状態で形成されていることが好ましい。第２めっき層５４は、セラミック積層体２の第１端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部５４ｄの全てにおいて、第２導電性樹脂層５２から露出している第２下地電極層５０と直接接触した状態で形成されていることが好ましい。これにより、第１外部電極４および第２外部電極５は全体として、顕著に等価直列抵抗（ＥＳＲ）を低く抑えることができる。
また、第１めっき層４４は、セラミック積層体２の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄの全ておよび４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの全てにおいて、第１導電性樹脂層４２から露出している環状の第１下地電極層４０と直接接触した状態で形成されていることが好ましい。第２めっき層５４は、セラミック積層体２の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄの全ておよび４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの全てにおいて、第２導電性樹脂層４２から露出している環状の第２下地電極層５０と直接接触した状態で形成されていることが好ましい。これにより、第１外部電極４および第２外部電極５は全体として、より顕著に等価直列抵抗（ＥＳＲ）を低く抑えることができる。
第１めっき層４４および第２めっき層５４の材料としては、例えばＣｕまたはＮｉまたはＡｇまたはＰｄまたはＡｇ−Ｐｄ合金またはＡｕ等から選択される少なくとも１つが用いられる。第１めっき層４４および第２めっき層５４は、それぞれ複数層により形成されていてもよい。好ましくは、第１めっき層４４は、Ｎｉめっき層４４ａとＳｎめっき層４４ｂとの２層構造である。第２めっき層５４は、Ｎｉめっき層５４ａとＳｎめっき層５４ｂとの２層構造である。Ｎｉめっき層４４ａは、下地電極層４０が積層セラミックコンデンサ１を実装する際のはんだによって侵食されることを防止し、Ｎｉめっき層５４ａは、下地電極層５０が積層セラミックコンデンサ１を実装する際のはんだによって侵食されることを防止することができる。Ｓｎめっき層４４ｂおよびＳｎめっき層５４ｂは、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させ、積層セラミックコンデンサ１の実装を容易にする。めっき層一層毎の厚みは、１μｍ以上１５μｍ以下であることが好ましい。
２．積層セラミックコンデンサの製造方法
次に、本発明に係る積層セラミックコンデンサの製造方法の一実施形態について説明する。なお、以下は前記積層セラミックコンデンサ１を量産する場合を例にして説明する。量産する場合には、複数のセラミック積層体２を含むマザーセラミック積層体として製造される。
次に、本発明に係る積層セラミックコンデンサの製造方法の一実施形態について説明する。なお、以下は前記積層セラミックコンデンサ１を量産する場合を例にして説明する。量産する場合には、複数のセラミック積層体２を含むマザーセラミック積層体として製造される。
（１）マザーセラミックグリーンシートの作製工程
内層のセラミック誘電体層１０の原料であるセラミック誘電体粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布されて、乾燥されることにより、マザーセラミック誘電体グリーンシートが作製される。第１外層用セラミック誘電体層１２の原料であるセラミック誘電体粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布されて、乾燥されることにより、第１外層用マザーセラミック誘電体グリーンシートが作製され、第２外層用セラミック誘電体層１３の原料であるセラミック誘電体粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布されて、乾燥されることにより、第２外層用マザーセラミック誘電体グリーンシートが作製される。
内層のセラミック誘電体層１０の原料であるセラミック誘電体粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布されて、乾燥されることにより、マザーセラミック誘電体グリーンシートが作製される。第１外層用セラミック誘電体層１２の原料であるセラミック誘電体粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布されて、乾燥されることにより、第１外層用マザーセラミック誘電体グリーンシートが作製され、第２外層用セラミック誘電体層１３の原料であるセラミック誘電体粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布されて、乾燥されることにより、第２外層用マザーセラミック誘電体グリーンシートが作製される。
内層となるマザーセラミック誘電体グリーンシートの表面には、内部電極形成用導電性ペーストが、例えばスクリーン印刷法などによって塗布されて所定の第１内部電７および第２内部電極８が形成される。なお、セラミックペーストや内部電極形成用導電性ペーストには、例えば周知のバインダーや溶媒が含まれている。
（２）マザーセラミック積層体の作製工程
第１内部電極７が表面に形成された複数のマザーセラミック誘電体グリーンシートと第２内部電極８が表面に形成された複数のマザーセラミック誘電体グリーンシートとは、交互に積層される。さらに、積層された複数のマザーセラミック誘電体グリーンシートを間に挟むようにして、複数の第１外層用マザーセラミック誘電体グリーンシートがその上に積層され、複数の第２外層用マザーセラミック誘電体グリーンシートがその下に積層される。この積層体は、静水圧プレスなどにより圧着されて、マザーセラミック積層体が作製される。
第１内部電極７が表面に形成された複数のマザーセラミック誘電体グリーンシートと第２内部電極８が表面に形成された複数のマザーセラミック誘電体グリーンシートとは、交互に積層される。さらに、積層された複数のマザーセラミック誘電体グリーンシートを間に挟むようにして、複数の第１外層用マザーセラミック誘電体グリーンシートがその上に積層され、複数の第２外層用マザーセラミック誘電体グリーンシートがその下に積層される。この積層体は、静水圧プレスなどにより圧着されて、マザーセラミック積層体が作製される。
（３）セラミック積層体の作製工程
マザーセラミック積層体は、所定の形状寸法に切断され、生のセラミック積層体２が複数作製される。なお、このとき、生のセラミック積層体２に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。
マザーセラミック積層体は、所定の形状寸法に切断され、生のセラミック積層体２が複数作製される。なお、このとき、生のセラミック積層体２に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。
（４）セラミック積層体の焼成工程
次に、生のセラミック積層体２が焼成される。こうして、内部に第１内部電７および第２内部電極８が配設されたセラミック積層体２が形成される。第１内部電７の引出電極部７２は、セラミック積層体２の第１端面２４に引き出され、第２内部電極８の引出電極部８２は、セラミック積層体２の第２端面２５に引き出されている。なお、生のセラミック積層体２の焼成温度は、用いたセラミック材料や導電性材料に応じて適宜設定することができる。生のセラミック積層体２の焼成温度は、例えば、９００℃以上１３００℃以下程度とする。
次に、生のセラミック積層体２が焼成される。こうして、内部に第１内部電７および第２内部電極８が配設されたセラミック積層体２が形成される。第１内部電７の引出電極部７２は、セラミック積層体２の第１端面２４に引き出され、第２内部電極８の引出電極部８２は、セラミック積層体２の第２端面２５に引き出されている。なお、生のセラミック積層体２の焼成温度は、用いたセラミック材料や導電性材料に応じて適宜設定することができる。生のセラミック積層体２の焼成温度は、例えば、９００℃以上１３００℃以下程度とする。
（５）外部電極の形成工程
次に、セラミック積層体２の第１端面２４に導電性ペーストが塗布・焼き付けられて、第１外部電極４の第１下地電極層４０が形成され、第２端面２５に導電性ペーストが塗布・焼き付けられて、第２外部電極５の第２下地電極層５０が形成される。焼き付け温度は、７００以上９００℃以下であることが好ましい。
次に、セラミック積層体２の第１端面２４に導電性ペーストが塗布・焼き付けられて、第１外部電極４の第１下地電極層４０が形成され、第２端面２５に導電性ペーストが塗布・焼き付けられて、第２外部電極５の第２下地電極層５０が形成される。焼き付け温度は、７００以上９００℃以下であることが好ましい。
次に、第１下地電極層４０を覆うように、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストが塗布された後、２５０以上５５０℃以下の温度で熱処理を行うことによって、熱硬化性樹脂が熱硬化されて第１導電性樹脂層４２が形成される。同様に、第２下地電極層５０を覆うように、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストが塗布された後、２５０以上５５０℃以下の温度で熱処理を行うことによって、熱硬化性樹脂が熱硬化されて第２導電性樹脂層５２が形成される。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、熱硬化性樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
第１導電性樹脂層４２の形成後、バレル研磨を行って、４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、および／または、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈの第１導電性樹脂層４２を除去し、第２導電性樹脂層５２の形成後、バレル研磨を行って、４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄ、および／または、４つの稜線部２５ｅおよび稜線部２５ｆおよび稜線部２５ｇおよび稜線部２５ｈの第２導電性樹脂層５２を除去する。または、第１導電性樹脂層４２および第２導電性樹脂層５２を形成した後のめっき加工時に、回転バレルを用いてバレル回転数を高くするなどして、導電メディアとの衝突衝撃を与えて、めっき加工初期段階に第１導電性樹脂層４２の角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ並びに稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈ、および／または、第２導電性樹脂層５２の角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄ並びに稜線部２５ｅおよび稜線部２５ｆおよび稜線部２５ｇおよび稜線部２５ｈを研磨除去する。
次に、第１導電性樹脂層４２上に第１めっき層４４が形成され、第２導電性樹脂層５２上に第２めっき層５４が形成される。必要に応じて、第１めっき層４４および第２めっき層５４は、複数層で形成される。
なお、この発明は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
（実験例）
（実験例）
１．評価試料の作製
積層セラミックコンデンサが、前述の製造方法を使用して、以下の仕様に基づいて作製された。
（１）実施例１
・積層セラミックコンデンサ１の寸法（設計寸法）：Ｌ×Ｗ×Ｔ＝１．６ｍｍ×０．８ｍｍ×０．８ｍｍ
・セラミック誘電体材料：ＢａＴｉＯ3
・静電容量（設計値）：０．１μＦ
・定格電圧（設計値）：５０Ｖ
・第１外部電極４および第２外部電極５の構造
第１下地電極層４０および第２下地電極層５０：導電性金属（Ｃｕ）とガラス成分を含む電極であり、厚みは中央部で５０μｍ、縁部で５μｍである。
第１導電性樹脂層４２および第２導電性樹脂層５２：金属フィラーはＡｇであり、樹脂はエポキシ系熱硬化性樹脂で熱硬化温度は２００℃である。厚みは中央部で５０μｍ、縁部で０μｍである。第１導電性樹脂層４２は、セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄにおいて、第１下地電極層４０が露出するように設けられた。第２導電性樹脂層５２は、セラミック積層体２の他方の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄにおいて、第２下地電極層５０が露出するように設けられた。バレル回転数は２０ｒｐｍである。
第１めっき層４４および第２めっき層５４：厚みが３μｍのＮｉめっき層と厚みが３μｍのＳｎめっき層との２層構造である。
（２）実施例２
第１導電性樹脂層４２は、セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、並びに、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈにおいて、第１下地電極層４０が環状に露出するように設けられた。第２導電性樹脂層５２は、セラミック積層体２の他方の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄ、並びに、４つの稜線部２５ｅおよび稜線部２５ｆおよび稜線部２５ｇおよび稜線部２５ｈにおいて、第２下地電極層５０が環状に露出するように設けられた。
第１下地電極層および第２下地電極層が環状に露出するように設けた以外、実施例１と同様の構造の積層セラミックコンデンサが作製された。バレル回転数は３０ｒｐｍである。
積層セラミックコンデンサが、前述の製造方法を使用して、以下の仕様に基づいて作製された。
（１）実施例１
・積層セラミックコンデンサ１の寸法（設計寸法）：Ｌ×Ｗ×Ｔ＝１．６ｍｍ×０．８ｍｍ×０．８ｍｍ
・セラミック誘電体材料：ＢａＴｉＯ3
・静電容量（設計値）：０．１μＦ
・定格電圧（設計値）：５０Ｖ
・第１外部電極４および第２外部電極５の構造
第１下地電極層４０および第２下地電極層５０：導電性金属（Ｃｕ）とガラス成分を含む電極であり、厚みは中央部で５０μｍ、縁部で５μｍである。
第１導電性樹脂層４２および第２導電性樹脂層５２：金属フィラーはＡｇであり、樹脂はエポキシ系熱硬化性樹脂で熱硬化温度は２００℃である。厚みは中央部で５０μｍ、縁部で０μｍである。第１導電性樹脂層４２は、セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄにおいて、第１下地電極層４０が露出するように設けられた。第２導電性樹脂層５２は、セラミック積層体２の他方の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄにおいて、第２下地電極層５０が露出するように設けられた。バレル回転数は２０ｒｐｍである。
第１めっき層４４および第２めっき層５４：厚みが３μｍのＮｉめっき層と厚みが３μｍのＳｎめっき層との２層構造である。
（２）実施例２
第１導電性樹脂層４２は、セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、並びに、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈにおいて、第１下地電極層４０が環状に露出するように設けられた。第２導電性樹脂層５２は、セラミック積層体２の他方の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄ、並びに、４つの稜線部２５ｅおよび稜線部２５ｆおよび稜線部２５ｇおよび稜線部２５ｈにおいて、第２下地電極層５０が環状に露出するように設けられた。
第１下地電極層および第２下地電極層が環状に露出するように設けた以外、実施例１と同様の構造の積層セラミックコンデンサが作製された。バレル回転数は３０ｒｐｍである。
（３）比較例１
第１導電性樹脂層４２および第２導電性樹脂層５２を有さない積層セラミックコンデンサが作製された。具体的には、第１下地電極層４０上に直接に第１めっき層４４が形成され、第２下地電極層５０上に直接に第２めっき層５４が形成された。第１導電性樹脂層４２および第２導電性樹脂層５２を設けない以外は、実施例１と同様の条件で作製された。
（４）比較例２
セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうち１つも第１下地電極層４０が露出しないように、第１導電性樹脂層４２が第１下地電極４０全体を覆うように設けられ、かつ、他方の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄのうち１つも第２下地電極層５０が露出しないように、第２導電性樹脂層５２が第１下地電極５０全体を覆うように設けられた積層セラミックコンデンサが作製された。第１導電性樹脂層４２および第２導電性樹脂層５２が第１下地電極４０および第２下地電極層５０全体を覆うように設けた以外は、実施例１と同様の条件で作製された。
第１導電性樹脂層４２および第２導電性樹脂層５２を有さない積層セラミックコンデンサが作製された。具体的には、第１下地電極層４０上に直接に第１めっき層４４が形成され、第２下地電極層５０上に直接に第２めっき層５４が形成された。第１導電性樹脂層４２および第２導電性樹脂層５２を設けない以外は、実施例１と同様の条件で作製された。
（４）比較例２
セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうち１つも第１下地電極層４０が露出しないように、第１導電性樹脂層４２が第１下地電極４０全体を覆うように設けられ、かつ、他方の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄのうち１つも第２下地電極層５０が露出しないように、第２導電性樹脂層５２が第１下地電極５０全体を覆うように設けられた積層セラミックコンデンサが作製された。第１導電性樹脂層４２および第２導電性樹脂層５２が第１下地電極４０および第２下地電極層５０全体を覆うように設けた以外は、実施例１と同様の条件で作製された。
２．評価方法
作製された積層セラミックコンデンサの等価直列抵抗（ＥＳＲ）の変化が測定された。等価直列抵抗は、プレシジョンＬＣＲメーター（Ａｇｉｌｅｎｔ社製：Ｅ４９８０Ａ）を用いて、測定周波数が１ＭＨｚで、測定電圧が５００ｍＶの条件で測定した。
作製された積層セラミックコンデンサの等価直列抵抗（ＥＳＲ）の変化が測定された。等価直列抵抗は、プレシジョンＬＣＲメーター（Ａｇｉｌｅｎｔ社製：Ｅ４９８０Ａ）を用いて、測定周波数が１ＭＨｚで、測定電圧が５００ｍＶの条件で測定した。
３．評価結果
表１に示すように、セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうち少なくとも一つの角部において、第１下地電極層４０が露出するように、第１導電性樹脂層４２が第１下地電極層４０上に設けられ、第１導電性樹脂層４２から露出した第１下地電極層４０と直接接触するように第１めっき層４４が設けられることによって、第１外部電極４の角部において、抵抗率の高い第１導電性樹脂層４２を介在させないで第１めっき層４４を設けることができる。
表１に示すように、セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄのうち少なくとも一つの角部において、第１下地電極層４０が露出するように、第１導電性樹脂層４２が第１下地電極層４０上に設けられ、第１導電性樹脂層４２から露出した第１下地電極層４０と直接接触するように第１めっき層４４が設けられることによって、第１外部電極４の角部において、抵抗率の高い第１導電性樹脂層４２を介在させないで第１めっき層４４を設けることができる。
また、セラミック積層体２の他方の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄのうち少なくとも一つの角部において、第２下地電極層５０が露出するように、第２導電性樹脂層５２が第２下地電極層５０上に設けられ、第２導電性樹脂層５２から露出した第２下地電極層５０と直接接触するように第２めっき層５４が設けられることによって、第２外部電極５の角部において、抵抗率の高い第２導電性樹脂層５２を介在させないで第２めっき層５４を設けることができる。従って、第１外部電極４及び第２外部電極５全体として、従来の積層セラミックコンデンサと比べ、等価直列抵抗を低く抑えることができる。
特に、セラミック積層体２の一方の第１端面２４側の４つの角部２４ａおよび角部２４ｂおよび角部２４ｃおよび角部２４ｄ、並びに、４つの稜線部２４ｅおよび稜線部２４ｆおよび稜線部２４ｇおよび稜線部２４ｈにおいて、第１下地電極４０が第１導電性樹脂層４２から環状に露出して、第１めっき４４層に直接接触するように、第１導電性樹脂層４２が設けられ、かつ、セラミック積層体２の他方の第２端面２５側の４つの角部２５ａおよび角部２５ｂおよび角部２５ｃおよび角部２５ｄ、並びに、４つの稜線部２５ｅおよび稜線部２５ｆおよび稜線部２５ｇおよび稜線部２５ｈにおいて、第２下地電極５０が第２導電性樹脂層５２から環状に露出して、第２めっき５４層に直接接触するように、第２導電性樹脂層５２が設けられた場合には、等価直列抵抗が、第１導電性樹脂層４２および第２導電性樹脂層５２を有さない積層セラミックコンデンサの等価直列抵抗と同程度に低くなることが認められる。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
１ 積層セラミックコンデンサ
２ セラミック積層体
４ 第１外部電極
５ 第２外部電極
７ 第１内部電極
７ａ 幅方向の第１内部電極の一方の端部
７ｂ 幅方向の第１内部電極の他方の端部
８ 第２内部電極
８ａ 幅方向の第２内部電極の一方の端部
８ｂ 幅方向の第２内部電極の他方の端部
１０ セラミック誘電体層
１２，１３ 外層用セラミック誘電体層
２０ 第１主面
２１ 第２主面
２２ 第１側面
２３ 第２側面
２４ 第１端面
２４ａ，２４ｂ，２４ｃ，２４ｄ 第１端面の角部
２４ｅ，２４ｆ，２４ｇ，２４ｈ 第１端面の稜線部
２５ 第２端面
２５ａ，２５ｂ，２５ｃ，２５ｄ 第２端面の角部
２５ｅ，２５ｆ，２５ｇ，２５ｈ 第２端面の稜線部
４０ 第１下地電極層
４２ 第１導電性樹脂層
４４ 第１めっき層
４４ａ，５４ａ Ｎｉめっき層
４４ｂ，５４ｂ Ｓｎめっき層
５０ 第２下地電極層
５２ 第２導電性樹脂層
５４ 第２めっき層
７０，８０ 対向電極部
７２，８２ 引出電極部
Ｌ 長さ方向
Ｔ 積層方向
Ｗ 幅方向
２ セラミック積層体
４ 第１外部電極
５ 第２外部電極
７ 第１内部電極
７ａ 幅方向の第１内部電極の一方の端部
７ｂ 幅方向の第１内部電極の他方の端部
８ 第２内部電極
８ａ 幅方向の第２内部電極の一方の端部
８ｂ 幅方向の第２内部電極の他方の端部
１０ セラミック誘電体層
１２，１３ 外層用セラミック誘電体層
２０ 第１主面
２１ 第２主面
２２ 第１側面
２３ 第２側面
２４ 第１端面
２４ａ，２４ｂ，２４ｃ，２４ｄ 第１端面の角部
２４ｅ，２４ｆ，２４ｇ，２４ｈ 第１端面の稜線部
２５ 第２端面
２５ａ，２５ｂ，２５ｃ，２５ｄ 第２端面の角部
２５ｅ，２５ｆ，２５ｇ，２５ｈ 第２端面の稜線部
４０ 第１下地電極層
４２ 第１導電性樹脂層
４４ 第１めっき層
４４ａ，５４ａ Ｎｉめっき層
４４ｂ，５４ｂ Ｓｎめっき層
５０ 第２下地電極層
５２ 第２導電性樹脂層
５４ 第２めっき層
７０，８０ 対向電極部
７２，８２ 引出電極部
Ｌ 長さ方向
Ｔ 積層方向
Ｗ 幅方向
Claims (3)
- 第１内部電極が表面に設けられたセラミック誘電体層と第２内部電極が表面に設けられたセラミック誘電体層と内部電極が設けられていないセラミック誘電体層とを複数積層して、積層方向に相対する第１主面および第２主面と、前記積層方向に直交する幅方向に相対する第１側面および第２側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１端面および第２端面とを有するセラミック積層体と、
前記第１内部電極が露出した前記セラミック積層体の前記第１端面の上に設けられ、端部が前記セラミック積層体の前記第１主面および前記第２主面、並びに、前記第１側面および前記第２側面に延在している第１外部電極と、
前記第２内部電極が露出した前記セラミック積層体の前記第２端面の上に設けられ、端部が前記セラミック積層体の前記第１主面および前記第２主面、並びに、前記第１側面および前記第２側面に延在している第２外部電極とを備え、
前記第１外部電極は、
前記セラミック積層体の前記第１端面の表面上に形成され、その端部は前記セラミック積層体の前記第１主面および前記第２主面および前記第１側面および前記第２側面に延在して形成される、導電性金属およびガラス成分を含む第１下地電極層と、
前記セラミック積層体の前記第１端面側の少なくとも１つの角部において前記第１下地電極層が露出するように、前記第１下地電極層の少なくとも１つの角部を除いた、前記第１端面上に位置する前記第１下地電極層上、並びに、前記少なくとも１つの角部を除いた、前記第１主面上および前記第２主面上および前記第１側面上および前記第２側面上に位置する前記第１下地電極層上に配置される、熱硬化性樹脂および金属成分を含む第１導電性樹脂層と、
前記第１導電性樹脂層の上および前記第１導電性樹脂層から露出した前記第１下地電極の上に配置される第１めっき層とを有し、
前記セラミック積層体の前記第１端面側の少なくとも１つの角部において、前記第１導電性樹脂層から露出した前記第１下地電極と前記第１めっき層とが直接接触し、
前記第２外部電極は、
前記セラミック積層体の前記第２端面の表面上に形成され、その端部は前記セラミック積層体の前記第１主面および前記第２主面および前記第１側面および前記第２側面に延在して形成される、導電性金属およびガラス成分を含む第２下地電極層と、
前記セラミック積層体の前記第２端面側の少なくとも１つの角部において前記第２下地電極層が露出するように、前記第２下地電極層の少なくとも１つの角部を除いた、前記第２端面上に位置する前記第２下地電極層上、並びに、前記少なくとも１つの角部を除いた、前記第１主面上および前記第２主面上および前記第１側面上および前記第２側面上に位置する前記第２下地電極層上に配置される、熱硬化性樹脂および金属成分を含む第２導電性樹脂層と、
前記第２導電性樹脂層の上および前記第２導電性樹脂層から露出した前記第２下地電極の上に配置される第２めっき層とを有し、
前記セラミック積層体の前記第２端面側の少なくとも１つの角部において、前記第２導電性樹脂層から露出した前記第２下地電極と前記第２めっき層とが直接接触しており、
前記第１下地電極層と前記第１めっき層とが直接接触する部分は、前記セラミック積層体の前記第１端面の中央部に向かって延在し、前記第２下地電極層と前記第２めっき層とが直接接触する部分は、前記セラミック積層体の前記第２端面の中央部に向かって延在しており、
前記第１下地電極層と前記第１めっき層とが直接接触する部分は、前記セラミック積層体の前記第１端面の中央部には存在しないで、前記第２下地電極層と前記第２めっき層とが直接接触する部分は、前記セラミック積層体の前記第２端面の中央部には存在しないこと、
を特徴とする積層セラミックコンデンサ。 - 前記第１下地電極は、前記セラミック積層体の前記第１端面側の４つの角部において、前記第１導電性樹脂層から露出して、前記第１めっき層に直接接触し、前記第２下地電極は、前記セラミック積層体の前記第２端面側の４つの角部において、前記第２導電性樹脂層から露出して、前記第２めっき層に直接接触していること、を特徴とする請求項１に記載の積層セラミックコンデンサ。
- 前記第１下地電極は、前記セラミック積層体の前記第１端面側の４つの角部および４つの稜線部において、前記第１導電性樹脂層から露出して、前記第１めっき層に直接接触し、前記第２下地電極は、前記セラミック積層体の前記第２端面側の４つの角部および４つの稜線部において、前記第２導電性樹脂層から露出して、前記第２めっき層に直接接触していること、を特徴とする請求項１に記載の積層セラミックコンデンサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016079795A JP6720660B2 (ja) | 2016-04-12 | 2016-04-12 | 積層セラミックコンデンサ |
| KR1020170039243A KR101888551B1 (ko) | 2016-04-12 | 2017-03-28 | 적층 세라믹 콘덴서 |
| CN201710230694.1A CN107293405B (zh) | 2016-04-12 | 2017-04-10 | 层叠陶瓷电容器 |
| US15/484,370 US10062514B2 (en) | 2016-04-12 | 2017-04-11 | Multilayer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016079795A JP6720660B2 (ja) | 2016-04-12 | 2016-04-12 | 積層セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017191837A JP2017191837A (ja) | 2017-10-19 |
| JP6720660B2 true JP6720660B2 (ja) | 2020-07-08 |
Family
ID=59999574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016079795A Active JP6720660B2 (ja) | 2016-04-12 | 2016-04-12 | 積層セラミックコンデンサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10062514B2 (ja) |
| JP (1) | JP6720660B2 (ja) |
| KR (1) | KR101888551B1 (ja) |
| CN (1) | CN107293405B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN209571285U (zh) * | 2016-09-30 | 2019-11-01 | 株式会社村田制作所 | 电子部件 |
| JP6965638B2 (ja) * | 2017-08-31 | 2021-11-10 | Tdk株式会社 | 電子部品 |
| JP7131897B2 (ja) * | 2017-09-27 | 2022-09-06 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR101912291B1 (ko) * | 2017-10-25 | 2018-10-29 | 삼성전기 주식회사 | 인덕터 |
| JP6943142B2 (ja) * | 2017-10-30 | 2021-09-29 | Tdk株式会社 | 電子部品及び電子部品装置 |
| JP2019091813A (ja) * | 2017-11-15 | 2019-06-13 | 太陽誘電株式会社 | 電子部品および電子部品実装回路基板 |
| KR102048155B1 (ko) | 2018-09-05 | 2019-11-22 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102029597B1 (ko) * | 2018-09-05 | 2019-10-08 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102139752B1 (ko) * | 2018-09-21 | 2020-07-31 | 삼성전기주식회사 | 세라믹 전자 부품 |
| KR102148446B1 (ko) * | 2018-10-02 | 2020-08-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| US11183331B2 (en) * | 2019-02-21 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | MLCC module and method of manufacturing the same |
| JP7081543B2 (ja) * | 2019-03-22 | 2022-06-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7351094B2 (ja) * | 2019-03-25 | 2023-09-27 | Tdk株式会社 | 電子部品 |
| JP7081550B2 (ja) * | 2019-03-27 | 2022-06-07 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR20210084284A (ko) * | 2019-12-27 | 2021-07-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| CN114946000A (zh) * | 2020-01-09 | 2022-08-26 | 株式会社村田制作所 | 电解电容器以及电解电容器的制造方法 |
| JP2022067931A (ja) * | 2020-10-21 | 2022-05-09 | Tdk株式会社 | 電子部品 |
| KR20220071499A (ko) | 2020-11-24 | 2022-05-31 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP2022093198A (ja) * | 2020-12-11 | 2022-06-23 | 株式会社村田製作所 | 積層セラミック電子部品および樹脂電極用導電性ペースト |
| JP7444048B2 (ja) * | 2020-12-22 | 2024-03-06 | 株式会社村田製作所 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
| JP2022129066A (ja) * | 2021-02-24 | 2022-09-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61204600A (ja) * | 1985-03-07 | 1986-09-10 | 清水建設株式会社 | 放射性廃棄物の岩盤内貯蔵設備 |
| JP3307133B2 (ja) * | 1995-01-27 | 2002-07-24 | 株式会社村田製作所 | セラミック電子部品 |
| JP2993425B2 (ja) * | 1995-12-20 | 1999-12-20 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JPH11162771A (ja) | 1997-11-25 | 1999-06-18 | Kyocera Corp | 積層セラミックコンデンサ |
| JP3376970B2 (ja) * | 1999-09-08 | 2003-02-17 | 株式会社村田製作所 | セラミック電子部品 |
| JP2008085280A (ja) * | 2006-09-26 | 2008-04-10 | Taiyo Yuden Co Ltd | 表面実装型電子部品とその製造方法 |
| JP2008181956A (ja) * | 2007-01-23 | 2008-08-07 | Tdk Corp | セラミック電子部品 |
| US8194391B2 (en) * | 2007-12-21 | 2012-06-05 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| JP5082919B2 (ja) * | 2008-02-25 | 2012-11-28 | Ｔｄｋ株式会社 | 電子部品の実装構造 |
| JP4853482B2 (ja) * | 2008-03-10 | 2012-01-11 | Ｔｄｋ株式会社 | 表面実装型電子部品及び表面実装型電子部品アレイ |
| JP2010050332A (ja) * | 2008-08-22 | 2010-03-04 | Taiyo Yuden Co Ltd | 積層型電子部品 |
| JP4947076B2 (ja) * | 2009-03-25 | 2012-06-06 | Ｔｄｋ株式会社 | 電子部品の製造方法 |
| JP5404312B2 (ja) | 2009-07-29 | 2014-01-29 | 京セラ株式会社 | 電子装置 |
| JP5293506B2 (ja) | 2009-08-31 | 2013-09-18 | Ｔｄｋ株式会社 | セラミック電子部品及びセラミック電子部品の製造方法 |
| KR101228752B1 (ko) * | 2011-11-04 | 2013-01-31 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
| KR101245347B1 (ko) * | 2011-12-29 | 2013-03-25 | 삼화콘덴서공업주식회사 | 적층 세라믹 커패시터 |
| KR102076145B1 (ko) * | 2013-08-09 | 2020-02-11 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 |
| KR102004776B1 (ko) * | 2013-12-05 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| KR101548859B1 (ko) * | 2014-02-26 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| KR101630037B1 (ko) * | 2014-05-08 | 2016-06-13 | 삼성전기주식회사 | 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판 |
| US10840008B2 (en) * | 2015-01-15 | 2020-11-17 | Murata Manufacturing Co., Ltd. | Electronic component and electronic component-mounted structure |
| KR101701022B1 (ko) * | 2015-01-20 | 2017-01-31 | 삼성전기주식회사 | 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판 |
| KR102150557B1 (ko) * | 2015-03-13 | 2020-09-01 | 삼성전기주식회사 | 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판 |
| KR102212641B1 (ko) * | 2015-11-26 | 2021-02-05 | 삼성전기주식회사 | 커패시터 및 그 제조방법 |
-
2016
- 2016-04-12 JP JP2016079795A patent/JP6720660B2/ja active Active
-
2017
- 2017-03-28 KR KR1020170039243A patent/KR101888551B1/ko active IP Right Grant
- 2017-04-10 CN CN201710230694.1A patent/CN107293405B/zh active Active
- 2017-04-11 US US15/484,370 patent/US10062514B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107293405A (zh) | 2017-10-24 |
| CN107293405B (zh) | 2019-02-22 |
| KR101888551B1 (ko) | 2018-08-14 |
| US20170294268A1 (en) | 2017-10-12 |
| KR20170116949A (ko) | 2017-10-20 |
| US10062514B2 (en) | 2018-08-28 |
| JP2017191837A (ja) | 2017-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6720660B2 (ja) | 積層セラミックコンデンサ | |
| US10840021B2 (en) | Multilayer ceramic electronic component | |
| US10186378B2 (en) | Multilayer ceramic capacitor | |
| JP6806035B2 (ja) | 積層セラミックコンデンサ | |
| US10262799B2 (en) | Multilayer ceramic capacitor | |
| KR102150558B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| US9704648B2 (en) | Multilayer ceramic capacitor, manufacturing method thereof, and board having the same | |
| US11062848B2 (en) | Multilayer ceramic electronic component | |
| JP2017098542A (ja) | キャパシタ及びその製造方法 | |
| CN106298239A (zh) | 层叠陶瓷电容器 | |
| JP5733836B2 (ja) | 積層セラミック電子部品 | |
| JP2015109411A (ja) | セラミック電子部品 | |
| JP2021034440A (ja) | 積層セラミック電子部品 | |
| US20160268044A1 (en) | Multilayer ceramic component | |
| US11335501B2 (en) | Multilayer ceramic electronic component and method for producing the same | |
| JP6841267B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
| KR20190121175A (ko) | 적층 세라믹 커패시터 | |
| JP6631547B2 (ja) | 積層セラミックコンデンサ | |
| JP2021034458A (ja) | 積層セラミック電子部品 | |
| JP2003318059A (ja) | 積層セラミックコンデンサ | |
| JP7166847B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP5773702B2 (ja) | コンデンサ | |
| JP2015060940A (ja) | セラミック電子部品 | |
| JP6984527B2 (ja) | 積層セラミックコンデンサ | |
| US9111691B2 (en) | Ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200323 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200519 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200601 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6720660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |