JP7081543B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP7081543B2
JP7081543B2 JP2019055120A JP2019055120A JP7081543B2 JP 7081543 B2 JP7081543 B2 JP 7081543B2 JP 2019055120 A JP2019055120 A JP 2019055120A JP 2019055120 A JP2019055120 A JP 2019055120A JP 7081543 B2 JP7081543 B2 JP 7081543B2
Authority
JP
Japan
Prior art keywords
layer
base electrode
electrode layer
sintered metal
covering portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019055120A
Other languages
English (en)
Other versions
JP2020155719A (ja
Inventor
晃生 増成
由紀枝 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019055120A priority Critical patent/JP7081543B2/ja
Priority to US16/805,889 priority patent/US11367574B2/en
Priority to CN202010184165.4A priority patent/CN111724991B/zh
Publication of JP2020155719A publication Critical patent/JP2020155719A/ja
Application granted granted Critical
Publication of JP7081543B2 publication Critical patent/JP7081543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material

Description

本発明は、積層セラミックコンデンサに関する。
従来、積層された複数の誘電体層と複数の内部電極とを含むセラミック素体と、内部電極と電気的に接続され、セラミック素体の両端面に設けられた外部電極とを備えた積層セラミックコンデンサが知られている。
特許文献1には、上述した構造を有し、かつ、外部電極が、銅を含む下地電極層と、下地電極層を覆うNiめっき層、および、Niめっき層を覆うSnめっき層とを備えた構造の積層セラミックコンデンサが記載されている。
特開2003-243249号公報
ここで、積層セラミックコンデンサの大容量化への要求は大きい。積層セラミックコンデンサのサイズを大きくすることなく大容量化を実現するための1つの方法として、外部電極を薄層化する方法がある。
しかしながら、外部電極を薄層化すると、長さ方向における内部電極の端部と、外部電極の表面との間の距離が短くなるため、長さ方向の端部側からの水分の侵入経路が短くなり、耐湿信頼性が低下する可能性がある。
本発明は、上記課題を解決するものであり、外部電極を薄層化する場合でも耐湿信頼性の低下を抑制することができる積層セラミックコンデンサを提供することを目的とする。
本発明の積層セラミックコンデンサは、
積層された複数の誘電体層と複数の内部電極とを含み、積層方向において相対する第1の主面および第2の主面と、前記積層方向と直交する幅方向において相対する第1の側面および第2の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第1の端面および第2の端面とを有するセラミック素体と、
前記内部電極と電気的に接続され、前記セラミック素体の前記第1の端面および前記第2の端面にそれぞれ設けられた外部電極と、
を備え、
前記外部電極は、前記第1の端面および前記第2の端面を被覆する端面被覆部と、前記第1の主面の一部および前記第2の主面の一部をそれぞれ被覆する主面被覆部とを有しており、
前記端面被覆部および前記主面被覆部はそれぞれ、前記セラミック素体を覆う下地電極層と、前記下地電極層を覆うめっき層とを備えており、
前記端面被覆部は、前記下地電極層と前記めっき層との間に、前記下地電極層とは構成成分が異なる焼結金属層をさらに備え
前記主面被覆部は、前記焼結金属層を含まず、
前記端面被覆部のうち、前記めっき層より下の層には、前記下地電極層と前記焼結金属層の2層のみが含まれることを特徴とする。
前記下地電極層は、ガラスを含有していてもよい。
前記焼結金属層に含まれる金属の融点は、前記下地電極層に含まれる金属の融点よりも低くてもよい。
前記焼結金属層に含まれる空隙の平均サイズは、前記下地電極層に含まれる空隙の平均サイズよりも小さくてもよい。
前記焼結金属層のうち、前記積層方向の最も外側に位置する前記内部電極の前記幅方向の端部の位置における前記長さ方向の外側に位置する部分の厚さは、0.5μm以上であってもよい。
前記端面被覆部の前記下地電極層のうち、前記積層方向の最も外側に位置する前記内部電極の前記幅方向の端部の位置における前記長さ方向の外側に位置する部分の厚さは、0.2μm以下であってもよい。
本発明の積層セラミックコンデンサによれば、外部電極のうちの端面側に位置する部分の下地電極層とめっき層との間に、下地電極層とは構成成分が異なる焼結金属層を有するので、長さ方向の端部側からの水分の侵入を抑制することができ、耐湿信頼性を向上することができる。
一実施形態における積層セラミックコンデンサの斜視図である。 図1に示す積層セラミックコンデンサのII-II線に沿った断面図である。 図1に示す積層セラミックコンデンサのIII-III線に沿った断面図である。 第1の端面被覆部のうちの第1の下地電極層を長さ方向Lに見たときの平面図である。 (a)は、積層セラミックコンデンサの幅方向の中央の位置で、長さ方向および積層方向により規定される断面が露出するように切断したときの、第1の外部電極側の断面を示す図であり、(b)は、(a)に示す部分のうちの角部の拡大図である。 (a)は、積層セラミックコンデンサの幅方向の外側の位置で、長さ方向および積層方向により規定される断面が露出するように切断したときの、第1の外部電極側の断面を示す図であり、(b)は、(a)に示す部分のうちの角部の拡大図である。
以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。
図1は、一実施形態における積層セラミックコンデンサ10の斜視図である。図2は、図1に示す積層セラミックコンデンサ10のII-II線に沿った断面図である。図3は、図1に示す積層セラミックコンデンサ10のIII-III線に沿った断面図である。
図1~図3に示すように、積層セラミックコンデンサ10は、全体として直方体形状を有する電子部品であり、セラミック素体11と、一対の外部電極14a、14bとを有している。一対の外部電極14a、14bは、図1に示すように、対向するように配置されている。
ここでは、一対の外部電極14a、14bが対向する方向を積層セラミックコンデンサ10の長さ方向Lと定義し、後述する誘電体層12と内部電極13a、13bとが積層されている方向を積層方向Tと定義し、長さ方向Lおよび積層方向Tのいずれの方向にも直交する方向を幅方向Wと定義する。
積層セラミックコンデンサ10の長さ方向L、幅方向W、および積層方向Tの寸法の一例は、0.6mm、0.3mm、0.3mmであり、他の例は、0.4mm、0.2mm、0.2mmである。ただし、積層セラミックコンデンサ10の寸法が上述した数値に限定されることはない。積層セラミックコンデンサ10の寸法は、マイクロメータまたは光学顕微鏡で測定することができる。
セラミック素体11は、長さ方向Lに相対する第1の端面15aおよび第2の端面15bと、積層方向Tに相対する第1の主面16aおよび第2の主面16bと、幅方向Wに相対する第1の側面17aおよび第2の側面17bとを有する。
第1の端面15aには、第1の外部電極14aが設けられており、第2の端面15bには、第2の外部電極14bが設けられている。
セラミック素体11は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、セラミック素体11の3面が交わる部分であり、稜線部は、セラミック素体11の2面が交わる部分である。本発明において、第1の端面15aおよび第2の端面15bは、第1の主面16aおよび第2の主面16bならびに第1の側面17aおよび第2の側面17bとそれぞれ交わる角部および稜線部を含む。
図2および図3に示すように、セラミック素体11は、積層された複数の誘電体層12と複数の内部電極13a、13bとを含む。内部電極13a、13bには、第1の内部電極13aと第2の内部電極13bとが含まれている。より詳細には、セラミック素体11は、第1の内部電極13aと第2の内部電極13bとが積層方向Tにおいて、誘電体層12を介して交互に複数積層された構造を有する。
誘電体層12は、セラミック素体11の積層方向Tの両外側に位置する外層誘電体層121と、第1の内部電極13aと第2の内部電極13bとの間に位置する内層誘電体層122とを含む。外層誘電体層121の厚みは、例えば10μm以上50μm以下である。また、内層誘電体層122の厚みは、例えば0.4μm以上5.0μm以下である。
誘電体層12は、例えば、BaTiO3、CaTiO3、SrTiO3、または、CaZrO3などを主成分とするセラミック材料からなる。上述した主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの、主成分よりも含有量の少ない副成分が添加されていてもよい。
第1の内部電極13aおよび第2の内部電極13bは、例えば、Ni、Cu、Ag、Pd、およびAuなどの金属、またはAgとPdの合金などを含有している。第1の内部電極13aおよび第2の内部電極13bは、さらに誘電体層12に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
第1の内部電極13aおよび第2の内部電極13bの厚みは、例えば0.2μm以上1.0μm以下である。
第1の外部電極14aは、セラミック素体11の第1の端面15aの全体に形成されているとともに、第1の端面15aから、第1の主面16a、第2の主面16b、第1の側面17a、および第2の側面17bに回り込むように形成されている。第1の外部電極14aは、第1の内部電極13aと電気的に接続されている。
第1の外部電極14aは、セラミック素体11の第1の端面15aを被覆する第1の端面被覆部31aと、第1の主面16aの一部および第2の主面16bの一部をそれぞれ被覆する第1の主面被覆部32aとを少なくとも有している。
第1の端面被覆部31aは、セラミック素体11を覆う第1の下地電極層41aと、第1の下地電極層41aを覆い、第1の下地電極層41aとは構成成分が異なる第1の焼結金属層42aと、第1の焼結金属層42aを覆う第1のめっき層43aとを備える。第1の端面被覆部31aの厚さは、例えば30μm以下である。
第1の主面被覆部32aは、セラミック素体11を覆う第1の下地電極層41aと、第1の下地電極層41aを覆う第1のめっき層43aとを備える。本実施形態において、第1の主面被覆部32aは、焼結金属層を含まない。第1の主面被覆部32aの厚さは、例えば20μm以下である。
すなわち、第1の下地電極層41aと第1のめっき層43aは、第1の端面被覆部31aと第1の主面被覆部32aのそれぞれに形成されているが、第1の焼結金属層42aは、第1の端面被覆部31aにのみ形成されている。
第2の外部電極14bは、セラミック素体11の第2の端面15bの全体に形成されているとともに、第2の端面15bから、第1の主面16a、第2の主面16b、第1の側面17a、および第2の側面17bに回り込むように形成されている。第2の外部電極14bは、第2の内部電極13bと電気的に接続されている。
第2の外部電極14bは、セラミック素体11の第2の端面15bを被覆する第2の端面被覆部31bと、第1の主面16aの一部および第2の主面16bの一部をそれぞれ被覆する第2の主面被覆部32bとを少なくとも有している。
第2の端面被覆部31bは、セラミック素体11を覆う第2の下地電極層41bと、第2の下地電極層41bを覆い、第2の下地電極層41bとは構成成分が異なる第2の焼結金属層42bと、第2の焼結金属層42bを覆う第2のめっき層43bとを備える。第2の端面被覆部31bの厚さは、例えば30μm以下である。
第2の主面被覆部32bは、セラミック素体11を覆う第2の下地電極層41bと、第2の下地電極層41bを覆う第2のめっき層43bとを備える。本実施形態において、第2の主面被覆部32bは、焼結金属層を含まない。第2の主面被覆部32bの厚さは、例えば20μm以下である。
すなわち、第2の下地電極層41bと第2のめっき層43bは、第2の端面被覆部31bと第2の主面被覆部32bのそれぞれに形成されているが、第2の焼結金属層42bは、第2の端面被覆部31bにのみ形成されている。
第1の下地電極層41aおよび第2の下地電極層41bは、ガラスとCuとを含む層である。ただし、第1の下地電極層41aおよび第2の下地電極層41bに含まれる金属がCuに限定されることはなく、例えば、Ni、Ag、Pd、および、Auなどの金属や、AgとPdの合金などであってもよい。
第1の下地電極層41aおよび第2の下地電極層41bは、ガラスおよびCuを含む導電ペーストをセラミック素体に塗布して焼き付けることによって形成される。導電ペーストに含まれるガラスの含有量は、例えば20重量%以上40重量%以下である。焼き付けは、セラミック素体の焼成と同時に行ってもよいし、セラミック素体の焼成後に行ってもよい。
ここで、導電ペーストに含まれるガラスの含有量が多くなると、セラミック素体の端面にガラスが析出してめっきがつきにくくなる。しかしながら、本実施形態では、第1の下地電極層41aと第1のめっき層43aとの間に第1の焼結金属層42aが設けられ、第2の下地電極層41bと第2のめっき層43bとの間に第2の焼結金属層42bが設けられているので、上述しためっき形成時の不具合の発生を抑制することができる。
第1の端面被覆部31aにおける第1の下地電極層41a、および、第2の端面被覆部31bにおける第2の下地電極層41bの厚さは、幅方向Wおよび積層方向Tの位置によって異なる。図4は、第1の端面被覆部31aにおける第1の下地電極層41aを長さ方向Lに見たときの平面図である。第1の端面被覆部31aにおける第1の下地電極層41aを長さ方向Lに見たときに、幅方向Wおよび積層方向Tのそれぞれの中心となる位置C1の厚さが最も厚い。また、第1の下地電極層41aの中心位置C1の厚さと比べて、幅方向Wの外側端部に近い位置、および、積層方向Tの外側端部に近い位置の厚さは薄い。図を用いた説明は省略するが、第2の端面被覆部31bの第2の下地電極層41bの厚さについても同様である。
第1の端面被覆部31aにおける第1の下地電極層41aのうち、積層方向Tの最も外側に位置する内部電極13a、13bの幅方向Wの端部の位置S1(図3参照)における長さ方向Lの外側に位置する部分の厚さは、0.2μm以下であることが好ましい。換言すると、積層方向Tの最も外側に位置する内部電極13a、13bと同じ高さの位置における第1の下地電極層41aのうち、その内部電極13a、13bの幅方向Wの端部と幅方向Wにおいて同じ位置の厚さが0.2μm以下であることが好ましい。
同様に、第2の端面被覆部31bにおける第2の下地電極層41bのうち、積層方向Tの最も外側に位置する内部電極13a、13bの幅方向Wの端部の位置における長さ方向Lの外側に位置する部分の厚さは、0.2μm以下であることが好ましい。第1の下地電極層41aおよび第2の下地電極層41bの上記部分の厚さを0.2μm以下とすることにより、耐湿性を維持したまま外部電極14a、14bを薄層化することができ、積層セラミックコンデンサ10のサイズを大型化することなく、大容量化することが可能となる。
第1の下地電極層41aおよび第2の下地電極層41bの厚さは、積層セラミックコンデンサ10の大きさによって異なる。例えば、第1のサイズ例として、積層セラミックコンデンサ10の長さ方向Lの寸法、幅方向Wの寸法、積層方向Tの寸法がそれぞれ、0.4mm、0.2mm、0.2mmの場合、第1の下地電極層41aおよび第2の下地電極層41bの長さ方向L、幅方向W、積層方向Tの寸法はそれぞれ、20μm、8μm、8μmである。
ここで、第1の下地電極層41aの長さ方向Lの寸法とは、第1の端面被覆部31aにおける第1の下地電極層41aのうち、幅方向Wおよび積層方向Tのそれぞれの中心となる位置C1(図4参照)における長さ方向Lの寸法である。第2の下地電極層41bの長さ方向Lの寸法についても同様である。
また、第1の下地電極層41aの幅方向Wの寸法とは、第1の側面17aおよび第2の側面17bに位置する第1の下地電極層41aのうち、長さ方向Lおよび積層方向Tのそれぞれの中心となる位置における幅方向Wの寸法である。第2の下地電極層41bの幅方向Wの寸法についても同様である。
また、第1の下地電極層41aの積層方向Tの寸法とは、第1の主面被覆部32aにおける第1の下地電極層41aのうち、長さ方向Lおよび幅方向Wのそれぞれの中心となる位置における積層方向Tの寸法である。第2の下地電極層41bの積層方向Tの寸法についても同様である。
第2のサイズ例として、積層セラミックコンデンサ10の長さ方向Lの寸法、幅方向Wの寸法、積層方向Tの寸法がそれぞれ、0.6mm、0.3mm、0.3mmの場合、第1の下地電極層41aおよび第2の下地電極層41bの長さ方向L、幅方向W、積層方向Tの寸法はそれぞれ、29μm、9μm、9μmである。
第3のサイズ例として、積層セラミックコンデンサ10の長さ方向Lの寸法、幅方向Wの寸法、積層方向Tの寸法がそれぞれ、1.0mm、0.5mm、0.5mmの場合、第1の下地電極層41aおよび第2の下地電極層41bの長さ方向L、幅方向W、積層方向Tの寸法はそれぞれ、35μm、10μm、10μmである。
第4のサイズ例として、積層セラミックコンデンサ10の長さ方向Lの寸法、幅方向Wの寸法、積層方向Tの寸法がそれぞれ、1.6mm、0.8mm、0.8mmの場合、第1の下地電極層41aおよび第2の下地電極層41bの長さ方向L、幅方向W、積層方向Tの寸法はそれぞれ、50μm、20μm、20μmである。
第5のサイズ例として、積層セラミックコンデンサ10の長さ方向Lの寸法、幅方向Wの寸法、積層方向Tの寸法がそれぞれ、2.0mm、1.2mm、1.2mmの場合、第1の下地電極層41aおよび第2の下地電極層41bの長さ方向L、幅方向W、積層方向Tの寸法はそれぞれ、70μm、30μm、30μmである。
第1の焼結金属層42aは、第1の端面被覆部31aにおける第1の下地電極層41aと第1のめっき層43aとの間に位置する。本実施形態では、第1の焼結金属層42aは、例えばAgを含む。ただし、第1の焼結金属層42aに含まれる金属がAgに限定されることはなく、例えばCuであってもよい。
上述したように、第1の焼結金属層42aは、第1の下地電極層41aとは構成成分が異なる。例えば、第1の焼結金属層42aに含まれる金属と、第1の下地電極層41aに含まれる金属とは異なる。また、第1の焼結金属層42aと第1の下地電極層41aに含まれている金属が同じであっても、金属以外に含まれている成分が異なる場合や、金属の粒径が異なる場合であっても、両者の構成成分が異なる態様に含まれる。
本実施形態では、第1の下地電極層41aはガラスを含んでいるが、第1の焼結金属層42aはガラスを含んでいないため、第1の焼結金属層42aに含まれる金属と、第1の下地電極層41aに含まれる金属とが同じであっても、両者の構成成分は異なる。第1の下地電極層41aと第1の焼結金属層42aの構成成分の違いは、WDX(波長分散型X線分光分析)またはEDX(エネルギー分散型X線分光分析)で確認することができる。後述する第2の下地電極層41bと第2の焼結金属層42bの構成成分についても同様である。
第1の焼結金属層42aに含まれる金属の融点は、第1の下地電極層41aに含まれる金属の融点よりも低いことが好ましい。第1の焼結金属層42aに含まれる金属の融点が第1の下地電極層41aに含まれる金属の融点よりも低い場合、第1の焼結金属層42aの形成時に、第1の下地電極層41aに含まれる金属が溶融することを抑制することができる。
第2の焼結金属層42bは、第2の端面被覆部31bにおける第2の下地電極層41bと第2のめっき層43bとの間に位置する。上述したように、第2の焼結金属層42bは、第2の下地電極層41bとは構成成分が異なる。本実施形態では、第2の焼結金属層42bは、例えばAgを含む。ただし、第2の焼結金属層42bに含まれる金属がAgに限定されることはなく、例えばCuであってもよい。
第2の焼結金属層42bに含まれる金属の融点は、第2の下地電極層41bに含まれる金属の融点よりも低いことが好ましい。第2の焼結金属層42bに含まれる金属の融点が第2の下地電極層41bに含まれる金属の融点よりも低い場合、第2の焼結金属層42bの形成時に、第2の下地電極層41bに含まれる金属が溶融することを抑制することができる。
本実施形態における積層セラミックコンデンサ10では、第1の端面被覆部31aにおける第1の下地電極層41aと第1のめっき層43aとの間に第1の焼結金属層42aが設けられ、第2の端面被覆部31bにおける第2の下地電極層41bと第2のめっき層43bとの間に第2の焼結金属層42bが設けられていることにより、長さ方向Lの端部側を、下地電極層、焼結金属層、およびめっき層の3層構造としている。これにより、積層セラミックコンデンサ10の長さ方向Lの端部側からの水分の侵入を抑制することができる。したがって、第1の下地電極層41aおよび第2の下地電極層41bを薄層化した場合でも、耐湿信頼性の低下を抑制することができる。
また、第1の外部電極14aの第1の主面被覆部32a、および、第2の外部電極14bの第2の主面被覆部32bは、下地電極層およびめっき層の2層構造としているので、積層セラミックコンデンサ10の幅方向Wおよび高さ方向Tのサイズが大きくなることを抑制することができる。
第1の焼結金属層42aおよび第2の焼結金属層42bの厚さは、幅方向Wおよび積層方向Tの位置によって同じであってもよいし、異なっていてもよい。
第1の焼結金属層42aおよび第2の焼結金属層42bを長さ方向Lに見たときに、幅方向Wおよび積層方向Tのそれぞれの中心となる位置の厚さは、例えば5.0μm以下である。上述したように、第1の下地電極層41a、および、第2の端面被覆部31bを長さ方向Lに見たときに、幅方向Wおよび積層方向Tのそれぞれの中心となる位置の厚さが最も厚いため、上記中心位置での耐湿信頼性は高い。したがって、上記中心位置における第1の焼結金属層42aおよび第2の焼結金属層42bの厚さを5.0μm以下とすることにより、耐湿信頼性を確保しつつ、第1の外部電極14aおよび第2の外部電極14bの厚さを薄くすることができる。
また、第1の焼結金属層42aおよび第2の焼結金属層42bのうち、積層方向Tの最も外側に位置する内部電極13a、13bの幅方向Wの端部の位置における長さ方向Lの外側に位置する部分の厚さは、例えば0.5μm以上6.0μm以下である。換言すると、積層方向Tの最も外側に位置する内部電極13a、13bと同じ高さの位置における第1の焼結金属層42aおよび第2の焼結金属層42bのうち、その内部電極13a、13bの幅方向Wの端部と幅方向Wにおいて同じ位置の厚さが、例えば0.5μm以上6.0μm以下である。第1の端面被覆部31aの第1の下地電極層41aおよび第2の端面被覆部31bの第2の下地電極層41bの厚さが薄い部分において、第1の焼結金属層42aおよび第2の焼結金属層42bの厚さを0.5μm以上6.0μm以下とすることにより、積層セラミックコンデンサ10の耐湿信頼性を向上させつつ、第1の外部電極14aおよび第2の外部電極14bの厚さが厚くなることを抑制することができる。
第1の焼結金属層42aおよび第2の焼結金属層42bにはそれぞれ、複数の空洞が含まれている。第1の焼結金属層42aおよび第2の焼結金属層42bに含まれる空隙の平均サイズは、第1の下地電極層41aおよび第2の下地電極層41bに含まれる空隙の平均サイズよりも小さい。すなわち、第1の焼結金属層42aおよび第2の焼結金属層42bは、第1の下地電極層41aおよび第2の下地電極層41bと比べて緻密な構造であり、積層セラミックコンデンサ10の耐湿性を向上させることができる。
図5(a)は、積層セラミックコンデンサ10の幅方向Wの中央の位置で、長さ方向Lおよび積層方向Tにより規定される断面が露出するように切断したときの、第1の外部電極14a側の断面を示す図であり、図5(b)は、図5(a)に示す部分のうちの角部の拡大図である。なお、図5(a)、(b)ではそれぞれ、第1のめっき層43aを形成する前の積層セラミックコンデンサ10の断面を示している。
図6(a)は、積層セラミックコンデンサ10の幅方向Wの外側の位置で、長さ方向Lおよび積層方向Tにより規定される断面が露出するように切断したときの、第1の外部電極14a側の断面を示す図であり、図6(b)は、図6(a)に示す部分のうちの角部の拡大図である。なお、図6(a)、(b)ではそれぞれ、第1のめっき層43aを形成する前の積層セラミックコンデンサ10の断面を示している。
第1のめっき層43aおよび第2のめっき層43bは、例えば、Cu、Ni、Ag、Pd、およびAuなどの金属、またはAgとPdの合金などのうちの少なくとも1つを含む。第1のめっき層43aおよび第2のめっき層43bは、1層であってもよいし、複数層であってもよい。
例えば、第1のめっき層43aおよび第2のめっき層43bは、Niめっき層と、Niめっき層を覆うSnめっき層の2層構造とすることができる。Niめっき層は、第1の下地電極層41aおよび第2の下地電極層41bが積層セラミックコンデンサ10を実装する際のはんだによって侵食されるのを防止する機能を有する。また、Snめっき層は、積層セラミックコンデンサ10を実装する際のはんだの濡れ性を向上させる機能を有する。
第1のめっき層43aおよび第2のめっき層43bの厚さは、例えば1μm以上6μm以下である。上述した第1のサイズ例~第5のサイズ例において、第1のめっき層43aおよび第2のめっき層43bの長さ方向L、幅方向W、積層方向Tの寸法はそれぞれ、6μm、6μm、6μmとすることができる。
(積層セラミックコンデンサの製造方法)
上述した積層セラミックコンデンサ10の製造方法の一例を以下で説明する。
初めに、セラミックグリーンシートおよび内部電極用導電性ペーストをそれぞれ用意する。セラミックグリーンシート、および、内部電極用導電性ペーストはそれぞれ、有機バインダおよび有機溶剤を含む公知のものを用いることができる。
続いて、セラミックグリーンシートに内部電極用導電性ペーストを印刷することによって、内部電極パターンを形成する。内部電極用導電性ペーストの印刷は、例えば、スクリーン印刷やグラビア印刷などの印刷方法を用いることができる。
続いて、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、その上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、マザー積層体を作製する。
続いて、マザー積層体を、剛体プレス、静水圧プレスなどの方法により、積層方向にプレスした後、押切り、ダイシング、レーザなどの切断方法により、所定のサイズにカットし、積層チップを得る。この後、バレル研磨などにより、積層チップの角部および稜線部に丸みをつけてもよい。
続いて、積層チップの両端面と、両主面の一部および両側面の一部とに、外部電極用導電性ペーストを塗工する。外部電極用導電性ペーストには、例えばCu粉、ガラスフリット、有機溶剤などが含まれる。外部電極用導電性ペーストの塗工は、例えばディップ法により行う。
続いて、外部電極用導電性ペーストを塗工した積層チップを焼成する。焼成温度は、用いられるセラミック材料や導電性ペーストの材料にもよるが、例えば900℃以上1300℃以下である。これにより、セラミック素体および外部電極の下地電極層が形成される。
続いて、積層チップの両端面側における下地電極層の上にAgナノインクを塗工する。Agナノインクには、バインダやガラス成分などが添加されていてもよい。Agナノインクの塗工は、例えばスクリーン印刷によって行うことができる。ただし、塗工する素材がAgナノインクに限定されることはなく、Cuナノインクでもよいし、導電性高分子を含むペーストであってもよい。
続いて、Agナノインクを塗工した積層チップを乾燥させる。積層チップの乾燥は、例えばオーブンを用いて、150℃、10分~20分の条件で行う。乾燥条件は、Ag粒子のサイズなどに応じて、適宜調整する。これにより、積層チップの両端面側における下地電極層の上に焼結金属層が形成される。
最後に、焼結金属層の全体と、両主面の一部および両側面の一部に位置する下地電極層とをそれぞれ覆うように、めっき層を形成する。めっき層は、例えば電解めっきにより、Niめっき層と、Niめっき層を覆うSnめっき層の2層構造で形成する。
上述した工程により、積層セラミックコンデンサを製造することができる。
(耐湿試験)
65℃、90RH%の環境下で、6.3Vの直流電圧を印加することによって絶縁抵抗の経時劣化を観察する耐湿試験を行った。ここでは、本実施形態における積層セラミックコンデンサ10と、従来の積層セラミックコンデンサのそれぞれについて、長さ方向L、幅方向W、および積層方向Tの寸法が0.6mm、0.3mm、0.3mmの0603サイズのものと、0.4mm、0.2mm、0.2mmの0402サイズのものをそれぞれ72個用意した。従来の積層セラミックコンデンサは、外部電極が下地電極層とめっき層からなり、焼結金属層を備えていない。
0603サイズのものについて、本実施形態における積層セラミックコンデンサ10では、絶縁抵抗が所定値以下となる絶縁抵抗劣化が生じたと判定されたものは0個であったが、従来の積層セラミックコンデンサでは、絶縁抵抗劣化と判定されたものが11個あった。
また、0402サイズのものについて、本実施形態における積層セラミックコンデンサ10では、絶縁抵抗劣化と判定されたものは0個であったが、従来の積層セラミックコンデンサでは、絶縁抵抗劣化と判定されたものが4個あった。
すなわち、本実施形態における積層セラミックコンデンサ10は、従来の積層セラミックコンデンサと比べて、耐湿信頼性が向上している。
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
10 積層セラミックコンデンサ
11 セラミック素体
12 誘電体層
13a 第1の内部電極
13b 第2の内部電極
14a 第1の外部電極
14b 第2の外部電極
15a セラミック素体の第1の端面
15b セラミック素体の第2の端面
16a セラミック素体の第1の主面
16b セラミック素体の第2の主面
17a セラミック素体の第1の側面
17b セラミック素体の第2の側面
31a 第1の端面被覆部
31b 第2の端面被覆部
32a 第1の主面被覆部
32b 第2の主面被覆部
41a 第1の下地電極層
41b 第2の下地電極層
42a 第1の焼結金属層
42b 第2の焼結金属層
43a 第1のめっき層
43b 第2のめっき層
121 外層誘電体層
122 内層誘電体層

Claims (6)

  1. 積層された複数の誘電体層と複数の内部電極とを含み、積層方向において相対する第1の主面および第2の主面と、前記積層方向と直交する幅方向において相対する第1の側面および第2の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第1の端面および第2の端面とを有するセラミック素体と、
    前記内部電極と電気的に接続され、前記セラミック素体の前記第1の端面および前記第2の端面にそれぞれ設けられた外部電極と、
    を備え、
    前記外部電極は、前記第1の端面および前記第2の端面を被覆する端面被覆部と、前記第1の主面の一部および前記第2の主面の一部をそれぞれ被覆する主面被覆部とを有しており、
    前記端面被覆部および前記主面被覆部はそれぞれ、前記セラミック素体を覆う下地電極層と、前記下地電極層を覆うめっき層とを備えており、
    前記端面被覆部は、前記下地電極層と前記めっき層との間に、前記下地電極層とは構成成分が異なる焼結金属層をさらに備え
    前記主面被覆部は、前記焼結金属層を含まず、
    前記端面被覆部のうち、前記めっき層より下の層には、前記下地電極層と前記焼結金属層の2層のみが含まれることを特徴とする積層セラミックコンデンサ。
  2. 前記下地電極層は、ガラスを含有していることを特徴とする請求項1に記載の積層セラミックコンデンサ。
  3. 前記焼結金属層に含まれる金属の融点は、前記下地電極層に含まれる金属の融点よりも低いことを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記焼結金属層に含まれる空隙の平均サイズは、前記下地電極層に含まれる空隙の平均サイズよりも小さいことを特徴とする請求項1~のいずれかに記載の積層セラミックコンデンサ。
  5. 前記焼結金属層のうち、前記積層方向の最も外側に位置する前記内部電極の前記幅方向の端部の位置における前記長さ方向の外側に位置する部分の厚さは、0.5μm以上であることを特徴とする請求項1~のいずれかに記載の積層セラミックコンデンサ。
  6. 前記端面被覆部の前記下地電極層のうち、前記積層方向の最も外側に位置する前記内部電極の前記幅方向の端部の位置における前記長さ方向の外側に位置する部分の厚さは、0.2μm以下であることを特徴とする請求項1~のいずれかに記載の積層セラミックコンデンサ。
JP2019055120A 2019-03-22 2019-03-22 積層セラミックコンデンサ Active JP7081543B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019055120A JP7081543B2 (ja) 2019-03-22 2019-03-22 積層セラミックコンデンサ
US16/805,889 US11367574B2 (en) 2019-03-22 2020-03-02 Multilayer ceramic capacitor
CN202010184165.4A CN111724991B (zh) 2019-03-22 2020-03-16 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019055120A JP7081543B2 (ja) 2019-03-22 2019-03-22 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2020155719A JP2020155719A (ja) 2020-09-24
JP7081543B2 true JP7081543B2 (ja) 2022-06-07

Family

ID=72514644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019055120A Active JP7081543B2 (ja) 2019-03-22 2019-03-22 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US11367574B2 (ja)
JP (1) JP7081543B2 (ja)
CN (1) CN111724991B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210071496A (ko) * 2019-12-06 2021-06-16 삼성전기주식회사 적층 세라믹 전자부품
JP2022057919A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
KR20220096544A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 전자 부품
JP2023102509A (ja) 2022-01-12 2023-07-25 太陽誘電株式会社 積層セラミック電子部品およびその製造方法
JP2023133879A (ja) * 2022-03-14 2023-09-27 Tdk株式会社 積層コンデンサ
WO2023233837A1 (ja) * 2022-06-02 2023-12-07 株式会社村田製作所 積層セラミックコンデンサ
WO2023233836A1 (ja) * 2022-06-02 2023-12-07 株式会社村田製作所 積層セラミックコンデンサ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049034A (ja) 1998-07-28 2000-02-18 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2003243245A (ja) 2002-02-14 2003-08-29 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2007115755A (ja) 2005-10-18 2007-05-10 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2010165910A (ja) 2009-01-16 2010-07-29 Tdk Corp セラミック電子部品
WO2010087221A1 (ja) 2009-01-28 2010-08-05 株式会社 村田製作所 積層型電子部品
JP2012009556A (ja) 2010-06-23 2012-01-12 Tdk Corp セラミック電子部品及びその製造方法
JP2013098540A (ja) 2011-11-04 2013-05-20 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014022713A (ja) 2012-07-18 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897072A (ja) * 1994-09-29 1996-04-12 Tokin Corp 積層セラミックチップ型電子部品
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
KR100292938B1 (ko) 1998-07-16 2001-07-12 윤종용 고집적디램셀커패시터및그의제조방법
JP2003243249A (ja) 2002-02-20 2003-08-29 Nec Tokin Corp 積層セラミックコンデンサ及びその製造方法
KR101079546B1 (ko) * 2009-12-30 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터
US9202640B2 (en) * 2011-10-31 2015-12-01 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
KR20140081283A (ko) 2012-12-21 2014-07-01 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
JP2015084360A (ja) * 2013-10-25 2015-04-30 株式会社村田製作所 積層セラミックコンデンサ
KR102139753B1 (ko) * 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6720660B2 (ja) * 2016-04-12 2020-07-08 株式会社村田製作所 積層セラミックコンデンサ
US10714260B2 (en) * 2017-04-03 2020-07-14 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP6946876B2 (ja) * 2017-09-08 2021-10-13 Tdk株式会社 電子部品及び電子部品装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049034A (ja) 1998-07-28 2000-02-18 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2003243245A (ja) 2002-02-14 2003-08-29 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2007115755A (ja) 2005-10-18 2007-05-10 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2010165910A (ja) 2009-01-16 2010-07-29 Tdk Corp セラミック電子部品
WO2010087221A1 (ja) 2009-01-28 2010-08-05 株式会社 村田製作所 積層型電子部品
JP2012009556A (ja) 2010-06-23 2012-01-12 Tdk Corp セラミック電子部品及びその製造方法
JP2013098540A (ja) 2011-11-04 2013-05-20 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014022713A (ja) 2012-07-18 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
US11367574B2 (en) 2022-06-21
CN111724991B (zh) 2022-09-09
US20200303124A1 (en) 2020-09-24
JP2020155719A (ja) 2020-09-24
CN111724991A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
JP7081543B2 (ja) 積層セラミックコンデンサ
US11239030B2 (en) Electronic component
JP7092320B2 (ja) 積層セラミック電子部品及びその製造方法
KR20190011219A (ko) 적층 세라믹 콘덴서
JP7234951B2 (ja) 積層セラミックコンデンサ
US10510488B2 (en) Multilayer ceramic capacitor
KR20200078083A (ko) 커패시터 부품
KR102572462B1 (ko) 적층 세라믹 콘덴서
US11011308B2 (en) Multilayer ceramic electronic component
JP7363654B2 (ja) 積層セラミック電子部品
JP2020077815A (ja) 積層セラミックコンデンサ
JP2020080376A (ja) 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法
JP2022057846A (ja) 積層セラミックコンデンサ
KR102411771B1 (ko) 적층 세라믹 콘덴서
JP2021019192A (ja) 積層セラミック電子部品
JP2014078674A (ja) 積層セラミック電子部品及びその製造方法
JP2021086972A (ja) 積層セラミックコンデンサ
JP7322781B2 (ja) 積層セラミック電子部品
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP2023019368A (ja) 積層セラミックコンデンサ
JP2021034532A (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
CN216773071U (zh) 层叠陶瓷电容器
JP7459858B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
WO2024062684A1 (ja) 積層セラミックコンデンサ
CN216015095U (zh) 层叠陶瓷电容器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220509

R150 Certificate of patent or registration of utility model

Ref document number: 7081543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150