JP6631547B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6631547B2
JP6631547B2 JP2017013090A JP2017013090A JP6631547B2 JP 6631547 B2 JP6631547 B2 JP 6631547B2 JP 2017013090 A JP2017013090 A JP 2017013090A JP 2017013090 A JP2017013090 A JP 2017013090A JP 6631547 B2 JP6631547 B2 JP 6631547B2
Authority
JP
Japan
Prior art keywords
layer
multilayer ceramic
ceramic capacitor
joint
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017013090A
Other languages
English (en)
Other versions
JP2018098475A (ja
Inventor
浜中 建一
建一 浜中
悟 松野
悟 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020170165033A priority Critical patent/KR102105345B1/ko
Priority to US15/835,597 priority patent/US10186378B2/en
Publication of JP2018098475A publication Critical patent/JP2018098475A/ja
Application granted granted Critical
Publication of JP6631547B2 publication Critical patent/JP6631547B2/ja
Priority to KR1020200048432A priority patent/KR102203372B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Description

この発明は、積層セラミックコンデンサに関し、特に、複層構造の外部電極を備えた積層セラミックコンデンサに関する。
近年、積層セラミックコンデンサは、従来よりも衝撃を受け易い過酷な環境下においても用いられるようになったため、これに対応し得る機械的強度を有することが求められている。例えば、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサは、落下などの衝撃に耐えることが求められる。具体的には、積層セラミックコンデンサは、落下などの衝撃を受けても、実装基板から脱落せず、クラックが生じないようにする必要がある。また、ECUなどの車載機器に用いられる積層セラミックコンデンサは、熱サイクルなどの衝撃に耐えることが求められる。具体的には、積層セラミックコンデンサは、熱サイクルにおいて実装基板が線膨張・収縮することにより発生するたわみ応力や外部電極にかかる引張り応力を受けても、クラックが生じないようにする必要がある。
上記のような要求に応じることを目的として、熱硬化性樹脂層を含む外部電極を備えた積層セラミックコンデンサが知られている。特許文献1には、そのような積層セラミックコンデンサが開示されている。
特許文献1の積層セラミックコンデンサは、コンデンサ本体の両端面に形成された焼付け電極としての電極層と、電極層の表面に形成された導電性の熱硬化性樹脂層とを含む複層構造の外部電極を備える。特許文献1の積層セラミックコンデンサは、複層構造の外部電極において、電極層が耐湿信頼性を確保する機能を担い、熱硬化性樹脂層がコンデンサ本体へのクラック抑制機能を担う。
特開平11−162771号公報
特許文献1のような積層セラミックコンデンサは、熱硬化性樹脂層に樹脂を含むため、熱硬化性樹脂層に含まれる金属の含有率が低くなる。そのため、熱硬化性樹脂層とその下面に形成される電極層との密着力が弱い傾向にある。これにより、特許文献1のような積層セラミックコンデンサは、熱硬化性樹脂層と電極層との間に水分などが侵入し、耐湿信頼性や電気特性が低下してしまうという問題があった。
上記の問題を解決する方法として、電極層と熱硬化性樹脂層の間に合金層を形成する方策があるが、電極層と熱硬化性樹脂層の間の合金の量が多すぎると、熱硬化性樹脂層によるクラック抑制機能が低下する問題があった。
それゆえに、この発明の主たる目的は、外部電極により機械的強度の向上を図り、且つ外部電極に含まれる下地電極層と導電性樹脂層とが強固に密着することにより良好な耐湿信頼性および電気特性を有する積層セラミックコンデンサを提供することである。
この発明に係る積層セラミックコンデンサは、複数のセラミック層および複数の内部電極が積層されることにより形成された積層体と、内部電極と電気的に接続されるように積層体の表面に形成された一対の外部電極とを備えた積層セラミックコンデンサであって、一対の外部電極のそれぞれは、積層体の表面に形成され、Cuを含む下地電極層と、下地電極層の表面に部分的に形成され、Cu3Sn合金を含む接合部と、下地電極層と接合部の表面に形成された導電性樹脂層とを含み、接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下であることを特徴とする、積層セラミックコンデンサである。
そして、接合部の厚みは、0.1μm以上1.2μm以下である、積層セラミックコンデンサである。
また、接合部は、下地電極層に含まれるCuと導電性樹脂層に含まれるAgおよびCuのうち少なくともいずれか一方とSnとを含む合金とが反応することにより生成される、積層セラミックコンデンサである。
好ましくは、接合部の幅は、1.3μm以上13.3μm以下である、積層セラミックコンデンサである。
この発明に係る積層セラミックコンデンサは、複層構造の外部電極において、下地電極層の表面に部分的に形成され、Cu3Sn合金を含む接合部を介して金属接合され、接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下である。これにより、外部電極に含まれる下地電極層と導電性樹脂層とが強固に密着するため、耐湿信頼性および電気特性が向上し、また、積層セラミックコンデンサに対するクラックの発生も抑制することができる。さらに、外部電極が、導電性樹脂層を含むことにより、耐基板曲げ性や落下衝撃性などの機械的強度が向上する。その結果、外部電極により機械的強度の向上を図り、且つ外部電極に含まれる下地電極層と導電性樹脂層とが強固に密着することにより良好な耐湿信頼性および電気特性を有する積層セラミックコンデンサを得ることができる。
さらに、この発明に係る積層セラミックコンデンサは、接合部の厚みが、0.1μm以上1.2μm以下である。これにより、積層セラミックコンデンサに対するクラックの発生をより抑制しつつ、電気特性も良好となる。
また、接合部の幅が、1.3μm以上13.3μm以下である。これにより、積層セラミックコンデンサに対するクラックの発生をより確実に抑制することができる。
さらに、この発明に係る積層セラミックコンデンサは、接合部が、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金層を含むと、より確実に良好な電気特性を有する積層セラミックコンデンサが得ることができる。
この発明によれば、外部電極により機械的強度の向上を図り、且つ外部電極に含まれる下地電極層と導電性樹脂層とが強固に密着することにより良好な耐湿信頼性および電気特性を有する積層セラミックコンデンサを提供し得る。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。 この発明の一実施の形態に係る積層セラミックコンデンサを示す図1のII−II断面図である。 この発明の一実施の形態に係る積層セラミックコンデンサを示す図2の断面図における第1の外部電極およびその近傍の拡大図である。 外部電極に形成される接合部を示すSEM画像を模式的に示した図である。
1.積層セラミックコンデンサ
以下、図面を参照してこの発明の一実施の形態に係る積層セラミックコンデンサについて説明する。図1は、この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の一実施の形態に係る積層セラミックコンデンサを示す図1のII−II断面図である。図3は、この発明の一実施の形態に係る積層セラミックコンデンサを示す図2の断面図における第1の外部電極およびその近傍の拡大図である。
この実施の形態に係る積層セラミックコンデンサ10は、積層体20と、第1の外部電極140aおよび第2の外部電極140b(一対の外部電極)とを備える。
(積層体20)
積層体20は、複数のセラミック層30と、複数の第1の内部電極40aおよび第2の内部電極40bとが積層されることにより形成される。
積層体20は、直方体状に形成され、相対する第1の主面22aおよび第2の主面22b、相対する第1の側面24aおよび第2の側面24b、並びに相対する第1の端面26aおよび第2の端面26bを含む。ここで、第1の端面26aと第2の端面26bとを結ぶ方向が長さ(L)方向、L方向に直交し、且つ第1の側面24aと第2の側面24bとを結ぶ方向が幅(W)方向、L方向およびW方向に直交し、且つ第1の主面22aと第2の主面22bとを結ぶ方向が高さ(T)方向である。
積層体20は、そのコーナー部および稜部の一部またはすべてに丸みをつけられることが好ましい。また、積層体20の直方体形状は、第1および第2の主面22a,22b、第1および第2の側面24a,24b、並びに第1および第2の端面26a,26bを含む形状であれば、特に限定されない。例えば、積層体20は、第1および第2の主面22a,22b、第1および第2の側面24a,24b、並びに第1および第2の端面26a,26bの一部またはすべてに段差や凹凸が形成されてもよい。
(セラミック層30)
セラミック層30は、第1の内部電極40aと第2の内部電極40bとの間に挟まれ、T方向に積層される。セラミック層30の厚みは、0.5μm以上10μm以下程度であることが好ましい。
セラミック層30のセラミック材料としては、例えば、BaTiO3,CaTiO3,SrTiO3,CaZrO3などの主成分からなる誘電体セラミックを用いることができる。なお、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加してもよい。
(第1および第2の内部電極40a,40b)
第1の内部電極40aは、セラミック層30の界面を平板状に延び、且つ積層体20の第1の端面26aに露出する。一方、第2の内部電極40bは、セラミック層30を介して第1の内部電極40aと対向するようにセラミック層30の界面を平板状に延び、且つ第2の端面26bに露出する。したがって、第1および第2の内部電極40a,40bは、セラミック層30を介して互いに対向する対向部と、第1および第2の端面26a,26bに引き出された引出し部とを含む。第1の内部電極40aと第2の内部電極40bとがセラミック層30を介して対向することにより、静電容量が発生する。第1および第2の内部電極40a,40bの厚みは、0.2μm以上2.0μm以下程度であることが好ましい。
第1および第2の内部電極40a,40bは、例えば、Ni,Cu,Ag,Pd,Auなどの金属、Ag−Pd合金、またはこれらの金属のうち少なくとも一種を含む合金などの適宜な導電材料により構成されることが好ましい。
(第1および第2の外部電極140a,140b)
第1の外部電極140aは、積層体20の第1の端面26aから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成され、第1の端面26aにおいて第1の内部電極40aに電気的に接続される。一方、第2の外部電極140bは、積層体20の第2の端面26bから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成され、第2の端面26bにおいて第2の内部電極40bに電気的に接続される。
第1および第2の外部電極140a,140bは、下地電極層142と、接合部144と、導電性樹脂層146と、めっき層150とを含む複層構造である。なお、第1および第2の外部電極140a,140bは、めっき層150を含まなくてもよい。
(下地電極層142)
下地電極層142は、積層体20の第1または第2の端面26a,26bから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成されることが好ましい。なお、下地電極層142は、積層体20の第1または第2の端面26a,26bにのみ形成されてもよい。下地電極層142の最も厚い部分の厚みは、例えば、10μm以上50μm以下であることが好ましい。
下地電極層142は、例えば、導電性金属およびガラスを含む導電性ペーストを塗布・焼き付けることにより形成される。導電性金属は、例えば、CuまたはCu合金などを用いることができる。ガラスは、例えば、B,Si,Ba,Mg,Al,Liなどを含むガラスを用いることができる。下地電極層142は、第1および第2の内部電極40a,40bと同時焼成して形成されてもよいし、導電性ペーストを塗布し焼き付けて形成されてもよい。
(接合部144)
接合部144は、下地電極層142を部分的に覆うようにその表面に形成される。具体的には、接合部144は、積層体20の第1または第2の端面26a,26bに形成された下地電極層142の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された下地電極層142の表面にも至るように形成されることが好ましい。なお、接合部144は、積層体20の第1または第2の端面26a,26bに形成された下地電極層142の表面にのみ形成されてもよい。
接合部144は、その表面が粗化されても良い。具体的には、接合部144の表面粗さRaの値が0.2μm以上5.1μm以下であることが好ましい。接合部144の表面粗さRaの値が0.2μmよりも小さい場合、接合部144と導電性樹脂層146の界面剥離が起こりやすくなる。また、接合部144の表面粗さRaの値が5.1μmよりも大きい場合、導電性樹脂層146の密着面積が小さくなりすぎて、同様に、界面剥離が起こりやすくなる。
接合部144は、Cu3Sn合金を含む。また、接合部144は、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金を含んでもよい。接合部144の原子比Cu:Sn(atom%)は、70以上80以下:20以上30以下atom%となる。接合部144のCu3Sn合金やAgおよびCuのうち少なくともいずれか一方とSnとを含む合金は、積層セラミックコンデンサ10を製造するときの熱処理工程において、下地電極層142に含まれるCuと導電性樹脂層146に含まれるAgおよびCuのうち少なくともいずれか一方とSnとを含む合金とが反応することにより生成されるものである。すなわち、接合部144を介して下地電極層142と導電性樹脂層146とが金属接合される。
接合部144の総面積は、下地電極層142の総面積の2.7%以上40.6%以下である。また、接合部144の厚みは、0.1μm以上1.2μm以下であることが好ましい。さらに、接合部144の幅は、1.3μm以上13.3μm以下であることが好ましい。接合部144の厚みが0.1μm未満であると、Cu3Sn合金が十分に生成されないため、金属接合が不完全となり下地電極層142と導電性樹種層146との密着力が弱くなる。なお、接合部144が全く存在しないと、下地電極層142と導電性樹脂層146とが金属接合されないため、下地電極層142と導電性樹種層146との密着力が弱くなる。これにより、電気特性が安定せず、さらに、十分な耐湿信頼性を得ることもできない。また、接合部144の幅が、1.3μm未満、接合部144の総面積が、下地電極層142の総面積の2.7%未満であっても、金属接合が不完全となり、下地電極層142と導電性樹脂層146との密着力が弱くなる。これにより、電気特性が安定せず、さらに、十分な耐湿信頼性を得ることもできない。
一方、接合部144の厚みが1.2μmを超え、接合部144の幅が13.3μmを超え、接合部144の総面積が下地電極層の総面積の40.6%を超えると、外力により第1および第2の外部電極140a,140bに応力が生じた際に、その応力を緩和することが出来ず、導電性樹脂層146によるクラック抑制機能が低下する。
なお、接合部144の総面積、厚みおよび幅は、上述した積層セラミックコンデンサの幅方向の1/2位置(W/2位置)まで断面研磨し、図4に示すように所定の倍率に拡大された露出断面において測定する。各測定方法は次の通りである。
まず、接合部144の総面積は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層142の長さに対して接合部の存在する割合を、接合部144の総面積として測定する。
また、接合部144の厚みは、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層142との界面の接線に対する垂線方向に沿った厚みを、接合部144の厚みとして測定した。
さらに、接合部144の幅は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる接合部の最大長さを、接合部144の幅として測定した。
(導電性樹脂層146)
導電性樹脂層146は、下地電極層142と接合部144を覆うようにその表面に形成される。具体的には、導電性樹脂層146は、積層体20の第1または第2の端面26a,26bに形成された接合部144の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された接合部144の表面にも至るように形成されることが好ましい。導電性樹脂層146の厚みは、例えば、10μm以上150μm以下であることが好ましい。
導電性樹脂層146は、導電性フィラーおよび樹脂を含む。
導電性フィラーは、その粒子の形状が、球状、扁平状などであってもよい。なお、導電性フィラーは、その粒子の形状が球状、扁平状などである場合、球状と扁平状を混合して用いることが好ましい。なお、導電性フィラーは、その粒子の形状が特に限定されない。また、導電性フィラーの平均粒径は、例えば、0.3μm以上10μm以下であってもよいが、特に限定されない。
導電性フィラーとしては、導電性を有する金属を用いることができ、たとえば、Cu、AgおよびSnまたはこれらの金属を含む合金を用いることができる。特に、Cu、AgおよびSnまたはこれらの金属を含む合金を用いるのは、Cu3Sn合金や、AgとCuとSnの合金を含む接合部144を形成するためである。
導電性フィラーは、主に導電性樹脂層146の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層146内部に通電経路が形成される。
導電性樹脂層146に含まれる樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の熱硬化性樹脂を用いることができる。特に、導電性樹脂層146に含まれる樹脂としては、エポキシ樹脂を用いることが好ましい。エポキシ樹脂は、耐熱性、耐湿性、密着性などに優れ、最も適切な樹脂のうちの一つである。導電性樹脂層146は、熱硬化性樹脂とともに硬化剤を含むことが好ましい。硬化剤としては、熱硬化性樹脂としてエポキシ樹脂を用いる場合、フェノール系、アミン系、酸無水物系、イミダゾール系などの公知の化合物を用いることができる。
導電性樹脂層146は、樹脂を含むことにより、例えば、めっき膜や導電性ペーストの焼成物からなる導電層に比べて柔軟性に富む。したがって、導電性樹脂層146は、積層セラミックコンデンサ10に加えられた物理的な衝撃や熱サイクルに起因する衝撃を緩衝する層として機能する。これにより、積層セラミックコンデンサ10にクラックが生じることなどを防止することができる。すなわち、積層セラミックコンデンサ10は、導電性樹脂層146を備えることにより、耐基板曲げ性や落下衝撃性などの機械的強度が向上する。
(めっき層150)
めっき層150は、導電性樹脂層146を覆うようにその表面に形成される。具体的には、めっき層150は、積層体20の第1または第2の端面26a,26bに形成された導電性樹脂層146の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された導電性樹脂層146の表面にも至るように形成されることが好ましい。なお、めっき層150は、積層体20の第1または第2の端面26a,26bに形成された導電性樹脂層146の表面にのみ形成されてもよい。
めっき層150は、Cu,Ni,Sn,Ag,Pd,Ag−Pd合金,Auなどから選ばれる少なくとも1つを含む。
めっき層150は、第1のめっき層152と、第2のめっき層154とを含む2層構造である。なお、めっき層150は、第1のめっき層152のみからなる単層構造であってもよいし、3層以上の複層構造であってもよい。めっき層150一層あたりの厚みは、1μm以上15μm以下であることが好ましい。
第1のめっき層152は、導電性樹脂層146を覆うようにその表面に形成される。第1のめっき層152は、Niめっき層であることが好ましい。これにより、積層セラミックコンデンサ10を実装基板に実装する際、実装に用いられるはんだによって下地電極層142や導電性樹脂層146が侵食されることを防止することができる。また、第1のめっき層152は、複層構造であってもよい。
第2のめっき層154は、第1のめっき層152を覆うようにその表面に形成される。第2のめっき層154は、Snめっき層であることが好ましい。これにより、積層セラミックコンデンサ10を実装基板に実装する際、実装に用いられるはんだの外部電極140a,140bに対する濡れ性を向上させることができる。したがって、積層セラミックコンデンサ10の実装を容易に行うことができる。
(効果)
この発明の一実施の形態に係る積層セラミックコンデンサ10は、複層構造の外部電極140a,140bにおいて、下地電極層142と導電性樹脂層146とが、Cu3Sn合金を含み、AgとCuとSnの合金を含んでもよい接合部144を介して金属接合され、接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下である。これにより、外部電極140a,140bに含まれる下地電極層142と導電性樹脂層146とが強固に密着するため、耐湿信頼性および電気特性が向上し、また、積層セラミックコンデンサに対するクラックの発生も抑制することができる。さらに、外部電極140a,140bが、導電性樹脂層146を含むことにより、耐基板曲げ性や落下衝撃性などの機械的強度が向上する。その結果、積層セラミックコンデンサ10は、外部電極140a,140bにより機械的強度の向上を図り、且つ外部電極140a,140bに含まれる下地電極層142と導電性樹脂層146とが強固に密着することにより良好な耐湿信頼性および電気特性を有する。
さらに、この発明の一実施の形態に係る積層セラミックコンデンサ10は、接合部144の厚みが、0.1μm以上1.2μm以下であれば、積層セラミックコンデンサに対するクラックの発生を抑制しつつ、電気特性も良好となる。また、接合部144の幅が、1.3μm以上13.3μm以下であれば、積層セラミックコンデンサに対するクラックの発生をより確実に抑制することができる。
さらに、この発明の一実施の形態に係る積層セラミックコンデンサ10は、接合部144が、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金層を含むと、より確実に良好な電気特性を有する積層セラミックコンデンサ10が得られうる。
2.積層セラミックコンデンサの製造方法
つづいて、積層セラミックコンデンサの製造方法について説明する。
(積層体の作製)
まず、セラミック粉末を含むセラミックペーストを、例えば、スクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートを形成する。
次に、セラミックグリーンシートの表面に、内部電極形成用の導電ペーストを、例えば、スクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートを得る。また、内部電極形成用導電パターンが形成されていないセラミックグリーンシートも得る。なお、セラミックペーストや内部電極形成用の導電ペーストは、例えば、公知のバインダーや溶媒を含んでもよい。
そして、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その表面に、内部電極形成用導電パターンが形成されたセラミックグリーンシートを積層し、その表面に、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層する。このようにして、マザー積層体を製造する。
なお、必要に応じて、マザー積層体を積層方向にプレスしてもよい。マザー積層体をプレスする方法としては、例えば、静水圧プレスなどが考えられる。
さらに、マザー積層体を所定の形状寸法にカットすることにより、複数の生の積層体を形成する。なお、このとき、生の積層体にバレル研磨等を施し、稜線部や角部に丸みを形成してもよい。
最後に、生の積層体を焼成することにより、内部に第1および第2の内部電極が配され、第1の内部電極の端部が第1の端面に引き出され、第2の内部電極の端部が第2の端面に引き出された積層体を形成する。なお、生の積層体の焼成温度は、セラミック材料や導電材料に応じて適宜設定することができる。生の積層体の焼成温度は、例えば、900℃以上1300℃以下程度とすることができる。
(積層体に対する外部電極の形成)
まず、上記のようにして得た積層体の両端面に対して導電性ペーストの塗布・焼き付けを行い、外部電極の下地電極層を形成する。このときの焼き付け温度は、700℃以上900℃以下であることが好ましい。
次に、下地電極層を覆うように、少なくともSnを含有する導電性フィラーおよび樹脂を含む導電性樹脂ペーストを塗布し、最高温度を200℃以上300℃以下で熱処理を行い、樹脂を熱硬化させる。なお、熱処理の最高温度は、240℃以上260℃以下が好ましい。この場合、導電性樹脂ペーストにおけるSnの含有量は、10wt%以上40wt%以下が好ましい。このようにして、下地電極層を覆うように導電性樹脂層が形成される。このとき、下地電極層の表面に部分的に接合部が形成される。接合部の厚みや幅は、熱処理の最高温度や熱処理時間を変化させることにより調整することができる。この実施の形態では、熱処理の最高温度を変化させることにより接合部の厚みや幅を調整している。具体的には、接合部の厚みや幅は、熱処理の最高温度を低下させることにより薄くすることができ、逆に上昇させることにより厚くすることができる。
なお、熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、酸素濃度を100ppm以下に抑えることが好ましい。これにより、樹脂の飛散を防ぐことができ、且つ各種金属成分の酸化を防ぐことができる。
そして、必要に応じて、導電性樹脂層の表面に、Niめっき層(第1のめっき層)を形成する。Niめっき層の形成方法には、電解めっきを用いることができる。
また、必要に応じて、Niめっき層(第1のめっき層)の表面にSnめっき層(第2のめっき層)を形成する。
以上のようにして、この発明に係る積層セラミックコンデンサが製造される。
3.実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、上記した積層セラミックコンデンサの製造方法にしたがって試料番号1ないし試料番号20の試料を作製し、機械的強度および電気特性を評価した。
試料番号1ないし試料番号20の試料である積層セラミックコンデンサの仕様は、次の通りである。
サイズ(設計値)L×W×T:1.6mm×0.8mm×0.8mm
セラミック材料:BaTi23
静電容量:22μF
定格電圧:6.3V
外部電極の構造:下地電極層、導電性樹脂層およびめっき層からなる複層構造であり、下地電極層の表面に部分的に接合部が形成
下地電極層:導電性金属(Cu)とガラスを含む焼付け電極
接合部:CuとSnとの合金
導電性樹脂層:AgおよびSnを含む導電性フィラー、並びにレゾール型フェノール樹脂系を含む樹脂
めっき層の構造:Niめっき層(第1のめっき層)およびSnめっき層(第2のめっき層)からなる2層構造
熱処理条件:時間18min、N2雰囲気中
試料番号1ないし試料番号20の各試料は、導電性樹脂層を形成するために用いられる導電性樹脂ペーストに含有されるSnの含有量と、導電性樹脂ペーストを熱硬化させるための硬化温度の最高温度をそれぞれ変化させた試料である。
試料番号1ないし試料番号5では、硬化温度の最高温度を240℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号6ないし試料番号10では、硬化温度の最高温度を260℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号11ないし試料番号15では、硬化温度の最高温度を280℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号16ないし試料番号20では、硬化温度の最高温度を300℃としSnの含有量を0wt%から40wt%の間で変化させた。
(評価方法)
試料番号1ないし試料番号20のそれぞれの試料に対する機械的強度および電気特性を評価した。
機械的強度に関する試験は、次のようにして行った。JEITAランド基板に鉛フリーはんだ(Sn−3.0Ag−0.5Cu)を用いてリフロー実装した。基板を1秒間に1mmずつたわませ、5mmたわんだところで5秒間保持した。その後、チップを基板から取り外し、これを樹脂包埋して、積層セラミックコンデンサの長さ方向に沿うように積層セラミックコンデンサの幅方向寸法の1/2位置(W/2位置)まで断面研磨した。露出させた断面の下地電極層縁端におけるクラックの有無を観察し、クラックの発生した数をカウントした。機械的強度の評価試料数は、12個とした。
電気特性に関する試験は、次のようにして行った。各試料について、インピーダンスアナライザ(アジレントテクノロジー社製4294A)を用いて、電圧1Vrms、周波数1kHz〜10MHzで走査することにより電気特性試験を行い、1MHzにおけるESRを測定した。なお、テストフィクスチャは、アジレントテクノロジー社製16044Aを用いた。平均15mΩ以下となる試料を良好と判断した。電気特性試験の評価試料数は、10個とした。
(分析方法)
試料番号1ないし試料番号20の各試料である積層セラミックコンデンサの外部電極に接合部が含まれるか否かの分析方法は、次の通りである。積層セラミックコンデンサをランダムに選出し、これを樹脂包埋して、積層セラミックコンデンサの長さ方向に沿うように積層セラミックコンデンサの幅方向の1/2位置(W/2位置)まで断面研磨した。その後、露出断面において、FE−SEMを用いて、上記の積層セラミックコンデンサの端面中央の外部電極を所定の倍率で接合部の有無を観察した。
接合部の総面積、厚みおよび幅は、上述した積層セラミックコンデンサの幅方向の1/2位置(W/2位置)まで断面研磨した露出断面において測定した。測定方法は次の通りである。
まず、接合部の総面積は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層の長さに対して接合部の存在する割合を、接合部の総面積として測定し、そして、3個の試料の平均値として算出した。
また、接合部の厚みは、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層との界面の接線に対する垂線方向に沿った厚みを、接合部の厚みとして測定し、そして、3個の試料の平均値として算出した。
さらに、接合部の幅は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる接合部の最大長さを、接合部の幅として測定し、そして、3個の試料の平均値として算出した。
(評価結果)
表1に、試料番号1ないし試料番号20について各試料の機械的強度の特性の評価結果を示す。
表1に示すように、試料番号1ないし試料番号10では、Snの含有量が0wt%以上40wt%以下であり、かつ硬化温度の最高温度が240℃以上260℃以下であるので、クラックの発生した試料が存在しなかった。
また、試料番号11ないし試料番号14では、Snの含有量が0wt%以上30wt%以下であり、かつ硬化温度の最高温度が280℃であるので、クラックの発生した試料が存在しなかった。
さらに、試料番号16ないし試料番号19では、Snの含有量が0wt%以上30wt%以下であり、かつ硬化温度の最高温度が300℃であるので、クラックの発生した試料が存在しなかった。
一方、試料番号15では、硬化温度の最高温度は、280℃であり、Snの含有量が40wt%であるので、接合部の総面積が58.8%であり、接合部の厚みが1.8μmであり、接合部の幅が27.7μmであることから、12個中1個クラックが発生したため、クラックの発生率が8.3%であった。
また、試料番号20では、硬化温度の最高温度は、300℃であり、Snの含有量が40wt%であるので、接合部の総面積が81.9%であり、接合部の厚みが2.6μmであり、接合部の幅が41.6μmであることから、12個中9個でクラックが発生したため、クラックの発生率が75%であった。
次に、各試料のESRを確認したところ、試料番号1、試料番号6、試料番号11および試料番号16では、導電性樹脂ペーストにSnを含有していないため、接合部が存在せず、比較的高いESRが得られた。
一方、試料番号2ないし試料番号5、試料番号7ないし試料番号10、試料番号12ないし試料番号15、ならびに試料番号17ないし試料番号20の試料では、導電性樹脂ペーストにSnを含有するので、接合部を有しない試料番号1、試料番号6、試料番号11および試料番号16のESRよりも低い値のESRを有する良好な積層セラミックコンデンサが得られた。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
10 積層セラミックコンデンサ
20 積層体
22a 第1の主面
22b 第2の主面
24a 第1の側面
24b 第2の側面
26a 第1の端面
26b 第2の端面
30 セラミック層
40a 第1の内部電極
40b 第2の内部電極
140a 第1の外部電極
140b 第2の外部電極
142 下地電極層
144 接合部
146 導電性樹脂層
150 めっき層
152 第1のめっき層
154 第2のめっき層

Claims (2)

  1. 複数のセラミック層および複数の内部電極が積層されることにより形成された積層体と、前記内部電極と電気的に接続されるように前記積層体の表面に形成された一対の外部電極とを備えた積層セラミックコンデンサであって、
    前記一対の外部電極のそれぞれは、
    前記積層体の表面に部分的に形成され、Cuを含む下地電極層と、
    前記下地電極層の表面に形成され、Cu3Sn合金を含む接合部と、
    前記下地電極層と前記接合部の表面に形成された導電性樹脂層とを含み、
    前記接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下であり、
    前記接合部の厚みは、0.1μm以上1.2μm以下であり、
    前記接合部は、前記下地電極層に含まれるCuと前記導電性樹脂層に含まれるAgおよびCuのうち少なくともいずれか一方とSnとを含む合金とが反応することにより生成されたことを特徴とする、積層セラミックコンデンサ。
  2. 前記接合部の幅は、1.3μm以上13.3μm以下である、請求項1に記載の積層セラミックコンデンサ。
JP2017013090A 2016-12-09 2017-01-27 積層セラミックコンデンサ Active JP6631547B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170165033A KR102105345B1 (ko) 2016-12-09 2017-12-04 적층 세라믹 콘덴서
US15/835,597 US10186378B2 (en) 2016-12-09 2017-12-08 Multilayer ceramic capacitor
KR1020200048432A KR102203372B1 (ko) 2016-12-09 2020-04-22 적층 세라믹 콘덴서

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016239495 2016-12-09
JP2016239495 2016-12-09

Publications (2)

Publication Number Publication Date
JP2018098475A JP2018098475A (ja) 2018-06-21
JP6631547B2 true JP6631547B2 (ja) 2020-01-15

Family

ID=62632267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017013090A Active JP6631547B2 (ja) 2016-12-09 2017-01-27 積層セラミックコンデンサ

Country Status (2)

Country Link
JP (1) JP6631547B2 (ja)
KR (1) KR102203372B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7053095B2 (ja) * 2018-11-29 2022-04-12 サムソン エレクトロ-メカニックス カンパニーリミテッド. 積層セラミックキャパシタ
KR102276514B1 (ko) * 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
JP7264106B2 (ja) 2020-04-30 2023-04-25 株式会社村田製作所 積層セラミックコンデンサ
WO2023243581A1 (ja) * 2022-06-15 2023-12-21 株式会社村田製作所 コンデンサの製造方法、および、コンデンサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162771A (ja) 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP5567647B2 (ja) * 2012-12-06 2014-08-06 太陽誘電株式会社 セラミック電子部品
KR101775913B1 (ko) * 2012-12-18 2017-09-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
JP6061248B2 (ja) 2013-03-29 2017-01-18 国立研究開発法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法
KR102004769B1 (ko) * 2013-09-30 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
KR102139753B1 (ko) * 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
JP6524724B2 (ja) 2015-03-09 2019-06-05 富士通株式会社 電子装置及びその製造方法
JP6623574B2 (ja) * 2015-06-24 2019-12-25 株式会社村田製作所 積層セラミックコンデンサ
JP2017034010A (ja) * 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
US10446320B2 (en) * 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer

Also Published As

Publication number Publication date
KR102203372B1 (ko) 2021-01-15
JP2018098475A (ja) 2018-06-21
KR20200046002A (ko) 2020-05-06

Similar Documents

Publication Publication Date Title
KR102105345B1 (ko) 적층 세라믹 콘덴서
JP6623574B2 (ja) 積層セラミックコンデンサ
JP6806035B2 (ja) 積層セラミックコンデンサ
US10840021B2 (en) Multilayer ceramic electronic component
US10269494B2 (en) Multilayer ceramic capacitor including external electrodes with multilayer structure and manufacturing method therefor
JP6852326B2 (ja) 積層セラミック電子部品
US10074483B2 (en) Ceramic electronic component
JP6780673B2 (ja) 積層セラミックコンデンサおよびその実装構造
JP6720660B2 (ja) 積層セラミックコンデンサ
JP6852327B2 (ja) 積層セラミック電子部品
KR102203372B1 (ko) 적층 세라믹 콘덴서
JP2018049883A (ja) 積層セラミック電子部品
JP2018049882A (ja) 積層セラミック電子部品
JP2017191869A (ja) 積層セラミックコンデンサの実装構造
KR20110072397A (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2019040943A (ja) 積層セラミックコンデンサ
JP2012064779A (ja) 電子部品
JP7040534B2 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
CN116266502A (zh) 陶瓷电子组件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6631547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150