JP6631547B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP6631547B2 JP6631547B2 JP2017013090A JP2017013090A JP6631547B2 JP 6631547 B2 JP6631547 B2 JP 6631547B2 JP 2017013090 A JP2017013090 A JP 2017013090A JP 2017013090 A JP2017013090 A JP 2017013090A JP 6631547 B2 JP6631547 B2 JP 6631547B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multilayer ceramic
- ceramic capacitor
- joint
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Description
上記の問題を解決する方法として、電極層と熱硬化性樹脂層の間に合金層を形成する方策があるが、電極層と熱硬化性樹脂層の間の合金の量が多すぎると、熱硬化性樹脂層によるクラック抑制機能が低下する問題があった。
そして、接合部の厚みは、0.1μm以上1.2μm以下である、積層セラミックコンデンサである。
また、接合部は、下地電極層に含まれるCuと導電性樹脂層に含まれるAgおよびCuのうち少なくともいずれか一方とSnとを含む合金とが反応することにより生成される、積層セラミックコンデンサである。
好ましくは、接合部の幅は、1.3μm以上13.3μm以下である、積層セラミックコンデンサである。
さらに、この発明に係る積層セラミックコンデンサは、接合部の厚みが、0.1μm以上1.2μm以下である。これにより、積層セラミックコンデンサに対するクラックの発生をより抑制しつつ、電気特性も良好となる。
また、接合部の幅が、1.3μm以上13.3μm以下である。これにより、積層セラミックコンデンサに対するクラックの発生をより確実に抑制することができる。
さらに、この発明に係る積層セラミックコンデンサは、接合部が、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金層を含むと、より確実に良好な電気特性を有する積層セラミックコンデンサが得ることができる。
以下、図面を参照してこの発明の一実施の形態に係る積層セラミックコンデンサについて説明する。図1は、この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の一実施の形態に係る積層セラミックコンデンサを示す図1のII−II断面図である。図3は、この発明の一実施の形態に係る積層セラミックコンデンサを示す図2の断面図における第1の外部電極およびその近傍の拡大図である。
積層体20は、複数のセラミック層30と、複数の第1の内部電極40aおよび第2の内部電極40bとが積層されることにより形成される。
セラミック層30は、第1の内部電極40aと第2の内部電極40bとの間に挟まれ、T方向に積層される。セラミック層30の厚みは、0.5μm以上10μm以下程度であることが好ましい。
第1の内部電極40aは、セラミック層30の界面を平板状に延び、且つ積層体20の第1の端面26aに露出する。一方、第2の内部電極40bは、セラミック層30を介して第1の内部電極40aと対向するようにセラミック層30の界面を平板状に延び、且つ第2の端面26bに露出する。したがって、第1および第2の内部電極40a,40bは、セラミック層30を介して互いに対向する対向部と、第1および第2の端面26a,26bに引き出された引出し部とを含む。第1の内部電極40aと第2の内部電極40bとがセラミック層30を介して対向することにより、静電容量が発生する。第1および第2の内部電極40a,40bの厚みは、0.2μm以上2.0μm以下程度であることが好ましい。
第1の外部電極140aは、積層体20の第1の端面26aから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成され、第1の端面26aにおいて第1の内部電極40aに電気的に接続される。一方、第2の外部電極140bは、積層体20の第2の端面26bから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成され、第2の端面26bにおいて第2の内部電極40bに電気的に接続される。
下地電極層142は、積層体20の第1または第2の端面26a,26bから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成されることが好ましい。なお、下地電極層142は、積層体20の第1または第2の端面26a,26bにのみ形成されてもよい。下地電極層142の最も厚い部分の厚みは、例えば、10μm以上50μm以下であることが好ましい。
接合部144は、下地電極層142を部分的に覆うようにその表面に形成される。具体的には、接合部144は、積層体20の第1または第2の端面26a,26bに形成された下地電極層142の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された下地電極層142の表面にも至るように形成されることが好ましい。なお、接合部144は、積層体20の第1または第2の端面26a,26bに形成された下地電極層142の表面にのみ形成されてもよい。
一方、接合部144の厚みが1.2μmを超え、接合部144の幅が13.3μmを超え、接合部144の総面積が下地電極層の総面積の40.6%を超えると、外力により第1および第2の外部電極140a,140bに応力が生じた際に、その応力を緩和することが出来ず、導電性樹脂層146によるクラック抑制機能が低下する。
まず、接合部144の総面積は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層142の長さに対して接合部の存在する割合を、接合部144の総面積として測定する。
また、接合部144の厚みは、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層142との界面の接線に対する垂線方向に沿った厚みを、接合部144の厚みとして測定した。
さらに、接合部144の幅は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる接合部の最大長さを、接合部144の幅として測定した。
導電性樹脂層146は、下地電極層142と接合部144を覆うようにその表面に形成される。具体的には、導電性樹脂層146は、積層体20の第1または第2の端面26a,26bに形成された接合部144の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された接合部144の表面にも至るように形成されることが好ましい。導電性樹脂層146の厚みは、例えば、10μm以上150μm以下であることが好ましい。
めっき層150は、導電性樹脂層146を覆うようにその表面に形成される。具体的には、めっき層150は、積層体20の第1または第2の端面26a,26bに形成された導電性樹脂層146の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された導電性樹脂層146の表面にも至るように形成されることが好ましい。なお、めっき層150は、積層体20の第1または第2の端面26a,26bに形成された導電性樹脂層146の表面にのみ形成されてもよい。
この発明の一実施の形態に係る積層セラミックコンデンサ10は、複層構造の外部電極140a,140bにおいて、下地電極層142と導電性樹脂層146とが、Cu3Sn合金を含み、AgとCuとSnの合金を含んでもよい接合部144を介して金属接合され、接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下である。これにより、外部電極140a,140bに含まれる下地電極層142と導電性樹脂層146とが強固に密着するため、耐湿信頼性および電気特性が向上し、また、積層セラミックコンデンサに対するクラックの発生も抑制することができる。さらに、外部電極140a,140bが、導電性樹脂層146を含むことにより、耐基板曲げ性や落下衝撃性などの機械的強度が向上する。その結果、積層セラミックコンデンサ10は、外部電極140a,140bにより機械的強度の向上を図り、且つ外部電極140a,140bに含まれる下地電極層142と導電性樹脂層146とが強固に密着することにより良好な耐湿信頼性および電気特性を有する。
つづいて、積層セラミックコンデンサの製造方法について説明する。
まず、セラミック粉末を含むセラミックペーストを、例えば、スクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートを形成する。
まず、上記のようにして得た積層体の両端面に対して導電性ペーストの塗布・焼き付けを行い、外部電極の下地電極層を形成する。このときの焼き付け温度は、700℃以上900℃以下であることが好ましい。
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、上記した積層セラミックコンデンサの製造方法にしたがって試料番号1ないし試料番号20の試料を作製し、機械的強度および電気特性を評価した。
サイズ(設計値)L×W×T:1.6mm×0.8mm×0.8mm
セラミック材料:BaTi2O3
静電容量:22μF
定格電圧:6.3V
外部電極の構造:下地電極層、導電性樹脂層およびめっき層からなる複層構造であり、下地電極層の表面に部分的に接合部が形成
下地電極層:導電性金属(Cu)とガラスを含む焼付け電極
接合部:CuとSnとの合金
導電性樹脂層:AgおよびSnを含む導電性フィラー、並びにレゾール型フェノール樹脂系を含む樹脂
めっき層の構造:Niめっき層(第1のめっき層)およびSnめっき層(第2のめっき層)からなる2層構造
熱処理条件:時間18min、N2雰囲気中
試料番号6ないし試料番号10では、硬化温度の最高温度を260℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号11ないし試料番号15では、硬化温度の最高温度を280℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号16ないし試料番号20では、硬化温度の最高温度を300℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号1ないし試料番号20のそれぞれの試料に対する機械的強度および電気特性を評価した。
試料番号1ないし試料番号20の各試料である積層セラミックコンデンサの外部電極に接合部が含まれるか否かの分析方法は、次の通りである。積層セラミックコンデンサをランダムに選出し、これを樹脂包埋して、積層セラミックコンデンサの長さ方向に沿うように積層セラミックコンデンサの幅方向の1/2位置(W/2位置)まで断面研磨した。その後、露出断面において、FE−SEMを用いて、上記の積層セラミックコンデンサの端面中央の外部電極を所定の倍率で接合部の有無を観察した。
まず、接合部の総面積は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層の長さに対して接合部の存在する割合を、接合部の総面積として測定し、そして、3個の試料の平均値として算出した。
また、接合部の厚みは、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層との界面の接線に対する垂線方向に沿った厚みを、接合部の厚みとして測定し、そして、3個の試料の平均値として算出した。
さらに、接合部の幅は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる接合部の最大長さを、接合部の幅として測定し、そして、3個の試料の平均値として算出した。
表1に、試料番号1ないし試料番号20について各試料の機械的強度の特性の評価結果を示す。
また、試料番号11ないし試料番号14では、Snの含有量が0wt%以上30wt%以下であり、かつ硬化温度の最高温度が280℃であるので、クラックの発生した試料が存在しなかった。
さらに、試料番号16ないし試料番号19では、Snの含有量が0wt%以上30wt%以下であり、かつ硬化温度の最高温度が300℃であるので、クラックの発生した試料が存在しなかった。
また、試料番号20では、硬化温度の最高温度は、300℃であり、Snの含有量が40wt%であるので、接合部の総面積が81.9%であり、接合部の厚みが2.6μmであり、接合部の幅が41.6μmであることから、12個中9個でクラックが発生したため、クラックの発生率が75%であった。
20 積層体
22a 第1の主面
22b 第2の主面
24a 第1の側面
24b 第2の側面
26a 第1の端面
26b 第2の端面
30 セラミック層
40a 第1の内部電極
40b 第2の内部電極
140a 第1の外部電極
140b 第2の外部電極
142 下地電極層
144 接合部
146 導電性樹脂層
150 めっき層
152 第1のめっき層
154 第2のめっき層
Claims (2)
- 複数のセラミック層および複数の内部電極が積層されることにより形成された積層体と、前記内部電極と電気的に接続されるように前記積層体の表面に形成された一対の外部電極とを備えた積層セラミックコンデンサであって、
前記一対の外部電極のそれぞれは、
前記積層体の表面に部分的に形成され、Cuを含む下地電極層と、
前記下地電極層の表面に形成され、Cu3Sn合金を含む接合部と、
前記下地電極層と前記接合部の表面に形成された導電性樹脂層とを含み、
前記接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下であり、
前記接合部の厚みは、0.1μm以上1.2μm以下であり、
前記接合部は、前記下地電極層に含まれるCuと前記導電性樹脂層に含まれるAgおよびCuのうち少なくともいずれか一方とSnとを含む合金とが反応することにより生成されたことを特徴とする、積層セラミックコンデンサ。 - 前記接合部の幅は、1.3μm以上13.3μm以下である、請求項1に記載の積層セラミックコンデンサ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170165033A KR102105345B1 (ko) | 2016-12-09 | 2017-12-04 | 적층 세라믹 콘덴서 |
US15/835,597 US10186378B2 (en) | 2016-12-09 | 2017-12-08 | Multilayer ceramic capacitor |
KR1020200048432A KR102203372B1 (ko) | 2016-12-09 | 2020-04-22 | 적층 세라믹 콘덴서 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016239495 | 2016-12-09 | ||
JP2016239495 | 2016-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018098475A JP2018098475A (ja) | 2018-06-21 |
JP6631547B2 true JP6631547B2 (ja) | 2020-01-15 |
Family
ID=62632267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017013090A Active JP6631547B2 (ja) | 2016-12-09 | 2017-01-27 | 積層セラミックコンデンサ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6631547B2 (ja) |
KR (1) | KR102203372B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7053095B2 (ja) * | 2018-11-29 | 2022-04-12 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
KR102276514B1 (ko) * | 2019-08-28 | 2021-07-14 | 삼성전기주식회사 | 적층형 전자 부품 |
JP7264106B2 (ja) | 2020-04-30 | 2023-04-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
WO2023243581A1 (ja) * | 2022-06-15 | 2023-12-21 | 株式会社村田製作所 | コンデンサの製造方法、および、コンデンサ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162771A (ja) | 1997-11-25 | 1999-06-18 | Kyocera Corp | 積層セラミックコンデンサ |
JP3735526B2 (ja) | 2000-10-04 | 2006-01-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2007281400A (ja) * | 2006-04-04 | 2007-10-25 | Taiyo Yuden Co Ltd | 表面実装型セラミック電子部品 |
JP5567647B2 (ja) * | 2012-12-06 | 2014-08-06 | 太陽誘電株式会社 | セラミック電子部品 |
KR101775913B1 (ko) * | 2012-12-18 | 2017-09-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
JP6061248B2 (ja) | 2013-03-29 | 2017-01-18 | 国立研究開発法人産業技術総合研究所 | 接合方法及び半導体モジュールの製造方法 |
KR102004769B1 (ko) * | 2013-09-30 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판 |
KR102139753B1 (ko) * | 2015-02-26 | 2020-07-31 | 삼성전기주식회사 | 세라믹 전자 부품 및 이의 제조방법 |
JP6524724B2 (ja) | 2015-03-09 | 2019-06-05 | 富士通株式会社 | 電子装置及びその製造方法 |
JP6623574B2 (ja) * | 2015-06-24 | 2019-12-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2017034010A (ja) * | 2015-07-30 | 2017-02-09 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
US10446320B2 (en) * | 2016-04-15 | 2019-10-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor having external electrode including conductive resin layer |
-
2017
- 2017-01-27 JP JP2017013090A patent/JP6631547B2/ja active Active
-
2020
- 2020-04-22 KR KR1020200048432A patent/KR102203372B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR102203372B1 (ko) | 2021-01-15 |
JP2018098475A (ja) | 2018-06-21 |
KR20200046002A (ko) | 2020-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102105345B1 (ko) | 적층 세라믹 콘덴서 | |
JP6623574B2 (ja) | 積層セラミックコンデンサ | |
JP6806035B2 (ja) | 積層セラミックコンデンサ | |
US10840021B2 (en) | Multilayer ceramic electronic component | |
US10269494B2 (en) | Multilayer ceramic capacitor including external electrodes with multilayer structure and manufacturing method therefor | |
JP6852326B2 (ja) | 積層セラミック電子部品 | |
US10074483B2 (en) | Ceramic electronic component | |
JP6780673B2 (ja) | 積層セラミックコンデンサおよびその実装構造 | |
JP6720660B2 (ja) | 積層セラミックコンデンサ | |
JP6852327B2 (ja) | 積層セラミック電子部品 | |
KR102203372B1 (ko) | 적층 세라믹 콘덴서 | |
JP2018049883A (ja) | 積層セラミック電子部品 | |
JP2018049882A (ja) | 積層セラミック電子部品 | |
JP2017191869A (ja) | 積層セラミックコンデンサの実装構造 | |
KR20110072397A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
JP2019040943A (ja) | 積層セラミックコンデンサ | |
JP2012064779A (ja) | 電子部品 | |
JP7040534B2 (ja) | 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連 | |
CN116266502A (zh) | 陶瓷电子组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6631547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |