JP7367505B2 - パワー半導体用試験方法およびパワー半導体用試験装置 - Google Patents
パワー半導体用試験方法およびパワー半導体用試験装置 Download PDFInfo
- Publication number
- JP7367505B2 JP7367505B2 JP2019223630A JP2019223630A JP7367505B2 JP 7367505 B2 JP7367505 B2 JP 7367505B2 JP 2019223630 A JP2019223630 A JP 2019223630A JP 2019223630 A JP2019223630 A JP 2019223630A JP 7367505 B2 JP7367505 B2 JP 7367505B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- power
- voltage
- inductor
- avalanche
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
図示のパワー半導体用試験装置で試験する被試験デバイス(以下、DUT(Device Under Test)という)10は、ここでは、パワーMOSFET10aとする。なお、パワーMOSFET10aに逆並列に接続されているダイオードは、パワーMOSFET10aに内蔵するボディダイオード10bである。また、パワーMOSFET10aのゲート端子は、図示しないゲート駆動回路に接続されている。
10a パワーMOSFET
10b ボディダイオード
20 第1の電源
21 コンデンサ
22 スイッチ
23 インダクタ
24 第2の電源
25 コンデンサ
26 スイッチ用MOSFET
26a ボディダイオード
Claims (11)
- パワー半導体とする被試験デバイスにインダクタを介して第1の電源の電圧を印加しながら前記被試験デバイスをターンオンおよびターンオフ制御することでアバランシェ試験を行い、前記被試験デバイスに並列に前記インダクタを接続した状態で前記被試験デバイスをターンオフ制御しながら半導体スイッチをターンオンおよびターンオフ制御して前記被試験デバイスに第2の電源の電圧を印加することでリカバリ試験を行うパワー半導体用試験方法において、
前記アバランシェ試験のときに前記半導体スイッチのボディダイオードまたはFWDに逆バイアスを掛けることで前記インダクタから前記第2の電源への電流の流れを阻止するようにし、
前記半導体スイッチの前記ボディダイオードまたは前記FWDに対する逆バイアスは、前記第1の電源の電圧よりも高い前記第2の電源の電圧を前記半導体スイッチに印加することで行う、
パワー半導体用試験方法。 - 前記第2の電源の電圧と前記第1の電源の電圧との電位差は、少なくとも、前記アバランシェ試験時に前記インダクタに誘起される電圧と前記半導体スイッチの前記ボディダイオードまたは前記FWDの順方向電圧との和よりも大きい、請求項1記載のパワー半導体用試験方法。
- 前記被試験デバイスは、MOSFETまたはIGBT、のいずれか1つである、請求項1記載のパワー半導体用試験方法。
- 前記半導体スイッチは、MOSFETまたはIGBTと前記FWDとを逆並列接続したもの、のいずれか1つである、請求項1記載のパワー半導体用試験方法。
- 前記第2の電源が前記半導体スイッチを介して前記被試験デバイスの高電位側主端子と接続される、請求項1記載のパワー半導体用試験方法。
- 前記アバランシェ試験では、前記第1の電源が前記インダクタを介して前記被試験デバイスの高電位側主端子と接続される、請求項5記載のパワー半導体用試験方法。
- 前記リカバリ試験では、前記インダクタが前記被試験デバイスと並列に接続される、請求項5記載のパワー半導体用試験方法。
- パワー半導体とする被試験デバイスのアバランシェ試験およびリカバリ試験を行うパワー半導体用試験装置において、
前記アバランシェ試験のときに用いられる第1の電源と、
一方の端子が前記被試験デバイスの高電位側主端子に接続されたインダクタと、
前記インダクタの他方の端子を前記アバランシェ試験のときに前記第1の電源に接続し、前記リカバリ試験のときには前記被試験デバイスの低電位側主端子に接続するスイッチと、
前記アバランシェ試験および前記リカバリ試験のときに用いられ、前記第1の電源よりも高い電圧を出力する第2の電源と、
前記リカバリ試験のときにターンオン制御されて前記インダクタの一方の端子および前記被試験デバイスの高電位側主端子に前記第2の電源の電圧を印加する半導体スイッチと、
を備え、前記アバランシェ試験のときに前記半導体スイッチのボディダイオードまたはFWDに逆バイアスを掛けることによって前記インダクタから前記第2の電源への電流の流れを阻止するようにした、パワー半導体用試験装置。 - 前記第2の電源の電圧と前記第1の電源の電圧との電位差は、少なくとも、前記アバランシェ試験時に前記インダクタに誘起される電圧と前記半導体スイッチの前記ボディダイオードまたは前記FWDの順方向電圧との和よりも大きい、請求項8記載のパワー半導体用試験装置。
- 前記第1の電源に並列に接続された第1のコンデンサと、前記第2の電源に並列に接続された第2のコンデンサとをさらに備えた、請求項8記載のパワー半導体用試験装置。
- 前記半導体スイッチは、パワーMOSFETとした、請求項8記載のパワー半導体用試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019223630A JP7367505B2 (ja) | 2019-12-11 | 2019-12-11 | パワー半導体用試験方法およびパワー半導体用試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019223630A JP7367505B2 (ja) | 2019-12-11 | 2019-12-11 | パワー半導体用試験方法およびパワー半導体用試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021092463A JP2021092463A (ja) | 2021-06-17 |
JP7367505B2 true JP7367505B2 (ja) | 2023-10-24 |
Family
ID=76312154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019223630A Active JP7367505B2 (ja) | 2019-12-11 | 2019-12-11 | パワー半導体用試験方法およびパワー半導体用試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7367505B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024070208A1 (ja) * | 2022-09-30 | 2024-04-04 | ローム株式会社 | 素子評価装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018092457A1 (ja) | 2016-11-16 | 2018-05-24 | 富士電機株式会社 | 半導体試験回路、半導体試験装置および半導体試験方法 |
JP2021032827A (ja) | 2019-08-29 | 2021-03-01 | 富士電機株式会社 | パワー半導体用試験装置およびパワー半導体試験方法 |
-
2019
- 2019-12-11 JP JP2019223630A patent/JP7367505B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018092457A1 (ja) | 2016-11-16 | 2018-05-24 | 富士電機株式会社 | 半導体試験回路、半導体試験装置および半導体試験方法 |
JP2021032827A (ja) | 2019-08-29 | 2021-03-01 | 富士電機株式会社 | パワー半導体用試験装置およびパワー半導体試験方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021092463A (ja) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bahl et al. | Product-level reliability of GaN devices | |
Danilovic et al. | Evaluation of the switching characteristics of a gallium-nitride transistor | |
Huang et al. | 6.5 kV Si/SiC hybrid power module: An ideal next step? | |
CN108809060B (zh) | 驱动装置及开关装置 | |
US11018661B2 (en) | Short circuit detector including a voltage detector | |
CN111337807B (zh) | 开关器件的高频高压动态导通电阻测试电路及测量方法 | |
US10193544B2 (en) | Minimizing ringing in wide band gap semiconductor devices | |
US9673807B2 (en) | Gate voltage control apparatus configured to control a gate voltage of a switching device | |
Cai et al. | Characteristics and application of normally-off SiC-JFETs in converters without antiparallel diodes | |
Jones | Review and characterization of gallium nitride power devices | |
Velander et al. | Analysis of short circuit type II and III of high voltage SiC MOSFETs with fast current source gate drive principle | |
Zhong et al. | Characterization of dynamic threshold voltage in Schottky-type p-GaN gate HEMT under high-frequency switching | |
Buetow et al. | Characterization of GaN-HEMT in cascode topology and comparison with state of the art-power devices | |
Moench et al. | A 600V p-GaN gate HEMT with intrinsic freewheeling Schottky-diode in a GaN power IC with bootstrapped driver and sensors | |
Oeder et al. | Experimental study of the short-circuit performance for a 600V normally-off p-gate GaN HEMT | |
US9059697B2 (en) | Drive circuit and drive method for driving normally-on-type transistor | |
JP7367505B2 (ja) | パワー半導体用試験方法およびパワー半導体用試験装置 | |
CN111758210B (zh) | 整流电路以及电源装置 | |
Zhang et al. | Overvoltage ruggedness and dynamic breakdown voltage of p-gate GaN HEMTs in high-frequency switching up to megahertz | |
JP7375566B2 (ja) | 電圧制御型電力用半導体素子の負荷耐量試験方法および負荷耐量試験装置 | |
Wang et al. | Gate Lifetime of P-Gate GaN HEMT in Inductive Power Switching | |
Zhang et al. | Switching performance evaluation of 650 V vertical GaN fin JFET | |
Chen et al. | dv/dt Immunization limit of LV MOSFET in cascode GaN FET and dv/dt safe chart for MOSFETs | |
Wang et al. | Driving a silicon carbide power MOSFET with a fast short circuit protection | |
Kim et al. | Analysis of gate-noise in hard switching and soft switching for half-bridge structure using gan hemt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7367505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |