JP6699515B2 - 半導体ウエハおよびその製造方法 - Google Patents

半導体ウエハおよびその製造方法 Download PDF

Info

Publication number
JP6699515B2
JP6699515B2 JP2016217469A JP2016217469A JP6699515B2 JP 6699515 B2 JP6699515 B2 JP 6699515B2 JP 2016217469 A JP2016217469 A JP 2016217469A JP 2016217469 A JP2016217469 A JP 2016217469A JP 6699515 B2 JP6699515 B2 JP 6699515B2
Authority
JP
Japan
Prior art keywords
substrate
laminated substrate
wafer
grinding
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016217469A
Other languages
English (en)
Other versions
JP2018078149A (ja
Inventor
修治 淺野
修治 淺野
祥司 尾添
祥司 尾添
士郎 三輪
士郎 三輪
曽根 弘樹
曽根  弘樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016217469A priority Critical patent/JP6699515B2/ja
Publication of JP2018078149A publication Critical patent/JP2018078149A/ja
Application granted granted Critical
Publication of JP6699515B2 publication Critical patent/JP6699515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、SOI(Silicon On Insulatorの略)を備えた積層基板とその台座である台座ウエハとが接合されてなる半導体ウエハおよびその製造方法に関する。
従来より、シリコンによりなる基板上に絶縁層が形成されたSOI基板、すなわち積層基板に、台座となる台座ウエハが接合されてなる半導体ウエハが知られている。このような半導体ウエハとしては、例えば特許文献1に記載されたものが挙げられる。
特許文献1に記載の半導体ウエハは、第1の半導体層と第2の半導体層とが絶縁層を介して積層されてなる積層基板と、ガラスによりなる台座ウエハとが接合されてなる。このような構成において、積層基板のうち第1の半導体層側に圧力検出用の素子が設けられ、積層基板のうち台座ウエハ側にダイヤフラムが設けられている。また、積層基板のうち半導体層側のうち圧力検出用の素子が形成された領域の外周側の領域に、第1の半導体層および絶縁層が除去されることで第2の半導体層が露出した露出部が設けられている。特許文献1に記載の半導体ウエハは、半導体圧力センサとして用いられる。
また、特許文献1に記載の半導体ウエハは、第1の半導体層と絶縁層を研削して積層基板の端部に露出部を形成した後に、第2半導体層側から研削することで積層基板を薄肉化し、薄肉化した積層基板と台座ウエハとを陽極接合することにより製造される。すなわち、積層基板のうち半導体素子を形成する側を表側とし、台座ウエハと接合する側を裏側として、特許文献1に記載の半導体ウエハは、第2の半導体層を裏側から研削した積層基板と台座ウエハと陽極接合することにより、薄肉化された構成とされる。
特開2003−031818号公報
ここで、近年、高機能化や高集積化を目的として、半導体ウエハをより薄肉化された構成とすることが検討されている。上記の裏側からの研削、すなわち裏側研削により薄肉化した積層基板を得る手法は、より薄肉化された積層基板を備える半導体ウエハを製造するのに有効な方法である。
しかしながら、本発明者らが、従来の半導体ウエハよりもさらに積層基板を薄肉化した半導体ウエハについて鋭意検討したところ、裏面研削によりさらに薄肉化した積層基板においては、削り残しが生じてしまい、接合性の悪い半導体ウエハとなることが判明した。具体的には、積層基板を構成する第2の半導体層のうち第1の半導体層から露出している領域、すなわちテラス領域の裏側では、裏側研削の際に第1の半導体層と厚みによる段差の影響により研削の力が逃げてしまい、削り残しが生じてしまうことが判明した。接合性の悪い半導体ウエハは、台座ウエハとの接合が甘く、ダイシングカットにより分割する際に分割された半導体ウエハ、すなわちチップの飛びが生じ、ダイシングカットのブレードが破損する等の不具合が生じ得る。
本発明は、上記の点に鑑みてなされたものであり、積層基板が薄肉化された構成であって、積層基板のうちテラス領域の裏側における削り残しを解消し、台座ウエハとの接合安定性の高い半導体ウエハおよびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の半導体ウエハは、表裏の関係にある表面(10a)と裏面(10b)とを有する基板(10)の表面上に絶縁層(11)、半導体層(12)がこの順に積層されてなる板状の積層基板(1)と、裏面側に接合された板状の台座ウエハ(2)と、を有する。このような構成において、表面は、表面に対する法線方向から見て、すべて絶縁層に覆われ、法線方向から見て、表面のうち半導体層から露出する領域をテラス領域(1a)として、テラス領域は、法線方向から見て、基板の外周部に設けられ、半導体層を囲むように形成されている。また、法線方向から見て、表面の端部から積層基板の中心に向かう方向を中心方向とし、テラス領域の中心方向における幅をテラス幅Wとし、半導体層の法線方向における厚みをSOI厚みTとして、0mm<W≦2mmかつ0μm<T≦5μmまたは0mm<W≦1.3mmかつ5μm<T≦13.5μmを満たし、法線方向における積層基板の最大厚みが400μm未満である。
これにより、従来の半導体ウエハよりも薄肉化された積層基板を有しつつも、積層基板と台座ウエハとの接合安定性の高い半導体ウエハとなる。
請求項に記載の半導体ウエハの製造方法は、表面(10a)を有し、表面上に絶縁層(11)、半導体層(12)がこの順に積層され、表面に対する法線方向から見て、表面がすべて絶縁層に覆われていると共に、絶縁層のうち外周部が半導体層から露出しており、外周部が半導体層を囲むように形成されている板状の基板(10)を用意することと、表面の反対面側から研削することにより基板を薄肉化して積層基板(1)とすることと、一面(2a)を有する板状の台座ウエハ(2)を用意することと、基板のうち研削された後の研削面を裏面(10b)として、裏面と一面とを接触させつつ、積層基板と台座ウエハとを接合することと、を含む。このような製造方法において、基板を用意することにおいては、法線方向から見て、外周部をテラス領域(1a)とし、表面の端部から積層基板の中心に向かう方向を中心方向とし、テラス領域の中心方向における幅をテラス幅Wとし、半導体層の法線方向における厚みをSOI厚みTとして、0mm<W≦2mmかつ0μm<T≦5μmまたは0mm<W≦1.3mmかつ5μm<T≦13.5μmを満たすものとし、積層基板とすることにおいては、積層基板の法線方向における最大厚みを400μm未満とする。
これにより、従来の半導体ウエハよりも薄肉化された積層基板を有しつつも、積層基板と台座ウエハとの接合安定性の高い半導体ウエハを製造することができる。
請求項に記載の半導体ウエハの製造方法は、表面(10a)を有し、表面上に絶縁層(11)、半導体層(12)がこの順に積層され、表面に対する法線方向から見て、表面がすべて絶縁層に覆われていると共に、絶縁層のうち外周部が半導体層から露出しており、外周部が半導体層を囲むように形成されている板状の基板(10)を用意することと、外周部のうち外郭からの一部領域を表面の反対側から研削することと、外周部のうち一部領域を研削した後に、表面の反対面側から研削することにより基板を薄肉化して積層基板(1)とすることと、一面(2a)を有する板状の台座ウエハ(2)を用意することと、基板のうち研削された後の研削面を裏面(10b)として、裏面と一面とを接触させつつ、積層基板と台座ウエハとを接合することと、を含む。このような製造方法において、積層基板とすることにおいては、積層基板の法線方向における最大厚みを400μm未満とする。
これにより、従来の半導体ウエハよりも薄肉化された積層基板を有しつつも、積層基板と台座ウエハとの接合安定性の高い半導体ウエハを製造することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第1実施形態の半導体ウエハを示す断面図である。 第1実施形態の半導体ウエハを示す上面レイアウト図である。 第1実施形態の半導体ウエハの製造工程について示した図である。 積層基板と台座ウエハとを接合した半導体ウエハをダイシングカットした際におけるチップ飛びが生じないと考えられるテラス幅およびSOI厚みの領域について示した図である。 テラス幅およびSOI厚みによる裏側研削の工程への影響について示した図である。 第2実施形態の半導体ウエハの製造工程の一部について示した図である。 第3実施形態の半導体ウエハの製造工程の一部について示した図である。 第4実施形態の半導体ウエハの製造工程の一部について示した図である。 他の実施形態(1)の半導体ウエハの製造工程の一部について示した図である。 他の実施形態(2)の半導体ウエハの製造工程の一部について示した図である。 他の実施形態(3)の半導体ウエハの製造工程の一部について示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態について、図1〜図4を参照して述べる。図1に示す本実施形態の半導体ウエハは、例えば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。具体的には、本実施形態の半導体ウエハは、圧力センサや加速度センサあるいは角速度センサ等に用いられる検出素子を構成するものである。
本実施形態の半導体ウエハは、図1に示すように、表裏の関係にある表面10aと裏面10bとを有する基板10の表面10a上に絶縁層11および半導体層12をこの順に積層されてなる積層基板1と、裏面10b側に接合された台座ウエハ2とを有する。表面10aに対する法線方向、すなわち表面法線方向から見て、表面10aのうち基板10の外周部に形成された領域は、図2に示すように、半導体層12から露出したテラス領域1aとされている。テラス領域1aは、図2に示すように、表面法線方向から見て、半導体層12を囲むように形成されている。
基板10は、表面10aを有し、例えば図2に示すように公知のシリコンウエハなどに見られるような円形状のうち一部の円弧部分が欠けた板状とされ、Siなどの半導体材料により構成されている。基板10は、板状であればよく、上記の形状に限らず、円形状、楕円形状や矩形状など形状であってもよく、他の形状とされてもよい。
なお、基板10は、後述する本実施形態の半導体ウエハの製造工程において、表面10aの反対側から研削されることにより薄肉化される結果、研削された面が裏面10bとなり、表裏の関係にある表面10aと裏面10bとを有することとなる。
絶縁層11は、半導体層12と基板10とを絶縁するために設けられ、例えばSiOなどの酸化物などにより構成されていている。絶縁層11は、例えば基板10の表面10aを熱酸化することにより設けられ、図1、図2に示すように、基板10の表面10aを覆うように形成されている。
半導体層12は、例えば圧力センサの回路等が形成される層であり、例えばSiなどの半導体材料により構成されている。半導体層12は、基板10と同じ材料であってもよく、異なる材料であってもよい。半導体層12は、例えばSiなどの半導体材料によりなる基板を絶縁層11上に熱処理を用いて貼り合わされることにより形成される。本実施形態では、半導体層12は、図1、図2に示すように、表面法線方向から見て絶縁層11のうち外周部の領域、すなわちテラス領域1aと異なる領域を覆うように形成されている。
なお、半導体層12は、例えばダイシングカットにより本実施形態の半導体ウエハをチップサイズに分割するためのスクライブラインが設けられていてもよい。
テラス領域1aは、表面法線方向から見て、絶縁層11が半導体層12から露出している領域であり、図2に示すように、絶縁層11の外周部に形成されている。ここで、表面法線方向から見て基板10の外郭から基板10の中心へ向かう方向を中心方向として、テラス領域1aの中心方向における幅(単位:mm)をテラス幅Wとする。また、表面法線方向から見て半導体層12の表面法線方向における厚み(単位:μm)をSOI厚みTとする。この場合、テラス領域1aにおけるテラス幅Wと半導体層12のSOI厚みTは、本実施形態では、W≦2かつT≦5、またはW≦1.3かつ5≦T≦13.5を満たす。これにより、後述する基板10の裏側研削の工程の際に、テラス領域1aの裏側に削り残し10cが生じることを抑制し、積層基板1と台座ウエハ2とを安定して接合できるためである。
台座ウエハ2は、一面2aを有し、積層基板1を構成する基板10の裏面10bと接合して半導体ウエハとするためのものであり、例えばSiなどの半導体材料により構成されている。台座ウエハ2は、基板10と同様に、例えば図2に示すように円形状のうち一部の円弧部分が欠けた板状とされるが、板状であればよく、円形状、楕円形状や矩形状など形状であってもよく、他の形状とされてもよい。
次に、本実施形態の半導体ウエハの製造方法について、図3を参照して説明する。
まず、図3(a)に示すように、例えば表面10aを有する板状のSiによりなる基板10を用意する。続けて、基板10を熱酸化することにより、表面10a上に絶縁層11を形成する。そして、例えばSiによりなる板状の半導体層12を用意し、半導体層12と絶縁層11が形成された基板10とを熱処理を用いて貼り合わせる。このようにして、図3(b)に示すように、基板10の表面10a上に絶縁層11および半導体層12が設けられた研削前基板13を形成する。また、研削前基板13は、表面法線方向から見て、絶縁層11のうち半導体層12から露出したテラス領域1aを基板10の外周部に有することとなる。
次に、図3(c)に示すように、研削前基板13を構成する基板10のうち表面10aの側を表側とし、表側の反対側を裏側として、研削前基板13を裏側から研削する。具体的には、砥石等によりなる研削装置20により、研削前基板13のうち基板10を裏側研削する。このとき、研削前基板13におけるテラス幅WおよびSOI厚みTは、少なくともW≦2かつT≦5、またはW≦1.3かつ5<T≦13.5を満たすものとしておく必要がある。研削前基板13の裏側研削において、研削前基板13のテラス幅WおよびSOI厚みTをこのような範囲にする詳細な理由については、後ほど説明する。
続けて、図示しない研磨装置により、裏側からさらに研磨を行い、図3(d)に示す積層基板1を形成する。次に、例えばSiなどによりなる板状であって、一面2aを有する台座ウエハ2を用意し、台座ウエハ2の一面2aと積層基板1の裏面10bとを接触させて加熱処理を行うことで、図3(e)に示すように、積層基板1と台座ウエハ2とを接合することができる。
このような製造工程により、積層基板1のテラス幅WおよびSOI厚みTがW≦2かつT≦5、またはW≦1.3かつ5<T≦13.5を満たし、従来の積層基板よりも薄肉化された積層基板を有しつつ、接合安定性が高い本実施形態の半導体ウエハを製造できる。
なお、ここでいう「接合安定性が高い」とは、ダイシングカットをする際においてチップ飛びが生じない程度に積層基板1と台座ウエハ2とが接合されていることをいう。
ここで、本発明者らが、本実施形態の半導体ウエハに至った経緯について、図4、図5を参照して説明する。図4では、テラス幅WおよびSOI厚みTが異なる研削前基板13を裏側研削したものを台座ウエハ2と接合して得られた半導体ウエハをダイシングカットし、チップ飛びが生じるかを確認し、チップ飛びが生じないと考えられる領域をハッチングで示している。図4では、テラス幅WおよびSOI厚みTが異なる4つの研削前基板13をP1、P2、P3、P4にて示している。具体的には、P1については、W=2、T=5であり、P2については、W=1.3、T=13.5であり、P3については、W=3、T=5であり、P4については、W=1.3、T=20である。
従来の半導体ウエハは、積層基板および台座ウエハにより構成されており、裏側研削することで薄肉化した積層基板と台座ウエハとを接合することにより製造されている。近年、高機能化や高集積化が求められていることもあり、厚みが400μm程度である従来の積層基板をさらに薄肉化することが検討されている。本発明者らは、裏側研削によりさらに薄肉化した積層基板と台座ウエハとを接合した半導体ウエハを製造することを検討した。
このようにして得られた半導体ウエハでは、ダイシングカットなどにより半導体ウエハを分割する際にチップ飛びが発生し、ダイシングカットのブレードの破損などの不具合が生じた。本発明者らは、このような不具合が生じる原因を積層基板と台座ウエハとの接合が不安定であることが原因であると推測し、接合が不安定となることについて鋭意検討を行った。その結果、本発明者らは、単に裏側研削により積層基板を薄くしようとしても、その一部に削り残しが発生してしまい、この削り残しによる凹凸形状が、積層基板と台座ウエハと接合を不安定にしていることを突き止めた。
そして、本発明者らは、積層基板に生じるこの削り残しを抑制しつつ、薄肉化された構成とすることで、従来よりもさらに薄肉化しつつも、積層基板と台座ウエハとの接合が安定した、すなわち接合安定性の高い半導体ウエハとなることを見出した。また、本発明者らは、裏側研削の工程において、半導体層の厚みであるSOI厚みTと半導体層から露出しているテラス領域の幅であるテラス幅Wを調整することにより、接合安定性の高い半導体ウエハを製造できることを見出した。なお、本実施形態の積層基板は、400μm未満の厚み、例えば300μm以下とされ、従来の半導体ウエハにおける積層基板よりも20%以上薄肉化されてもよい。
具体的には、テラス幅WおよびSOI厚みTが、図4に示すように、少なくともW≦2かつT≦5である領域R1またはW≦1.3かつ5<T≦13.5である領域R2の範囲内である場合には、接合安定性の高い半導体ウエハが得られることが判明した。より具体的には、テラス幅WおよびSOI厚みTが異なる4つの半導体ウエハP1〜P4をダイシングカットした際のチップ飛びの有無を確認したところ、P1およびP2の半導体ウエハでは、チップ飛びが生じなかった。これに対して、P3およびP4の半導体ウエハでは、チップ飛びが生じた。
このことから、研削前基板13のテラス幅WおよびSOI厚みTが、少なくともW≦2かつT≦5である領域R1またはW≦1.3かつ5<T≦13.5である領域R2の範囲内である場合には、ダイシングカット時のチップ飛びが生じないと考えられる。これは、テラス幅WやSOI厚みTの値が小さくなるほど、次に説明する裏側研削後における基板10の削り残しが生じにくいと考えられることによる。
ここで、研削前基板13を裏側から研削する場合における削り残しの発生について、図5を参照して説明する。
まずテラス幅Wが広すぎるかもしくはSOI厚みTが厚すぎる研削膜基板13を裏側研削する場合について検討する。この場合、図5(a)に示すように、研削装置20により裏側から研削前基板13を研削する際、研削装置20による力が裏側から基板10にかかる。基板10のうち半導体層12が形成された領域については、研削装置20による力が逃げることなく基板10に伝わるため、当該領域では削り残しが生じない。これに対して、基板10のうちテラス領域1aについては半導体層12が形成されていないため、裏側研削時にテラス領域1aが図5(a)に示すように撓むことで、研削装置20による力が逃げる形となる。そのため、基板10のテラス領域1aについては、図5(b)に示すように、削り残し10cが生じることとなる。つまり、半導体層12の端部における半導体層12と絶縁層11との段差、すなわちテラス段差が存在することによって、基板10のテラス領域1aにおける裏側研削の力の逃げに起因する削り残し10cが生じる。
次に、テラス幅Wが所定の幅以下であって、SOI厚みTが所定の厚み以下である研削前基板13を裏側研削する場合について検討する。この場合、基板10のうちテラス領域1aについては、研削装置20による力を受けても半導体層12が形成されていない領域が狭いため、図5(c)に示すように、当該領域の基板10が撓みにくい。その結果、図5(d)に示すように、基板10のうちテラス領域1aについては、研削装置20による力が逃げることが抑制され、削り残し10cが生じないかもしくは削り残し10cが生じたとしても台座ウエハ2との接合安定性を悪化させない程度となる。つまり、テラス幅WおよびSOI厚みTを所定の範囲とすることで、テラス段差による基板10のテラス領域1aにおける裏側研削の力の逃げを抑制でき、削り残し10cが生じることを抑制できる。
このように、基材10の表面10a上に絶縁層11および半導体層12が設けられ、基材10の裏面10bに台座ウエハ2が接合され、テラス幅WおよびSOI厚みTがW≦2かつT≦5、またはW≦1.3かつ5<T≦13.5を満たす半導体ウエハとする。これにより、従来の積層基板よりも薄肉化された積層基板を有しつつも、積層基板1と台座ウエハ2との接合安定性の高い半導体ウエハとなる。
また、研削前基板13においてテラス幅WおよびSOI厚みTがW≦2かつT≦5、またはW≦1.3かつ5<T≦13.5を満たすようにすることにより、基板10を薄肉化しつつ、基材10に削り残し10cが生じることを抑制できる。これにより、従来の積層基板よりも薄肉化された積層基板を有しつつも、積層基板1と台座ウエハ2との接合安定性の高い半導体ウエハを製造することができる。
(第2実施形態)
第2実施形態の半導体ウエハの製造方法について、図6を参照して述べる。 図6では、本実施形態の半導体ウエハの製造方法のうち、上記第1実施形態の半導体ウエハの製造方法との相違点である研削前基板13のテラス段差の軽減およびその後の裏側研削の工程について示している。
本実施形態の半導体ウエハの製造方法は、裏側研削の前に研削前基板13のテラス段差を埋める段差軽減層30を形成する工程を含む点で上記第1実施形態の半導体ウエハの製造方法と相違する。また、本実施形態の半導体ウエハの製造方法は、裏側研削の工程においてテラス幅WおよびSOI厚みTを所定の範囲とされていない研削前基板13を用いる点が、上記第1実施形態と相違する。本実施形態では、この相違点を主に説明する。
本実施形態の半導体ウエハの製造方法について説明する。ただし、上記の相違点以外の製造工程については、上記第1実施形態で説明したのと同様であるため、ここでは説明を省略する。
まず、上記第1実施形態の図3(a)、(b)で説明したのと同様に、基板10上に絶縁層11および半導体層12を設け、研削前基板13を形成する。その後、基板10の表面10a側の全面に例えばポリイミド樹脂系の感光性材料などをスピンコートで塗布して乾燥することにより、テラス領域1aおよびテラス段差を埋める。このようにして、図6(a)に示すように、テラス段差を軽減する段差軽減層30を備える研削前基板13が形成される。このため、研削前基板13のテラス幅WおよびSOI厚みTを上記第1実施形態で説明したような所定の範囲としなくてもよい。
なお、段差軽減層30は、一時的にテラス段差を埋め、その後剥離できるものであればよく、ポリイミド樹脂系に限られず、アクリル樹脂系、ノボラック樹脂系、フルオレン系等などの感光性材料などが用いられてもよいし、他の公知材料が用いられてもよい。
次に、図6(b)に示すように、段差軽減層30が設けられた研削前基材13を裏側から研削し、図6(c)に示すように基材10を薄肉化する。その後、段差軽減層30を例えばポリイミド樹脂用の剥離液などに浸漬して段差軽減層30を除去することにより、図6(d)に示すように、積層基板1を形成する。続けて、図3(e)で述べたのと同様に、台座ウエハ2を用意して積層基板1と接合することにより、半導体ウエハを製造することができる。
このように研削前基板13の表面10a側に段差軽減層30を形成することで、研削前基板13におけるテラス段差が段差軽減層30によって埋められ、図5(a)において述べたように裏側研削の際、基板10のうちテラス領域1aが撓むことを抑制できる。これにより、積層基板1に、図5(b)に示したような削り残し10cが生じることおよびこれによる台座ウエハ2との接合における接合不良を抑制し、従来の積層基板よりも薄肉化された積層基板を有しつつも、接合安定性の高い半導体ウエハを製造できる。
(第3実施形態)
第3実施形態の半導体ウエハの製造方法について、図7を参照して述べる。 図7では、本実施形態の半導体ウエハの製造方法のうち、上記第2実施形態の半導体ウエハの製造方法との相違点である裏側研削の工程における研削前基板13のテラス段差の軽減について示している。
本実施形態の半導体ウエハの製造方法は、研削前基板13に段差軽減層30を設ける代わりに、裏側研削時に研削前基板13の表面10a側に表面10a側の形状に沿うような凹型の段差軽減治具31を装着する工程を含む点で上記第2実施形態と相違する。本実施形態では、この相違点を主に説明する。
本実施形態の半導体ウエハの製造方法について説明する。ただし、上記の相違点以外の製造工程については、上記第2実施形態で説明したのと同様であるため、ここでは説明を省略する。
まず、上記第1実施形態の図3(a)、(b)で説明したのと同様に、研削前基板13を形成する。そして、図7(a)に示すように、裏側研削を行う際に、研削前基板13におけるテラス段差を軽減するため、例えば凹型の段差軽減治具31を用意する。続けて、図7(b)に示すように、研削前基板13の表面10a側に段差軽減治具31を装着し、段差軽減治具31を装着した研削前基板13の裏側を研削して、積層基板1を形成する。続けて、段差軽減治具31を取り外し、図4(e)で述べたのと同様に、台座ウエハ2を用意して積層基板1と接合することにより、半導体ウエハを製造することができる。
このように研削前基板13の表面10a側に段差軽減治具31を装着して裏側研削をすることで、研削前基板13におけるテラス段差が段差軽減治具31によって埋められ、裏側研削の際、基板10のうちテラス領域1aが撓むことを抑制できる。これにより、積層基板1の端部に、図5(b)に示したような削り残し10cが生じることおよびこれによる台座ウエハ2との接合における接合不良を抑制し、従来の積層基板よりも薄肉化された積層基板を有しつつも、接合安定性の高い半導体ウエハを製造できる。
(第4実施形態)
第4実施形態の半導体ウエハの製造方法について、図8を参照して述べる。図8では、積層基板1を形成した後のテラス領域1aを除去する工程について示しており、切断により除去する場合における切断面を破線で示している。
本実施形態の半導体ウエハの製造方法は、段差軽減層30を設けずに、研削前基板13の裏側研削後にテラス領域1aを除去する工程を含む点で上記第2実施形態と相違する。本実施形態では、この相違点を主に説明する。
本実施形態の半導体ウエハの製造方法について説明する。ただし、上記の相違点以外の製造工程については、上記第2実施形態で説明したのと同様であるため、ここでは説明を省略する。
まず、上記第1実施形態の図3(a)〜(d)で説明したのと同様に、研削前基板13を形成し、裏側研削を行って積層基板1とする。その後、図8に示すように、テラス段差による削り残し10cが生じていると思われるテラス領域1aを例えばダイシングカットなどにより切断して除去する。続けて、図3(e)で述べたのと同様に、台座ウエハ2を用意し、テラス領域1aが除去された積層基板1と接合することにより、半導体ウエハを製造することができる。
このように裏側研削による積層基板1の端部に削り残し部位10cが生じていると思われるテラス領域1aを除去した後に、当該積層基板1と台座ウエハ2とを接合することで削り残し10cによる接合不良を抑制できる。これにより、従来の積層基板よりも薄肉化された積層基板を有しつつも、接合安定性の高い半導体ウエハを製造することができる。
(他の実施形態)
なお、上記した各実施形態に示した半導体ウエハやその製造方法は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(1)例えば、上記第1実施形態では、積層基板1の裏側研削における基板10の削り残し10cが生じるのを抑制するためにテラス幅WおよびSOI厚みTを所定の範囲とした例について述べた。しかし、図9に示したように、裏側研削による削り残し10cが生じると予想されるテラス領域1aの裏側をあらかじめ研削した後に、裏側研削を行ってもよい。図9では、研削前基板13のうち裏側研削により削り残し10cが生じると予想される部位をあらかじめ除去した研削前基板13を裏側研削する工程を示し、あらかじめ除去する除去部位については破線で示している。なお、図9では、当該除去を切削により行うイメージを示しているが、研削や研磨であってもよく、他の方法であってもよい。
具体的には、積層基板1の裏側研削において削り残し10cが生じると予想されるテラス領域1aの裏側を、図9に示すように、予想される削り残し10c分をあらかじめ研削した上で、裏側研削を行う。その後、積層基板1と台座ウエハ2とを接合することで、削り残し10cによる凹凸形状に起因した積層基板1と台座ウエハとの接合安定性の悪化を抑制することができ、接合安定性の高い半導体ウエハを製造できる。
(2)上記の第1実施形態〜第4実施形態では、台座ウエハ2の一面2aが平坦である例について述べたが、図10に示すように、一面2aの形状を積層基板1の裏面10bの形状に沿うような凸状とした台座ウエハ2を用いてもよい。これにより、積層基板1と台座ウエハ2との接合を安定して行うことができ、接合安定性の高い半導体ウエハを製造できる。
(3)上記第2実施形態では、積層基板1の表面10a側の全面にテラス段差を埋めるように段差軽減層30を設けることで、積層基板1の表面10a側を平坦化する例について述べた。しかし、図11に示すように、積層基板1のテラス領域1aにのみ段差軽減層30を設けてもよい。
また、感光性材料が段差軽減層30として用いられる場合には、感光性材料は、ポジ型であってもよく、ネガ型であってもよい。また、段差軽減層30は、上記の液状の材料を塗布して形成されてもよいが、テープ状の材料、例えばダイシングカット等でよく用いられる公知の紫外線硬化テープなどが貼り付けられることにより形成されてもよい。さらに、段差軽減層30は、テラス段差をより軽減するために、必要に応じて例えばドライエッチングなどによる平面エッチングを行って平坦化されてもよい。
(4)上記第4実施形態では、積層基板1のテラス領域1aを台座ウエハ2との接合前に切断することで除去する例について説明したが、研削前にあらかじめテラス領域1aを除去してテラス領域1aを有さない積層基板1、すなわちテラスレスの積層基板を用意してもよい。
また、削り残し10cを有する積層基板1と台座ウエハ2とを接合した後に、半導体ウエハのうちテラス領域1aを含む端部の領域を切断して除去してもよい。
なお、上記の他の実施形態(1)〜(4)に示した製造方法を採用する場合には、基板10のテラス幅WおよびSOI厚みTは、上記第1実施形態で示した所定の範囲内であってもよいが、上記第2実施形態〜第4実施形態のようにそうでなくてもよい。
1 積層基板
1a テラス領域
2 台座ウエハ
2a 台座ウエハの一面
10 基材
10a 基材の表面
10b 基材の裏面
11 絶縁層
12 半導体層

Claims (4)

  1. 表裏の関係にある表面(10a)と裏面(10b)とを有する基板(10)の前記表面上に絶縁層(11)、半導体層(12)がこの順に積層されてなる板状の積層基板(1)と、
    前記裏面側に接合された板状の台座ウエハ(2)と、を有する半導体ウエハであって、
    前記表面は、前記表面に対する法線方向から見て、すべて前記絶縁層に覆われ、
    前記法線方向から見て、前記表面のうち前記半導体層から露出する領域をテラス領域(1a)として、前記テラス領域は、前記法線方向から見て、前記基板の外周部に設けられ、前記半導体層を囲むように形成され、
    前記法線方向から見て、前記表面の端部から前記積層基板の中心に向かう方向を中心方向とし、前記テラス領域の前記中心方向における幅をテラス幅Wとし、前記半導体層の前記法線方向における厚みをSOI厚みTとして、0mm<W≦2mmかつ0μm<T≦5μmまたは0mm<W≦1.3mmかつ5μm<T≦13.5μmを満たし、
    前記法線方向における前記積層基板の最大厚みが400μm未満である半導体ウエハ。
  2. 前記台座ウエハのうち前記裏面と向き合う一面(2a)は、前記裏面の前記法線方向における形状に沿うような凸形状とされている請求項1に記載の半導体ウエハ。
  3. 表面(10a)を有し、前記表面上に絶縁層(11)、半導体層(12)がこの順に積層され、前記表面に対する法線方向から見て、前記表面がすべて前記絶縁層に覆われていると共に、前記絶縁層のうち外周部が前記半導体層から露出しており、前記外周部が前記半導体層を囲むように形成されている板状の基板(10)を用意することと、
    前記表面の反対面側から研削することにより前記基板を薄肉化して積層基板(1)とすることと、
    一面(2a)を有する板状の台座ウエハ(2)を用意することと、
    前記基板のうち研削された後の研削面を裏面(10b)として、前記裏面と前記一面とを接触させつつ、前記積層基板と前記台座ウエハとを接合することと、を含み、
    前記基板を用意することにおいては、前記法線方向から見て、前記外周部をテラス領域(1a)とし、前記表面の端部から前記積層基板の中心に向かう方向を中心方向とし、前記テラス領域の前記中心方向における幅をテラス幅Wとし、前記半導体層の前記法線方向における厚みをSOI厚みTとして、0mm<W≦2mmかつ0μm<T≦5μmまたは0mm<W≦1.3mmかつ5μm<T≦13.5μmを満たすものとし、
    前記積層基板とすることにおいては、前記法線方向における前記積層基板の最大厚みを400μm未満とする半導体ウエハの製造方法。
  4. 表面(10a)を有し、前記表面上に絶縁層(11)、半導体層(12)がこの順に積層され、前記表面に対する法線方向から見て、前記表面がすべて前記絶縁層に覆われていると共に、前記絶縁層のうち外周部が前記半導体層から露出しており、前記外周部が前記半導体層を囲むように形成されている板状の基板(10)を用意することと、
    前記外周部のうち外郭からの一部領域を前記表面の反対側から研削することと、
    前記外周部のうち一部領域を研削した後に、前記表面の反対面側から研削することにより前記基板を薄肉化して積層基板(1)とすることと、
    一面(2a)を有する板状の台座ウエハ(2)を用意することと、
    前記基板のうち研削された後の研削面を裏面(10b)として、前記裏面と前記一面とを接触させつつ、前記積層基板と前記台座ウエハとを接合することと、を含み、
    前記積層基板とすることにおいては、前記積層基板の前記法線方向における最大厚みを400μm未満とする半導体ウエハの製造方法。
JP2016217469A 2016-11-07 2016-11-07 半導体ウエハおよびその製造方法 Active JP6699515B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016217469A JP6699515B2 (ja) 2016-11-07 2016-11-07 半導体ウエハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016217469A JP6699515B2 (ja) 2016-11-07 2016-11-07 半導体ウエハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2018078149A JP2018078149A (ja) 2018-05-17
JP6699515B2 true JP6699515B2 (ja) 2020-05-27

Family

ID=62150965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016217469A Active JP6699515B2 (ja) 2016-11-07 2016-11-07 半導体ウエハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6699515B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2604488B2 (ja) * 1989-06-21 1997-04-30 富士通株式会社 接合ウエハおよびその製造方法
JP2546753B2 (ja) * 1991-08-31 1996-10-23 信越半導体株式会社 Soi基板の製造方法
JPH06252109A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 半導体装置の製造方法
JP4306160B2 (ja) * 2001-07-11 2009-07-29 株式会社デンソー 半導体圧力センサ
JP2003046071A (ja) * 2001-08-01 2003-02-14 Hitachi Ltd 半導体装置の製造方法
JP2004207459A (ja) * 2002-12-25 2004-07-22 Disco Abrasive Syst Ltd 半導体ウェーハの研削方法
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP6232754B2 (ja) * 2013-06-04 2017-11-22 株式会社Sumco 貼合せsoiウェーハの製造方法
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
JP2018078149A (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
US9287222B1 (en) Integrated semiconductor device and method for fabricating the same
JP4198966B2 (ja) 半導体装置の製造方法
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
US11361969B2 (en) Device substrate with high thermal conductivity and method of manufacturing the same
JPH10223497A (ja) 貼り合わせ基板の作製方法
WO2007069456A1 (ja) 半導体装置の製造方法
JP2004055852A (ja) 半導体装置及びその製造方法
JPH0917984A (ja) 貼り合わせsoi基板の製造方法
JP3632531B2 (ja) 半導体基板の製造方法
US20110233719A1 (en) Test method on the support substrate of a substrate of the "semiconductor on insulator" type
JP6699515B2 (ja) 半導体ウエハおよびその製造方法
JP2001060591A (ja) 半導体装置の製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JPH05226305A (ja) 張合せウェハの製造方法
KR20110010326A (ko) 에스오아이 웨이퍼 제조방법
JPH08274286A (ja) Soi基板の製造方法
JP2006156567A (ja) 表面保護テープおよび半導体装置の製造方法
JP2010016150A (ja) 半導体装置の製造方法
JP2003124147A (ja) 半導体装置の製造方法
JP2008034875A (ja) 半導体装置及びその製造方法
JP2008543088A (ja) 剥離テープキャリア
JPH1116861A (ja) 半導体装置の製造方法
JP2009206257A (ja) 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法
CN110534423B (zh) 半导体器件及其制作方法
JP7237464B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200413

R151 Written notification of patent or utility model registration

Ref document number: 6699515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250