JP6693805B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6693805B2 JP6693805B2 JP2016099026A JP2016099026A JP6693805B2 JP 6693805 B2 JP6693805 B2 JP 6693805B2 JP 2016099026 A JP2016099026 A JP 2016099026A JP 2016099026 A JP2016099026 A JP 2016099026A JP 6693805 B2 JP6693805 B2 JP 6693805B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- field plate
- conductor film
- outermost peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 187
- 239000004020 conductor Substances 0.000 claims description 210
- 230000002093 peripheral effect Effects 0.000 claims description 172
- 239000012535 impurity Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 73
- 230000015556 catabolic process Effects 0.000 description 65
- 239000002184 metal Substances 0.000 description 37
- 230000005684 electric field Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
<第1実施形態>
図1Aは、本発明の第1実施形態に係る半導体装置1を示す模式的な縦断面図である。図1Bは、図1Aに示される破線IBにより囲まれた部分の拡大断面図である。図2は、図1Aに示されるII−II線に沿う横断面図である。図3は、図2に示される破線IIIにより囲まれた部分の拡大平面図であって、後述する第2のグランド導電体膜50のレイアウトの第1調整例を示している。図4は、図3に示されるIV-IV線に沿う縦断面図である。図5は、図3に示されるV-V線に沿う縦断面図である。
ソース側ウェル領域10は、ソース領域7の底部および側部を被覆しており、平面視においてソース領域7を一つずつ取り囲むように間欠的に形成されている。ソース側ウェル領域10は、ゲート側ウェル領域11よりもドレイン領域4側に張り出した張り出し部10aを有しており、平面視において四角形状に形成されている。ソース側ウェル領域10の底部は、エピタキシャル層3内に位置している。ソース側ウェル領域10は、ドレイン側ウェル領域5のn型不純物濃度と略同一のn型不純物濃度を有している。したがって、ソース側ウェル領域10は、ソース領域7のn型不純物濃度よりも低いn型不純物濃度を有している。
より詳細には、ゲート側ウェル領域11は、隣り合うソース側ウェル領域10間でゲート領域8の底部および側部を被覆する第1領域11aと、ソース側ウェル領域10の張り出し部10aとは反対側において隣り合う第1領域11aを接続する第2領域11bと、第1領域11aおよび第2領域11bの下方に形成され、各ソース側ウェル領域10の底部と接する第3領域11cとを含む。
エピタキシャル層3における外側LOCOS膜14と接する部分には、p型のリサーフ層16が形成されている。リサーフ層16は、外側LOCOS膜14に沿うように平面視長円環状に形成されており、エピタキシャル層3との間でpn接合部を形成している。リサーフ層16は、半導体基板2のp型不純物濃度よりも高いp型不純物濃度を有している。リサーフ層16のp型不純物濃度は、たとえば1.0×1015cm−3以上1.0×1016cm−3以下である。
第1ゲートメタル39は、第4コンタクト41を介してゲート領域8に電気的に接続され、第5コンタクト42を介して最外周グランド導電体膜21に電気的に接続され、第6コンタクト43を介してフィールドプレート20の最外周部20bに電気的に接続されている。第2ゲートメタル40は、たとえばグランド電位を供給するためのグランド電極(図示せず)に電気的に接続されており、第7コンタクト44を介して第1ゲートメタル39に電気的に接続されている。これにより、ゲート領域8、フィールドプレート20の最外周部20bおよび最外周グランド導電体膜21が同電位(グランド電位)とされている。
ソースメタル32は、ソース領域7上に配置された第1ソースメタル45と、第1ソースメタル45上に配置された第2ソースメタル46とを含む積層構造を有している。第1ソースメタル45は、ソース領域7と対向するように配置されている。第1ソースメタル45は、第8コンタクト47を介してソース領域7に電気的に接続されている。第2ソースメタル46は、第9コンタクト48を介して第1ソースメタル45に電気的に接続されている。第2ソースメタル46は、定常時においては電気的に浮遊状態とされている。所定の制御電圧が第2ソースメタル46に印加されることによって、ドレイン領域4およびソース領域7間の電流の流れが制御される。
図6Bに示されるように、第3調整例では、第1調整例の形態と比較して第2のグランド導電体膜50がドレイン領域4側に向けて第3位置x3まで引き出された構成とされている。フィールドプレート20の最外周部20bは、第4位置x4に配置されている。
図6A〜図6Cに示されるように、第2調整例、第3調整例および第4調整例は、エピタキシャル層3とソース側ウェル領域10の張り出し部10aとの境界が、平面視において第2のグランド導電体膜50と重なる構成とされている。つまり、第2のグランド導電体膜50がソース側ウェル領域10の張り出し部10aの全域を被覆するようにドレイン領域4側に引き出された構成とされている。また、フィールドプレート20の最外周部20bは、エピタキシャル層3とソース側ウェル領域10の張り出し部10aとの境界よりもドレイン領域4側に配置されている。
図8は、第2のグランド導電体膜50のレイアウトと半導体装置1,101A〜101Dの耐圧との関係を示すグラフである。図8において、横軸は、フィールドプレート20の最外周部20bが配置された位置であり、縦軸は、ブレークダウン電圧BV(V)である。なお、ブレークダウン電圧BVは、ドレイン電圧VDを0Vから半導体装置1,101A〜101Dがブレークダウンに至る電圧まで増加させることによって測定されている。
第1折れ線L1は、本実施形態に係る半導体装置1の第2のグランド導電体膜50のレイアウトとブレークダウン電圧BVとの関係を示している。第1折れ線L1における第1プロットP11は、第1調整例に係る半導体装置1(図3参照)の耐圧を示している。第1折れ線L1における第2プロットP12は、第2調整例に係る半導体装置1(図6A参照)の耐圧を示している。第1折れ線L1における第3プロットP13は、第3調整例に係る半導体装置1(図6B参照)の耐圧を示している。第1折れ線L1における第4プロットP14は、第4調整例に係る半導体装置1(図6C参照)の耐圧を示している。
図9は、本発明の第2実施形態に係る半導体装置61におけるフィールドプレート20が配置された領域の一部を示す平面図であって、後述する浮遊導電体膜62のレイアウトの第1調整例を示している。なお、図9は、前述の図3に対応する部分の拡大平面図である。
図10Bに示されるように、第3調整例では、第1位置x1、第2位置x2および第3位置x3に浮遊導電体膜62が一つずつ配置されており、フィールドプレート20の最外周部20bが第4位置x4に配置された構成とされている。
図10A〜図10Cに示されるように、複数個の浮遊導電体膜62がフィールドプレート20の最外周部20bと最外周グランド導電体膜21との間に設けられる場合、相対的に長い周囲長の浮遊導電体膜62が、相対的に短い周囲長の浮遊導電体膜62を取り囲むように配置される。むろん、浮遊導電体膜62は、フィールドプレート20の最外周部20bと最外周グランド導電体膜21との間において、フィールドプレート20を取り囲む平面視螺旋状に形成されていてもよい。複数個の浮遊導電体膜62は、本実施形態では、いずれも平面視長円環状に形成されており、フィールドプレート20を同心円状に取り囲んでいる。互いに隣り合う浮遊導電体膜62間のピッチは、フィールドプレート20の巻回ピッチと同程度とされている。
第3折れ線L3は、本実施形態に係る半導体装置61の浮遊導電体膜62のレイアウトとブレークダウン電圧BVとの関係を示している。第3折れ線L3における第1プロットP31は、第1調整例に係る半導体装置61(図9参照)の耐圧を示している。第3折れ線L3における第2プロットP32は、第2調整例に係る半導体装置61(図10A参照)の耐圧を示している。第3折れ線L3における第3プロットP33は、第3調整例に係る半導体装置61(図10B参照)の耐圧を示している。第3折れ線L3における第4プロットP34は、第4調整例に係る半導体装置61(図10C参照)の耐圧を示している。
しかし、本実施形態に係る半導体装置61では、前述の半導体装置1と異なり、第1調整例、第2調整例、第3調整例および第4調整例の順にブレークダウン電圧BVが増加している。つまり、浮遊導電体膜62の個数の増加に伴って、ブレークダウン電圧BVも増加している。したがって、たとえば第5位置x5〜第9位置x9(図10A〜図10C等も併せて参照)に浮遊導電体膜62を配置して当該浮遊導電体膜62の個数を増加させることにより、ブレークダウン電圧BVの更なる向上が期待される。
たとえば、前述の第2実施形態では、第1〜第4調整例において一つまたは複数の浮遊導電体膜62が形成された例について説明した。この浮遊導電体膜62を、たとえばコンタクトおよびゲートメタル31を介してグランドに電気的に接続させることによって、最外周グランド導電体膜21とは別体として形成された1つまたは複数の第2のグランド導電体膜50としてもよい。第2実施形態の第3調整例に示される3つの浮遊導電体膜62を3つの第2のグランド導電体膜50とした場合のブレークダウン電圧BVの特性が図12に示されている。
前述の半導体装置1、61,71は、たとえば、自動車(電気自動車を含む)、電車、産業用ロボット、空気調節装置、空気圧縮機、扇風機、掃除機、乾燥機、冷蔵庫等の動力源として利用される電動モータを駆動するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、前述の半導体装置1、61,71は、太陽電池、風力発電機その他の発電装置等のインバータ回路に用いられるパワーモジュールにも組み込むことができる他、アナログ制御電源、デジタル制御電源等を構成する回路モジュールにも組み込むことができる。
Claims (12)
- 第1導電型の半導体基板と、
前記半導体基板上に形成された第2導電型の半導体層と、
前記半導体層の表面領域に形成された第2導電型のドレイン領域と、
前記半導体層の表面領域に互いに電気的に接続されるように交互に配列された第2導電型のソース領域および第1導電型のゲート領域を含むソース/ゲート領域であって、前記ドレイン領域を取り囲むように間隔を空けて前記ドレイン領域の周囲に形成されたソース/ゲート領域と、
前記ドレイン領域と前記ソース/ゲート領域との間の前記半導体層上に配置され、平面視において螺旋状に複数回巻回されたフィールドプレートであって、前記ドレイン領域に電気的に接続された最内周部と、グランドに電気的に接続された最外周部とを有する抵抗性のフィールドプレートと、
前記フィールドプレートの最外周部と前記ソース/ゲート領域との間の前記半導体層上に前記フィールドプレートを取り囲むように配置され、グランドに電気的に接続された平面視環状の最外周グランド導電体膜と、
前記フィールドプレートの最外周部と前記最外周グランド導電体膜との間の前記半導体層上に前記フィールドプレートを取り囲むように配置され、グランドに電気的に接続された平面視環状の第2のグランド導電体膜とを含む、半導体装置。 - 前記第2のグランド導電体膜は、前記半導体層上における前記フィールドプレートの最外周部と前記最外周グランド導電体膜との間で、前記最外周グランド導電体膜の内周縁に沿って当該最外周グランド導電体膜と一体的に形成されている、請求項1に記載の半導体装置。
- 前記第2のグランド導電体膜は、前記半導体層上における前記フィールドプレートの最外周部と前記最外周グランド導電体膜との間に同心円状に複数個配置されている、請求項1に記載の半導体装置。
- 前記ゲート領域の下方側の前記半導体層の表面領域に形成され、前記ゲート領域の不純物濃度よりも低い不純物濃度を有する第1導電型のゲート側ウェル領域と、
前記ソース領域の下方側の前記半導体層の表面領域に形成され、前記ソース領域の不純物濃度よりも低い不純物濃度を有する第2導電型のソース側ウェル領域であって、前記ゲート側ウェル領域よりも前記ドレイン領域側に張り出した張り出し部を有するソース側ウェル領域とをさらに含み、
前記第2のグランド導電体膜は、平面視において前記ソース側ウェル領域の前記張り出し部と重なっている、請求項1〜3のいずれか一項に記載の半導体装置。 - 前記半導体層と前記ソース側ウェル領域の前記張り出し部との境界が、平面視において前記第2のグランド導電体膜と重なっている、請求項4に記載の半導体装置。
- 前記フィールドプレートの最外周部が、前記半導体層と前記ソース側ウェル領域の前記張り出し部との境界よりも前記ドレイン領域側に位置している、請求項4または5に記載の半導体装置。
- 前記半導体層上における前記ドレイン領域と前記ソース/ゲート領域との間に形成された絶縁膜をさらに含み、
前記フィールドプレート、前記最外周グランド導電体膜および前記第2のグランド導電体膜は、前記絶縁膜上に形成されている、請求項1〜6のいずれか一項に記載の半導体装置。 - 前記フィールドプレート、前記最外周グランド導電体膜および前記第2のグランド導電体膜は、いずれも導電性が付与されたポリシリコンを含む、請求項1〜7のいずれか一項に記載の半導体装置。
- 第1導電型の半導体基板と、
前記半導体基板上に形成された第2導電型の半導体層と、
前記半導体層の表面領域に形成された第2導電型のドレイン領域と、
前記半導体層の表面領域に互いに電気的に接続されるように交互に配列された第2導電型のソース領域および第1導電型のゲート領域を含むソース/ゲート領域であって、前記ドレイン領域を取り囲むように間隔を空けて前記ドレイン領域の周囲に形成されたソース/ゲート領域と、
前記ドレイン領域と前記ソース/ゲート領域との間の前記半導体層上に配置され、平面視において螺旋状に複数回巻回されたフィールドプレートであって、前記ドレイン領域に電気的に接続された最内周部と、グランドに電気的に接続された最外周部とを有する抵抗性のフィールドプレートと、
前記フィールドプレートの最外周部と前記ソース/ゲート領域との間の前記半導体層上に前記フィールドプレートを取り囲むように配置され、グランドに電気的に接続された平面視環状の最外周グランド導電体膜と、
前記フィールドプレートの最外周部と前記最外周グランド導電体膜との間の前記半導体層上に前記フィールドプレートを取り囲むように配置され、電気的に浮遊状態とされた平面視環状の浮遊導電体膜とを含む、半導体装置。 - 前記浮遊導電体膜は、前記半導体層上における前記フィールドプレートの最外周部と前記最外周グランド導電体膜との間に同心円状に複数個配置されている、請求項9に記載の半導体装置。
- 前記ゲート領域の下方側の前記半導体層の表面領域に形成され、前記ゲート領域の不純物濃度よりも低い不純物濃度を有する第1導電型のゲート側ウェル領域と、
前記ソース領域の下方側の前記半導体層の表面領域に形成され、前記ソース領域の不純物濃度よりも低い不純物濃度を有する第2導電型のソース側ウェル領域であって、前記ゲート側ウェル領域よりも前記ドレイン領域側に張り出した張り出し部を有するソース側ウェル領域とをさらに含み、
前記浮遊導電体膜は、平面視において、前記ソース側ウェル領域の前記張り出し部と重なっている、請求項9または10に記載の半導体装置。 - 前記フィールドプレートの最外周部が、前記半導体層と前記ソース側ウェル領域の前記張り出し部との境界よりも前記ドレイン領域側に位置している、請求項11に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099026A JP6693805B2 (ja) | 2016-05-17 | 2016-05-17 | 半導体装置 |
US15/596,464 US9985142B2 (en) | 2016-05-17 | 2017-05-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099026A JP6693805B2 (ja) | 2016-05-17 | 2016-05-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208420A JP2017208420A (ja) | 2017-11-24 |
JP6693805B2 true JP6693805B2 (ja) | 2020-05-13 |
Family
ID=60329675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016099026A Active JP6693805B2 (ja) | 2016-05-17 | 2016-05-17 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9985142B2 (ja) |
JP (1) | JP6693805B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7009854B2 (ja) * | 2017-09-11 | 2022-01-26 | 富士電機株式会社 | 起動素子、スイッチング電源回路の制御ic及びスイッチング電源回路 |
US11145709B2 (en) * | 2018-09-28 | 2021-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including a capacitor |
DE102019119805A1 (de) | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung, die einen kondensator aufweist |
WO2024024415A1 (ja) * | 2022-07-25 | 2024-02-01 | ローム株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4192353B2 (ja) * | 1999-09-21 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP4667756B2 (ja) * | 2004-03-03 | 2011-04-13 | 三菱電機株式会社 | 半導体装置 |
JP5564749B2 (ja) * | 2006-11-20 | 2014-08-06 | 富士電機株式会社 | 半導体装置、半導体集積回路、スイッチング電源用制御icおよびスイッチング電源装置 |
KR20140029027A (ko) * | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP6269085B2 (ja) | 2014-01-16 | 2018-01-31 | 富士電機株式会社 | 接合型電界効果トランジスタ |
JP6459416B2 (ja) * | 2014-11-12 | 2019-01-30 | 富士電機株式会社 | 半導体装置 |
-
2016
- 2016-05-17 JP JP2016099026A patent/JP6693805B2/ja active Active
-
2017
- 2017-05-16 US US15/596,464 patent/US9985142B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9985142B2 (en) | 2018-05-29 |
US20170338354A1 (en) | 2017-11-23 |
JP2017208420A (ja) | 2017-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5863574B2 (ja) | 半導体装置 | |
JP4797203B2 (ja) | 半導体装置 | |
JP5737102B2 (ja) | 半導体装置 | |
JP6693805B2 (ja) | 半導体装置 | |
US20140103416A1 (en) | Semiconductor device having esd protection structure and associated method for manufacturing | |
JP2013008715A (ja) | 半導体装置 | |
JP6704789B2 (ja) | 半導体装置 | |
JP6739372B2 (ja) | 半導体装置 | |
US20130161740A1 (en) | Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same | |
US20120126328A1 (en) | Semiconductor device | |
JP5968548B2 (ja) | 半導体装置 | |
CN103022015B (zh) | 静电放电保护单元及半导体器件 | |
JP2011159903A (ja) | 半導体装置 | |
JP2013125757A (ja) | 半導体装置 | |
JP5182376B2 (ja) | 半導体装置 | |
JP2006269633A (ja) | 電力用半導体装置 | |
US20130200499A1 (en) | Semiconductor device | |
JP2014067986A (ja) | 半導体装置 | |
US9748408B2 (en) | High-voltage semiconductor device and method of producing the same | |
US10325902B2 (en) | Power transistor with a plurality of bi-directional diodes | |
JP5685991B2 (ja) | 半導体装置 | |
CN109564877B (zh) | 半导体装置 | |
JP5446404B2 (ja) | 半導体装置 | |
JP6334655B2 (ja) | パワー半導体デバイス | |
JP2019186459A (ja) | スイッチング素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6693805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |