JP6459416B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6459416B2 JP6459416B2 JP2014229696A JP2014229696A JP6459416B2 JP 6459416 B2 JP6459416 B2 JP 6459416B2 JP 2014229696 A JP2014229696 A JP 2014229696A JP 2014229696 A JP2014229696 A JP 2014229696A JP 6459416 B2 JP6459416 B2 JP 6459416B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- main electrode
- electrode region
- semiconductor device
- jfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 230000015556 catabolic process Effects 0.000 claims description 38
- 239000002344 surface layer Substances 0.000 claims description 37
- 238000000605 extraction Methods 0.000 claims description 30
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 56
- 230000003071 parasitic effect Effects 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009499 grossing Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum-copper-silicon Chemical compound 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本明細書において、「主電極領域」とは、電界効果トランジスタ(FET)においてソース領域又はドレイン領域の何れか一方となる低比抵抗の半導体領域を意味する。より具体的には、上記の「一方となる半導体領域」を「第1主電極領域」として定義すれば、「他方となる半導体領域」は「第2主電極領域」となる。すなわち、「第2主電極領域」とは、FET、SITにおいては第1主電極領域とはならないソース領域又はドレイン領域の何れか一方となる半導体領域を意味する。以下の第1及び第2の実施形態では、高耐圧能動素子としてJFETについて説明する。
また、本明細書及び添付図面においては、n又はpを冠記した層や領域では、それぞれ電子又は正孔が多数キャリアであることを意味する。また、nやpに付す+や−は、+及び−が付記されていない半導体領域に比してそれぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。
<スイッチング電源装置>
本発明の第1の実施形態に係る半導体装置31Aを説明する前に、この半導体装置31Aが用いられるスイッチング電源装置について説明する。
図6に示すスイッチング電源装置600Aは、本発明の第1の実施形態に係る半導体装置(制御IC)31Aを備えている。第1の実施形態に係る半導体装置31Aは、例えば数10V程度から500V程度の電圧が印加されるVH端子(高耐圧入力端子)32、フィードバック入力端子(以下、FB端子とする)33、電流センス入力端子(以下、IS端子とする)34、制御IC31の電源電圧端子(以下、VCC端子とする)35、MOSFET19のゲート駆動端子(以下、OUT端子とする)36、および接地端子(以下、GND端子とする)37を有する。VH端子32は、電源起動時にVCC端子35に電流を供給する端子である。第1の実施の形態では、AC入力電圧を整流平滑した電圧がVH端子32に印加される。GND端子37は、接地されている。
ドライバ回路46には、発振器45が接続されており、発振器45から発振信号が入力される。発振器45からドライバ回路46にターンオン信号が入力され、かつPWMコンパレータ48の非反転入力端子の電圧(すなわち、FB端子33の電圧)が反転入力端子の電圧(すなわち、IS端子34の電圧)よりも大きいときに、ドライバ回路46の出力信号は、Hi状態になる。出力アンプ47は、ドライバ回路46から出力されるHi状態の信号を増幅し、OUT端子36を介してMOSFET19のゲートを駆動する。
次に、第1の実施形態に係る半導体装置31Aの起動回路41について説明する。図7に示すように、起動回路41は、VH端子(高耐圧入力端子)61、BO端子(ブラウンアウト入力端子)62、オン/オフ端子(オン/オフ信号入力端子)63およびVCC端子(電源電圧端子)64を備えている。VH端子61およびVCC端子64は、それぞれ、制御IC31のVH端子32およびVCC端子35に接続されている。オン/オフ端子63は、低電圧停止回路42に接続されている。
また、BO端子62は、BOコンパレータ44の非反転入力端子に接続されている。つまり、VH端子61への入力電圧を抵抗73,74により抵抗分圧した電圧が、BOコンパレータ44の非反転入力端子に入力される。抵抗73,74の抵抗値は、特に限定しないが、1MΩ以上であり、その抵抗値の上限は特にないが、半導体装置内に作成可能な抵抗値の上限以下である。例えば、10MΩ程度以下である。
なお、第1のJFET81と第2のJFET82が1つのJFETから構成される場合もある。例えば、第1のJFET81のみで構成するものである場合は、第2のJFET82が不要となり、第2のJFET82のソースに接続されて、抵抗66と接続される配線は、第1のJFET81のソースに接続すればよい。
次に、第1の実施形態に係る半導体装置31Aの具体的な構造について、図1乃至図5を用いて説明する。なお、図3では、後述するフィールド絶縁膜110よりも上層の図示を省略している。
図1及び図2に示すように、第1の実施形態に係る半導体装置31Aは、第2導電型(p−型)の半導体基板100を主体に構成されている。この半導体基板100の主面側の表層部には、図7に示した起動回路41を構成している第1のJFET81及び第2のJFET80が形成されている。半導体基板100としては、例えば単結晶シリコン基板が用いられている。第1のJFET81及び第2のJFET82は、ほぼ同様の構成になっているので、第1のJFET81に着目して説明し、第2のJFET82については説明を省略する。
第1層間絶縁膜130上には、第1主電極配線141、第1中間配線142、第2主電極配線143、基準電位配線144、基板給電配線146等を覆うようにして例えば二酸化シリコン膜からなる第2層間絶縁膜150が設けられている。
第2主電極配線143は、第1層間絶縁膜130を貫通するコンタクト部を介して第2主電極コンタクト領域113と電気的にかつ金属学的に接続されている。この第2主電極配線143は、起動後段回路65bと電気的に接続されている。すなわち、第1のJFET81の第2主電極領域103は、第2主電極配線143を介して起動後段回路65bと電気的に接続されている。また、第1のJFET81の第2主電極領域103と分離された第2のJFET82の第2主電極領域103も第2主電極配線143とは異なる第2主電極配線を介して起動後段回路65bと電気的に接続されている。
基板給電配線146は、第1層間絶縁膜130を貫通するコンタクト部を介して基板給電ウエルコンタクト領域116と電気的にかつ金属学的に接続されている。この基板給電配線146には、基準電位としてのグランド電位が印加される。すなわち、半導体基板100には、グランド電位が印加される。
第1主電極領域(ドレイン領域)101に電圧が印加されるとドレイン電流が図1の中央に示した第1主電極領域101から第2主電極領域103に向かって放射状に流れる。第2主電極領域103が正電位にバイアスされ、この電位が上昇してある電位になるとドリフト領域102が空乏層によりカットオフされ、ドレイン電流が遮断される。この第1の実施形態では、ドレイン−ソース間は、主にウエル領域104とドリフト領域102との接合により、例えば500V以上の耐圧を持ちように設計される。
次に、図4及び図5を参照しながら寄生npnバイポーラトランジスタ179の動作について説明する。半導体装置31Aは、図2に示すように、第1主電極領域101上に、この第1主電極領域101と電気的に接続されたボンディングパッド(外部入力端子)161を備えている。このボンディングパッド161にESDサージが印加された場合、図4に示す寄生ダイオード178がブレイクダウンし(図5中、(A)点)、ESDサージの印加によるサージ電流は、ボンディングパッド161から第1主電極領域101及びドリフト領域102を経由してウエル領域104及びこのウエル領域104の表層部のウエルコンタクト領域114に流れる。このウエル領域104中を流れる電流がベース電流となって図4に示す寄生npnバイポーラトランジスタ179がオンする(図5中、(B)点)。寄生npnバイポーラトランジスタ179がオンすると、ドリフト領域102から電位引抜領域115にサージ電流が流れる、換言すればドリフト領域102からサージ電流を電位引抜領域115で引き抜くことができるので、ESDサージから第1のJFET81及び第2のJFET82(起動素子65a)を保護することができる。すなわち、ウエル領域104は、電位引抜領域115とドリフト領域102との間を流れる電流を制御するベース領域として機能する。この結果、第1のJFET81及び第2のJFET82のESD破壊耐量を高めることができるので、半導体装置31Aの更なる信頼性向上を図ることができる。
また、寄生npnバイポーラトランジスタ179の動作をさせ易くするためには、ベース抵抗となるウエル領域104の不純物濃度を制御する。また、第2主電極コンタクト領域と電位引抜領域との間の距離を最適化することで、第1のJFET81及び第2のJFET82の外周部で寄生npnバイポーラトランジスタ179の動作を起こすようにする。
第1の実施形態に係る半導体装置31Aでは、図1に示した環状のドリフト領域102の周縁部に、ウエル領域104及び電位引抜領域115が環状に形成された構造となっているので、寄生npnバイポーラトランジスタ179の動作抵抗を下げることができると共に、電流集中を避けることができる。
本発明の第2の実施形態に係る半導体装置31Bは、第1の実施形態に係る半導体装置31Aとほぼ同様の構成になっているが、JFETの構造が異なっている。以下、図8乃至図14を参照しながら、第2の実施形態に係る半導体装置31Bを説明する。
図8及び図9に示すように、第2の実施形態に係る半導体装置31Bは、第2導電型(p−型)の半導体基板100を主体に構成されている。この半導体基板100の主面側の表層部には、図7に示した起動回路41を構成している第1のJFET81及び第2のJFET80に代えて、第1のJFET81a及び第2のJFET82aが形成されている。第2の実施形態においても、第1のJFET81a及び第2のJFET82bは、ほぼ同様の構成になっているので、第1のJFET81aに着目して説明し、第2のJFET82aについては説明を省略する。
図8乃至図11に示すように、第2主電極コンタクト領域183は、ドリフト領域102を囲むようにして環状に形成された環状部分183aと、この環状部分183aからドリフト領域102側に突出し、環状部分183aの環状方向に所定の間隔を置いてドット状に配置された複数の突出部分183bとを有する平面パターン形状で形成されている。
第1のJFET81aの第2主電極コンタクト領域183は、図8及び図9に示すように、環状部分183aと突出部分183bとで構成されている。一方、第2のJFET82aの第2主電極コンタクト領域183Bは、図8及び図12に示すように、突出部分183bの単独で構成されている。この第2のJFET82aの第2主電極コンタクト領域183B(単独の突出部分183b)は、図12に示すように、第1のJFET81aの第2主電極コンタクト領域183(環状部分183a及び突出部分183b)から分離されている。
図12及び図13に示すように、ウエル領域104は、第2主電極領域103と103B及び第2主電極コンタクト領域183と183Bとの切れ目で高耐圧用ウエル領域108と連結され、互いに電気的に接続されている。このウエル領域104及び高耐圧用ウエル領域108は、半導体装置の製造工程中の不純物導入工程において、同一のマスクパターンで一括して形成される。また、埋め込み領域107においても、図13に示すように、第2主電極領域103と103B及び第2主電極コンタクト領域183と183Bとの切れ目で高耐圧用埋め込み領域109と連結され、互いに電気的に接続されている。
第2主電極領域103及び第2主電極コンタクト領域183は、図6に示す起動後段回路65bと電気的に接続されている。ウエル領域104、第1ウエルコンタクト領域184a、第2ウエルコンタクト領域184b及び電位引抜領域185には、グランド電位が印加される。半導体基板100には、グランド電位が印加される。
次に、図14及び図5を参照しながら寄生npnバイポーラトランジスタ199の動作について説明する。半導体装置31Bは、図8に示すように、第1主電極領域101上に、この第1主電極領域101と電気的に接続されたボンディングパッド(外部入力端子)161を備えている。このボンディングパッド161にESDサージが印加された場合、図14に示す寄生ダイオード198がブレイクダウンし(図5中、(A)点)、ESDサージの印加によるサージ電流は、ボンディングパッド161から第1主電極領域101、ドリフト領域102及び第2主電極領域103を経由してウエル領域104及びこのウエル領域104の表層部の第1ウエルコンタクト領域184aに流れる。このウエル領域104中を流れる電流がベース電流となって図14に示す寄生npnバイポーラトランジスタ199がオンする(図5中、(B)点)。寄生npnバイポーラトランジスタ199がオンすると、第2主電極領域103から電位引抜領域185にサージ電流が流れる、換言すれば第2主電極領域103からサージ電流を電位引抜領域185で引き抜くことができるので、第1の実施形態と同様に、ESDサージから第1のJFET81a及び第2のJFET82a(起動素子65a)を保護することができる。すなわち、ウエル領域4は、電位引抜領域185とドリフト領域102との間を流れる電流を制御するベース領域として機能する。したがって、第2の実施形態に係る半導体装置31Bにおいても、第1の実施形態と同様に、チップサイズの大型化を抑制しつつ、更なる信頼性の向上を図ることができる。
100…半導体基板
101…第1主電極領域(ドレイン領域)
102…ドリフト領域
103,103B…第2主電極領域(ソース領域)
104…ウエル領域
106…基板給電ウエル領域
107…埋め込み領域
110…フィールド絶縁膜
111…第1主電極コンタクト領域
113…第2主電極コンタクト領域
114…ウエルコンタクト領域
115,185…電位引抜領域
116…基板供給コンタクト領域
120…抵抗性フィールドプレート
130…第1層間絶縁膜
141…第1主電極配線
142…第1中間配線
143…第2主電極配線
144…基準電位配線
146…基板給電配線
150…第2層間絶縁膜
161…ボンディングパッド(外部入力端子)
162…第2中間配線
170…保護膜
171…ボンディング開口
178,198…寄生ダイオード
179,199…寄生npnバイポーラトランジスタ
183,183B…第2主電極コンタクト領域
184a,184b…ウエルコンタクト領域
185…電位引抜領域
186…フィールドプレート
188…高耐圧用ウエルコンタクト領域
Claims (10)
- 第1導電型の第1主電極領域と、
前記第1主電極領域に接した第1導電型のドリフト領域と、
前記ドリフト領域に接した第1導電型の第2主電極領域と、
前記ドリフト領域及び前記第2主電極領域の各々の表層部の一部に跨って前記ドリフト領域及び前記第2主電極領域よりも浅く設けられ、基準電位が印加される第2導電型のウエル領域と、
前記ウエル領域の表層部に設けられ、前記基準電位が印加される第1導電型の電位引抜領域と、
を備え、
前記ウエル領域が前記電位引抜領域と前記ドリフト領域との間を流れる電流を制御するベース領域として機能することを特徴とする半導体装置。 - 前記第1導電型のドリフト領域は前記第1主電極領域の周辺部を囲むように配置され、
前記第2主電極領域は前記ドリフト領域の周辺部を囲むように配置されたことを特徴とする請求項1に記載の半導体装置。 - 前記ウエル領域及び前記電位引抜領域は、前記第1主電極領域を囲む位置において環状に形成されていることを特徴とする請求項2に記載の半導体装置。
- 前記第2主電極領域は、前記第1主電極領域を囲む位置において環状に形成されていることを特徴とする請求項2に記載の半導体装置。
- 第1導電型の第1主電極領域と、
前記第1主電極領域に接した第1導電型のドリフト領域と、
前記ドリフト領域に接した第1導電型の第2主電極領域と、
前記第2主電極領域の表層部の一部に設けられ、基準電位が印加される第2導電型のウエル領域と、
前記ウエル領域の表層部に設けられ、前記基準電位が印加される第1導電型の電位引抜領域と、
を備え、
前記ウエル領域が前記電位引抜領域と前記第2主電極領域との間を流れる電流を制御するベース領域として機能することを特徴とする半導体装置。 - 前記第1導電型のドリフト領域は前記第1主電極領域の周辺部を囲むように配置され、
前記第2主電極領域は前記ドリフト領域の周辺部を囲むように配置されたことを特徴とする請求項5に記載の半導体装置。 - 前記ウエル領域及び前記電位引抜領域は、前記第1主電極領域を囲む位置において環状に形成されていることを特徴とする請求項6に記載の半導体装置。
- 前記ウエル領域は、前記ドリフト領域から離間して設けられ、かつ前記ドリフト領域及び前記第2主電極領域よりも浅いことを特徴とする請求項5または請求項6に記載の半導体装置。
- 前記第2主電極領域は、前記第1主電極領域を囲む位置において環状に周回していることを特徴とする請求項6に記載の半導体装置。
- 前記ドリフト領域及び前記第2主電極領域の表層部に、前記第2主電極領域の周回する方向に沿ってドット状に連続するパターンで配置された複数の第1導電型の高耐圧用ウエル領域を更に備えることを特徴とする請求項5または請求項6に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014229696A JP6459416B2 (ja) | 2014-11-12 | 2014-11-12 | 半導体装置 |
US14/875,654 US9711659B2 (en) | 2014-11-12 | 2015-10-05 | Semiconductor device |
CN201510662021.4A CN105590922B (zh) | 2014-11-12 | 2015-10-14 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014229696A JP6459416B2 (ja) | 2014-11-12 | 2014-11-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016096176A JP2016096176A (ja) | 2016-05-26 |
JP6459416B2 true JP6459416B2 (ja) | 2019-01-30 |
Family
ID=55912900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014229696A Active JP6459416B2 (ja) | 2014-11-12 | 2014-11-12 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9711659B2 (ja) |
JP (1) | JP6459416B2 (ja) |
CN (1) | CN105590922B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102286014B1 (ko) * | 2015-11-23 | 2021-08-06 | 에스케이하이닉스 시스템아이씨 주식회사 | 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자 |
JP6693805B2 (ja) * | 2016-05-17 | 2020-05-13 | ローム株式会社 | 半導体装置 |
US10256630B2 (en) | 2017-05-30 | 2019-04-09 | Infineon Technologies Austria Ag | Controller device for power electronics circuit |
JP7009854B2 (ja) * | 2017-09-11 | 2022-01-26 | 富士電機株式会社 | 起動素子、スイッチング電源回路の制御ic及びスイッチング電源回路 |
US10916497B2 (en) * | 2018-09-27 | 2021-02-09 | Micron Technology, Inc. | Apparatuses and methods for protecting transistor in a memory circuit |
WO2020113175A2 (en) * | 2018-11-29 | 2020-06-04 | OctoTech, Inc. | Cmos rf power limiter and esd protection circuits |
JP7180359B2 (ja) * | 2018-12-19 | 2022-11-30 | 富士電機株式会社 | 抵抗素子 |
CN111799327B (zh) * | 2019-04-09 | 2024-04-12 | 比亚迪半导体股份有限公司 | 半导体功率器件 |
WO2024024415A1 (ja) * | 2022-07-25 | 2024-02-01 | ローム株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE500814C2 (sv) * | 1993-01-25 | 1994-09-12 | Ericsson Telefon Ab L M | Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning |
JP5564749B2 (ja) * | 2006-11-20 | 2014-08-06 | 富士電機株式会社 | 半導体装置、半導体集積回路、スイッチング電源用制御icおよびスイッチング電源装置 |
JP5487851B2 (ja) * | 2008-09-30 | 2014-05-14 | サンケン電気株式会社 | 半導体装置 |
US20100232081A1 (en) * | 2009-03-12 | 2010-09-16 | Advanced Analogic Technologies, Inc. | Method and Apparatus for Over-voltage Protection With Breakdown-Voltage Tracking Sense Element |
US8786021B2 (en) * | 2012-09-04 | 2014-07-22 | Macronix International Co., Ltd. | Semiconductor structure having an active device and method for manufacturing and manipulating the same |
CN102969312B (zh) * | 2012-12-18 | 2015-02-04 | 江南大学 | 一种双向衬底触发的高压esd保护器件 |
-
2014
- 2014-11-12 JP JP2014229696A patent/JP6459416B2/ja active Active
-
2015
- 2015-10-05 US US14/875,654 patent/US9711659B2/en active Active
- 2015-10-14 CN CN201510662021.4A patent/CN105590922B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9711659B2 (en) | 2017-07-18 |
CN105590922A (zh) | 2016-05-18 |
US20160133704A1 (en) | 2016-05-12 |
CN105590922B (zh) | 2019-07-19 |
JP2016096176A (ja) | 2016-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6459416B2 (ja) | 半導体装置 | |
JP5692301B2 (ja) | 半導体装置およびスイッチング電源装置 | |
JP6299254B2 (ja) | 半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 | |
JP5104878B2 (ja) | 集積回路および半導体装置 | |
JP6268404B2 (ja) | 半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 | |
JP5602111B2 (ja) | 電源制御システム抑止方法 | |
JP6531447B2 (ja) | 半導体装置 | |
US10600775B2 (en) | Electrostatic discharge protection device | |
JP6269085B2 (ja) | 接合型電界効果トランジスタ | |
JP5338026B2 (ja) | スイッチング電源用制御icおよびスイッチング電源装置 | |
JP2006278911A (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
JP7009854B2 (ja) | 起動素子、スイッチング電源回路の制御ic及びスイッチング電源回路 | |
JP6430424B2 (ja) | 半導体装置 | |
JP6361442B2 (ja) | 半導体装置 | |
JP2005235844A (ja) | 半導体装置 | |
JP4080704B2 (ja) | スイッチング電源 | |
JP2013214597A (ja) | 半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6459416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |