JP6684182B2 - Device wafer processing method - Google Patents
Device wafer processing method Download PDFInfo
- Publication number
- JP6684182B2 JP6684182B2 JP2016155623A JP2016155623A JP6684182B2 JP 6684182 B2 JP6684182 B2 JP 6684182B2 JP 2016155623 A JP2016155623 A JP 2016155623A JP 2016155623 A JP2016155623 A JP 2016155623A JP 6684182 B2 JP6684182 B2 JP 6684182B2
- Authority
- JP
- Japan
- Prior art keywords
- device wafer
- processing
- dividing
- groove
- water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title description 50
- 238000000034 method Methods 0.000 claims description 69
- 238000012545 processing Methods 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 238000007789 sealing Methods 0.000 claims description 51
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 51
- 230000001681 protective effect Effects 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 238000001020 plasma etching Methods 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 214
- 238000005530 etching Methods 0.000 description 20
- 238000012986 modification Methods 0.000 description 20
- 230000004048 modification Effects 0.000 description 20
- 238000001816 cooling Methods 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000002679 ablation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000007710 freezing Methods 0.000 description 4
- 230000008014 freezing Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000112 cooling gas Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 2
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 2
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 239000004088 foaming agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Landscapes
- Dicing (AREA)
Description
本発明は、デバイスウエーハをデバイスに分割するデバイスウエーハの加工方法に関する。 The present invention relates to a device wafer processing method for dividing a device wafer into devices.
デバイスウエーハの分割には、ダイシング装置やレーザ加工装置が用いられている。ダイシング装置は、破砕加工であるため、カケ(チッピング)が発生しやすく、分割されたチップの抗折強度が低くなったり、加工時間が比較的長くなったりするという問題がある。また、レーザ加工装置によりウエーハ内部に変質層を形成して分割する方法では、カケが少なく切り代も小さいという利点があるが、分割されたチップ同士が隣接するため、その後の搬送時にチップ同士がこすれてカケを発生させてしまうという問題も残されていた。 A dicing device and a laser processing device are used for dividing the device wafer. Since the dicing device is a crushing process, there is a problem that chipping (chipping) is likely to occur, the die strength of the divided chips becomes low, and the processing time becomes relatively long. In addition, the method of forming an altered layer inside the wafer by a laser processing apparatus and dividing the wafer has an advantage that chipping is small and a cutting margin is small, but since the divided chips are adjacent to each other, the chips are separated from each other during subsequent transportation. There was also the problem of rubbing and causing chips.
そこで、プラズマエッチングを利用してデバイスウエーハを個々のデバイスチップに分割するという加工方法(プラズマダイシング)が提案された(例えば、特許文献1参照)。この加工方法によれば、デバイスウエーハの直径が大きくなっても溝を形成する加工時間は変わらず、抗折強度の高いデバイスチップが形成できる。 Therefore, a processing method (plasma dicing) in which a device wafer is divided into individual device chips by using plasma etching has been proposed (see, for example, Patent Document 1). According to this processing method, the processing time for forming the groove does not change even if the diameter of the device wafer increases, and a device chip with high bending strength can be formed.
しかしながら、デバイスがMOSFET(metal-oxide-semiconductor field-effect transistor)である場合などには、デバイスウエーハは、裏面に電極となる金属膜又はダイアタッチフィルム等のプラズマエッチングが困難な金属膜が形成されている場合がある。特許文献1に示された加工方法では、プラズマエッチングが困難な金属膜が裏面に形成されたデバイスウエーハのデバイスチップへの分割が容易ではなかった。
However, in the case where the device is a MOSFET (metal-oxide-semiconductor field-effect transistor), the device wafer has a metal film as an electrode or a metal film which is difficult to be plasma-etched such as a die attach film formed on the back surface. There is a case. According to the processing method disclosed in
本発明は、このような点に鑑みてなされたものであり、裏面にプラズマエッチングが困難な金属膜が形成されたデバイスウエーハのデバイスチップへの分割を容易化できるデバイスウエーハの加工方法を提供する。 The present invention has been made in view of the above circumstances, and provides a device wafer processing method capable of facilitating division of a device wafer having a metal film, which is difficult to be plasma-etched on the back surface, into device chips. .
上述した課題を解決し、目的を達成するために、本発明のデバイスウエーハの加工方法は、表面の交差する複数の分割予定ラインによって区画された基板上の各領域に積層されたパッシベーション膜を含む複数のデバイスが形成されており、該分割予定ライン上の領域に該基板表面が露出し、裏面全面に金属膜が形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、該デバイスウエーハの外周部にプラズマ耐性を有する保護部材を形成する保護部材形成工程と、該デバイスウエーハの裏面側を保持し、該デバイスウエーハの表面側から該パッシベーション膜及び該保護部材をマスクにして該分割予定ラインに沿ってプラズマエッチングして、該金属膜に延び且つ該デバイスウエーハの外周面に露出しない溝を形成する溝形成工程と、該溝形成工程を実施した後、該デバイスウエーハ表面に水を供給し該溝を水で満たす水供給工程と、該水供給工程後に該デバイスウエーハの表面を封止部材で封止する封止工程と、該封止工程を実施した後に該デバイスウエーハを冷却し該溝に満たされた水を凍結させ、凍結された水の体積増加による力により該金属膜を該分割予定ラインに沿って破断し個々のデバイスに分割する分割工程と、を備えることを特徴とする。 In order to solve the above-mentioned problems and to achieve the object, a method for processing a device wafer according to the present invention includes a passivation film laminated in each region on a substrate defined by a plurality of dividing planned lines intersecting the surface. A device wafer processing method for processing a device wafer in which a plurality of devices are formed, the front surface of the substrate is exposed in a region on the planned dividing line, and a metal film is formed on the entire back surface of the device wafer. A protective member forming step of forming a protective member having plasma resistance on the outer peripheral portion of the device wafer, and holding the back surface side of the device wafer, and using the passivation film and the protective member as a mask from the front surface side of the device wafer to divide the device. Plasma etching along the line to form a groove extending to the metal film and not exposed on the outer peripheral surface of the device wafer. A groove forming step, a water supplying step of supplying water to the surface of the device wafer to fill the groove with water after the groove forming step, and a surface of the device wafer is sealed with a sealing member after the water supplying step. And a line for dividing the metal film by a force due to an increase in volume of the frozen water after cooling the device wafer after performing the sealing process and freezing the water filled in the groove. A dividing step of breaking along the line and dividing into individual devices.
該分割工程では、該デバイスウエーハの裏面側が下方に向けて配置されてもよい。 In the dividing step, the back surface side of the device wafer may be arranged downward.
該封止部材として、剛性を有するプレートを用いてよい。 A plate having rigidity may be used as the sealing member.
本発明のデバイスウエーハの加工方法は、水の凝固による体積膨張(約10%増加)を利用して膜を破断するので、デバイスウエーハを容易に個々のデバイスに分割することができる。 Since the device wafer processing method of the present invention utilizes the volume expansion (about 10% increase) due to the solidification of water to break the film, the device wafer can be easily divided into individual devices.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 Modes (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the embodiments below. Further, the constituent elements described below include those that can be easily conceived by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be appropriately combined. Further, various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.
〔実施形態1〕
実施形態1に係るデバイスウエーハの加工方法を図面を参照して説明する。図1は、実施形態1に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハを示す斜視図である。図2は、図1中のII−II線に沿う断面図である。図3は、図2に示されたデバイスウエーハのパッシベーション膜により被覆された分割予定ラインにアブレーション加工を施す状態を示す断面図である。
[Embodiment 1]
A method for processing a device wafer according to the first embodiment will be described with reference to the drawings. FIG. 1 is a perspective view showing a device wafer to be processed by the method for processing a device wafer according to the first embodiment. FIG. 2 is a sectional view taken along the line II-II in FIG. FIG. 3 is a cross-sectional view showing a state in which the planned dividing line covered with the passivation film of the device wafer shown in FIG. 2 is ablated.
実施形態1に係るデバイスウエーハの加工方法は、図1に示すデバイスウエーハWを加工する加工方法である。図1に示すデバイスウエーハWは、実施形態1ではシリコン、サファイア、ガリウムヒ素などを基板Sとする円板状の半導体ウエーハや光デバイスウエーハである。デバイスウエーハWは、図1に示すように、表面WSの交差(実施形態1では、直交)する複数の分割予定ラインLによって区画された基板S上の各領域にそれぞれデバイスDが形成されている。デバイスウエーハWは、複数のデバイスDが基板S上に形成されている。また、デバイスウエーハWは、裏面WR全面にプラズマエッチングが困難な金属膜Fが形成されている。実施形態1に係るデバイスウエーハWは、分割予定ラインLの幅が数十μm程度以下で、かつデバイスDの大きさが0.1mm角以上かつ20mm角以下であり、プラズマエッチングによりデバイスチップDTに分割されるのが好適なものである。また、実施形態1に係るデバイスウエーハWの厚さは、30μm以上で且つ300μm以下である。なお、デバイスチップDTは、基板Sの一部とデバイスDとを含んで構成される。 The method of processing the device wafer according to the first embodiment is a method of processing the device wafer W shown in FIG. In the first embodiment, the device wafer W shown in FIG. 1 is a disk-shaped semiconductor wafer or optical device wafer having a substrate S made of silicon, sapphire, gallium arsenide, or the like. In the device wafer W, as shown in FIG. 1, the device D is formed in each region on the substrate S partitioned by a plurality of planned dividing lines L intersecting with each other on the surface WS (orthogonal in the first embodiment). . The device wafer W has a plurality of devices D formed on a substrate S. Further, in the device wafer W, the metal film F, which is difficult to be plasma-etched, is formed on the entire back surface WR. In the device wafer W according to the first embodiment, the width of the planned dividing line L is about several tens of μm or less, the size of the device D is 0.1 mm square or more and 20 mm square or less, and the device chip DT is formed by plasma etching. It is preferably divided. Further, the thickness of the device wafer W according to the first embodiment is 30 μm or more and 300 μm or less. The device chip DT includes a part of the substrate S and the device D.
また、デバイスウエーハWのデバイスDは、図2に示すように、IC(Integrated Circuit)等の回路Cと、回路Cの表面を被覆するパッシベーション(不動態化又は不活性化)膜PFとを含んで構成する。パッシベーション膜PFは、基板S上の各領域に積層されて、回路Cを外部環境から保護し、回路Cを物理的及び化学的に保護する。パッシベーション膜PFは、シリコン窒化(Si3N4)膜やシリコン酸化(SiO2)膜などにより構成され、実施形態1において、回路Cを被覆し、分割予定ラインLを被覆していない。即ち、デバイスウエーハWは、分割予定ラインL上の領域に基板S表面が露出している、又はパッシベーション膜PFが除去されている。また、実施形態1において、デバイスDは、MOSFET(metal-oxide-semiconductor field-effect transistor)であり、金属膜Fは、銅合金などの導電体により構成された膜である。金属膜Fは、デバイスウエーハWの基板Sの表面WSにデバイスDを形成した後、基板Sが所定の厚みになるまで基板Sの裏面が研削された後に形成される。実施形態1において、金属膜Fは、スパッタリング又はCVD(Chemical Vapor Deposition:化学気相成長)により形成される。また、実施形態1において、金属膜Fは、チタン、ニッケル及び金のうち一以上の金属により構成された厚さが数μm〜10μm程度の多層膜である。 As shown in FIG. 2, the device D of the device wafer W includes a circuit C such as an IC (Integrated Circuit) and a passivation (passivation or passivation) film PF that covers the surface of the circuit C. It consists of. The passivation film PF is stacked in each region on the substrate S to protect the circuit C from the external environment and physically and chemically protect the circuit C. The passivation film PF is composed of a silicon nitride (Si 3 N 4 ) film, a silicon oxide (SiO 2 ) film, or the like, and covers the circuit C but does not cover the planned dividing line L in the first embodiment. That is, in the device wafer W, the surface of the substrate S is exposed in the region on the planned dividing line L, or the passivation film PF is removed. In the first embodiment, the device D is a MOSFET (metal-oxide-semiconductor field-effect transistor), and the metal film F is a film made of a conductor such as a copper alloy. The metal film F is formed after the device D is formed on the front surface WS of the substrate S of the device wafer W and then the back surface of the substrate S is ground until the substrate S has a predetermined thickness. In the first embodiment, the metal film F is formed by sputtering or CVD (Chemical Vapor Deposition). In the first embodiment, the metal film F is a multi-layer film made of one or more metals of titanium, nickel and gold and having a thickness of several μm to 10 μm.
また、実施形態1において、デバイスウエーハWは、図3に示すように、パッシベーション膜PFがデバイスDの回路C及び分割予定ラインLを被覆した状態にある場合には、レーザ加工ユニット13により分割予定ラインLにアブレーション加工が施されて、分割予定ラインL上のパッシベーション膜PFが除去される。
Further, in the first embodiment, the device wafer W is to be divided by the
デバイスウエーハWの分割予定ラインLにアブレーション加工を施す際には、デバイスウエーハWの表面WSにポリビニルアルコール(polyvinyl alcohol:PVA)又はポリビニルピロリドン(polyvinyl pyrrolidone:PVP)等を含む水溶性樹脂により構成される図示しない保護膜を形成する。アブレーション加工を施す際には、レーザ加工ユニット13の図示しないチャックテーブルに表面WSに図示しない保護膜が形成されたデバイスウエーハWを吸引保持し、レーザ光照射ユニット16の加工ヘッド15を分割予定ラインLに沿って移動させながらレーザ光照射ユニット16の加工ヘッド15からレーザ光LRを分割予定ラインLに照射して、分割予定ラインLのパッシベーション膜PFにアブレーション加工を施す。パッシベーション膜PFにアブレーション加工を施した後、図示しない保護膜を除去して、分割予定ラインLの基板S表面を露出する。実施形態1において、分割予定ラインLにレーザ光LRを照射して、アブレーション加工を施して、分割予定ラインLの基板S表面を露出しているが、本発明は、これに限定されず、分割予定ラインLに切削ブレードを用いた切削加工を施して、分割予定ラインLのパッシべーション膜PFを除去して、分割予定ラインLの基板S表面を露出しても良い。
When the ablation process is performed on the planned dividing line L of the device wafer W, the surface WS of the device wafer W is made of a water-soluble resin containing polyvinyl alcohol (PVA) or polyvinyl pyrrolidone (PVP). A protective film (not shown) is formed. When performing the ablation process, the chuck table (not shown) of the
次に、デバイスウエーハの加工方法を図面を参照して説明する。図4は、実施形態1に係るデバイスウエーハの加工方法の流れを示すフローチャートである。図5は、図4に示されたデバイスウエーハの加工方法の保護部材形成工程に用いられるレジスト塗布装置の概略の構成を示す斜視図である。図6は、図4に示されたデバイスウエーハの加工方法の保護部材形成工程後のデバイスウエーハの断面図である。図7は、図4に示されたデバイスウエーハの加工方法の溝形成工程で用いられるエッチング装置の一例を示す断面図である。図8は、図4に示されたデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの断面図である。図9は、図4に示されたデバイスウエーハの加工方法の水供給工程後のデバイスウエーハの断面図である。図10は、図4に示されたデバイスウエーハの加工方法の封止工程を示すデバイスウエーハの断面図である。図11は、図4に示されたデバイスウエーハの加工方法の封止工程後のデバイスウエーハの断面図である。図12は、図4に示されたデバイスウエーハの加工方法の分割工程に用いられる冷却装置の断面図である。図13は、図4に示されたデバイスウエーハの加工方法の分割工程を示すデバイスウエーハの要部の断面図である。図14は、図4に示されたデバイスウエーハの加工方法の加工後のデバイスウエーハの断面図である。 Next, a method for processing a device wafer will be described with reference to the drawings. FIG. 4 is a flowchart showing the flow of the method for processing a device wafer according to the first embodiment. FIG. 5 is a perspective view showing a schematic configuration of a resist coating apparatus used in the protective member forming step of the method for processing a device wafer shown in FIG. FIG. 6 is a cross-sectional view of the device wafer after the protective member forming step of the method for processing the device wafer shown in FIG. FIG. 7 is a cross-sectional view showing an example of an etching apparatus used in the groove forming step of the method for processing the device wafer shown in FIG. FIG. 8 is a cross-sectional view of the device wafer after the groove forming step of the method for processing the device wafer shown in FIG. FIG. 9 is a cross-sectional view of the device wafer after the water supply step of the method for processing the device wafer shown in FIG. FIG. 10 is a cross-sectional view of the device wafer showing a sealing step of the method for processing the device wafer shown in FIG. FIG. 11 is a cross-sectional view of the device wafer after the sealing step of the device wafer processing method shown in FIG. FIG. 12 is a cross-sectional view of the cooling device used in the dividing step of the method for processing the device wafer shown in FIG. FIG. 13 is a cross-sectional view of the main part of the device wafer showing a dividing step of the method for processing the device wafer shown in FIG. FIG. 14 is a cross-sectional view of the device wafer after being processed by the method of processing the device wafer shown in FIG.
実施形態1に係るデバイスウエーハの加工方法(以下、単に加工方法と記す)は、デバイスウエーハWを分割予定ラインLに沿って切断して、デバイスウエーハWをデバイスチップDTに分割(個片化ともいう)する方法である。 The method of processing a device wafer according to the first embodiment (hereinafter, simply referred to as a processing method) is performed by cutting the device wafer W along a dividing line L to divide the device wafer W into device chips DT (also divided into individual pieces). It is a method of doing.
加工方法は、図4に示すように、保護部材形成工程ST1と、溝形成工程ST2と、水供給工程ST3と、封止工程ST4と、分割工程ST5とを備える。 As shown in FIG. 4, the processing method includes a protective member forming step ST1, a groove forming step ST2, a water supplying step ST3, a sealing step ST4, and a dividing step ST5.
保護部材形成工程ST1は、デバイスウエーハWの図1及び図5に示す外周部PPにプラズマ耐性を有する保護部材5(図6に示す)を形成する工程である。保護部材形成工程ST1は、デバイスウエーハWの裏面WRに図6に示す支持部材10を貼着し、支持部材10を介して図5に示すレジスト塗布装置40の図示しないチャックテーブルにデバイスウエーハWを保持する。保護部材形成工程ST1は、レジスト塗布装置40の塗布ノズル41から保護部材5であるレジストRSをデバイスウエーハWの表面WSのデバイスDが形成されていない外周部PPに塗布する。
The protective member forming step ST1 is a step of forming the protective member 5 (shown in FIG. 6) having plasma resistance on the outer peripheral portion PP shown in FIGS. 1 and 5 of the device wafer W. In the protective member forming step ST1, the
なお、実施形態1において、デバイスウエーハWの外周部PPは、パッシベーション膜PFが除去されて基板S表面が露出している。塗布ノズル41は、デバイスウエーハWの径方向と長手方向が平行な吐出口41aを備え、吐出口41aを通してレジストRSをデバイスウエーハWの表面WSの外周部PPに塗布する。実施形態1において、保護部材形成工程ST1は、塗布ノズル41の吐出口41aをデバイスウエーハWの表面WSの外周部PPに対向させて、塗布ノズル41とデバイスウエーハWとをデバイスウエーハWの外周部PPに沿って相対的に移動させながら塗布ノズル41からレジストRSを塗布する。保護部材形成工程ST1は、図6に示すように、デバイスウエーハWの表面WSの外周部PPの全周に保護部材5であるレジストRSを形成する。レジストRSは、プラズマエッチングされにくい、又はプラズマエッチングが困難な材料により構成され、実施形態1では、所謂フォトレジストである。
In the first embodiment, in the outer peripheral portion PP of the device wafer W, the passivation film PF is removed and the surface of the substrate S is exposed. The
溝形成工程ST2は、デバイスウエーハWの裏面WR側に貼着された支持部材10を介して裏面WR側を保持し、デバイスウエーハWの表面WS側からパッシベーション膜PF及びレジストRSをマスクにして分割予定ラインLに沿って基板S表面の露出部分をプラズマエッチングして、デバイスウエーハWの表面WS側から金属膜Fのある方向に延びかつデバイスウエーハWの外周面PSに露出しない溝R(図8に示す)を形成する工程である。溝形成工程ST2は、図7に示すエッチングユニット20のハウジング21の開口22を通して、デバイスウエーハWをハウジング21内に収容し、開口22をゲートバルブ26により閉じる。そして、デバイスウエーハWの裏面WR側を支持部材10を介して高周波電源23に接続された下部電極24上の吸着保持部材25(静電チャック、ESC:Electrostatic chuck)に静電気力で吸着、保持する。
In the groove forming step ST2, the back surface WR side is held via the
次に、図示しない冷媒供給手段から下部電極24内の図示しない冷却通路内に冷媒を循環させ、排気装置27を作動してハウジング21内の雰囲気を排気口28を通して真空排気し、ガス供給手段29から高周波電源32に接続された上部電極30の噴出口31を通してハウジング21内にエッチングガスをデバイスウエーハWの表面WS側に向けて供給する。なお、この際、ハウジング21内を所定の圧力に維持する。そして、エッチングガスを供給した状態で、高周波電源32から上部電極30に高周波電力を印加する。これにより、下部電極24と上部電極30との間にプラズマが発生し、下部電極24に高周波電源23から高周波電力を供給してプラズマ中のイオンをデバイスウエーハWに引き込み、デバイスウエーハWの表面WSをエッチングする。
Next, a coolant is circulated from a coolant supply unit (not shown) into a cooling passage (not shown) in the
デバイスウエーハWの分割予定ラインLの基板Sが露出しているために、溝形成工程ST2は、エッチングガスの種類、高周波電源23,32が印加する高周波電力の周波数及び電力を、基板Sのエッチングレートが高く、パッシベーション膜PFのエッチングレートが基板Sのエッチングレートよりも低い条件に選択される。実施形態1において、基板Sのエッチングレートのパッシベーション膜PFのエッチングレートに対する比(エッチング選択比)が、500以上であるとよい。例えば、高周波電源32が印加する高周波電力の周波数は、2MHz又は13.56MHzであり、高周波電源23が印加する高周波電力の周波数は、13.56MHzである。
Since the substrate S of the planned dividing line L of the device wafer W is exposed, the groove forming step ST2 is performed such that the type of etching gas, the frequency of the high frequency power applied by the high
溝形成工程ST2は、基板Sのエッチングレートがパッシべーション膜PFのエッチングレートよりも十分高いので、基板Sがパッシベーション膜PFよりも早くエッチングされ、分割予定ラインLに表面から金属膜Fに延びる溝Rが形成される。また、溝形成工程ST2は、デバイスウエーハWの表面WSの外周部PPの全周にレジストRSが形成されているために、溝RがデバイスウエーハWの外周面PS(又は外縁ともいう)に開口することなく、表面WSから裏面WRに向かって延びる。また、実施形態1において、基板Sのエッチングレートのパッシベーション膜PFのエッチングレートに対する比は、図8に示すように、溝Rが金属膜Fに到達してもデバイスDの回路Cを保護するパッシベーション膜PFが残存する値であることが望ましい。実施形態1において、溝Rが金属膜Fに到達する時間、エッチングを行った後、溝形成工程ST2を終了するが、本発明は、溝形成工程ST2において形成される溝Rは、金属膜Fに到達しなくても良い。即ち、本発明は、溝Rの底に基板Sの一部が残存しても良い。 In the groove forming step ST2, since the etching rate of the substrate S is sufficiently higher than the etching rate of the passivation film PF, the substrate S is etched earlier than the passivation film PF, and extends from the surface to the metal film F at the planned dividing line L. The groove R is formed. Further, in the groove forming step ST2, since the resist RS is formed on the entire circumference of the outer peripheral portion PP of the front surface WS of the device wafer W, the groove R is opened on the outer peripheral surface PS (or the outer edge) of the device wafer W. Without extending, it extends from the front surface WS toward the back surface WR. Further, in the first embodiment, the ratio of the etching rate of the substrate S to the etching rate of the passivation film PF is such that the passivation that protects the circuit C of the device D even if the groove R reaches the metal film F as shown in FIG. It is desirable that the value is such that the film PF remains. In the first embodiment, the groove forming step ST2 is ended after etching is performed for the time for the groove R to reach the metal film F. However, according to the present invention, the groove R formed in the groove forming step ST2 is You don't have to reach That is, in the present invention, a part of the substrate S may remain on the bottom of the groove R.
水供給工程ST3は、溝形成工程ST2を実施した後、デバイスウエーハW表面WSに水を供給して、溝Rを水WTで満たす工程である。水供給工程ST3は、デバイスウエーハWの表面WSを上方に位置付け、デバイスウエーハWの表面WSを水平方向と平行にした後に、図9に示すように、表面WSに水WTを供給して溝R内を水WTで満たす。 The water supply step ST3 is a step of supplying water to the surface WS of the device wafer W to fill the groove R with water WT after performing the groove formation step ST2. In the water supply step ST3, after the surface WS of the device wafer W is positioned above and the surface WS of the device wafer W is made parallel to the horizontal direction, as shown in FIG. 9, water WT is supplied to the surface WS to form the groove R. Fill the inside with water WT.
封止工程ST4は、水供給工程ST3後にデバイスウエーハWの表面WSを封止部材12で封止する工程である。封止部材12は、デバイスウエーハWと同等の大きさの円盤状に形成され、剛性を有する硬質な材料で構成されている。封止部材12は、剛性を有するプレートである。封止部材12は、紫外線を透過する樹脂又はガラスにより構成されても良く、紫外線を透過しない材料で構成されても良い。封止部材12は、図10に示すように、紫外線を照射することにより接着力が低下する接着剤11を用いてデバイスウエーハWの表面WSに貼着されても良く、接着剤11を用いることなくデバイスウエーハWの表面WSに貼り付けられても良い。実施形態1において、封止部材12は、接着剤11を用いてデバイスウエーハWの表面WSに貼着されるが、封止部材12とデバイスウエーハWの裏面WRとを複数個所でクランプして、デバイスウエーハWの表面WSを封止部材12で封止しても良い。
The sealing step ST4 is a step of sealing the surface WS of the device wafer W with the sealing
接着剤11は、紫外線を照射することにより接着力が低下し、容易に封止部材12をデバイスウエーハWの表面WSから剥離できるものを使用するとよい。接着剤11は、例えば、紫外線を照射することにより膨張あるいは発泡するマイクロカプセル又は発泡剤などが混入されたものにより構成される。接着剤11は、紫外線を照射することにより硬化するものにより構成されても良い。実施形態1において、封止工程ST4は、図11に示すように、デバイスウエーハWの表面WSに接着剤11を介して封止部材12を貼着した後、支持部材10をデバイスウエーハWの裏面WRから剥がす。
As the adhesive 11, it is preferable to use an adhesive whose adhesive force is reduced by irradiation with ultraviolet rays and which allows the sealing
分割工程ST5は、封止工程ST4を実施した後にデバイスウエーハWを冷却し、溝Rに満たされた水WTを凍結即ち凝固させ、凍結即ち凝固された水WTの凍結前からの体積増加よる力により金属膜Fを分割予定ラインLに沿って破断し、デバイスウエーハWを個々のデバイスDに分割する固定である。分割工程ST5は、図12に示す冷却装置50のチャンバー51内にデバイスウエーハWを収容し、デバイスウエーハWの裏面WR側が下方に向けて配置されるように、デバイスウエーハWに貼着された封止部材12を冷却装置50の保持部52で保持する。分割工程ST5は、冷却装置50の保持部52即ちデバイスウエーハWよりも下方でチャンバー51内に開口した冷却ガス供給管53を通してチャンバー51内に摂氏ゼロ度未満の冷却ガス54を供給して、チャンバー51内を冷却する。分割工程ST5は、チャンバー51内に冷却ガス54を供給することにより溝R内に満たされた水WTを凍結させる。
The dividing step ST5 cools the device wafer W after performing the sealing step ST4, freezes or solidifies the water WT filled in the groove R, and freezes or force by increasing the volume of the solidified water WT from before the freezing. Thus, the metal film F is broken along the dividing line L to divide the device wafer W into individual devices D. In the dividing step ST5, the device wafer W is housed in the
凍結すると、水WTは、凍結前よりも体積が約10%増加するために、溝R内で膨張しようとする。デバイスウエーハWの表面WSには、剛性を有するプレートである封止部材12が貼着されているために、溝R内の水WTは、凍結する際に金属膜Fを溝Rの外側に押圧する。分割工程ST5は、凍結した水WTが溝Rの幅方向の両縁に沿って、図13に示すように、金属膜Fを破断して、図14に示すように、デバイスウエーハWを個々のデバイスD即ちデバイスチップDTに分割する。
When frozen, the water WT tends to expand in the groove R because it has a volume increase of about 10% over that before freezing. Since the sealing
その後、デバイスウエーハWは、乾燥、洗浄された後、封止部材12が紫外線を透過する場合には、表面WS側から封止部材12を通してデバイスウエーハWに紫外線を照射する。接着剤11の接着力を低下させ、個々のデバイスD即ちデバイスチップDTが封止部材12からピックアップされる。また、本発明は、デバイスウエーハWの裏面WRに図示しない他の支持部材を貼着し、封止部材12をデバイスウエーハWから剥がした後、個々のデバイスD即ちデバイスチップDTを他の支持部材からピックアップしても良い。なお、本発明では、封止部材12が紫外線を透過しない場合には、接着剤11として熱硬化型の接着剤を用いても良い。
Then, after the device wafer W is dried and washed, when the sealing
実施形態1に係る加工方法は、保護部材形成工程ST1においてデバイスウエーハWの表面WSの外周部PPにレジストRSを形成し、溝形成工程ST2においてデバイスウエーハWの分割予定ラインLの表面から金属膜Fに延び外周面PSに露出しない溝Rを形成する。また、実施形態1に係る加工方法は、水供給工程ST3において溝R内に水WTを満たし、封止工程ST4においてデバイスウエーハWの表面WSを封止部材12で封止した後、分割工程ST5において溝R内に満たされた水WTを凍結させる。このために、実施形態1に係る加工方法は、水WTが凍結即ち凝固による体積膨張を利用して金属膜Fを分割予定ラインLに沿って破断する。その結果、実施形態1に係る加工方法は、デバイスウエーハWを容易に個々のデバイスD即ちデバイスチップDTに分割することができる(個片化することができる)。
In the processing method according to the first embodiment, the resist RS is formed on the outer peripheral portion PP of the front surface WS of the device wafer W in the protective member forming step ST1, and the metal film is formed from the surface of the planned dividing line L of the device wafer W in the groove forming step ST2. A groove R extending to F and not exposed on the outer peripheral surface PS is formed. Further, in the processing method according to the first embodiment, the groove R is filled with water WT in the water supply step ST3, the surface WS of the device wafer W is sealed with the sealing
また、加工方法は、分割工程ST5では、デバイスウエーハWの裏面WR即ち金属膜Fが下方に向けて配置されるので、破断した金属膜FがデバイスチップDTから下方に落ちて、デバイスチップDTに付着することを抑制することができる。また、加工方法は、封止部材12が剛性を有するプレートであるので、分割工程における水WTの体積膨張により発生する力が金属膜Fに作用し易くなる。その結果、当該加工方法は、金属膜Fを分割予定ラインLに沿って確実に破断することができる。
In the dividing step ST5, since the back surface WR of the device wafer W, that is, the metal film F is arranged downward in the dividing step ST5, the fractured metal film F drops downward from the device chip DT to form the device chip DT. Adhesion can be suppressed. Further, in the processing method, since the sealing
また、加工方法は、溝形成工程ST2において、プラズマエッチングにより分割予定ラインLに溝Rを形成するので、分割予定ラインLの幅が数十μm以下でかつデバイスDが0.1mm角以上でかつ20mm角以下のデバイスウエーハWのデバイスチップDTへの分割に好適である。また、加工方法は、封止部材12が剛性を有するプレートであるので、溝R内に満たされた水WTが号擦る際の体積膨張により発生する力が金属膜Fを外側の押し出す方法に作用する。その結果、加工方法は、金属膜Fを破断することができる。
Further, in the processing method, in the groove forming step ST2, the groove R is formed in the planned dividing line L by plasma etching, so that the width of the planned dividing line L is several tens of μm or less and the device D is 0.1 mm square or more It is suitable for dividing a device wafer W of 20 mm square or less into device chips DT. Further, in the processing method, since the sealing
また、加工方法は、溝R内に満たされた水WTが凍結即ち凝固する際の体積膨張を利用して金属膜Fを破断するので、デバイスウエーハWを湾曲(変形)させることなく金属膜Fを破断することとなる。このために、加工方法は、金属膜Fを破断する際に、デバイスチップDT同士が擦れることを抑制でき、デバイスチップDTにカケ(チッピング)が発生することを抑制できる。 Further, in the processing method, since the metal film F is broken by utilizing the volume expansion when the water WT filled in the groove R freezes, that is, solidifies, the metal film F is not curved (deformed) in the device wafer W. Will be broken. Therefore, the processing method can prevent the device chips DT from rubbing each other when the metal film F is broken, and can prevent chipping (chipping) from occurring in the device chips DT.
〔実施形態2〕
実施形態2に係るデバイスウエーハの加工方法を図面を参照して説明する。図15は、実施形態2に係るデバイスウエーハの加工方法の保護部材形成工程後のデバイスウエーハの断面図である。図16は、実施形態2に係るデバイスウエーハの加工方法の封止工程後のデバイスウエーハの断面図である。図17は、実施形態2に係るデバイスウエーハの加工方法の分割工程を示すデバイスウエーハの要部の断面図である。図18は、実施形態2に係るデバイスウエーハの加工方法の加工後のデバイスウエーハの断面図である。図15から図18は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 2]
A method of processing a device wafer according to the second embodiment will be described with reference to the drawings. FIG. 15 is a cross-sectional view of the device wafer after the protective member forming step of the device wafer processing method according to the second embodiment. FIG. 16 is a cross-sectional view of the device wafer after the sealing step of the device wafer processing method according to the second embodiment. FIG. 17 is a cross-sectional view of the main part of the device wafer showing a dividing step of the method for processing the device wafer according to the second embodiment. FIG. 18 is a sectional view of the device wafer after being processed by the method for processing a device wafer according to the second embodiment. 15 to 18, the same parts as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
実施形態2に係るデバイスウエーハの加工方法(以下、単に加工方法と記す)は、保護部材形成工程ST1において、デバイスウエーハWの裏面WRに貼着する支持部材10として、軟質でかつ外縁にステンレス鋼などの硬質な材料により構成された環状フレームFLが取り付けられたダイシングテープTを用いること以外、実施形態1と同様である。
The processing method of a device wafer according to the second embodiment (hereinafter, simply referred to as a processing method) is a
また、実施形態2に係る加工方法は、封止工程ST4において、図16に示すように、封止部材12の外縁と環状フレームFLの外縁とをクランパ60により密に接触させて、封止部材12とデバイスウエーハWとを密着させる。実施形態2に係る加工方法は、分割工程ST5において、溝R内に満たされた水WTを凍結即ち凝固させる際の体積膨張により金属膜Fを破断するが、デバイスウエーハWの裏面WRにダイシングテープTである支持部材10が貼着されているので、図17及び図18に示すように、破断した金属膜FAがダイシングテープTに貼着されたままとなる。その後、実施形態2に係る加工方法は、図18に示すように、封止部材12が剥がされた後、デバイスDがダイシングテープTからピックアップされる。なお、図17及び図18は、ダイシングテープTが波打っている様子を強調して描いている。
Further, in the processing method according to the second embodiment, in the sealing step ST4, as shown in FIG. 16, the outer edge of the sealing
実施形態2に係る加工方法は、溝形成工程ST2において形成されたデバイスウエーハWの分割予定ラインLの表面から金属膜Fに延び外周面PSに露出しない溝R内に満たされた水WTを凍結即ち凝固させて、金属膜Fを分割予定ラインLに沿って破断するのでデバイスウエーハWを容易に個々のデバイスD即ちデバイスチップDTに分割することができる(個片化することができる)。また、実施形態2に係る加工方法は、デバイスウエーハWの裏面WRにダイシングテープTである支持部材10を貼着させた状態で溝R内の水WTを凍結即ち凝固させるので、破断した金属膜Fが飛散することを抑制することができる。また、実施形態2に係る加工方法は、ダイシングテープTを貼着したまま分割工程ST5を実施しているが、本発明では、裏面WRからダイシングテープTを剥離した後、分割工程ST5を実施してもよい。
The processing method according to the second embodiment freezes the water WT filled in the groove R extending from the surface of the planned dividing line L of the device wafer W formed in the groove forming step ST2 to the metal film F and not exposed to the outer peripheral surface PS. That is, since the metal film F is solidified and broken along the dividing line L, the device wafer W can be easily divided into individual devices D, that is, device chips DT (can be divided into individual pieces). Further, in the processing method according to the second embodiment, the water WT in the groove R is frozen or solidified in the state where the
前述した実施形態1及び実施形態2によれば、以下のデバイスウエーハの加工方法が含まれる。また、各実施形態に含まれるデバイスウエーハの加工方法を有するデバイスの製造方法が含まれる。 According to the first and second embodiments described above, the following method for processing a device wafer is included. Further, a device manufacturing method including the device wafer processing method included in each embodiment is included.
(付記1)
表面の交差する複数の分割予定ラインによって区画された基板上の各領域に積層されたパッシベーション膜を含む複数のデバイスが形成されており、該分割予定ライン上の領域に該基板表面が露出し、裏面全面に金属膜が形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、
外周部にプラズマ耐性を有する保護部材が形成され、かつ該裏面側が保持されて、該表面側から該パッシベーション膜及び該保護部材をマスクにして該分割予定ラインに沿ってプラズマエッチングされて、該金属膜に延び且つ外周面に露出しない溝が形成されたデバイスウエーハ表面に水を供給し該溝を水で満たす水供給工程と、
該水供給工程後に該デバイスウエーハの表面を封止部材で封止する封止工程と、
該封止工程を実施した後に該デバイスウエーハを冷却し該溝に満たされた水を凍結させ、凍結された水の体積増加による力により該金属膜を該分割予定ラインに沿って破断し個々のデバイスに分割する分割工程と、を備えるデバイスウエーハの加工方法。
(Appendix 1)
A plurality of devices including a passivation film stacked in each region on the substrate partitioned by a plurality of dividing planned lines intersecting the surface are formed, the substrate surface is exposed in the region on the dividing planned line, A method of processing a device wafer in which a metal film is formed on the entire back surface,
A protective member having plasma resistance is formed on the outer peripheral portion, and the back surface side is held, and the metal is formed by plasma etching along the dividing line from the front surface side using the passivation film and the protective member as a mask. A water supplying step of supplying water to the surface of the device wafer having a groove extending to the film and not exposed on the outer peripheral surface to fill the groove with water;
A sealing step of sealing the surface of the device wafer with a sealing member after the water supply step,
After performing the sealing step, the device wafer is cooled to freeze the water filled in the groove, and the metal film is ruptured along the dividing line by the force due to the increase in the volume of the frozen water. A method for processing a device wafer, comprising a dividing step of dividing into devices.
〔変形例1〕
各実施形態の変形例1に係るデバイスウエーハの加工方法を図面を参照して説明する。図19は、各実施形態の変形例1に係るデバイスウエーハの加工方法の分割工程に用いられる冷却装置の側面図である。図19は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Modification 1]
A method for processing a device wafer according to the modified example 1 of each embodiment will be described with reference to the drawings. FIG. 19 is a side view of the cooling device used in the dividing step of the method for processing the device wafer according to the modified example 1 of each embodiment. In FIG. 19, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
各実施形態の変形例1に係るデバイスウエーハの加工方法(以下、単に加工方法と記す)は、分割工程ST5において、図19に示す冷却装置50−1を用いる。図19に示す冷却装置50−1は、ベルチェ素子を内蔵し、吸熱面55a側に封止部材12を介してデバイスウエーハWが載置される冷却テーブル55と、冷却テーブル55の発熱面55b側に取り付けられかつ発熱面55bの熱を外部に放熱する放熱部材56とを備える。変形例1に係る加工方法は、実施形態1と同様に、溝R内に満たされた水WTを凍結即ち凝固させて、金属膜Fを分割予定ラインLに沿って破断するのでデバイスウエーハWを容易に個々のデバイスD即ちデバイスチップDTに分割することができる(個片化することができる)。
In the device wafer processing method according to the first modification of each embodiment (hereinafter, simply referred to as a processing method), the cooling device 50-1 shown in FIG. 19 is used in the dividing step ST5. A cooling device 50-1 shown in FIG. 19 has a built-in Peltier element, a cooling table 55 on which a device wafer W is placed on the
〔変形例2〕
各実施形態の変形例2に係るデバイスウエーハの加工方法を図面を参照して説明する。図20は、各実施形態の変形例2に係るデバイスウエーハの加工方法の分割工程に用いられる冷却装置の側面図である。図20は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Modification 2]
A method of processing a device wafer according to Modification 2 of each embodiment will be described with reference to the drawings. FIG. 20 is a side view of the cooling device used in the dividing step of the method for processing the device wafer according to the modified example 2 of each embodiment. In FIG. 20, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
各実施形態の変形例2に係るデバイスウエーハの加工方法(以下、単に加工方法と記す)は、分割工程ST5において、図20に示す冷却装置50−2を用いる。図20に示す冷却装置50−2は、冷媒を循環させる循環路57を内蔵し、表面55cに封止部材12を介してデバイスウエーハWが載置される冷却テーブル55−2を備える。変形例2に係る加工方法は、実施形態1と同様に、溝R内に満たされた水WTを凍結即ち凝固させて、金属膜Fを分割予定ラインLに沿って破断するのでデバイスウエーハWを容易に個々のデバイスD即ちデバイスチップDTに分割することができる(個片化することができる)。
The processing method of the device wafer according to the modified example 2 of each embodiment (hereinafter, simply referred to as a processing method) uses the cooling device 50-2 shown in FIG. 20 in the dividing step ST5. The cooling device 50-2 shown in FIG. 20 has a
〔変形例3〕
各実施形態の変形例3に係るデバイスウエーハの加工方法を図面を参照して説明する。図21は、各実施形態の変形例3に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハの断面図である。図21は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Modification 3]
A method for processing a device wafer according to Modification 3 of each embodiment will be described with reference to the drawings. FIG. 21 is a cross-sectional view of a device wafer to be processed by the method for processing a device wafer according to Modification 3 of each embodiment. In FIG. 21, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
各実施形態の変形例3に係るデバイスウエーハの加工方法(以下、単に加工方法と記す)の加工対象のデバイスウエーハWは、外周部PPのパッシベーション膜PFが除去されることなく残される。変形例3に係る加工方法は、デバイスウエーハWにデバイスDを形成する所謂前工程が、保護部材形成工程ST1を含む。また、変形例3に係る加工方法は、溝形成工程ST2において、保護部材5であるパッシベーション膜PFをマスクとして溝Rを形成する。また、変形例3に係る加工方法の加工対象のデバイスウエーハWは、保護部材5としてパッシベーション膜PFを用いたが、スパッタリングにより金属により構成された保護部材5を用いても良い。変形例3に係る加工方法は、実施形態1と同様に、溝R内に満たされた水WTを凍結即ち凝固させて、金属膜Fを分割予定ラインLに沿って破断するのでデバイスウエーハWを容易に個々のデバイスD即ちデバイスチップDTに分割することができる(個片化することができる)。
The device wafer W to be processed by the device wafer processing method (hereinafter, simply referred to as a processing method) according to the modified example 3 of each embodiment is left without removing the passivation film PF of the outer peripheral portion PP. In the processing method according to Modification 3, the so-called pre-process of forming the device D on the device wafer W includes the protective member forming process ST1. Further, in the processing method according to the modified example 3, in the groove forming step ST2, the groove R is formed using the passivation film PF which is the
〔変形例4〕
各実施形態の変形例4に係るデバイスウエーハの加工方法を図面を参照して説明する。図22は、各実施形態の変形例4に係るデバイスウエーハの加工方法の溝形成工程で用いられるエッチング装置の一例を示す断面図である。図22は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Modification 4]
A method for processing a device wafer according to Modification 4 of each embodiment will be described with reference to the drawings. FIG. 22 is a cross-sectional view showing an example of an etching apparatus used in the groove forming step of the method for processing a device wafer according to Modification 4 of each embodiment. In FIG. 22, the same parts as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
各実施形態の変形例4係るデバイスウエーハの加工方法(以下、単に加工方法と記す)の溝形成工程ST2で用いられるエッチング装置20−4は、保護部材形成部33を備える。保護部材形成部33は、吸着保持部材25の上方に配置された保護部材5であるリング状部材34と、リング状部材34を上下動させるスライド支持部35とを備える。リング状部材34は、内径がデバイスウエーハWの外周部PPの直径と等しい円環状に形成され、プラズマエッチングされにくいステンレス鋼などの金属により構成されている。スライド支持部35は、リング状部材34を上下動させる昇降シリンダ36と、リング状部材34の移動方向を案内する案内部材37とを備える。エッチング装置20−4は、リング状部材34を上昇させた状態で、吸着保持部材25にデバイスウエーハWを保持した後、リング状部材34を降下させて、リング状部材34をデバイスウエーハWの表面WSの外周部PPに密に接触させて、保護部材形成工程ST1を実施する。変形例4に係る加工方法は、実施形態1と同様に、溝R内に満たされた水WTを凍結即ち凝固させて、金属膜Fを分割予定ラインLに沿って破断するのでデバイスウエーハWを容易に個々のデバイスD即ちデバイスチップDTに分割することができる(個片化することができる)。
The etching apparatus 20-4 used in the groove forming step ST2 of the method for processing a device wafer (hereinafter, simply referred to as a processing method) according to the modified example 4 of each embodiment includes a protective
〔変形例5〕
各実施形態の変形例5に係るデバイスウエーハの加工方法を図面を参照して説明する。図23は、各実施形態の変形例5に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハの要部の断面図である。図23は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Modification 5]
A method for processing a device wafer according to Modification Example 5 of each embodiment will be described with reference to the drawings. FIG. 23 is a cross-sectional view of a main part of a device wafer to be processed by the method for processing a device wafer according to Modification Example 5 of each embodiment. In FIG. 23, the same parts as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
各実施形態のデバイスウエーハの加工方法の加工対象のデバイスウエーハW−1は、図23に示すように、金属部材として、例えば、分割予定ラインLにTEG(Test Element Group)200が設けられても良い。TEG200は、プラズマエッチングにより除去が困難な導電性の金属により構成され、デバイスDの設計、製造上の問題を見つけ出すための金属パターンである。図23に示されたデバイスウエーハW−1は、保護部材形成工程ST1の前に分割予定ラインLにアブレーション加工又は切削加工が施されて、TEG200が除去される。また、図23に示されたデバイスウエーハW−1は、金属部材であるダミーパターンが分割予定ラインLに設けられても良い。
As shown in FIG. 23, the device wafer W-1 to be processed by the method for processing a device wafer according to each embodiment has a TEG (Test Element Group) 200 as a metal member, for example, in the planned dividing line L, as shown in FIG. good. The
なお、本発明は、上記実施形態及び変形例に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 The present invention is not limited to the above-mentioned embodiments and modifications. That is, various modifications can be made without departing from the gist of the present invention.
5 保護部材
12 封止部材
W,W−1 デバイスウエーハ
WS 表面
WR 裏面
L 分割予定ライン
LR レーザ光
D デバイス
S 基板
F 金属膜
R 溝
PF パッシベーション膜
PP 外周部
PS 外周面
WT 水
ST1 保護部材形成工程
ST2 溝形成工程
ST3 水供給工程
ST4 封止工程
ST5 分割工程
5
Claims (3)
該デバイスウエーハの外周部にプラズマ耐性を有する保護部材を形成する保護部材形成工程と、
該デバイスウエーハの裏面側を保持し、該デバイスウエーハの表面側から該パッシベーション膜及び該保護部材をマスクにして該分割予定ラインに沿ってプラズマエッチングして、該金属膜に延び且つ該デバイスウエーハの外周面に露出しない溝を形成する溝形成工程と、
該溝形成工程を実施した後、該デバイスウエーハ表面に水を供給し該溝を水で満たす水供給工程と、
該水供給工程後に該デバイスウエーハの表面を封止部材で封止する封止工程と、
該封止工程を実施した後に該デバイスウエーハを冷却し該溝に満たされた水を凍結させ、凍結された水の体積増加による力により該金属膜を該分割予定ラインに沿って破断し個々のデバイスに分割する分割工程と、を備えるデバイスウエーハの加工方法。 A plurality of devices including a passivation film stacked in each region on the substrate partitioned by a plurality of dividing planned lines intersecting the surface are formed, the substrate surface is exposed in the region on the dividing planned line, A method of processing a device wafer in which a metal film is formed on the entire back surface,
A protective member forming step of forming a protective member having plasma resistance on the outer peripheral portion of the device wafer;
The back side of the device wafer is held, and plasma etching is performed from the front side of the device wafer along the dividing lines using the passivation film and the protective member as a mask to extend to the metal film and the device wafer. A groove forming step of forming a groove not exposed on the outer peripheral surface,
A water supply step of supplying water to the surface of the device wafer to fill the grooves with water after performing the groove forming step;
A sealing step of sealing the surface of the device wafer with a sealing member after the water supply step,
After performing the sealing step, the device wafer is cooled to freeze the water filled in the groove, and the metal film is ruptured along the dividing line by the force due to the increase in the volume of the frozen water. A method for processing a device wafer, comprising a dividing step of dividing into devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016155623A JP6684182B2 (en) | 2016-08-08 | 2016-08-08 | Device wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016155623A JP6684182B2 (en) | 2016-08-08 | 2016-08-08 | Device wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018026397A JP2018026397A (en) | 2018-02-15 |
JP6684182B2 true JP6684182B2 (en) | 2020-04-22 |
Family
ID=61194817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016155623A Active JP6684182B2 (en) | 2016-08-08 | 2016-08-08 | Device wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6684182B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7300953B2 (en) * | 2019-09-27 | 2023-06-30 | 株式会社ディスコ | Wafer processing method |
JP2024025991A (en) | 2022-08-15 | 2024-02-28 | 株式会社ディスコ | Wafer processing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55145354A (en) * | 1979-04-27 | 1980-11-12 | Nec Home Electronics Ltd | Separating method of semiconductor pellet |
JPH0234956A (en) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | Method for breaking semiconductor substrate |
JP4515790B2 (en) * | 2004-03-08 | 2010-08-04 | 株式会社東芝 | Semiconductor device manufacturing method and manufacturing apparatus thereof |
JP2009130128A (en) * | 2007-11-22 | 2009-06-11 | Denso Corp | Dividing method of wafer |
DE102012111358A1 (en) * | 2012-11-23 | 2014-05-28 | Osram Opto Semiconductors Gmbh | Method for separating a composite into semiconductor chips and semiconductor chip |
-
2016
- 2016-08-08 JP JP2016155623A patent/JP6684182B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018026397A (en) | 2018-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6556813B2 (en) | Method for dicing a substrate having a back metal | |
KR102199301B1 (en) | Laser and plasma etch wafer dicing with etch chamber shield ring for film frame wafer applications | |
JP6822802B2 (en) | Wafer processing method | |
US9330976B2 (en) | Wafer processing method | |
JP6770858B2 (en) | Dividing method | |
JP6302644B2 (en) | Wafer processing method | |
JP6730891B2 (en) | Wafer processing method | |
KR102044043B1 (en) | Method for processing wafer | |
JP2006253402A (en) | Manufacturing method of semiconductor device | |
JP6684182B2 (en) | Device wafer processing method | |
US6756562B1 (en) | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method | |
KR20190045067A (en) | Processing method of a wafer | |
JP6314047B2 (en) | Wafer processing method | |
JP6684183B2 (en) | Device wafer processing method | |
JP2015207724A (en) | Wafer processing method | |
JP2009283802A (en) | Method of manufacturing semiconductor device | |
JP6689154B2 (en) | Device wafer processing method | |
US11024542B2 (en) | Manufacturing method of device chip | |
JP7316730B2 (en) | Workpiece processing method | |
US10607846B2 (en) | Method of manufacturing element chip | |
US9059273B2 (en) | Methods for processing a semiconductor wafer | |
Westerman et al. | Plasma dicing: current state & future trends | |
JP2020102588A (en) | Method for processing wafer | |
JP2019169686A (en) | Manufacturing method of element chip | |
JP6573803B2 (en) | Semiconductor wafer dividing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6684182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |