JP6684183B2 - Device wafer processing method - Google Patents

Device wafer processing method Download PDF

Info

Publication number
JP6684183B2
JP6684183B2 JP2016155624A JP2016155624A JP6684183B2 JP 6684183 B2 JP6684183 B2 JP 6684183B2 JP 2016155624 A JP2016155624 A JP 2016155624A JP 2016155624 A JP2016155624 A JP 2016155624A JP 6684183 B2 JP6684183 B2 JP 6684183B2
Authority
JP
Japan
Prior art keywords
device wafer
processing
groove
dividing
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016155624A
Other languages
Japanese (ja)
Other versions
JP2018026398A (en
Inventor
溝本　康隆
康隆 溝本
義弘 堤
義弘 堤
智隆 田渕
智隆 田渕
山銅　英之
英之 山銅
広一 近藤
広一 近藤
斉藤　誠
誠 斉藤
涼子 藤谷
涼子 藤谷
陽平 山下
陽平 山下
小林　義和
義和 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016155624A priority Critical patent/JP6684183B2/en
Publication of JP2018026398A publication Critical patent/JP2018026398A/en
Application granted granted Critical
Publication of JP6684183B2 publication Critical patent/JP6684183B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、デバイスウエーハをデバイスに分割するデバイスウエーハの加工方法に関する。   The present invention relates to a device wafer processing method for dividing a device wafer into devices.

デバイスウエーハの分割には、ダイシング装置やレーザ加工装置が用いられている。ダイシング装置は、破砕加工であるため、カケ（チッピング）が発生しやすく、分割されたチップの抗折強度が低くなったり、加工時間が比較的長くなったりするという問題がある。また、レーザ加工装置によりウエーハ内部に変質層を形成して分割する方法では、カケが少なく切り代も小さいという利点があるが、分割されたチップ同士が隣接するため、その後の搬送時にチップ同士がこすれてカケを発生させてしまうという問題も残されていた。   A dicing device and a laser processing device are used for dividing the device wafer. Since the dicing device is a crushing process, there is a problem that chipping (chipping) is likely to occur, the die strength of the divided chips becomes low, and the processing time becomes relatively long. In addition, the method of forming an altered layer inside the wafer by a laser processing apparatus and dividing the wafer has an advantage that chipping is small and a cutting margin is small, but since the divided chips are adjacent to each other, the chips are separated from each other during subsequent transportation. There was also the problem of rubbing and causing chips.

そこで、プラズマエッチングを利用してデバイスウエーハを個々のデバイスチップに分割するという加工方法（プラズマダイシング）が提案された（例えば、特許文献１参照）。この加工方法によれば、デバイスウエーハの直径が大きくなっても溝を形成する加工時間は変わらず、抗折強度の高いデバイスチップが形成できる。   Therefore, a processing method (plasma dicing) in which a device wafer is divided into individual device chips by using plasma etching has been proposed (see, for example, Patent Document 1). According to this processing method, the processing time for forming the groove does not change even if the diameter of the device wafer increases, and a device chip with high bending strength can be formed.

特開２００６−２１０４０１号公報JP, 2006-210401, A

しかしながら、デバイスがＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である場合などには、デバイスウエーハは、裏面に電極となる金属膜又はダイアタッチフィルム等のプラズマエッチングが困難な金属膜が形成されている場合がある。特許文献１に示された加工方法は、プラズマエッチングが困難な金属膜が裏面に形成されたデバイスウエーハのデバイスチップへの分割が容易ではなかった。   However, in the case where the device is a MOSFET (metal-oxide-semiconductor field-effect transistor), the device wafer has a metal film as an electrode or a metal film which is difficult to be plasma-etched such as a die attach film formed on the back surface. There is a case. In the processing method disclosed in Patent Document 1, it is not easy to divide a device wafer having a metal film, which is difficult to be plasma-etched, formed on the back surface into device chips.

本発明は、このような点に鑑みてなされたものであり、裏面にプラズマエッチングが困難な金属膜が形成されたデバイスウエーハのデバイスチップへの分割を容易化できるデバイスウエーハの加工方法を提供する。   The present invention has been made in view of the above circumstances, and provides a device wafer processing method capable of facilitating division of a device wafer having a metal film, which is difficult to be plasma-etched on the back surface, into device chips. .

上述した課題を解決し、目的を達成するために、本発明のデバイスウエーハの加工方法は、表面の交差する複数の分割予定ラインによって区画された基板上の各領域に積層されたパッシベーション膜を含む複数のデバイスが形成されており、該分割予定ライン上の領域に該基板表面が露出し、裏面全面に金属膜が形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、該デバイスウエーハの外周部にプラズマ耐性を有する保護部材を形成する保護部材形成工程と、該デバイスウエーハの裏面側を保持し、該デバイスウエーハの表面側から該パッシベーション膜及び該保護部材をマスクにして該分割予定ラインに沿ってプラズマエッチングして、該金属膜に延び且つ該デバイスウエーハの外周面に露出しない溝を形成する溝形成工程と、該溝形成工程後に封止部材を用いて該デバイスウエーハ表面の該溝間にエアーを封止する封止工程と、該封止工程を実施した後に、該デバイスウエーハを真空容器内に配置し該真空容器内を減圧吸引する減圧工程と、減圧された該真空容器内の圧力と該封止されたエアーとの差圧により該金属膜を該分割予定ラインに沿って破断し個々のデバイスに分割する分割工程と、を備えることを特徴とする。   In order to solve the above-mentioned problems and to achieve the object, a method for processing a device wafer according to the present invention includes a passivation film laminated in each region on a substrate defined by a plurality of dividing planned lines intersecting the surface. A device wafer processing method for processing a device wafer in which a plurality of devices are formed, the front surface of the substrate is exposed in a region on the planned dividing line, and a metal film is formed on the entire back surface of the device wafer. A protective member forming step of forming a protective member having plasma resistance on the outer peripheral portion of the device wafer, and holding the back surface side of the device wafer, and using the passivation film and the protective member as a mask from the front surface side of the device wafer to divide the device. Plasma etching along the line to form a groove extending to the metal film and not exposed on the outer peripheral surface of the device wafer. A groove forming step, a sealing step of sealing air between the grooves on the surface of the device wafer by using a sealing member after the groove forming step, and a vacuum container for the device wafer after performing the sealing step. The metal film is ruptured along the dividing line due to a depressurization step in which the metal is depressurized and sucked in the vacuum container, and a pressure difference between the depressurized pressure in the vacuum container and the sealed air. And a dividing step of dividing into individual devices.

該封止部材として、剛性を有するプレートを用いても良い。   A plate having rigidity may be used as the sealing member.

本発明のデバイスウエーハの加工方法は、真空容器内の圧力と封止された溝内の気圧との差圧を利用して金属膜を破断するので、デバイスウエーハを容易に個々のデバイスに分割することができる。   In the method of processing a device wafer of the present invention, the metal film is broken by utilizing the differential pressure between the pressure inside the vacuum container and the atmospheric pressure inside the sealed groove, so that the device wafer can be easily divided into individual devices. be able to.

図１は、実施形態１に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハを示す斜視図である。FIG. 1 is a perspective view showing a device wafer to be processed by the method for processing a device wafer according to the first embodiment. 図２は、図１中のＩＩ−ＩＩ線に沿う断面図である。FIG. 2 is a sectional view taken along the line II-II in FIG. 図３は、図２に示されたデバイスウエーハのパッシベーション膜により被覆された分割予定ラインにアブレーション加工を施す状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state in which the planned dividing line covered with the passivation film of the device wafer shown in FIG. 2 is ablated. 図４は、実施形態１に係るデバイスウエーハの加工方法の流れを示すフローチャートである。FIG. 4 is a flowchart showing the flow of the method for processing a device wafer according to the first embodiment. 図５は、図４に示されたデバイスウエーハの加工方法の保護部材形成工程に用いられるレジスト塗布装置の概略の構成を示す斜視図である。FIG. 5 is a perspective view showing a schematic configuration of a resist coating apparatus used in the protective member forming step of the method for processing a device wafer shown in FIG. 図６は、図４に示されたデバイスウエーハの加工方法の保護部材形成工程後のデバイスウエーハの断面図である。FIG. 6 is a cross-sectional view of the device wafer after the protective member forming step of the method for processing the device wafer shown in FIG. 図７は、図４に示されたデバイスウエーハの加工方法の溝形成工程で用いられるエッチング装置の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of an etching apparatus used in the groove forming step of the method for processing the device wafer shown in FIG. 図８は、図４に示されたデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの断面図である。FIG. 8 is a cross-sectional view of the device wafer after the groove forming step of the method for processing the device wafer shown in FIG. 図９は、図４に示されたデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの要部の斜視図である。FIG. 9 is a perspective view of an essential part of the device wafer after the groove forming step of the method for processing the device wafer shown in FIG. 図１０は、図４に示されたデバイスウエーハの加工方法の封止工程を示すデバイスウエーハの断面図である。FIG. 10 is a cross-sectional view of the device wafer showing a sealing step of the method for processing the device wafer shown in FIG. 図１１は、図４に示されたデバイスウエーハの加工方法の封止工程後のデバイスウエーハの断面図である。FIG. 11 is a cross-sectional view of the device wafer after the sealing step of the device wafer processing method shown in FIG. 図１２は、図４に示されたデバイスウエーハの加工方法の減圧工程及び分割工程に用いられる真空容器の断面図である。FIG. 12 is a cross-sectional view of a vacuum container used in the depressurizing step and the dividing step of the method for processing the device wafer shown in FIG. 図１３は、図４に示されたデバイスウエーハの加工方法の分割工程を示すデバイスウエーハの要部の断面図である。FIG. 13 is a cross-sectional view of the main part of the device wafer showing a dividing step of the method for processing the device wafer shown in FIG. 図１４は、図４に示されたデバイスウエーハの加工方法の加工後のデバイスウエーハの断面図である。FIG. 14 is a cross-sectional view of the device wafer after being processed by the method of processing the device wafer shown in FIG. 図１５は、実施形態２に係るデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの要部の平面図である。FIG. 15 is a plan view of an essential part of the device wafer after the groove forming step of the method for processing a device wafer according to the second embodiment. 図１６は、実施形態３に係るデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの要部の平面図である。FIG. 16 is a plan view of the main part of the device wafer after the groove forming step of the method for processing a device wafer according to the third embodiment. 図１７は、各実施形態の変形例１に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハの断面図である。FIG. 17 is a cross-sectional view of a device wafer to be processed by the method for processing a device wafer according to the modified example 1 of each embodiment. 図１８は、各実施形態の変形例２に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハの要部の断面図である。FIG. 18 is a cross-sectional view of a main part of a device wafer to be processed by the method for processing a device wafer according to Modification 2 of each embodiment. 図１９は、各実施形態の変形例３に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハの要部の断面図である。FIG. 19 is a cross-sectional view of a main part of a device wafer to be processed by the method for processing a device wafer according to Modification 3 of each embodiment.

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。   Modes (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the embodiments below. Further, the constituent elements described below include those that can be easily conceived by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be appropriately combined. Further, various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.

〔実施形態１〕
実施形態１に係るデバイスウエーハの加工方法を図面を参照して説明する。図１は、実施形態１に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハを示す斜視図である。図２は、図１中のＩＩ−ＩＩ線に沿う断面図である。図３は、図２に示されたデバイスウエーハのパッシベーション膜により被覆された分割予定ラインにアブレーション加工を施す状態を示す断面図である。 [Embodiment 1]
A method for processing a device wafer according to the first embodiment will be described with reference to the drawings. FIG. 1 is a perspective view showing a device wafer to be processed by the method for processing a device wafer according to the first embodiment. FIG. 2 is a sectional view taken along the line II-II in FIG. FIG. 3 is a cross-sectional view showing a state in which the planned dividing line covered with the passivation film of the device wafer shown in FIG. 2 is ablated.

実施形態１に係るデバイスウエーハの加工方法は、図１に示すデバイスウエーハＷを加工する加工方法である。図１に示すデバイスウエーハＷは、実施形態１ではシリコン、サファイア、ガリウムヒ素などを基板Ｓとする円板状の半導体ウエーハや光デバイスウエーハである。デバイスウエーハＷは、図１に示すように、表面ＷＳの交差（実施形態１では、直交）する複数の分割予定ラインＬによって区画された基板Ｓ上の各領域にそれぞれデバイスＤが形成されている。デバイスウエーハＷは、複数のデバイスＤが基板Ｓ上に形成されている。また、デバイスウエーハＷは、裏面ＷＲ全面にプラズマエッチングが困難な金属膜Ｆが形成されている。実施形態１に係るデバイスウエーハＷは、分割予定ラインＬの幅が数十μｍ程度以下で、かつデバイスＤの大きさが０．１ｍｍ角以上かつ２０ｍｍ角以下であり、プラズマエッチングによりデバイスチップＤＴに分割されるのが好適なものである。また、実施形態１に係るデバイスウエーハＷの厚さは、３０μｍ以上で且つ３００μｍ以下である。なお、デバイスチップＤＴは、基板Ｓの一部とデバイスＤとを含んで構成される。   The method of processing the device wafer according to the first embodiment is a method of processing the device wafer W shown in FIG. In the first embodiment, the device wafer W shown in FIG. 1 is a disk-shaped semiconductor wafer or optical device wafer having a substrate S made of silicon, sapphire, gallium arsenide, or the like. In the device wafer W, as shown in FIG. 1, the device D is formed in each region on the substrate S partitioned by a plurality of planned dividing lines L intersecting with each other on the surface WS (orthogonal in the first embodiment). . The device wafer W has a plurality of devices D formed on a substrate S. Further, in the device wafer W, the metal film F, which is difficult to be plasma-etched, is formed on the entire back surface WR. In the device wafer W according to the first embodiment, the width of the planned dividing line L is about several tens of μm or less, the size of the device D is 0.1 mm square or more and 20 mm square or less, and the device chip DT is formed by plasma etching. It is preferably divided. Further, the thickness of the device wafer W according to the first embodiment is 30 μm or more and 300 μm or less. The device chip DT includes a part of the substrate S and the device D.

また、デバイスウエーハＷのデバイスＤは、図２に示すように、ＩＣ(Integrated Circuit)等の回路Ｃと、回路Ｃの表面を被覆するパッシベーション（不動態化又は不活性化）膜ＰＦとを含んで構成する。パッシベーション膜ＰＦは、基板Ｓ上の各領域に積層されて、回路Ｃを外部環境から保護し、回路Ｃを物理的及び化学的に保護する。パッシベーション膜ＰＦは、シリコン窒化（Ｓｉ３Ｎ４）膜やシリコン酸化（ＳｉＯ2）膜などにより構成され、実施形態１において、回路Ｃを被覆し、分割予定ラインＬを被覆していない。即ち、デバイスウエーハＷは、分割予定ラインＬ上の領域に基板Ｓ表面が露出している、又はパッシベーション膜ＰＦが除去されている。また、実施形態１において、デバイスＤは、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）であり、金属膜Ｆは、銅合金などの導電体により構成された膜である。金属膜Ｆは、デバイスウエーハＷの基板Ｓの表面ＷＳにデバイスＤを形成した後、基板Ｓが所定の厚みになるまで基板Ｓの裏面が研削された後に形成される。実施形態１において、金属膜Ｆは、スパッタリング又はＣＶＤ（Chemical Vapor Deposition：化学気相成長）により形成される。また、実施形態１において、金属膜Ｆは、チタン、ニッケル及び金のうち一以上の金属により構成された厚さが数μｍ〜１０μｍ程度の多層膜である。 As shown in FIG. 2, the device D of the device wafer W includes a circuit C such as an IC (Integrated Circuit) and a passivation (passivation or passivation) film PF that covers the surface of the circuit C. It consists of. The passivation film PF is stacked in each region on the substrate S to protect the circuit C from the external environment and physically and chemically protect the circuit C. The passivation film PF is composed of a silicon nitride (Si 3 N 4 ) film, a silicon oxide (SiO 2 ) film, or the like, and covers the circuit C but does not cover the planned dividing line L in the first embodiment. That is, in the device wafer W, the surface of the substrate S is exposed in the region on the planned dividing line L, or the passivation film PF is removed. In the first embodiment, the device D is a MOSFET (metal-oxide-semiconductor field-effect transistor), and the metal film F is a film made of a conductor such as a copper alloy. The metal film F is formed after the device D is formed on the front surface WS of the substrate S of the device wafer W and then the back surface of the substrate S is ground until the substrate S has a predetermined thickness. In the first embodiment, the metal film F is formed by sputtering or CVD (Chemical Vapor Deposition). In the first embodiment, the metal film F is a multi-layer film made of one or more metals of titanium, nickel and gold and having a thickness of several μm to 10 μm.

また、実施形態１において、デバイスウエーハＷは、図３に示すように、パッシベーション膜ＰＦがデバイスＤの回路Ｃ及び分割予定ラインＬを被覆した状態にある場合には、レーザ加工ユニット１３により分割予定ラインＬにアブレーション加工が施されて、分割予定ラインＬ上のパッシベーション膜ＰＦが除去される。   Further, in the first embodiment, the device wafer W is to be divided by the laser processing unit 13 when the passivation film PF covers the circuit C of the device D and the planned division line L as shown in FIG. The line L is ablated to remove the passivation film PF on the planned dividing line L.

デバイスウエーハＷの分割予定ラインＬにアブレーション加工を施す際には、デバイスウエーハＷの表面ＷＳにポリビニルアルコール（polyvinyl alcohol：ＰＶＡ）又はポリビニルピロリドン（polyvinyl pyrrolidone：ＰＶＰ）等を含む水溶性樹脂により構成される図示しない保護膜を形成する。アブレーション加工を施す際には、レーザ加工ユニット１３の図示しないチャックテーブルに表面ＷＳに図示しない保護膜が形成されたデバイスウエーハＷを吸引保持し、レーザ加工ユニット１３の加工ヘッド１５を分割予定ラインＬに沿って移動させながらレーザ加工ユニット１３の加工ヘッド１５からレーザ光ＬＲを分割予定ラインＬに照射して、分割予定ラインＬのパッシベーション膜ＰＦにアブレーション加工を施す。パッシベーション膜ＰＦにアブレーション加工を施した後、図示しない保護膜を除去して、分割予定ラインＬの基板Ｓ表面を露出する。実施形態１において、分割予定ラインＬにレーザ光ＬＲを照射して、アブレーション加工を施して、分割予定ラインＬの基板Ｓ表面を露出しているが、本発明は、これに限定されず、分割予定ラインＬに切削ブレードを用いた切削加工を施して、分割予定ラインＬのパッシべーション膜ＰＦを除去して、分割予定ラインＬの基板Ｓ表面を露出しても良い。   When the ablation process is performed on the planned dividing line L of the device wafer W, the surface WS of the device wafer W is made of a water-soluble resin containing polyvinyl alcohol (PVA) or polyvinyl pyrrolidone (PVP). A protective film (not shown) is formed. When performing the ablation process, the chuck table (not shown) of the laser processing unit 13 sucks and holds the device wafer W having the protective film (not shown) formed on the surface WS thereof, and the processing head 15 of the laser processing unit 13 is divided into planned dividing lines L. The laser beam LR is emitted from the processing head 15 of the laser processing unit 13 to the planned dividing line L while moving along the line, and the passivation film PF of the planned dividing line L is ablated. After the ablation process is performed on the passivation film PF, the protective film (not shown) is removed to expose the surface of the substrate S on the planned dividing line L. In the first embodiment, the planned division line L is irradiated with the laser beam LR and subjected to ablation processing to expose the surface of the substrate S on the planned division line L. However, the present invention is not limited to this, and the division is not limited to this. The planned line L may be cut using a cutting blade to remove the passivation film PF of the planned dividing line L and expose the surface of the substrate S of the planned dividing line L.

次に、デバイスウエーハの加工方法を図面を参照して説明する。図４は、実施形態１に係るデバイスウエーハの加工方法の流れを示すフローチャートである。図５は、図４に示されたデバイスウエーハの加工方法の保護部材形成工程に用いられるレジスト塗布装置の概略の構成を示す斜視図である。図６は、図４に示されたデバイスウエーハの加工方法の保護部材形成工程後のデバイスウエーハの断面図である。図７は、図４に示されたデバイスウエーハの加工方法の溝形成工程で用いられるエッチング装置の一例を示す断面図である。図８は、図４に示されたデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの断面図である。図９は、図４に示されたデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの要部の斜視図である。図１０は、図４に示されたデバイスウエーハの加工方法の封止工程を示すデバイスウエーハの断面図である。図１１は、図４に示されたデバイスウエーハの加工方法の封止工程後のデバイスウエーハの断面図である。図１２は、図４に示されたデバイスウエーハの加工方法の減圧工程及び分割工程に用いられる真空容器の断面図である。図１３は、図４に示されたデバイスウエーハの加工方法の分割工程を示すデバイスウエーハの要部の断面図である。図１４は、図４に示されたデバイスウエーハの加工方法の加工後のデバイスウエーハの断面図である。   Next, a method for processing a device wafer will be described with reference to the drawings. FIG. 4 is a flowchart showing the flow of the method for processing a device wafer according to the first embodiment. FIG. 5 is a perspective view showing a schematic configuration of a resist coating apparatus used in the protective member forming step of the method for processing a device wafer shown in FIG. FIG. 6 is a cross-sectional view of the device wafer after the protective member forming step of the method for processing the device wafer shown in FIG. FIG. 7 is a cross-sectional view showing an example of an etching apparatus used in the groove forming step of the method for processing the device wafer shown in FIG. FIG. 8 is a cross-sectional view of the device wafer after the groove forming step of the method for processing the device wafer shown in FIG. FIG. 9 is a perspective view of an essential part of the device wafer after the groove forming step of the method for processing the device wafer shown in FIG. FIG. 10 is a cross-sectional view of the device wafer showing a sealing step of the method for processing the device wafer shown in FIG. FIG. 11 is a cross-sectional view of the device wafer after the sealing step of the device wafer processing method shown in FIG. FIG. 12 is a cross-sectional view of a vacuum container used in the depressurizing step and the dividing step of the method for processing the device wafer shown in FIG. FIG. 13 is a cross-sectional view of the main part of the device wafer showing a dividing step of the method for processing the device wafer shown in FIG. FIG. 14 is a cross-sectional view of the device wafer after being processed by the method of processing the device wafer shown in FIG.

実施形態１に係るデバイスウエーハの加工方法（以下、単に加工方法と記す）は、デバイスウエーハＷを分割予定ラインＬに沿って切断して、デバイスウエーハＷをデバイスチップＤＴに分割（個片化ともいう）する方法である。   The method of processing a device wafer according to the first embodiment (hereinafter, simply referred to as a processing method) is performed by cutting the device wafer W along a dividing line L to divide the device wafer W into device chips DT (also divided into individual pieces). It is a method of doing.

加工方法は、図４に示すように、保護部材形成工程ＳＴ１と、溝形成工程ＳＴ２と、封止工程ＳＴ３と、減圧工程ＳＴ４と、分割工程ＳＴ５とを備える。   As shown in FIG. 4, the processing method includes a protective member forming step ST1, a groove forming step ST2, a sealing step ST3, a pressure reducing step ST4, and a dividing step ST5.

保護部材形成工程ＳＴ１は、デバイスウエーハＷの図１及び図５に示す外周部ＰＰにプラズマ耐性を有する保護部材５（図６に示す）を形成する工程である。保護部材形成工程ＳＴ１は、デバイスウエーハＷの裏面ＷＲに図６に示す支持部材１０を貼着し、支持部材１０を介して図５に示すレジスト塗布装置４０の図示しないチャックテーブルにデバイスウエーハＷを保持する。保護部材形成工程ＳＴ１は、レジスト塗布装置４０の塗布ノズル４１から保護部材５であるレジストＲＳをデバイスウエーハＷの表面ＷＳのデバイスＤが形成されていない外周部ＰＰに塗布する。   The protective member forming step ST1 is a step of forming the protective member 5 (shown in FIG. 6) having plasma resistance on the outer peripheral portion PP shown in FIGS. 1 and 5 of the device wafer W. In the protective member forming step ST1, the support member 10 shown in FIG. 6 is attached to the back surface WR of the device wafer W, and the device wafer W is attached to the chuck table (not shown) of the resist coating apparatus 40 shown in FIG. Hold. In the protection member forming step ST1, the resist RS which is the protection member 5 is applied from the application nozzle 41 of the resist application device 40 to the outer peripheral portion PP of the surface WS of the device wafer W where the device D is not formed.

なお、実施形態１において、デバイスウエーハＷの外周部ＰＰは、パッシベーション膜ＰＦが除去されて基板Ｓ表面が露出している。塗布ノズル４１は、デバイスウエーハＷの径方向と長手方向が平行な吐出口４１ａを備え、吐出口４１ａを通してレジストＲＳをデバイスウエーハＷの表面ＷＳの外周部ＰＰに塗布する。実施形態１において、保護部材形成工程ＳＴ１は、塗布ノズル４１の吐出口４１ａをデバイスウエーハＷの表面ＷＳの外周部ＰＰに対向させて、塗布ノズル４１とデバイスウエーハＷとをデバイスウエーハＷの外周部ＰＰに沿って相対的に移動させながら塗布ノズル４１からレジストＲＳを塗布する。保護部材形成工程ＳＴ１は、図６に示すように、デバイスウエーハＷの表面ＷＳの外周部ＰＰの全周に保護部材５であるレジストＲＳを形成する。レジストＲＳは、プラズマエッチングされにくい、又はプラズマエッチングが困難な材料により構成され、実施形態１では、所謂フォトレジストである。   In the first embodiment, in the outer peripheral portion PP of the device wafer W, the passivation film PF is removed and the surface of the substrate S is exposed. The coating nozzle 41 has a discharge port 41a whose longitudinal direction is parallel to the radial direction of the device wafer W, and coats the resist RS on the outer peripheral portion PP of the front surface WS of the device wafer W through the discharge port 41a. In the first embodiment, in the protection member forming step ST1, the coating nozzle 41 and the device wafer W are arranged in the outer peripheral portion of the device wafer W by making the ejection port 41a of the coating nozzle 41 face the outer peripheral portion PP of the front surface WS of the device wafer W. The resist RS is applied from the application nozzle 41 while moving relatively along PP. In the protective member forming step ST1, as shown in FIG. 6, the resist RS which is the protective member 5 is formed on the entire circumference of the outer peripheral portion PP of the front surface WS of the device wafer W. The resist RS is made of a material that is difficult to plasma etch or difficult to plasma etch, and is a so-called photoresist in the first embodiment.

溝形成工程ＳＴ２は、デバイスウエーハＷの裏面ＷＲ側に貼着された支持部材１０を介して裏面ＷＲ側を保持し、デバイスウエーハＷの表面ＷＳ側からパッシベーション膜ＰＦ及びレジストＲＳをマスクにして分割予定ラインＬに沿って基板Ｓ表面の露出部分をプラズマエッチングして、デバイスウエーハＷの表面ＷＳ側から金属膜Ｆのある方向に延びかつデバイスウエーハＷの外周面ＰＳに露出しない溝Ｒ（図８に示す）を形成する工程である。溝形成工程ＳＴ２は、図７に示すエッチングユニット２０のハウジング２１の開口２２を通して、デバイスウエーハＷをハウジング２１内に収容し、開口２２をゲートバルブ２６により閉じる。そして、デバイスウエーハＷの裏面ＷＲ側を支持部材１０を介して高周波電源２３に接続された下部電極２４上の吸着保持部材２５（静電チャック、ＥＳＣ：Electrostatic chuck）に静電気力で吸着、保持する。   In the groove forming step ST2, the back surface WR side is held via the support member 10 attached to the back surface WR side of the device wafer W, and the passivation film PF and the resist RS are divided from the front surface WS side of the device wafer W as a mask. The exposed portion of the surface of the substrate S is plasma-etched along the planned line L so as to extend from the surface WS side of the device wafer W in a direction of the metal film F and not exposed on the outer peripheral surface PS of the device wafer W (FIG. 8). Is shown). In the groove forming step ST2, the device wafer W is accommodated in the housing 21 through the opening 22 of the housing 21 of the etching unit 20 shown in FIG. 7, and the opening 22 is closed by the gate valve 26. Then, the back surface WR side of the device wafer W is electrostatically adsorbed and held by an adsorption holding member 25 (electrostatic chuck, ESC: Electrostatic chuck) on the lower electrode 24 connected to the high frequency power supply 23 via the support member 10. .

次に、図示しない冷媒供給手段から下部電極２４内の図示しない冷却通路内に冷媒を循環させ、排気装置２７を作動してハウジング２１内の雰囲気を排気口２８を通して真空排気し、ガス供給手段２９から高周波電源３２に接続された上部電極３０の噴出口３１を通してハウジング２１内にエッチングガスをデバイスウエーハＷの表面ＷＳ側に向けて供給する。なお、この際、ハウジング２１内を所定の圧力に維持する。そして、エッチングガスを供給した状態で、高周波電源３２から上部電極３０に高周波電力を印加する。これにより、下部電極２４と上部電極３０との間にプラズマが発生し、下部電極２４に高周波電源２３から高周波電力を供給してプラズマ中のイオンをデバイスウエーハＷに引き込み、デバイスウエーハＷの表面ＷＳをエッチングする。   Next, a coolant is circulated from a coolant supply unit (not shown) into a cooling passage (not shown) in the lower electrode 24, the exhaust device 27 is operated to evacuate the atmosphere in the housing 21 through the exhaust port 28, and the gas supply unit 29. Through the ejection port 31 of the upper electrode 30 connected to the high frequency power source 32, the etching gas is supplied into the housing 21 toward the front surface WS side of the device wafer W. At this time, the inside of the housing 21 is maintained at a predetermined pressure. Then, with the etching gas supplied, high frequency power is applied from the high frequency power supply 32 to the upper electrode 30. As a result, plasma is generated between the lower electrode 24 and the upper electrode 30, and high frequency power is supplied from the high frequency power supply 23 to the lower electrode 24 to draw ions in the plasma into the device wafer W, and the surface WS of the device wafer W is drawn. To etch.

デバイスウエーハＷの分割予定ラインＬの基板Ｓが露出しているために、溝形成工程ＳＴ２は、エッチングガスの種類、高周波電源２３，３２が印加する高周波電力の周波数及び電力を、基板Ｓのエッチングレートが高く、パッシベーション膜ＰＦのエッチングレートが基板Ｓのエッチングレートよりも低い条件に選択される。実施形態１において、基板Ｓのエッチングレートのパッシベーション膜ＰＦのエッチングレートに対する比（エッチング選択比）が、５００以上であるとよい。例えば、高周波電源３２が印加する高周波電力の周波数は、２ＭＨｚ又は１３．５６ＭＨｚであり、高周波電源２３が印加する高周波電力の周波数は、１３．５６ＭＨｚである。   Since the substrate S of the planned dividing line L of the device wafer W is exposed, the groove forming step ST2 is performed such that the type of etching gas, the frequency of the high frequency power applied by the high frequency power sources 23 and 32, and the power are etched. The rate is high, and the etching rate of the passivation film PF is selected to be lower than the etching rate of the substrate S. In the first embodiment, the ratio of the etching rate of the substrate S to the etching rate of the passivation film PF (etching selection ratio) is preferably 500 or more. For example, the frequency of the high frequency power applied by the high frequency power supply 32 is 2 MHz or 13.56 MHz, and the frequency of the high frequency power applied by the high frequency power supply 23 is 13.56 MHz.

溝形成工程ＳＴ２は、基板Ｓのエッチングレートがパッシべーション膜ＰＦのエッチングレートよりも十分高いので、基板Ｓがパッシベーション膜ＰＦよりも早くエッチングされ、分割予定ラインＬに表面から金属膜Ｆに延びる溝Ｒが形成される。また、溝形成工程ＳＴ２は、デバイスウエーハＷの表面ＷＳの外周部ＰＰの全周にレジストＲＳが形成されているために、溝ＲがデバイスウエーハＷの外周面ＰＳ（又は外縁ともいう）に開口することなく、表面ＷＳから裏面ＷＲに向かって延びる。また、実施形態１において、基板Ｓのエッチングレートのパッシベーション膜ＰＦのエッチングレートに対する比は、図８に示すように、溝Ｒが金属膜Ｆに到達してもデバイスＤの回路Ｃを保護するパッシベーション膜ＰＦが残存する値であることが望ましい。実施形態１において、溝Ｒが金属膜Ｆに到達する時間、エッチングを行った後、溝形成工程ＳＴ２を終了するが、本発明は、溝形成工程ＳＴ２において形成される溝Ｒは、金属膜Ｆに到達しなくても良い。即ち、本発明は、溝Ｒの底に基板Ｓの一部が残存しても良い。また、実施形態１において、溝Ｒは、図９に示すように、各分割予定ラインＬの全長に亘って設けられ、各分割予定ラインＬに一本の溝Ｒが設けられている。なお、図９は、最も外側のデバイスＤの辺に沿って溝を形成するようにレジストを形成する態様を示すが、本発明は、ウエーハＷの外周縁に沿ってレジストを形成しても良い。   In the groove forming step ST2, since the etching rate of the substrate S is sufficiently higher than the etching rate of the passivation film PF, the substrate S is etched earlier than the passivation film PF, and extends from the surface to the metal film F at the planned dividing line L. The groove R is formed. Further, in the groove forming step ST2, since the resist RS is formed on the entire circumference of the outer peripheral portion PP of the front surface WS of the device wafer W, the groove R is opened on the outer peripheral surface PS (or the outer edge) of the device wafer W. Without extending, it extends from the front surface WS toward the back surface WR. Further, in the first embodiment, the ratio of the etching rate of the substrate S to the etching rate of the passivation film PF is such that the passivation that protects the circuit C of the device D even if the groove R reaches the metal film F as shown in FIG. It is desirable that the value is such that the film PF remains. In the first embodiment, the groove forming step ST2 is ended after etching is performed for the time for the groove R to reach the metal film F. However, according to the present invention, the groove R formed in the groove forming step ST2 is You don't have to reach That is, in the present invention, a part of the substrate S may remain on the bottom of the groove R. Further, in the first embodiment, as shown in FIG. 9, the groove R is provided over the entire length of each planned dividing line L, and one planned groove R is provided in each planned dividing line L. Although FIG. 9 shows a mode in which the resist is formed so as to form a groove along the side of the outermost device D, the present invention may form the resist along the outer peripheral edge of the wafer W. .

封止工程ＳＴ３は、溝形成工程ＳＴ２後に封止部材１２を用いてデバイスウエーハＷ表面ＷＳの溝Ｒ間にエアーＡＲを封止する工程である。封止部材１２は、デバイスウエーハＷと同等の大きさの円盤状に形成され、剛性を有する硬質な材料で構成されている。封止部材１２は、剛性を有するプレートである。封止部材１２は、紫外線を透過する樹脂又はガラスにより構成されても良く、紫外線を透過しない材料で構成されても良い。封止部材１２は、図１０に示すように、紫外線を照射することにより接着力が低下する接着剤１１を用いてデバイスウエーハＷの表面ＷＳに貼着されても良く、接着剤１１を用いることなくデバイスウエーハＷの表面ＷＳに貼り付けられても良い。実施形態１において、封止部材１２は、接着剤１１を用いてデバイスウエーハＷの表面ＷＳに貼着されるが、封止部材１２とデバイスウエーハＷの裏面ＷＲとを複数個所でクランプして、デバイスウエーハＷの表面ＷＳを封止部材１２で封止しても良い。   The sealing step ST3 is a step of sealing the air AR between the grooves R on the front surface WS of the device wafer W using the sealing member 12 after the groove forming step ST2. The sealing member 12 is formed in a disk shape having the same size as the device wafer W, and is made of a hard material having rigidity. The sealing member 12 is a rigid plate. The sealing member 12 may be made of resin or glass that transmits ultraviolet rays, or may be made of a material that does not transmit ultraviolet rays. As shown in FIG. 10, the sealing member 12 may be attached to the front surface WS of the device wafer W by using an adhesive 11 whose adhesive strength is reduced by irradiation with ultraviolet rays. Instead, it may be attached to the front surface WS of the device wafer W. In the first embodiment, the sealing member 12 is attached to the front surface WS of the device wafer W using the adhesive 11, but the sealing member 12 and the back surface WR of the device wafer W are clamped at a plurality of points, The surface WS of the device wafer W may be sealed with the sealing member 12.

接着剤１１は、紫外線を照射することにより接着力が低下し、容易に封止部材１２をデバイスウエーハＷの表面ＷＳから剥離できるものを使用するとよい。接着剤１１は、例えば、紫外線を照射することにより膨張あるいは発泡するマイクロカプセル又は発泡剤などが混入されたものにより構成される。接着剤１１は、紫外線を照射することにより硬化するものにより構成されても良い。実施形態１において、封止工程ＳＴ３は、図１１に示すように、デバイスウエーハＷの表面ＷＳに接着剤１１を介して封止部材１２を貼着した後、支持部材１０をデバイスウエーハＷの裏面ＷＲから剥がす。   As the adhesive 11, it is preferable to use an adhesive whose adhesive force is reduced by irradiation with ultraviolet rays and which allows the sealing member 12 to be easily separated from the surface WS of the device wafer W. The adhesive 11 is made of, for example, a mixture of microcapsules or a foaming agent that expands or foams when irradiated with ultraviolet rays. The adhesive 11 may be made of a material that cures when irradiated with ultraviolet rays. In the first embodiment, in the sealing step ST3, as shown in FIG. 11, after the sealing member 12 is attached to the front surface WS of the device wafer W via the adhesive 11, the support member 10 is attached to the back surface of the device wafer W. Remove from WR.

減圧工程ＳＴ４は、封止工程ＳＴ３を実施した後に、デバイスウエーハＷを図１２に示す真空容器５０内に配置し、真空容器５０内を減圧吸引する工程である。減圧工程ＳＴ４は、図１２に示す真空容器５０内にデバイスウエーハＷを収容し、デバイスウエーハＷの裏面ＷＲ側が下方に向けて配置されるように、デバイスウエーハＷに貼着された封止部材１２を真空容器５０内の保持部５２で保持する。減圧工程ＳＴ４は、真空容器５０内と吸引管５３を介して接続された真空吸引源５４により真空容器５０内の気体を吸引して、真空容器５０内を減圧する。   The depressurizing step ST4 is a step of arranging the device wafer W in the vacuum container 50 shown in FIG. 12 after performing the sealing step ST3 and suctioning the inside of the vacuum container 50 under reduced pressure. In the depressurizing step ST4, the device wafer W is housed in the vacuum container 50 shown in FIG. 12, and the sealing member 12 attached to the device wafer W is arranged so that the back surface WR side of the device wafer W is arranged downward. Are held by the holding portion 52 in the vacuum container 50. In the depressurizing step ST4, the gas inside the vacuum container 50 is sucked by the vacuum suction source 54 connected to the inside of the vacuum container 50 via the suction pipe 53, and the inside of the vacuum container 50 is depressurized.

分割工程ＳＴ５は、減圧された真空容器５０内の圧力と、溝Ｒ内に封止されたエアーＡＲの気圧との差圧により金属膜Ｆを分割予定ラインＬに沿って破断し、デバイスウエーハＷを個々のデバイスＤに分割する工程である。分割工程ＳＴ５は、真空吸引源５４により真空容器５０内の圧力が減圧されると、デバイスウエーハＷの表面ＷＳには、剛性を有するプレートである封止部材１２が貼着されているために、真空容器５０内の圧力と溝Ｒ内に封止されたエアーＡＲの気圧との差圧により、溝Ｒ内に封止されたエアーＡＲは、金属膜Ｆを溝Ｒの外側に押圧する。分割工程ＳＴ５は、溝Ｒ内に封止されたエアーＡＲが溝Ｒの幅方向の両縁に沿って、図１３に示すように、金属膜Ｆを破断して、図１４に示すように、デバイスウエーハＷを個々のデバイスＤ即ちデバイスチップＤＴに分割する。   In the dividing step ST5, the metal film F is broken along the dividing line L due to the pressure difference between the depressurized pressure in the vacuum container 50 and the atmospheric pressure of the air AR sealed in the groove R, and the device wafer W Is divided into individual devices D. In the dividing step ST5, when the pressure inside the vacuum container 50 is reduced by the vacuum suction source 54, the sealing member 12 that is a rigid plate is attached to the front surface WS of the device wafer W. Due to the differential pressure between the pressure inside the vacuum container 50 and the atmospheric pressure of the air AR sealed inside the groove R, the air AR sealed inside the groove R presses the metal film F to the outside of the groove R. In the dividing step ST5, the air AR sealed in the groove R breaks the metal film F along both edges of the groove R in the width direction as shown in FIG. 13, and as shown in FIG. The device wafer W is divided into individual devices D, that is, device chips DT.

その後、デバイスウエーハＷは、乾燥、洗浄された後、封止部材１２が紫外線を透過する場合には、表面ＷＳ側から封止部材１２を通してデバイスウエーハＷに紫外線を照射する。接着剤１１の接着力を低下させ、個々のデバイスＤ即ちデバイスチップＤＴが封止部材１２からピックアップされる。また、本発明は、デバイスウエーハＷの裏面ＷＲに図示しない他の支持部材を貼着し、封止部材１２をデバイスウエーハＷから剥がした後、個々のデバイスＤ即ちデバイスチップＤＴを他の支持部材からピックアップしても良い。なお、本発明では、封止部材１２が紫外線を透過しない場合には、接着剤１１として熱硬化型の接着剤を用いても良い。   Then, after the device wafer W is dried and washed, when the sealing member 12 transmits ultraviolet rays, the device wafer W is irradiated with ultraviolet rays from the front surface WS side through the sealing member 12. The adhesive force of the adhesive 11 is reduced, and individual devices D, that is, device chips DT, are picked up from the sealing member 12. Further, according to the present invention, another supporting member (not shown) is attached to the back surface WR of the device wafer W, the sealing member 12 is peeled from the device wafer W, and then the individual device D, that is, the device chip DT is attached to another supporting member. You may pick up from. In the present invention, if the sealing member 12 does not transmit ultraviolet rays, a thermosetting adhesive may be used as the adhesive 11.

実施形態１に係る加工方法は、保護部材形成工程ＳＴ１においてデバイスウエーハＷの表面ＷＳの外周部ＰＰにレジストＲＳを形成し、溝形成工程ＳＴ２においてデバイスウエーハＷの分割予定ラインＬの表面から金属膜Ｆに延び外周面ＰＳに露出しない溝Ｒを形成する。また、実施形態１に係る加工方法は、封止工程ＳＴ３においてデバイスウエーハＷの表面ＷＳを封止部材１２で封止した後、減圧工程ＳＴ４で溝Ｒの内外に差圧を生じさせ、分割工程ＳＴ５において溝Ｒの内外に差圧により金属膜Ｆを破断させる。このために、実施形態１に係る加工方法は、溝Ｒの内外の差圧を利用して金属膜Ｆを分割予定ラインＬに沿って破断するので、デバイスウエーハＷを容易に個々のデバイスＤ即ちデバイスチップＤＴに分割することができる（個片化することができる）。   In the processing method according to the first embodiment, the resist RS is formed on the outer peripheral portion PP of the front surface WS of the device wafer W in the protective member forming step ST1, and the metal film is formed from the surface of the planned dividing line L of the device wafer W in the groove forming step ST2. A groove R extending to F and not exposed on the outer peripheral surface PS is formed. Further, in the processing method according to the first embodiment, after the surface WS of the device wafer W is sealed with the sealing member 12 in the sealing step ST3, a differential pressure is generated inside and outside the groove R in the pressure reducing step ST4, and the dividing step is performed. In ST5, the metal film F is broken inside and outside the groove R by a differential pressure. For this reason, in the processing method according to the first embodiment, the metal film F is fractured along the planned dividing line L by utilizing the pressure difference between the inside and outside of the groove R, so that the device wafer W can be easily separated into individual devices D, that is, It can be divided into device chips DT (can be divided into individual pieces).

また、加工方法は、封止部材１２が剛性を有するプレートであるので、溝Ｒの内外の差圧が金属膜Ｆを外側に押し出す方向に作用する。その結果、加工方法は、金属膜Ｆを破断することができる。   Further, in the processing method, since the sealing member 12 is a plate having rigidity, the differential pressure between the inside and outside of the groove R acts in the direction of pushing the metal film F outward. As a result, the processing method can break the metal film F.

また、加工方法は、溝形成工程ＳＴ２において、プラズマエッチングにより分割予定ラインＬに溝Ｒを形成するので、分割予定ラインＬの幅が数十μｍ以下でかつデバイスＤが０．１ｍｍ角以上でかつ２０ｍｍ角以下のデバイスウエーハＷのデバイスチップＤＴへの分割に好適である。   Further, in the processing method, in the groove forming step ST2, the groove R is formed in the planned dividing line L by plasma etching, so that the width of the planned dividing line L is several tens of μm or less and the device D is 0.1 mm square or more It is suitable for dividing a device wafer W of 20 mm square or less into device chips DT.

また、加工方法は、溝Ｒの内外の差圧を利用して金属膜Ｆを破断するので、デバイスウエーハＷを湾曲（変形）させることなく金属膜Ｆを破断することとなる。このために、加工方法は、金属膜Ｆを破断する際に、デバイスチップＤＴ同士が擦れることを抑制でき、デバイスチップＤＴにカケ（チッピング）が発生することを抑制できる。   Further, in the processing method, since the metal film F is broken by utilizing the pressure difference inside and outside the groove R, the metal film F is broken without bending (deforming) the device wafer W. Therefore, the processing method can prevent the device chips DT from rubbing each other when the metal film F is broken, and can prevent chipping (chipping) from occurring in the device chips DT.

〔実施形態２〕
実施形態２に係るデバイスウエーハの加工方法を図面を参照して説明する。図１５は、実施形態２に係るデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの要部の平面図である。図１５は、実施形態１と同一部分に同一符号を付して説明を省略する。 [Embodiment 2]
A method of processing a device wafer according to the second embodiment will be described with reference to the drawings. FIG. 15 is a plan view of an essential part of the device wafer after the groove forming step of the method for processing a device wafer according to the second embodiment. In FIG. 15, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

実施形態２に係るデバイスウエーハの加工方法（以下、単に加工方法と記す）は、溝形成工程ＳＴ２において形成する溝Ｒ−２を、図１５に示すように、互いに隣り合うデバイスＤ間に形成されるデバイス間部Ｒａと、分割予定ラインＬ同士の交差点に形成される交差点部Ｒｂとにより構成している。互いに隣り合うデバイス間部Ｒａ間、及びデバイス間部Ｒａと交差点部Ｒｂとの間の間隔は、数μｍに形成される。また、実施形態２に係る加工方法は、溝Ｒ−２がデバイス間部Ｒａと交差点部Ｒｂとにより構成されるように、保護部材形成工程ＳＴ１において、分割予定ラインＬにレジストＲＳにより構成される保護部材５が形成される。実施形態２に係る加工方法は、溝Ｒ−２の形状が異なること以外、実施形態１と同様である。   In the device wafer processing method according to the second embodiment (hereinafter, simply referred to as a processing method), a groove R-2 formed in the groove forming step ST2 is formed between devices D adjacent to each other as shown in FIG. The inter-device portion Ra and the intersection portion Rb formed at the intersection of the planned division lines L. The gaps between the device-to-device portions Ra adjacent to each other and between the device-to-device portions Ra and the intersections Rb are formed to be several μm. Further, in the processing method according to the second embodiment, in the protective member forming step ST1, the dividing line L is made of the resist RS so that the groove R-2 is made of the inter-device portion Ra and the intersection portion Rb. The protection member 5 is formed. The processing method according to the second embodiment is the same as that of the first embodiment except that the shape of the groove R-2 is different.

実施形態２に係る加工方法は、溝形成工程ＳＴ２において形成されたデバイスウエーハＷの分割予定ラインＬの表面から金属膜Ｆに延び外周面ＰＳに露出しない溝Ｒ−２の内外の差圧を利用して、金属膜Ｆを分割予定ラインＬに沿って破断するのでデバイスウエーハＷを容易に個々のデバイスＤ即ちデバイスチップＤＴに分割することができる（個片化することができる）。また、実施形態２に係る加工方法は、溝Ｒ−２がデバイス間部Ｒａと交差点部Ｒｂとにより構成されているので、分割予定ラインＬの全長に亘って金属膜Ｆを破断させることができる。   The processing method according to the second embodiment uses the differential pressure inside and outside the groove R-2 that extends from the surface of the planned dividing line L of the device wafer W formed in the groove forming step ST2 to the metal film F and is not exposed to the outer peripheral surface PS. Then, since the metal film F is broken along the dividing line L, the device wafer W can be easily divided into individual devices D, that is, device chips DT (can be divided into individual pieces). Further, in the processing method according to the second embodiment, since the groove R-2 is composed of the inter-device portion Ra and the intersection portion Rb, the metal film F can be broken over the entire length of the planned division line L. .

〔実施形態３〕
実施形態３に係るデバイスウエーハの加工方法を図面を参照して説明する。図１６は、実施形態３に係るデバイスウエーハの加工方法の溝形成工程後のデバイスウエーハの要部の平面図である。図１６は、実施形態１と同一部分に同一符号を付して説明を省略する。 [Embodiment 3]
A method for processing a device wafer according to the third embodiment will be described with reference to the drawings. FIG. 16 is a plan view of the main part of the device wafer after the groove forming step of the method for processing a device wafer according to the third embodiment. In FIG. 16, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

実施形態３に係るデバイスウエーハの加工方法（以下、単に加工方法と記す）は、溝形成工程ＳＴ２において形成する溝Ｒ−３を、分割予定ラインＬの長手方向に間隔をあけて配置される複数の分割穴Ｒｃにより構成している。互いに隣り合う分割穴Ｒｃ間の間隔は、数μｍに形成される。また、実施形態３に係る加工方法は、溝Ｒ−３が複数の分割穴Ｒｃにより構成されるように、保護部材形成工程ＳＴ１において、分割予定ラインＬにレジストＲＳにより構成される保護部材５が形成される。実施形態３に係る加工方法は、溝Ｒ−３の形状が異なること以外、実施形態１と同様である。   The method for processing a device wafer according to the third embodiment (hereinafter, simply referred to as a processing method) includes a plurality of grooves R-3 formed in the groove forming step ST2 arranged at intervals in the longitudinal direction of the planned dividing line L. It is constituted by the dividing hole Rc. The interval between the division holes Rc adjacent to each other is formed to be several μm. Further, in the processing method according to the third embodiment, in the protective member forming step ST1, the protective member 5 formed of the resist RS is formed on the planned dividing line L so that the groove R-3 is formed of the plurality of divided holes Rc. It is formed. The processing method according to the third embodiment is the same as that of the first embodiment except that the shape of the groove R-3 is different.

実施形態３に係る加工方法は、溝形成工程ＳＴ２において形成されたデバイスウエーハＷの分割予定ラインＬの表面から金属膜Ｆに延び外周面ＰＳに露出しない溝Ｒ−３の内外の差圧を利用して、金属膜Ｆを分割予定ラインＬに沿って破断するのでデバイスウエーハＷを容易に個々のデバイスＤ即ちデバイスチップＤＴに分割することができる（個片化することができる）。また、実施形態３に係る加工方法は、溝Ｒ−３が複数の分割穴Ｒｃにより構成されているので、分割予定ラインＬの全長に亘って金属膜Ｆを破断させることができる。   The processing method according to the third embodiment uses the differential pressure inside and outside the groove R-3 that extends from the surface of the planned dividing line L of the device wafer W formed in the groove forming step ST2 to the metal film F and is not exposed on the outer peripheral surface PS. Then, since the metal film F is broken along the dividing line L, the device wafer W can be easily divided into individual devices D, that is, device chips DT (can be divided into individual pieces). Further, in the processing method according to the third embodiment, since the groove R-3 is composed of the plurality of division holes Rc, the metal film F can be broken over the entire length of the planned division line L.

前述した実施形態１から実施形態３によれば、以下のデバイスウエーハの加工方法が含まれる。また、各実施形態に含まれるデバイスウエーハの加工方法を有するデバイスの製造方法が含まれる。   According to the first to third embodiments described above, the following method for processing a device wafer is included. Further, a device manufacturing method including the device wafer processing method included in each embodiment is included.

（付記１）
表面の交差する複数の分割予定ラインによって区画された基板上の各領域に積層されたパッシベーション膜を含む複数のデバイスが形成されており、該分割予定ライン上の領域に該基板表面が露出し、裏面全面に金属膜が形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、
外周部にプラズマ耐性を有する保護部材が形成され、かつ該裏面側が保持されて、該表面側から該パッシベーション膜及び該保護部材をマスクにして該分割予定ラインに沿ってプラズマエッチングされて、該金属膜に延び且つ外周面に露出しない溝が形成されたデバイスウエーハ表面に貼着された封止部材を用いて該デバイスウエーハ表面の該溝間にエアーを封止する封止工程と、
該封止工程を実施した後に、該デバイスウエーハを真空容器内に配置し該真空容器内を減圧吸引する減圧工程と、
減圧された該真空容器内の圧力と該封止されたエアーとの差圧により該金属膜を該分割予定ラインに沿って破断し個々のデバイスに分割する分割工程と、
を備えるデバイスウエーハの加工方法。 (Appendix 1)
A plurality of devices including a passivation film stacked in each region on the substrate partitioned by a plurality of dividing planned lines intersecting the surface are formed, the substrate surface is exposed in the region on the dividing planned line, A method of processing a device wafer in which a metal film is formed on the entire back surface,
A protective member having plasma resistance is formed on the outer periphery, and the back surface side is held, and plasma etching is performed along the dividing line from the front surface side using the passivation film and the protective member as a mask, and the metal A sealing step of sealing air between the grooves on the surface of the device wafer using a sealing member attached to the surface of the device wafer in which a groove extending to the film and not exposed on the outer peripheral surface is formed,
After performing the sealing step, a decompression step of placing the device wafer in a vacuum container and suctioning the vacuum container under reduced pressure,
A dividing step of dividing the metal film along the dividing line to divide into individual devices by a pressure difference between the reduced pressure in the vacuum container and the sealed air,
A method for processing a device wafer including.

〔変形例１〕
各実施形態の変形例１に係るデバイスウエーハの加工方法を図面を参照して説明する。図１７は、各実施形態の変形例１に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハの断面図である。図１７は、実施形態１と同一部分に同一符号を付して説明を省略する。 [Modification 1]
A method for processing a device wafer according to the modified example 1 of each embodiment will be described with reference to the drawings. FIG. 17 is a cross-sectional view of a device wafer to be processed by the method for processing a device wafer according to the modified example 1 of each embodiment. In FIG. 17, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

各実施形態の変形例１に係るデバイスウエーハの加工方法（以下、単に加工方法と記す）の加工対象のデバイスウエーハＷは、外周部ＰＰのパッシベーション膜ＰＦが除去されることなく残される。変形例１に係る加工方法は、デバイスウエーハＷにデバイスＤを形成する所謂前工程が、保護部材形成工程ＳＴ１を含む。また、変形例１に係る加工方法は、溝形成工程ＳＴ２において、保護部材５であるパッシベーション膜ＰＦをマスクとして溝Ｒを形成する。また、変形例１に係る加工方法の加工対象のデバイスウエーハＷは、保護部材５としてパッシベーション膜ＰＦを用いたが、スパッタリングにより金属により構成された保護部材５を用いても良い。変形例１に係る加工方法は、実施形態１と同様に、溝Ｒの内外の差圧を使用して、金属膜Ｆを分割予定ラインＬに沿って破断するのでデバイスウエーハＷを容易に個々のデバイスＤ即ちデバイスチップＤＴに分割することができる（個片化することができる）。   The device wafer W to be processed by the device wafer processing method (hereinafter simply referred to as a processing method) according to the first modification of each embodiment is left without removing the passivation film PF of the outer peripheral portion PP. In the processing method according to the first modification, the so-called pre-process of forming the device D on the device wafer W includes the protective member forming process ST1. Further, in the processing method according to the modified example 1, in the groove forming step ST2, the groove R is formed using the passivation film PF which is the protection member 5 as a mask. Further, the device wafer W to be processed by the processing method according to the modified example 1 uses the passivation film PF as the protective member 5, but the protective member 5 made of metal by sputtering may be used. Like the first embodiment, the processing method according to the modified example 1 uses the pressure difference between the inside and the outside of the groove R to break the metal film F along the planned dividing line L, so that the device wafer W can be easily separated. The device D, that is, the device chip DT can be divided (can be divided into individual pieces).

〔変形例２〕
各実施形態の変形例２に係るデバイスウエーハの加工方法を図面を参照して説明する。図１８は、各実施形態の変形例２に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハの要部の断面図である。図１８は、実施形態１と同一部分に同一符号を付して説明を省略する。 [Modification 2]
A method of processing a device wafer according to Modification 2 of each embodiment will be described with reference to the drawings. FIG. 18 is a cross-sectional view of a main part of a device wafer to be processed by the method for processing a device wafer according to Modification 2 of each embodiment. In FIG. 18, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

各実施形態のデバイスウエーハの加工方法の加工対象のデバイスウエーハＷ−１は、図１８に示すように、金属部材として、例えば、分割予定ラインＬにＴＥＧ（Test Element Group）２００が設けられても良い。ＴＥＧ２００は、プラズマエッチングにより除去が困難な導電性の金属により構成され、デバイスＤの設計、製造上の問題を見つけ出すための金属パターンである。図１８に示されたデバイスウエーハＷ−１は、保護部材形成工程ＳＴ１の前に分割予定ラインＬにアブレーション加工又は切削加工が施されて、ＴＥＧ２００が除去される。また、図１８に示されたデバイスウエーハＷ−１は、金属部材であるダミーパターンが分割予定ラインＬに設けられても良い。   As shown in FIG. 18, the device wafer W-1 to be processed by the device wafer processing method of each embodiment has a TEG (Test Element Group) 200 as a metal member, for example, on the planned dividing line L, as shown in FIG. good. The TEG 200 is a metal pattern made of a conductive metal that is difficult to remove by plasma etching, and is a metal pattern for finding problems in the design and manufacturing of the device D. In the device wafer W-1 shown in FIG. 18, the planned dividing line L is subjected to ablation processing or cutting processing before the protective member forming step ST1, and the TEG 200 is removed. Further, in the device wafer W-1 shown in FIG. 18, a dummy pattern, which is a metal member, may be provided on the planned dividing line L.

〔変形例３〕
各実施形態の変形例３に係るデバイスウエーハの加工方法を図面を参照して説明する。図１９は、各実施形態の変形例３に係るデバイスウエーハの加工方法の加工対象のデバイスウエーハの要部の断面図である。図１９は、実施形態１と同一部分に同一符号を付して説明を省略する。 [Modification 3]
A method for processing a device wafer according to Modification 3 of each embodiment will be described with reference to the drawings. FIG. 19 is a cross-sectional view of a main part of a device wafer to be processed by the method for processing a device wafer according to Modification 3 of each embodiment. In FIG. 19, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

各実施形態のデバイスウエーハの加工方法の加工対象のデバイスウエーハＷ−２は、図１９に示すように、金属膜Ｆの代わりに支持部材１４に予め設けられたＤＡＦ（Die Attach Film）であるプラズマエッチングが困難な膜Ｆ−２が裏面ＷＲに形成されても良い。ＤＡＦである膜Ｆ−２の厚さは、１０μｍ以上でかつ２０μｍ以下である。また、デバイスウエーハＷ−２は、膜Ｆ−２がデバイスウエーハＷを保護する図示しないＤＢＦ（ダイバックサイドフィルム）により構成されても良い。要するに、デバイスウエーハＷ−２は、金属膜Ｆ以外のプラズマエッチングが困難な膜Ｆ−２が裏面ＷＲに形成されても良い。   As shown in FIG. 19, the device wafer W-2 to be processed by the device wafer processing method according to each embodiment is a plasma that is a DAF (Die Attach Film) provided in advance on the supporting member 14 instead of the metal film F, as shown in FIG. The film F-2, which is difficult to etch, may be formed on the back surface WR. The film F-2, which is DAF, has a thickness of 10 μm or more and 20 μm or less. The device wafer W-2 may be composed of a DBF (die back side film) (not shown) in which the film F-2 protects the device wafer W. In short, in the device wafer W-2, the film F-2 other than the metal film F, which is difficult to be plasma-etched, may be formed on the back surface WR.

また、上記実施形態及び変形例では、減圧工程ＳＴ４において真空容器５０内を減圧することにより溝Ｒの内外に差圧を生じさせたが、本発明は、減圧工程ＳＴ４の代わりに、封止工程ＳＴ３を実施した後に、デバイスウエーハＷを耐圧容器内に配置し、耐圧容器内を加圧する加圧工程を実施し、分割工程ＳＴ５において溝Ｒの内外の差圧を利用して金属膜Ｆを破断しても良い。   Further, in the above-described embodiment and modification, the pressure difference in the inside and outside of the groove R is generated by depressurizing the inside of the vacuum container 50 in the depressurizing step ST4. However, the present invention is a sealing step instead of the depressurizing step ST4. After carrying out ST3, the device wafer W is placed in a pressure resistant container, and a pressurizing step of pressurizing the inside of the pressure resistant container is carried out, and the metal film F is broken by utilizing the differential pressure inside and outside the groove R in the dividing step ST5. You may.

なお、本発明は、上記実施形態及び変形例に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。   The present invention is not limited to the above-mentioned embodiments and modifications. That is, various modifications can be made without departing from the gist of the present invention.

５ 保護部材
１２ 封止部材
５０ 真空容器
Ｗ，Ｗ−１，Ｗ−２ デバイスウエーハ
ＷＳ 表面
ＷＲ 裏面
Ｌ 分割予定ライン
ＬＲ レーザ光
Ｄ デバイス
Ｓ 基板
Ｆ 金属膜
Ｒ，Ｒ−２，Ｒ−３ 溝
ＰＦ パッシベーション膜
ＰＰ 外周部
ＰＳ 外周面
ＡＲ エアー
ＳＴ１ 保護部材形成工程
ＳＴ２ 溝形成工程
ＳＴ３ 封止工程
ＳＴ４ 減圧工程
ＳＴ５ 分割工程 5 Protective member 12 Sealing member 50 Vacuum container W, W-1, W-2 Device wafer WS Front surface WR Rear surface L Divided line LR Laser light D device S Substrate F Metal film R, R-2, R-3 Groove PF Passivation film PP Outer peripheral portion PS Outer peripheral surface AR Air ST1 Protective member forming step ST2 Groove forming step ST3 Sealing step ST4 Pressure reducing step ST5 Dividing step

Claims (2)

表面の交差する複数の分割予定ラインによって区画された基板上の各領域に積層されたパッシベーション膜を含む複数のデバイスが形成されており、該分割予定ライン上の領域に該基板表面が露出し、裏面全面に金属膜が形成されたデバイスウエーハを加工するデバイスウエーハの加工方法であって、
該デバイスウエーハの外周部にプラズマ耐性を有する保護部材を形成する保護部材形成工程と、
該デバイスウエーハの裏面側を保持し、該デバイスウエーハの表面側から該パッシベーション膜及び該保護部材をマスクにして該分割予定ラインに沿ってプラズマエッチングして、該金属膜に延び且つ該デバイスウエーハの外周面に露出しない溝を形成する溝形成工程と、
該溝形成工程後に封止部材を用いて該デバイスウエーハ表面の該溝間にエアーを封止する封止工程と、
該封止工程を実施した後に、該デバイスウエーハを真空容器内に配置し該真空容器内を減圧吸引する減圧工程と、
減圧された該真空容器内の圧力と該封止されたエアーとの差圧により該金属膜を該分割予定ラインに沿って破断し個々のデバイスに分割する分割工程と、
を備えるデバイスウエーハの加工方法。 A plurality of devices including a passivation film stacked in each region on the substrate partitioned by a plurality of dividing planned lines intersecting the surface are formed, the substrate surface is exposed in the region on the dividing planned line, A method of processing a device wafer in which a metal film is formed on the entire back surface,
A protective member forming step of forming a protective member having plasma resistance on the outer peripheral portion of the device wafer;
The back side of the device wafer is held, and plasma etching is performed from the front side of the device wafer along the dividing lines using the passivation film and the protective member as a mask to extend to the metal film and the device wafer. A groove forming step of forming a groove not exposed on the outer peripheral surface,
A sealing step of sealing air between the grooves on the surface of the device wafer using a sealing member after the groove forming step,
After performing the sealing step, a decompression step of placing the device wafer in a vacuum container and suctioning the vacuum container under reduced pressure,
A dividing step of dividing the metal film along the dividing line to divide into individual devices by a pressure difference between the reduced pressure in the vacuum container and the sealed air,
A method for processing a device wafer including. 該封止部材は、剛性を有するプレートである請求項１に記載のデバイスウエーハの加工方法。   The method for processing a device wafer according to claim 1, wherein the sealing member is a plate having rigidity.
JP2016155624A 2016-08-08 2016-08-08 Device wafer processing method Active JP6684183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016155624A JP6684183B2 (en) 2016-08-08 2016-08-08 Device wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016155624A JP6684183B2 (en) 2016-08-08 2016-08-08 Device wafer processing method

Publications (2)

Publication Number Publication Date
JP2018026398A JP2018026398A (en) 2018-02-15
JP6684183B2 true JP6684183B2 (en) 2020-04-22

Family

ID=61194948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016155624A Active JP6684183B2 (en) 2016-08-08 2016-08-08 Device wafer processing method

Country Status (1)

Country Link
JP (1) JP6684183B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7430446B2 (en) 2019-08-22 2024-02-13 株式会社ディスコ Wafer processing method

Also Published As

Publication number Publication date
JP2018026398A (en) 2018-02-15

Similar Documents

Publication Publication Date Title
US9741619B2 (en) Methods for singulating semiconductor wafer
JP5591181B2 (en) Manufacturing method of semiconductor chip
JP6822802B2 (en) Wafer processing method
JP6730891B2 (en) Wafer processing method
JP6302644B2 (en) Wafer processing method
JP6770858B2 (en) Dividing method
TW201917783A (en) Wafer processing method
JP6314047B2 (en) Wafer processing method
JP6684183B2 (en) Device wafer processing method
JP6684182B2 (en) Device wafer processing method
JP2009283802A (en) Method of manufacturing semiconductor device
US11024542B2 (en) Manufacturing method of device chip
JP6689154B2 (en) Device wafer processing method
TW201810402A (en) Etching method, etching apparatus and method for dividing a semiconductor wafer
JP2019102481A (en) Workpiece processing method
CN109979879B (en) Semiconductor chip manufacturing method
JP6573803B2 (en) Semiconductor wafer dividing method
TW201936476A (en) Peeling method for peeling off substrate from support plate
US9059273B2 (en) Methods for processing a semiconductor wafer
JP2019169686A (en) Manufacturing method of element chip
JP6740091B2 (en) Wafer processing method
JP2018018907A (en) Processing method of device wafer
JP2017084896A (en) Method of manufacturing device
JP4882900B2 (en) Semiconductor wafer separation method
JP2020017676A (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200327

R150 Certificate of patent or registration of utility model

Ref document number: 6684183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250