JP2024025991A - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
JP2024025991A
JP2024025991A JP2022129403A JP2022129403A JP2024025991A JP 2024025991 A JP2024025991 A JP 2024025991A JP 2022129403 A JP2022129403 A JP 2022129403A JP 2022129403 A JP2022129403 A JP 2022129403A JP 2024025991 A JP2024025991 A JP 2024025991A
Authority
JP
Japan
Prior art keywords
processing
wafer
passivation film
substrate
pattern layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022129403A
Other languages
Japanese (ja)
Inventor
章紘 平田
イ ティン リァオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2022129403A priority Critical patent/JP2024025991A/en
Priority to CN202310975343.9A priority patent/CN117594530A/en
Priority to KR1020230102559A priority patent/KR20240023479A/en
Publication of JP2024025991A publication Critical patent/JP2024025991A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices

Abstract

【課題】パッシベーション膜がパターン層の上に積層されたウエーハを品質良く加工できるウエーハの加工方法を提供する事。【解決手段】基板１１０の表面１１１にパターン層１２０と、パターン層１２０を覆うパッシベーション膜１３０と、が形成されたウエーハ１００を分割予定ライン１１２に沿って加工するウエーハの加工方法は、分割予定ライン１１２に沿って第１の出力でレーザ光線を照射し、パッシベーション膜１３０に第１の加工溝１５１を形成するパッシベーション膜加工ステップと、第１の加工溝１５１に沿って、第１の出力よりも大きい第２の出力のレーザ光線２１を照射し、パターン層１２０に第２の加工溝１５２を形成するパターン層加工ステップと、第２の加工溝１５２に沿って、基板１１０を加工する基板加工ステップと、を備える。【選択図】図５An object of the present invention is to provide a wafer processing method capable of processing a wafer in which a passivation film is laminated on a pattern layer with high quality. A wafer processing method includes processing a wafer 100 in which a pattern layer 120 and a passivation film 130 covering the pattern layer 120 are formed on a surface 111 of a substrate 110 along a planned dividing line 112. a passivation film processing step of irradiating a laser beam along the first output with a first output to form a first processing groove 151 in the passivation film 130; A pattern layer processing step of irradiating the laser beam 21 with a large second output to form a second processing groove 152 in the pattern layer 120, and a substrate processing step of processing the substrate 110 along the second processing groove 152. and. [Selection diagram] Figure 5

Description

本発明は、パターン層がパッシベーション膜で覆われたウエーハの加工方法に関する。 The present invention relates to a method for processing a wafer whose pattern layer is covered with a passivation film.

パッシベーション膜とパターン層とを一度のレーザで加工する方法が知られている（例えば、特許文献１参照）。 A method of processing a passivation film and a pattern layer with a single laser beam is known (for example, see Patent Document 1).

特開２０１８－０２６３９７号公報Japanese Patent Application Publication No. 2018-026397

しかしながら、パターン層が厚くなるとより大きな出力のレーザ光線で加工溝を形成する必要があり、同一の出力で加工するとパッシベーション膜が剥がれる、脆くなるなどの問題が発生した。 However, as the pattern layer becomes thicker, it is necessary to form grooves using a laser beam with higher output power, and when processed with the same output power, problems such as the passivation film peeling off or becoming brittle occur.

本発明は、かかる問題点に鑑みてなされたものであり、その目的は、パッシベーション膜がパターン層の上に積層されたウエーハを品質良く加工できるウエーハの加工方法を提供する事である。 The present invention has been made in view of these problems, and its purpose is to provide a wafer processing method that can process a wafer in which a passivation film is laminated on a pattern layer with high quality.

上述した課題を解決し、目的を達成するために、本発明のウエーハの加工方法は、基板の表面にパターン層と、該パターン層を覆うパッシベーション膜と、が形成されたウエーハを分割予定ラインに沿って加工するウエーハの加工方法であって、該分割予定ラインに沿って第１の出力でレーザ光線を照射し、該パッシベーション膜に第１の加工溝を形成するパッシベーション膜加工ステップと、該第１の加工溝に沿って、該第１の出力よりも大きい第２の出力のレーザ光線を照射し、該パターン層に第２の加工溝を形成するパターン層加工ステップと、該第２の加工溝に沿って、該基板を加工する基板加工ステップと、を備える事を特徴とする。 In order to solve the above-mentioned problems and achieve the objects, the wafer processing method of the present invention includes a wafer having a pattern layer formed on the surface of the substrate and a passivation film covering the pattern layer, along a dividing line. A passivation film processing step of irradiating a laser beam at a first output along the planned dividing line to form a first processing groove in the passivation film; a pattern layer processing step of irradiating a laser beam with a second output larger than the first output along the first processing groove to form a second processing groove in the pattern layer; The method is characterized by comprising a substrate processing step of processing the substrate along the groove.

該基板加工ステップは、該基板を分割することで、複数のチップを製造してもよい。 In the substrate processing step, a plurality of chips may be manufactured by dividing the substrate.

該パッシベーション膜は、ポリイミドであってもよい。 The passivation film may be polyimide.

該パッシベーション膜加工ステップは、ピコ秒またはフェムト秒の範囲のパルス幅を有するレーザ光線を使用してもよい。 The passivation film processing step may use a laser beam with a pulse width in the picosecond or femtosecond range.

該第１の加工溝は、該第２の加工溝の幅よりも広くてもよい。 The first machined groove may be wider than the second machined groove.

本発明は、パッシベーション膜を第１の出力のレーザ光線で加工した後に、パターン層を第１の出力より大きい第２の出力のレーザ光線で加工するので、パッシベーション膜１３０に対する熱ダメージを抑制して剥離や劣化、損傷を抑制しつつ、パターン層に対する良好な品質の加工ができ、パッシベーション膜がパターン層の上に積層されたウエーハを品質良く加工できる。 In the present invention, after the passivation film is processed with a laser beam with a first output, the pattern layer is processed with a laser beam with a second output larger than the first output, so thermal damage to the passivation film 130 can be suppressed. It is possible to process a pattern layer with good quality while suppressing peeling, deterioration, and damage, and it is possible to process a wafer with a passivation film laminated on the pattern layer with good quality.

図１は、実施形態１に係るウエーハの加工方法の処理手順を示すフローチャートである。FIG. 1 is a flowchart showing a processing procedure of a wafer processing method according to the first embodiment. 図２は、実施形態１に係るウエーハの加工方法の加工対象であるウエーハを示す斜視図である。FIG. 2 is a perspective view showing a wafer to be processed by the wafer processing method according to the first embodiment. 図３は、図２のウエーハの断面図である。FIG. 3 is a cross-sectional view of the wafer of FIG. 図４は、図１のパッシベーション膜加工ステップを説明する断面図である。FIG. 4 is a cross-sectional view illustrating the passivation film processing step of FIG. 1. 図５は、図１のパターン層加工ステップを説明する断面図である。FIG. 5 is a cross-sectional view illustrating the pattern layer processing step of FIG. 1. 図６は、図１の基板加工ステップを説明する断面図である。FIG. 6 is a cross-sectional view illustrating the substrate processing steps of FIG. 1. 図７は、実施形態２に係るウエーハの加工方法のパッシベーション膜加工ステップを説明する断面図である。FIG. 7 is a cross-sectional view illustrating a passivation film processing step of the wafer processing method according to the second embodiment. 図８は、実施形態２に係るウエーハの加工方法のパッシベーション膜加工ステップを説明する断面図である。FIG. 8 is a cross-sectional view illustrating a passivation film processing step of the wafer processing method according to the second embodiment. 図９は、実施形態２に係るウエーハの加工方法のパッシベーション膜加工ステップを説明する断面図である。FIG. 9 is a cross-sectional view illustrating a passivation film processing step of the wafer processing method according to the second embodiment. 図１０は、実施形態２に係るウエーハの加工方法のパターン層加工ステップを説明する断面図である。FIG. 10 is a cross-sectional view illustrating a pattern layer processing step of the wafer processing method according to the second embodiment. 図１１は、実施形態２に係るウエーハの加工方法のパターン層加工ステップを説明する断面図である。FIG. 11 is a cross-sectional view illustrating a pattern layer processing step of the wafer processing method according to the second embodiment. 図１２は、実施形態２に係るウエーハの加工方法のパターン層加工ステップを説明する断面図である。FIG. 12 is a cross-sectional view illustrating a pattern layer processing step of the wafer processing method according to the second embodiment.

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Modes (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the following embodiments. Further, the constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be combined as appropriate. Further, various omissions, substitutions, or changes in the configuration can be made without departing from the gist of the present invention.

〔実施形態１〕
本発明の実施形態１に係るウエーハの加工方法を図面に基づいて説明する。図１は、実施形態１に係るウエーハの加工方法の処理手順を示すフローチャートである。実施形態１に係るウエーハの加工方法は、後述するようなウエーハ１００を加工する方法であって、図１に示すように、パッシベーション膜加工ステップ１００１と、パターン層加工ステップ１００２と、基板加工ステップ１００３と、を備える。 [Embodiment 1]
A wafer processing method according to Embodiment 1 of the present invention will be explained based on the drawings. FIG. 1 is a flowchart showing a processing procedure of a wafer processing method according to the first embodiment. The wafer processing method according to the first embodiment is a method of processing a wafer 100 as described later, and as shown in FIG. 1, it includes a passivation film processing step 1001, a pattern layer processing step 1002, and a substrate processing step 1003. and.

図２は、実施形態１に係るウエーハの加工方法の加工対象であるウエーハ１００を示す斜視図である。図３は、図２のウエーハ１００の断面図である。実施形態１に係るウエーハの加工方法の加工対象であるウエーハ１００は、図２及び図３に示すように、基板１１０の表面１１１にパターン層１２０と、パターン層１２０を覆うパッシベーション膜１３０と、が形成されている。基板１１０は、例えば、シリコンを母材とする円板状の半導体ウエーハや光デバイスウエーハ等である。基板１１０の母材は、本発明ではこれに限定されず、サファイア、シリコンカーバイド（ＳｉＣ）、ガリウムヒ素等であってもよい。基板１１０は、図２に示すように、平坦な表面１１１の格子状に形成される複数の分割予定ライン１１２によって区画された領域にチップサイズのデバイス領域部１１３が形成されている。 FIG. 2 is a perspective view showing a wafer 100 to be processed by the wafer processing method according to the first embodiment. FIG. 3 is a cross-sectional view of the wafer 100 of FIG. 2. As shown in FIGS. 2 and 3, the wafer 100 to be processed by the wafer processing method according to the first embodiment includes a pattern layer 120 on the surface 111 of the substrate 110 and a passivation film 130 covering the pattern layer 120. It is formed. The substrate 110 is, for example, a disk-shaped semiconductor wafer or an optical device wafer that uses silicon as a base material. The base material of the substrate 110 is not limited to this in the present invention, and may be sapphire, silicon carbide (SiC), gallium arsenide, or the like. As shown in FIG. 2, the substrate 110 has a chip-sized device region 113 formed in an area defined by a plurality of dividing lines 112 formed in a grid pattern on a flat surface 111.

ウエーハ１００は、基板１１０の各デバイス領域部１１３の部分と、各デバイス領域部１１３上に形成された各パターン層１２０の部分及び各パッシベーション膜１３０の部分とを含んでそれぞれ構成された複数のデバイスチップ（図２参照）が形成されている。 The wafer 100 includes a plurality of devices each including a portion of each device region 113 of a substrate 110, a portion of each pattern layer 120 formed on each device region 113, and a portion of each passivation film 130. A chip (see FIG. 2) is formed.

パターン層１２０は、実施形態１では、電子回路、電極、検査用もしくは評価用素子（Test Element Group、ＴＥＧ）、集積回路（Integrated Circuit、ＩＣ）等の金属パターン層である。パターン層１２０は、厚さが１０μｍ以上１００μｍ以下であり、図３に示すように、パッシベーション膜１３０よりも十分厚い。パターン層１２０は、ウエーハ１００が複数のデバイスチップに分割された際に、厚さが基板１１０と同程度もしくは基板１１０よりも厚くなる場合がある。 In the first embodiment, the pattern layer 120 is a metal pattern layer for an electronic circuit, an electrode, a testing or evaluation element (Test Element Group, TEG), an integrated circuit (IC), or the like. The pattern layer 120 has a thickness of 10 μm or more and 100 μm or less, and is sufficiently thicker than the passivation film 130, as shown in FIG. The pattern layer 120 may have a thickness equal to or thicker than the substrate 110 when the wafer 100 is divided into a plurality of device chips.

パッシベーション膜１３０は、実施形態１ではポリイミド膜であるが、本発明ではこれに限定されず、酸化膜や窒化膜でも良い。パッシベーション膜１３０は、厚さが２μｍ以上１０μｍ以下であり、パターン層１２０よりも十分薄い。パッシベーション膜１３０は、基板加工ステップ１００３後に除去する一時的な保護膜ではなく、ウエーハ１００が分割されて製造された複数のデバイスチップの上面にデバイスチップを構成するパターン層１２０や基板１１０のデバイス領域部１１３の部分を保護するために残される。すなわち、パッシベーション膜１３０は、ウエーハ１００が複数のデバイスチップに分割された際にも、剥がれていないことが好ましい。 Although the passivation film 130 is a polyimide film in the first embodiment, the present invention is not limited thereto, and may be an oxide film or a nitride film. The passivation film 130 has a thickness of 2 μm or more and 10 μm or less, and is sufficiently thinner than the pattern layer 120. The passivation film 130 is not a temporary protective film that is removed after the substrate processing step 1003, but is applied to the pattern layer 120 constituting the device chip or the device area of the substrate 110 on the upper surface of a plurality of device chips manufactured by dividing the wafer 100. 113 is left to protect the portion 113. That is, it is preferable that the passivation film 130 is not peeled off even when the wafer 100 is divided into a plurality of device chips.

ウエーハ１００は、実施形態１では、図２に示すように、基板１１０の表面１１１の裏側の裏面１１４に支持部材１４１が貼着され、支持部材１４１の外縁部に環状のフレーム１４２が装着されているが、本発明ではこれに限定されない。支持部材１４１は、可撓性と非粘着性を有する基材層と、基材層に積層されかつ可撓性と粘着性を有する粘着層とを有する粘着テープ、または、粘着層を有さない熱可塑性の樹脂で構成されたシートが使用される。支持部材１４１は、粘着性を有さない熱可塑性樹脂シートの場合、ポリオレフィン系シート、ポリエチレンシート、ポリプロピレンシート、ポリスチレンシートが好ましく、フレーム１４２やウエーハ１００には熱圧着で貼着される。支持部材１４１は、最初からシート形状である必要は無く、粉体や液体をウエーハ１００の裏面１０４（基板１１０の裏面１１４）に供給し、熱圧着や押圧、スピンコートによりウエーハ１００の裏面１０４を覆うシート状に成形しても良い。 In the first embodiment, as shown in FIG. 2, in the wafer 100, a support member 141 is attached to the back surface 114 on the back side of the front surface 111 of the substrate 110, and an annular frame 142 is attached to the outer edge of the support member 141. However, the present invention is not limited to this. The support member 141 is an adhesive tape having a flexible and non-adhesive base material layer and an adhesive layer laminated on the base material layer and having flexibility and adhesive property, or has no adhesive layer. A sheet made of thermoplastic resin is used. When the support member 141 is a non-adhesive thermoplastic resin sheet, it is preferably a polyolefin sheet, a polyethylene sheet, a polypropylene sheet, or a polystyrene sheet, and is adhered to the frame 142 and the wafer 100 by thermocompression bonding. The support member 141 does not need to be in the form of a sheet from the beginning; it supplies powder or liquid to the back surface 104 of the wafer 100 (the back surface 114 of the substrate 110), and forms the back surface 104 of the wafer 100 by thermocompression bonding, pressing, or spin coating. It may also be formed into a covering sheet.

図４は、図１のパッシベーション膜加工ステップ１００１を説明する断面図である。パッシベーション膜加工ステップ１００１は、図４に示すように、分割予定ライン１１２に沿って第１の出力でレーザ光線１１を照射し、パッシベーション膜１３０に第１の加工溝１５１を形成するステップである。 FIG. 4 is a cross-sectional view illustrating the passivation film processing step 1001 of FIG. As shown in FIG. 4, the passivation film processing step 1001 is a step of irradiating the laser beam 11 with a first output along the planned dividing line 112 to form a first processing groove 151 in the passivation film 130.

パッシベーション膜加工ステップ１００１では、図４に示すように、レーザ照射器１０により、パッシベーション膜１３０に対して吸収性を有する波長のレーザ光線１１を、第１の出力で、ウエーハ１００のパッシベーション膜１３０が形成された側の面（ウエーハ１００の表面１０１、パッシベーション膜１３０の露出面１３１）に向けて照射しながら、不図示の駆動源によりウエーハ１００をレーザ照射器１０に対して分割予定ライン１１２に沿って相対的に送り移動させることにより、レーザ光線１１でパッシベーション膜１３０を分割予定ライン１１２に沿ってレーザ加工（いわゆるアブレーション加工）して、分割予定ライン１１２に沿ってパッシベーション膜１３０を除去し、パッシベーション膜１３０を貫通してパターン層１２０に到達する深さの第１の加工溝１５１を形成する。 In the passivation film processing step 1001, as shown in FIG. The wafer 100 is directed toward the laser irradiator 10 by a drive source (not shown) along the dividing line 112 while irradiating the formed side (the surface 101 of the wafer 100 and the exposed surface 131 of the passivation film 130). By relatively feeding and moving the passivation film 130 with the laser beam 11, the passivation film 130 is laser processed (so-called ablation processing) along the planned dividing line 112, and the passivation film 130 is removed along the planned dividing line 112, and the passivation film 130 is removed. A first processed groove 151 having a depth that penetrates the film 130 and reaches the pattern layer 120 is formed.

実施形態１に係るウエーハの加工方法は、レーザ光線１１の照射によりパッシベーション膜１３０を加工するので、リソグラフィでパッシベーション膜１３０を加工する必要がなくなるため、パッシベーション膜１３０の加工に係るコストを低減できる。 In the wafer processing method according to the first embodiment, the passivation film 130 is processed by irradiation with the laser beam 11, so there is no need to process the passivation film 130 by lithography, and the cost associated with processing the passivation film 130 can be reduced.

図５は、図１のパターン層加工ステップ１００２を説明する断面図である。パターン層加工ステップ１００２は、図５に示すように、パッシベーション膜加工ステップ１００１で形成した第１の加工溝１５１に沿って、第１の出力よりも大きい第２の出力のレーザ光線２１を照射し、パターン層１２０に第２の加工溝１５２を形成するステップである。 FIG. 5 is a cross-sectional view illustrating the pattern layer processing step 1002 of FIG. As shown in FIG. 5, the pattern layer processing step 1002 irradiates a laser beam 21 with a second output larger than the first output along the first processing groove 151 formed in the passivation film processing step 1001. , a step of forming a second processed groove 152 in the pattern layer 120.

パターン層加工ステップ１００２では、図５に示すように、レーザ照射器２０により、パターン層１２０に対して吸収性を有する波長のレーザ光線２１を、第１の出力よりも大きい第２の出力で、ウエーハ１００に形成した第１の加工溝１５１の底面に露出したパターン層１２０に向けて照射しながら、不図示の駆動源によりウエーハ１００をレーザ照射器２０に対して第１の加工溝１５１の延びる方向に沿って相対的に送り移動させることにより、レーザ光線２１でパターン層１２０を第１の加工溝１５１の延びる方向に沿ってレーザ加工（いわゆるアブレーション加工）して、第１の加工溝１５１の延びる方向に沿ってパターン層１２０を除去し、第１の加工溝１５１の底面からさらにパターン層１２０を貫通して基板１１０の表面１１１に到達する深さの第２の加工溝１５２を形成する。なお、第１の加工溝１５１の延びる方向は、分割予定ライン１１２に沿った方向である。 In the pattern layer processing step 1002, as shown in FIG. 5, the laser irradiator 20 emits a laser beam 21 having a wavelength that is absorbent to the pattern layer 120 at a second output that is larger than the first output. While irradiating the pattern layer 120 exposed on the bottom surface of the first processed groove 151 formed in the wafer 100, the wafer 100 is moved to the laser irradiator 20 by a drive source (not shown) so that the first processed groove 151 extends. By moving the pattern layer 120 relatively along the direction, the pattern layer 120 is laser-processed (so-called ablation processing) along the direction in which the first processing groove 151 extends with the laser beam 21, and the first processing groove 151 is The patterned layer 120 is removed along the extending direction to form a second processed groove 152 having a depth that extends from the bottom of the first processed groove 151 to further penetrate the patterned layer 120 and reach the surface 111 of the substrate 110. Note that the direction in which the first processed groove 151 extends is the direction along the planned dividing line 112.

ここで、パッシベーション膜加工ステップ１００１で加工するパッシベーション膜１３０は、ポリイミド膜、酸化膜や窒化膜であり、パターン層１２０に比べて薄いため、パターン層１２０に第２の加工溝１５２を形成する事が可能な平均出力のレーザ光線を照射すると、熱ダメージを受けて剥離や劣化、損傷が起こりやすいため、パターン層１２０への第２の加工溝１５２の形成（パターン層１２０の分割）に適した平均出力より小さな平均出力のレーザ光線の照射により加工する必要がある。一方で、パターン層加工ステップ１００２で加工するパターン層１２０は、電子回路、電極、検査用もしくは評価用素子、集積回路等の金属パターン層を含む配線構造を含み、パッシベーション膜１３０への第１の加工溝１５１の形成（パッシベーション膜１３０の分割）に適した平均出力より小さな平均出力のレーザ光線の照射では第２の加工溝１５２の形成ができないため、パッシベーション膜１３０の分割に適した平均出力より大きな平均出力のレーザ光線の照射により加工する必要がある。このため、実施形態１に係るウエーハの加工方法は、パッシベーション膜１３０を加工するパッシベーション膜加工ステップ１００１とパターン層１２０を加工するパターン層加工ステップ１００２との２つのステップを備え、２つのステップで照射するレーザ光線を変更することで、パッシベーション膜１３０に対する熱ダメージを抑制して剥離や劣化、損傷を抑制しつつ、パターン層１２０に対する良好な品質の加工を実現可能としている。 Here, the passivation film 130 processed in the passivation film processing step 1001 is a polyimide film, an oxide film, or a nitride film, and is thinner than the pattern layer 120. Therefore, the second processing groove 152 is formed in the pattern layer 120. When irradiated with a laser beam with an average output that allows for It is necessary to perform processing by irradiating a laser beam with an average output smaller than the average output. On the other hand, the pattern layer 120 processed in the pattern layer processing step 1002 includes a wiring structure including a metal pattern layer such as an electronic circuit, an electrode, an element for inspection or evaluation, an integrated circuit, etc. Since the second processed groove 152 cannot be formed by irradiation with a laser beam with an average output smaller than the average output suitable for forming the processed groove 151 (dividing the passivation film 130), Processing requires irradiation with a laser beam of high average power. Therefore, the wafer processing method according to the first embodiment includes two steps: a passivation film processing step 1001 for processing the passivation film 130 and a pattern layer processing step 1002 for processing the pattern layer 120. By changing the laser beam to be used, it is possible to suppress thermal damage to the passivation film 130 and suppress peeling, deterioration, and damage, while processing the pattern layer 120 with good quality.

このため、実施形態１に係るウエーハの加工方法では、パッシベーション膜加工ステップ１００１で照射するレーザ光線１１の平均出力である第１の出力は、パターン層加工ステップ１００２で照射するレーザ光線２１の平均出力である第２の出力よりも小さい。または、パッシベーション膜加工ステップ１００１で照射するレーザ光線１１の１スポット辺りのエネルギー密度は、パターン層加工ステップ１００２で照射するレーザ光線２１の１スポット辺りのエネルギー密度よりも小さい。実施形態１では、パッシベーション膜１３０が、熱に弱く、熱により溶融するおそれがあるポリイミド膜であるので、このような平均出力の小さいレーザ光線１１の使用により、ポリイミド膜の剥離や劣化、損傷だけでなく溶融も抑制できるため、パッシベーション膜１３０に対する熱ダメージを抑制の作用効果がより顕著なものとなる。また、パッシベーション膜１３０が酸化膜や窒化膜である場合でも、酸化膜や窒化膜の剥離や劣化、損傷を抑制できる。実施形態１では、さらに、パターン層１２０が、厚さが１０μｍ以上１００μｍ以下と厚いので、このような平均出力の大きいレーザ光線２１の使用により、パターン層１２０に対する良好な品質の加工を実現可能とする作用効果がより顕著なものとなる。なお、実施形態１では、レーザ光線１１の平均出力（第１の出力）は、例えば１．１Ｗであり、レーザ光線２１の平均出力（第２の出力）は、例えば６．４Ｗである。 Therefore, in the wafer processing method according to the first embodiment, the first output, which is the average output of the laser beam 11 irradiated in the passivation film processing step 1001, is the average output of the laser beam 21 irradiated in the pattern layer processing step 1002. is smaller than the second output. Alternatively, the energy density per spot of the laser beam 11 applied in the passivation film processing step 1001 is smaller than the energy density per spot of the laser beam 21 applied in the pattern layer processing step 1002. In the first embodiment, the passivation film 130 is a polyimide film that is sensitive to heat and may melt due to heat. Therefore, by using the laser beam 11 with such a low average output, only peeling, deterioration, and damage to the polyimide film can be avoided. Since melting can also be suppressed, the effect of suppressing thermal damage to the passivation film 130 becomes more remarkable. Further, even when the passivation film 130 is an oxide film or a nitride film, peeling, deterioration, and damage of the oxide film or nitride film can be suppressed. Furthermore, in the first embodiment, since the pattern layer 120 has a thickness of 10 μm or more and 100 μm or less, the pattern layer 120 can be processed with good quality by using the laser beam 21 with such a large average output. The effects of this will become more pronounced. In the first embodiment, the average output (first output) of the laser beam 11 is, for example, 1.1W, and the average output (second output) of the laser beam 21 is, for example, 6.4W.

レーザ光線１１は、パルス状であり、ピコ秒またはフェムト秒の範囲のパルス幅を有することが好ましい。ここで、ピコ秒またはフェムト秒の範囲のパルス幅とは、実施形態１では、１０－１５秒以上１０－１２秒以下のパルス幅のことを指す。実施形態１に係るウエーハの加工方法は、このようにレーザ光線１１のパルス幅をピコ秒またはフェムト秒の範囲とすることにより、さらに、パッシベーション膜加工ステップ１００１でのパッシベーション膜１３０に対する熱ダメージを抑制できる。なお、レーザ光線１１のパルス幅が１０－１５秒未満の場合は、現有の技術では困難であり、一方、レーザ光線１１のパルス幅が１０－１２秒より大きい場合は、パッシベーション膜１３０に対する熱ダメージが大きくなってしまう恐れがある。 The laser beam 11 is preferably pulsed and has a pulse width in the picosecond or femtosecond range. Here, in the first embodiment, the pulse width in the range of picoseconds or femtoseconds refers to a pulse width of 10 −15 seconds or more and 10 −12 seconds or less. The wafer processing method according to the first embodiment further suppresses thermal damage to the passivation film 130 in the passivation film processing step 1001 by setting the pulse width of the laser beam 11 in the range of picoseconds or femtoseconds. can. It should be noted that if the pulse width of the laser beam 11 is less than 10 -15 seconds, it is difficult to use the existing technology. On the other hand, if the pulse width of the laser beam 11 is greater than 10 -12 seconds, thermal damage to the passivation film 130 may occur. may become large.

また、レーザ光線１１は、レーザ光線２１よりも、繰り返し周波数が大きいことが好ましい。また、レーザ光線１１は、レーザ光線２１よりも、ウエーハ１００に対する集光点の送り速度が速いことが好ましい。実施形態１に係るウエーハの加工方法は、このようにレーザ光線１１の繰り返し周波数をレーザ光線２１よりも大きくし、レーザ光線１１の集光点の送り速度をレーザ光線２１よりも早くすることにより、さらに、パッシベーション膜加工ステップ１００１でのパッシベーション膜１３０に対する熱ダメージを抑制しつつ、パターン層１２０に対する良好な品質の加工を実現可能としている。なお、実施形態１では、レーザ光線１１の繰り返し周波数は、例えば３０００ｋＨｚであり、レーザ光線２１の繰り返し周波数は、例えば８００ｋＨｚである。また、実施形態１では、レーザ光線１１の集光点の送り速度は、例えば１０００ｍｍ／ｓであり、レーザ光線２１の集光点の送り速度は、例えば８５０ｍｍ／ｓである。 Moreover, it is preferable that the repetition frequency of the laser beam 11 is higher than that of the laser beam 21. Further, it is preferable that the laser beam 11 has a faster feeding speed of the focal point relative to the wafer 100 than the laser beam 21 . In this way, the wafer processing method according to the first embodiment makes the repetition frequency of the laser beam 11 higher than that of the laser beam 21 and the feeding speed of the condensed point of the laser beam 11 faster than that of the laser beam 21. Furthermore, it is possible to realize good quality processing of the pattern layer 120 while suppressing thermal damage to the passivation film 130 in the passivation film processing step 1001. In the first embodiment, the repetition frequency of the laser beam 11 is, for example, 3000 kHz, and the repetition frequency of the laser beam 21 is, for example, 800 kHz. In the first embodiment, the speed at which the laser beam 11 is focused is, for example, 1000 mm/s, and the speed at which the laser beam 21 is focused is, for example, 850 mm/s.

また、パッシベーション膜加工ステップ１００１で形成する第１の加工溝１５１の幅１６１は、パターン層加工ステップ１００２で形成する第２の加工溝１５２の幅１６２よりも広い。このため、実施形態１に係るウエーハの加工方法は、パターン層加工ステップ１００２で第２の加工溝１５２を形成するために照射するレーザ光線２１が、第１の加工溝１５１の縁や第１の加工溝１５１から外れてパッシベーション膜１３０を照射してしまいパッシベーション膜１３０を剥離したり劣化や損傷したりすることを抑制できる。 Furthermore, the width 161 of the first processed groove 151 formed in the passivation film processing step 1001 is wider than the width 162 of the second processed groove 152 formed in the patterned layer processing step 1002. Therefore, in the wafer processing method according to the first embodiment, the laser beam 21 irradiated to form the second processing groove 152 in the pattern layer processing step 1002 is applied to the edge of the first processing groove 151 or the first processing groove 151. It is possible to prevent the passivation film 130 from being irradiated outside the processing groove 151 and causing the passivation film 130 to be peeled off, deteriorated, or damaged.

図６は、図１の基板加工ステップ１００３を説明する断面図である。基板加工ステップ１００３は、図６に示すように、第２の加工溝１５２に沿って、基板１１０を加工するステップである。なお、第２の加工溝１５２の延びる方向は、分割予定ライン１１２に沿った方向である。 FIG. 6 is a cross-sectional view illustrating the substrate processing step 1003 in FIG. The substrate processing step 1003 is a step of processing the substrate 110 along the second processing groove 152, as shown in FIG. Note that the direction in which the second processed groove 152 extends is the direction along the planned dividing line 112.

基板加工ステップ１００３では、様々な方法により、第２の加工溝１５２の延びる方向に沿って、すなわち分割予定ライン１１２に沿って基板１１０を加工して、第２の加工溝１５２の底面からさらに基板１１０を厚み方向の下方へ掘り進めて第３の加工溝１５３（図６参照）を形成する。基板加工ステップ１００３では、実施形態１ではさらに、第３の加工溝１５３の底面を基板１１０の裏面１１４（ウエーハ１００の裏面１０４）に到達させて基板１１０を貫通させることにより、基板１１０を分割予定ライン１１２に沿って分割して、ウエーハ１００を分割し、複数のデバイスチップを製造する。 In the substrate processing step 1003, the substrate 110 is processed by various methods along the direction in which the second processing groove 152 extends, that is, along the planned dividing line 112, and the substrate is further processed from the bottom surface of the second processing groove 152. 110 is dug downward in the thickness direction to form a third processed groove 153 (see FIG. 6). In the substrate processing step 1003, in the first embodiment, the substrate 110 is further planned to be divided by causing the bottom surface of the third processing groove 153 to reach the back surface 114 of the substrate 110 (the back surface 104 of the wafer 100) and penetrate the substrate 110. By dividing along line 112, wafer 100 is divided into multiple device chips.

基板加工ステップ１００３では、実施形態１では、第２の加工溝１５２の幅１６２よりも狭い幅１６３の第３の加工溝１５３を形成する。このため、実施形態１に係るウエーハの加工方法は、基板加工ステップ１００３で第３の加工溝１５３を形成する際に、第１の加工溝１５１の縁や第１の加工溝１５１から外れてパッシベーション膜１３０を加工してしまいパッシベーション膜１３０を剥離したり劣化や損傷したりすることを抑制できるとともに、第２の加工溝１５２の縁や第２の加工溝１５２から外れてパターン層１２０を加工してしまいパターン層１２０を剥離したり劣化や損傷したりすることを抑制できる。 In the substrate processing step 1003, in the first embodiment, a third processing groove 153 having a width 163 narrower than the width 162 of the second processing groove 152 is formed. For this reason, in the wafer processing method according to the first embodiment, when forming the third processing groove 153 in the substrate processing step 1003, the passivation occurs outside the edge of the first processing groove 151 or from the first processing groove 151. It is possible to suppress peeling, deterioration, or damage of the passivation film 130 due to processing of the film 130, and also to prevent the pattern layer 120 from being processed away from the edge of the second processing groove 152 or from the second processing groove 152. This can prevent the pattern layer 120 from peeling off, deteriorating, or being damaged.

基板加工ステップ１００３は、実施形態１では、例えば、以下に説明する第１例、第２例、第３例、第４例及び第５例の方法で実施することができる。なお、基板加工ステップ１００３は、本発明ではこれに限定されず、第１例～第５例の方法の一部を組み合わせる等をして実施してもよい。 In the first embodiment, the substrate processing step 1003 can be performed, for example, by the methods of the first example, second example, third example, fourth example, and fifth example described below. Note that the substrate processing step 1003 is not limited to this in the present invention, and may be performed by combining some of the methods of the first to fifth examples.

基板加工ステップ１００３は、第１例の方法では、プラズマエッチングにより実施する。基板加工ステップ１００３の第１例では、具体的には、第１の加工溝１５１、第２の加工溝１５２及び第３の加工溝１５３の側面を側面保護膜で覆う側面保護膜堆積ステップと、プラズマエッチングにより第２の加工溝１５２の底面もしくは第３の加工溝１５３の底面をさらにウエーハ１００の厚み方向の下方へ掘り進めていく深堀り加工ステップと、を備える。 In the first example method, the substrate processing step 1003 is performed by plasma etching. In the first example of the substrate processing step 1003, specifically, a side protection film deposition step of covering the side surfaces of the first processing groove 151, the second processing groove 152, and the third processing groove 153 with a side protection film; A deep drilling step is provided in which the bottom surface of the second processing groove 152 or the bottom surface of the third processing groove 153 is further dug downward in the thickness direction of the wafer 100 by plasma etching.

側面保護膜堆積ステップは、所定のプラズマガスをウエーハ１００の表面１０１側から供給して、供給したプラズマガスにより側面保護膜を堆積するステップである。深堀り加工ステップは、側面保護膜堆積ステップで側面保護膜を堆積の後、側面保護膜堆積ステップとは異なる所定のプラズマガスをウエーハ１００の表面１０１側から供給して、供給したプラズマガスにより第３の加工溝１５３の底面に堆積された側面保護膜を除去し、第３の加工溝１５３の底面の基板１１０をプラズマエッチングして第３の加工溝１５３を深堀り加工するステップである。 The side protective film deposition step is a step in which a predetermined plasma gas is supplied from the front surface 101 side of the wafer 100, and a side protective film is deposited using the supplied plasma gas. In the deep drilling step, after depositing a side protective film in the side protective film deposition step, a predetermined plasma gas different from that in the side protective film deposition step is supplied from the surface 101 side of the wafer 100, and the supplied plasma gas is used to In this step, the side protection film deposited on the bottom surface of the third processing groove 153 is removed, and the substrate 110 on the bottom surface of the third processing groove 153 is plasma etched to deeply form the third processing groove 153.

基板加工ステップ１００３の第１例では、実施形態１では、側面保護膜堆積ステップと深堀り加工ステップとを別工程で交互に繰り返し行ういわゆるボッシュプロセスを実施することで、第１の加工溝１５１、第２の加工溝１５２及び第３の加工溝１５３の側面のエッチング量を第３の加工溝１５３の底面のエッチング量よりも十分に小さくして高いアスペクト比の第３の加工溝１５３を形成する。なお、基板加工ステップ１００３の第１例では、本発明ではこれに限定されず、側面保護膜堆積ステップとプラズマエッチングステップとを同時に並行して実施して、高いアスペクト比の第３の加工溝１５３を形成してもよい。 In the first example of the substrate processing step 1003, in the first embodiment, the first processing groove 151, The amount of etching on the side surfaces of the second processed groove 152 and the third processed groove 153 is made sufficiently smaller than the amount of etching on the bottom surface of the third processed groove 153 to form the third processed groove 153 with a high aspect ratio. . Note that in the first example of the substrate processing step 1003, the present invention is not limited to this, and the side protective film deposition step and the plasma etching step are simultaneously performed in parallel to form the third processing groove 153 with a high aspect ratio. may be formed.

基板加工ステップ１００３は、第２例の方法では、切削ブレードを使用した切削加工により実施する。基板加工ステップ１００３の第２例では、具体的には、所定のスピンドルの先端に装着されスピンドルによりＹ軸方向に沿った軸心回りの回転動作が加えられた幅１６２よりも薄い切削ブレードを、所定の昇降ユニットによりＺ軸方向に沿って移動させて第２の加工溝１５２の底面から基板１１０に所定の深さに切り込ませた後、所定の駆動源によりスピンドル（切削ブレード）をウエーハ１００に対して第２の加工溝１５２の延びる方向に沿って相対的に送り移動させることにより、切削ブレードで基板１１０を分割予定ライン１１２に沿って切削加工して、分割予定ライン１１２に沿って基板１１０を貫通して基板１１０の裏面１１４に到達する深さの第３の加工溝１５３を形成して、基板１１０を分割予定ライン１１２に沿って分割する。 In the method of the second example, the substrate processing step 1003 is performed by cutting using a cutting blade. In the second example of the substrate processing step 1003, specifically, a cutting blade thinner than width 162 is attached to the tip of a predetermined spindle and rotated about the axis along the Y-axis direction by the spindle. After cutting the substrate 110 to a predetermined depth from the bottom of the second processing groove 152 by moving along the Z-axis direction using a predetermined lifting unit, the spindle (cutting blade) is moved into the wafer 100 by a predetermined drive source. The substrate 110 is cut along the dividing line 112 by the cutting blade, and the substrate is cut along the dividing line 112. A third processed groove 153 having a depth that penetrates through 110 and reaches the back surface 114 of the substrate 110 is formed to divide the substrate 110 along the planned dividing line 112.

基板加工ステップ１００３は、第３例の方法では、ウエーハ１００の基板１１０に対して透過性を有する波長のレーザ光線の照射により実施する。基板加工ステップ１００３の第３例では、具体的には、所定のレーザ照射器により、ウエーハ１００の基板１１０に対して透過性を有する波長のレーザ光線を、ウエーハ１００に形成した第２の加工溝１５２の底面に露出した基板１１０に向けて照射しながら、不図示の駆動源によりウエーハ１００をこのレーザ照射器に対して分割予定ライン１１２に沿って相対的に送り移動させることにより、このレーザ光線により、分割予定ライン１１２に沿って、基板１１０の内部に改質層と、改質層を起点に表面１１１及び裏面１１４に向かって伸展するクラックとを形成し、この改質層またはクラックを第３の加工溝１５３として、基板１１０を分割予定ライン１１２に沿って分割する。ここで、改質層は、密度、屈折率、機械的強度やその他の物理的特性が周囲のそれとは異なる状態になった領域のことを意味し、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域、及びこれらの領域が混在した領域等を例示できる。 In the method of the third example, the substrate processing step 1003 is performed by irradiating the substrate 110 of the wafer 100 with a laser beam having a wavelength that is transparent. Specifically, in the third example of the substrate processing step 1003, a predetermined laser irradiator applies a laser beam of a wavelength that is transparent to the substrate 110 of the wafer 100 to the second processed groove formed in the wafer 100. While irradiating the substrate 110 exposed on the bottom surface of the laser beam 152, the wafer 100 is moved relative to the laser irradiator along the dividing line 112 by a drive source (not shown), thereby causing the laser beam to As a result, a modified layer and cracks extending from the modified layer toward the front surface 111 and the rear surface 114 are formed inside the substrate 110 along the planned dividing line 112, and this modified layer or crack is The substrate 110 is divided along the planned dividing line 112 to form the processing groove 153 of No. 3. Here, the modified layer refers to a region whose density, refractive index, mechanical strength, and other physical properties are different from those of the surrounding area, such as a melt-treated region, a crack region, a dielectric breakdown region, Examples include a refractive index change region and a region in which these regions are mixed.

基板加工ステップ１００３は、第４例の方法では、第３例と同様のレーザ光線の照射に加え、さらに、基板１１０の裏面１１４側の研削加工により実施する。基板加工ステップ１００３の第４例では、具体的には、第３例と同様にレーザ光線を照射して改質層とクラックとを形成した後、所定のスピンドルの先端に装着されスピンドルによりＺ軸方向に沿った軸心回りの回転動作が加えられた研削砥石を環状に配置した研削ホイールを、所定の昇降ユニットによりＺ軸方向に沿って移動させて、下方に位置付けられたウエーハ１００の基板１１０の裏面１１４側に接触させて押圧することにより、研削砥石で基板１１０を所定厚みまで研削して第３の加工溝１５３（クラック）を裏面１１４側に到達させて、基板１１０を分割予定ライン１１２に沿って分割する。 In the method of the fourth example, the substrate processing step 1003 is performed by grinding the back surface 114 side of the substrate 110 in addition to the laser beam irradiation similar to the third example. Specifically, in the fourth example of the substrate processing step 1003, similarly to the third example, a laser beam is irradiated to form a modified layer and a crack, and then the substrate is mounted on the tip of a predetermined spindle and rotated along the Z axis by the spindle. The substrate 110 of the wafer 100 positioned below is moved along the Z-axis direction by a predetermined lifting unit. By contacting and pressing the back surface 114 side of the substrate 110, the grinding wheel grinds the substrate 110 to a predetermined thickness and causes the third processed groove 153 (crack) to reach the back surface 114 side, thereby cutting the substrate 110 along the planned dividing line 112. Divide along.

基板加工ステップ１００３は、第５例の方法では、ウエーハ１００の基板１１０に対して吸収性を有する波長のレーザ光線の照射により実施する。基板加工ステップ１００３の第５例では、具体的には、所定のレーザ照射器により、ウエーハ１００の基板１１０に対して吸収性を有する波長のレーザ光線を、ウエーハ１００に形成した第２の加工溝１５２の底面に露出した基板１１０に向けて照射しながら、不図示の駆動源によりウエーハ１００をこのレーザ照射器に対して分割予定ライン１１２に沿って相対的に送り移動させることにより、このレーザ光線で基板１１０を分割予定ライン１１２に沿ってレーザ加工（いわゆるアブレーション加工）して、分割予定ライン１１２に沿って基板１１０を貫通して基板１１０の裏面１１４に到達する深さの第３の加工溝１５３を形成して、基板１１０を分割予定ライン１１２に沿って分割する。 In the method of the fifth example, the substrate processing step 1003 is performed by irradiating the substrate 110 of the wafer 100 with a laser beam having an absorbing wavelength. Specifically, in the fifth example of the substrate processing step 1003, a predetermined laser irradiator applies a laser beam with a wavelength that is absorbent to the substrate 110 of the wafer 100 to the second processing groove formed in the wafer 100. While irradiating the substrate 110 exposed on the bottom surface of the laser beam 152, the wafer 100 is moved relative to the laser irradiator along the dividing line 112 by a drive source (not shown), thereby causing the laser beam to The substrate 110 is laser-processed (so-called ablation processing) along the planned dividing line 112 to form a third processing groove with a depth that penetrates the substrate 110 along the planned dividing line 112 and reaches the back surface 114 of the substrate 110. 153 to divide the substrate 110 along the planned dividing line 112.

以上のような構成を有する実施形態１に係るウエーハの加工方法は、パッシベーション膜１３０を第１の出力のレーザ光線１１で加工した後に、パターン層１２０を第１の出力より大きい第２の出力のレーザ光線２１で加工するので、パッシベーション膜１３０に対する熱ダメージを抑制して剥離や劣化、損傷を抑制しつつ、パターン層１２０に対する良好な品質の加工ができ、パッシベーション膜１３０がパターン層１２０の上に積層されたウエーハ１００を品質良く加工できるという作用効果を奏する。 In the wafer processing method according to the first embodiment having the above configuration, after processing the passivation film 130 with the laser beam 11 of the first output, the pattern layer 120 is processed with the laser beam 11 of the second output higher than the first output. Since the processing is performed using the laser beam 21, the pattern layer 120 can be processed with good quality while suppressing thermal damage to the passivation film 130 and preventing peeling, deterioration, and damage. There is an effect that the stacked wafers 100 can be processed with good quality.

また、実施形態１に係るウエーハの加工方法は、基板加工ステップ１００３が、基板１１０を分割することで、複数のデバイスチップを形成するので、ウエーハ１００を複数のデバイスチップに分割された際にも、デバイスチップを構成するパターン層１２０や基板１１０のデバイス領域部１１３の部分を保護するためにパッシベーション膜１３０を好適に残すことができる。 Further, in the wafer processing method according to the first embodiment, since the substrate processing step 1003 forms a plurality of device chips by dividing the substrate 110, even when the wafer 100 is divided into a plurality of device chips, The passivation film 130 can be suitably left in order to protect the pattern layer 120 constituting the device chip and the device region portion 113 of the substrate 110.

また、実施形態１に係るウエーハの加工方法は、パッシベーション膜１３０が、ポリイミドであるので、平均出力の小さいレーザ光線１１の使用により、熱に弱く、熱により溶融するおそれがあるポリイミド膜の剥離や劣化、損傷だけでなく溶融も抑制できるため、パッシベーション膜１３０に対する熱ダメージを抑制の作用効果がより顕著なものとなる。 Further, in the wafer processing method according to the first embodiment, since the passivation film 130 is made of polyimide, the use of the laser beam 11 with a small average output prevents the peeling of the polyimide film, which is sensitive to heat and may be melted by heat. Since not only deterioration and damage but also melting can be suppressed, the effect of suppressing thermal damage to the passivation film 130 becomes more remarkable.

また、実施形態１に係るウエーハの加工方法は、パッシベーション膜加工ステップ１００１が、ピコ秒またはフェムト秒の範囲のパルス幅を有するレーザ光線１１を使用するので、さらに、パッシベーション膜加工ステップ１００１でのパッシベーション膜１３０に対する熱ダメージを抑制できる。 Further, in the wafer processing method according to the first embodiment, since the passivation film processing step 1001 uses the laser beam 11 having a pulse width in the picosecond or femtosecond range, the passivation film processing step 1001 further Heat damage to the film 130 can be suppressed.

また、実施形態１に係るウエーハの加工方法は、第１の加工溝１５１の幅１６１が、第２の加工溝１５２の幅１６２よりも広いので、パターン層加工ステップ１００２で照射するレーザ光線２１が、第１の加工溝１５１の縁や第１の加工溝１５１から外れてパッシベーション膜１３０を照射してしまいパッシベーション膜１３０を剥離したり劣化や損傷したりすることを抑制できる。 Further, in the wafer processing method according to the first embodiment, since the width 161 of the first processing groove 151 is wider than the width 162 of the second processing groove 152, the laser beam 21 irradiated in the pattern layer processing step 1002 is , it is possible to prevent the passivation film 130 from being irradiated on the edge of the first processing groove 151 or outside the first processing groove 151 and causing the passivation film 130 to be peeled off, deteriorated, or damaged.

〔実施形態２〕
本発明の実施形態２に係るウエーハの加工方法を図面に基づいて説明する。図７、図８及び図９は、いずれも、実施形態２に係るウエーハの加工方法のパッシベーション膜加工ステップ１００１を説明する断面図である。図１０、図１１及び図１２は、いずれも、実施形態２に係るウエーハの加工方法のパターン層加工ステップ１００２を説明する断面図である。図７～図１２は、実施形態１と同一部分に同一符号を付して説明を省略する。 [Embodiment 2]
A wafer processing method according to Embodiment 2 of the present invention will be explained based on the drawings. 7, 8, and 9 are all cross-sectional views illustrating the passivation film processing step 1001 of the wafer processing method according to the second embodiment. 10, 11, and 12 are all cross-sectional views illustrating the pattern layer processing step 1002 of the wafer processing method according to the second embodiment. In FIGS. 7 to 12, the same parts as those in Embodiment 1 are denoted by the same reference numerals, and description thereof will be omitted.

実施形態２に係るウエーハの加工方法は、実施形態１において、パッシベーション膜加工ステップ１００１及びパターン層加工ステップ１００２をそれぞれ変更したものである。 The wafer processing method according to the second embodiment is a method in which the passivation film processing step 1001 and the pattern layer processing step 1002 are respectively modified in the first embodiment.

実施形態２におけるパッシベーション膜加工ステップ１００１は、実施形態１におけるパッシベーション膜加工ステップ１００１において、レーザ光線１１の照射の前に、図７に示すように、ウエーハ１００の表面１０１（パッシベーション膜１３０の露出面１３１）に上面保護膜１７０を形成し、図８に示すように、レーザ光線１１を照射して、レーザ光線１１で上面保護膜１７０及びパッシベーション膜１３０を分割予定ライン１１２に沿ってレーザ加工して第１の加工溝１５１を形成し、第１の加工溝１５１の形成後に、図９に示すように、上面保護膜１７０を除去するように変更したものである。 In the passivation film processing step 1001 in the second embodiment, the surface 101 of the wafer 100 (the exposed surface of the passivation film 130) is 131), and as shown in FIG. 8, the upper surface protective film 170 and the passivation film 130 are laser-processed along the dividing line 112 by irradiating the laser beam 11 with the laser beam 11. This is a modification in which a first processed groove 151 is formed, and after the first processed groove 151 is formed, the upper surface protective film 170 is removed as shown in FIG.

実施形態２におけるパッシベーション膜加工ステップ１００１では、例えば、レーザ光線１１の照射の前に、不図示の保持テーブルによりウエーハ１００を表面１０１側を上方に向けて保持し、保持テーブルを鉛直方向と平行な軸心周りに回転させることで保持テーブル上のウエーハ１００を回転させながら、不図示の樹脂供給ノズルにより、液状の樹脂を保持テーブル上のウエーハ１００の表面１０１に向けて吐出することにより、ウエーハ１００のパッシベーション膜１３０上に液状の樹脂を塗布して、塗布した液状樹脂を乾燥させてウエーハ１００のパッシベーション膜１３０の上の面を保護する上面保護膜１７０を形成する。 In the passivation film processing step 1001 in the second embodiment, for example, before irradiation with the laser beam 11, the wafer 100 is held with the surface 101 side facing upward by a holding table (not shown), and the holding table is held parallel to the vertical direction. While rotating the wafer 100 on the holding table by rotating it around the axis, a resin supply nozzle (not shown) discharges liquid resin toward the surface 101 of the wafer 100 on the holding table. A liquid resin is applied onto the passivation film 130 of the wafer 100, and the applied liquid resin is dried to form an upper surface protection film 170 that protects the upper surface of the passivation film 130 of the wafer 100.

実施形態２におけるパッシベーション膜加工ステップ１００１で塗布する液状の樹脂は、水溶性の樹脂であり、例えばポリビニルアルコール（PolyVinyl Alcohol、ＰＶＡ）やポリビニルピロリドン（PolyVinyl Pyrrolidone、ＰＶＰ）等である。実施形態２におけるパッシベーション膜加工ステップ１００１で形成された上面保護膜１７０は、レーザ光線１１の照射によるレーザ加工で発生するパッシベーション膜１３０のデブリ（加工屑）のパッシベーション膜１３０の上面への付着を防止する。実施形態２におけるパッシベーション膜加工ステップ１００１では、上面保護膜１７０として、水溶性の樹脂膜を形成する。 The liquid resin applied in the passivation film processing step 1001 in the second embodiment is a water-soluble resin, such as polyvinyl alcohol (PVA) or polyvinyl pyrrolidone (PVP). The upper surface protective film 170 formed in the passivation film processing step 1001 in the second embodiment prevents debris (processing waste) of the passivation film 130 generated during laser processing by irradiation with the laser beam 11 from adhering to the upper surface of the passivation film 130. do. In the passivation film processing step 1001 in the second embodiment, a water-soluble resin film is formed as the upper surface protective film 170.

実施形態２におけるパッシベーション膜加工ステップ１００１では、例えば、第１の加工溝１５１の形成後に、不図示の保持テーブルによりウエーハ１００を表面１０１側（上面保護膜１７０が形成された側）を上方に向けて保持し、保持テーブルを鉛直方向と平行な軸心周りに回転させることで保持テーブル上のウエーハ１００を回転させながら、不図示の洗浄液供給ノズルにより、洗浄液を保持テーブル上のウエーハ１００の表面１０１側の上面保護膜１７０に向けて吐出することにより、上面保護膜１７０を除去する。洗浄液は、例えば、純水や、純水と圧縮エアーとが混合された二流体等であり、水溶性の樹脂膜である上面保護膜１７０を溶解する。 In the passivation film processing step 1001 in the second embodiment, for example, after forming the first processing groove 151, the wafer 100 is held with the front surface 101 side (the side on which the upper surface protective film 170 is formed) facing upward using a holding table (not shown). While rotating the wafer 100 on the holding table by rotating the holding table around an axis parallel to the vertical direction, a cleaning liquid supply nozzle (not shown) supplies the cleaning liquid to the surface 101 of the wafer 100 on the holding table. The upper surface protective film 170 is removed by discharging toward the upper surface protective film 170 on the side. The cleaning liquid is, for example, pure water or a two-fluid mixture of pure water and compressed air, and dissolves the top protective film 170, which is a water-soluble resin film.

実施形態２におけるパターン層加工ステップ１００２は、実施形態１におけるパターン層加工ステップ１００２において、レーザ光線２１の照射の前に、図１０に示すように、ウエーハ１００の表面１０１（パッシベーション膜１３０の露出面１３１）に実施形態２におけるパッシベーション膜加工ステップ１００１と同様の上面保護膜１７０を形成し、図１１に示すように、レーザ光線２１を照射して、レーザ光線２１で上面保護膜１７０及びパターン層１２０を分割予定ライン１１２に沿ってレーザ加工して第２の加工溝１５２を形成し、第２の加工溝１５２の形成後に、図１２に示すように、上面保護膜１７０を除去するように変更したものである。 In the patterned layer processing step 1002 in the second embodiment, in the patterned layer processing step 1002 in the first embodiment, as shown in FIG. 131), a top protective film 170 similar to the passivation film processing step 1001 in Embodiment 2 is formed, and as shown in FIG. was laser-processed along the planned dividing line 112 to form a second processed groove 152, and after the formation of the second processed groove 152, the upper surface protective film 170 was removed as shown in FIG. It is something.

実施形態２に係るウエーハの加工方法は、実施形態１において、パッシベーション膜加工ステップ１００１及びパターン層加工ステップ１００２においてそれぞれレーザ光線１１，２１の照射前に上面保護膜１７０を形成し、レーザ光線１１，２１の照射後（第１の加工溝１５１，第２の加工溝１５２の形成後）に上面保護膜１７０を除去するように変更したものであるので、実施形態１と同様の作用効果を奏するものとなる。 In the wafer processing method according to the second embodiment, in the first embodiment, a top protective film 170 is formed before irradiation with the laser beams 11 and 21 in the passivation film processing step 1001 and the pattern layer processing step 1002, respectively, and the laser beams 11 and 21 are Since the upper surface protective film 170 is removed after the irradiation of 21 (after the first processed groove 151 and the second processed groove 152 are formed), the same effect as in the first embodiment is achieved. becomes.

また、実施形態２に係るウエーハの加工方法は、上面保護膜１７０が、さらにパッシベーション膜１３０の剥離、劣化や損傷を抑制するとともに露出面１３１上にパッシベーション膜１３０やパターン層１２０のデブリが付着する恐れを低減できる好ましい形態である。なお、本発明ではこれに限定されず、パッシベーション膜加工ステップ１００１及びパターン層加工ステップ１００２においてそれぞれ発生するパッシベーション膜１３０及びパターン層１２０のデブリが少ない場合や、パッシベーション膜１３０の露出面１３１へのデブリの付着がデバイスチップの品質に影響を与えない場合等には、上面保護膜１７０の形成を省略して実施形態１に係るウエーハの加工方法を実施してもよい。すなわち、上面保護膜１７０の形成は、本発明に必須ではない。 Further, in the wafer processing method according to the second embodiment, the upper surface protective film 170 further suppresses peeling, deterioration, and damage of the passivation film 130 and prevents debris of the passivation film 130 and pattern layer 120 from adhering to the exposed surface 131. This is a preferable form that can reduce fear. Note that the present invention is not limited to this, and may be performed when there is little debris on the passivation film 130 and pattern layer 120 generated in the passivation film processing step 1001 and pattern layer processing step 1002, respectively, or when debris is generated on the exposed surface 131 of the passivation film 130. If the adhesion of the wafer does not affect the quality of the device chip, the wafer processing method according to the first embodiment may be performed without forming the upper surface protective film 170. That is, the formation of the upper surface protective film 170 is not essential to the present invention.

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 Note that the present invention is not limited to the above embodiments. That is, various modifications can be made without departing from the gist of the invention.

１１，２１ レーザ光線
１００ ウエーハ
１１０ 基板
１０１，１１１ 表面
１１２ 分割予定ライン
１２０ パターン層
１３０ パッシベーション膜
１５１ 第１の加工溝
１５２ 第２の加工溝
１６１，１６２，１６３ 幅 11, 21 Laser beam 100 Wafer 110 Substrate 101, 111 Surface 112 Planned dividing line 120 Pattern layer 130 Passivation film 151 First processing groove 152 Second processing groove 161, 162, 163 Width

Claims (5)

基板の表面にパターン層と、該パターン層を覆うパッシベーション膜と、が形成されたウエーハを分割予定ラインに沿って加工するウエーハの加工方法であって、
該分割予定ラインに沿って第１の出力でレーザ光線を照射し、該パッシベーション膜に第１の加工溝を形成するパッシベーション膜加工ステップと、
該第１の加工溝に沿って、該第１の出力よりも大きい第２の出力のレーザ光線を照射し、該パターン層に第２の加工溝を形成するパターン層加工ステップと、
該第２の加工溝に沿って、該基板を加工する基板加工ステップと、を備える事を特徴とするウエーハの加工方法。 A wafer processing method in which a wafer on which a pattern layer and a passivation film covering the pattern layer are formed on the surface of a substrate is processed along a planned dividing line, the method comprising:
a passivation film processing step of irradiating a laser beam at a first output along the planned dividing line to form a first processing groove in the passivation film;
A pattern layer processing step of irradiating a laser beam with a second output larger than the first output along the first processing groove to form a second processing groove in the pattern layer;
A wafer processing method comprising: a substrate processing step of processing the substrate along the second processing groove. 該基板加工ステップは、該基板を分割することで、複数のチップを製造する事を特徴とする請求項１に記載のウエーハの加工方法。 2. The wafer processing method according to claim 1, wherein in the substrate processing step, a plurality of chips are manufactured by dividing the substrate. 該パッシベーション膜は、ポリイミドである事を特徴とする請求項１に記載のウエーハの加工方法。 2. The wafer processing method according to claim 1, wherein the passivation film is made of polyimide. 該パッシベーション膜加工ステップは、ピコ秒またはフェムト秒の範囲のパルス幅を有するレーザ光線を使用する事を特徴とする請求項１に記載のウエーハの加工方法。 2. The wafer processing method according to claim 1, wherein the passivation film processing step uses a laser beam having a pulse width in the picosecond or femtosecond range. 該第１の加工溝は、該第２の加工溝の幅よりも広い事を特徴とする請求項１に記載のウエーハの加工方法。 2. The wafer processing method according to claim 1, wherein the first processing groove is wider than the second processing groove.
JP2022129403A 2022-08-15 2022-08-15 Wafer processing method Pending JP2024025991A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022129403A JP2024025991A (en) 2022-08-15 2022-08-15 Wafer processing method
CN202310975343.9A CN117594530A (en) 2022-08-15 2023-08-03 Wafer processing method
KR1020230102559A KR20240023479A (en) 2022-08-15 2023-08-07 Method for processing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022129403A JP2024025991A (en) 2022-08-15 2022-08-15 Wafer processing method

Publications (1)

Publication Number Publication Date
JP2024025991A true JP2024025991A (en) 2024-02-28

Family

ID=89915545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022129403A Pending JP2024025991A (en) 2022-08-15 2022-08-15 Wafer processing method

Country Status (3)

Country Link
JP (1) JP2024025991A (en)
KR (1) KR20240023479A (en)
CN (1) CN117594530A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6684182B2 (en) 2016-08-08 2020-04-22 株式会社ディスコ Device wafer processing method

Also Published As

Publication number Publication date
CN117594530A (en) 2024-02-23
KR20240023479A (en) 2024-02-22

Similar Documents

Publication Publication Date Title
JP4471632B2 (en) Wafer processing method
JP4422463B2 (en) Semiconductor wafer dividing method
JP4959422B2 (en) Wafer division method
JP4890746B2 (en) Wafer processing method
JP2009538231A (en) Wafer scribing with ultrashort laser pulses
JP5259121B2 (en) Manufacturing method of semiconductor device using laser processing method
JP2009544145A (en) Wafer scribing with an infrared laser using short pulses
KR102349663B1 (en) Wafer processing method
JP2006032419A (en) Laser processing method for wafer
KR20150099428A (en) Wafer processing method
JP2016157892A (en) Wafer processing method
CN110993493A (en) Method for processing wafer
KR20160088808A (en) Wafer processing method
JP2006134971A (en) Laser processing method of wafer
US9455149B2 (en) Plate-like object processing method
JP2024025991A (en) Wafer processing method
TW202408710A (en) Wafer processing methods
JP2006186263A (en) Workpiece holding device
JP2013081947A (en) Semiconductor substrate ablation method
JP7463035B2 (en) Stacked wafer processing method
JP2013021210A (en) Method for processing wafer
JP2023020446A (en) Method for manufacturing chip
JP2023135423A (en) Wafer processing method
JP2022099148A (en) Manufacturing method of device chip
JP2022175944A (en) Manufacturing method of device chip