JP6675181B2 - トランスデューサ装置及びその製造方法 - Google Patents

トランスデューサ装置及びその製造方法 Download PDF

Info

Publication number
JP6675181B2
JP6675181B2 JP2015230836A JP2015230836A JP6675181B2 JP 6675181 B2 JP6675181 B2 JP 6675181B2 JP 2015230836 A JP2015230836 A JP 2015230836A JP 2015230836 A JP2015230836 A JP 2015230836A JP 6675181 B2 JP6675181 B2 JP 6675181B2
Authority
JP
Japan
Prior art keywords
substrate
substrates
conversion unit
movable electrode
fixed electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015230836A
Other languages
English (en)
Other versions
JP2017098838A (ja
Inventor
新一 荒木
新一 荒木
孝英 臼井
孝英 臼井
宏和 藤井
宏和 藤井
亮 近藤
亮 近藤
竜平 根本
竜平 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2015230836A priority Critical patent/JP6675181B2/ja
Publication of JP2017098838A publication Critical patent/JP2017098838A/ja
Application granted granted Critical
Publication of JP6675181B2 publication Critical patent/JP6675181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Description

本発明はトランスデューサ装置及びその製造方法、特に物理量−電気間の変換を行うMEMS(Micro Electro Mechanical System)装置であり、またチップスケールでパッケージされるトランスデューサ装置の構成及びその製造方法に関する。
図8に、従来のトランスデューサ装置の一例であるマイクロフォン装置の構成が示されており、この図8において、1は固定電極、2は可動電極(メンブレン)、3は固定電極1と可動電極2を有する変換部(トランスデューサ)、4は変換部3からの信号の増幅等の信号処理を行う信号処理回路、6は外付けコンデンサ7や外部端子8等を形成したプリント基板(PCB)、9はボンディングワイヤ、10は保護樹脂、11はアコースティックポート12を形成した金属蓋(シールド部材)、13はバックチャンバーである。
このようなマイクロフォン装置では、アコースティックポート12からの音圧により可動電極2が振動すると、このときの容量変化が変換部3で捉えられ、この変換部3からの信号が信号処理回路4で増幅されることにより、音声を電気信号とし出力することができる。
特表2014−523815号公報
ところで、図8に示されるマイクロフォン装置では、既存のプリント基板6の上に、MEMSとしての変換部3や信号処理回路4のチップをボンディングワイヤ9にて搭載し、またアコースティックポート12を形成した金属蓋11を被せるという構造が採用されており、このような構造では、近年の小型化に対応するには物理的な限界がある。
また、上記変換部3の製作では、固定電極1と可動電極2の間に犠牲層を形成することで、この固定電極1と可動電極2の間に所定の空間を形成しており、犠牲層を形成する工程があることで、製造も煩雑になる。
更に、プリント基板6を用いることで、装置としての温度使用範囲が狭くなるという不都合もある。
また、上記プリント基板6には、変換部3や信号処理回路4から見て外付け部品としてコンデンサ7等の各種の素子が組み込まれており、近年のプリント基板の薄板化に伴ってコストが相対的に上昇しているという問題がある。
本発明は上記問題点に鑑みてなされたものであり、その目的は、小型化、製造の容易化、モノリシック加工等による低コスト化を図ることが可能となり、温度使用範囲も広くすることができるトランスデューサ装置及びその製造方法を提供することにある。
上記目的を達成するために、請求項1の発明に係るトランスデューサ装置は、変換部の可動電極、絶縁膜リング、配線層及びこの配線層を介して上記変換部に接続される信号処理回路を形成した第1基板と、上記変換部の固定電極、上記絶縁膜リングに当接する突起部及び上記固定電極に連通して内部に配置されるキャビティを形成すると共に、このキャビティの周辺部にアコースティックポートから上記変換部へ連通する空気通路を形成した第2基板とを設け、上記固定電極と可動電極との間に所定の空間を確保しかつこの両電極を平行に配置しながら、上記絶縁膜リングと上記突起部とが当接し、上記空気通路が上記可動電極の上記第1基板側に連通するように上記第1基板と第2基板を接合してなることを特徴とする
請求項の発明に係るトランスデューサ装置の製造方法は、変換部の可動電極、絶縁膜リング、配線層及びこの配線層を介して上記変換部に接続される信号処理回路を有する複数の第1基板を第1ウェーハに形成し、上記変換部の固定電極、上記絶縁膜リングに当接する突起部、上記固定電極に連通して内部に配置されるキャビティ及びこのキャビティの周辺部に配置されてアコースティックポートから上記変換部へ連通する空気通路を有する複数の第2基板を第2ウェーハに形成し、上記複数の第1基板の各々の上記可動電極と上記複数の第2基板の各々の上記固定電極との間に所定の空間を確保しかつこの両電極を平行に配置しながら、上記複数の第1基板の各々の上記絶縁膜リングと上記複数の第2基板の各々の上記突起部とが当接し、上記複数の第2基板の各々の空気通路が上記複数の第1基板の各々の上記可動電極の上記第1基板側に連通するように上記第1ウェーハと第2ウェーハを重ねて接合し、接合した第1及び第2ウェーハを個片化して製作することを特徴とする。
請求項3の発明は、上記第1ウェーハの第1基板の縦方向において、上記変換部と並ぶ位置に上記信号処理回路を設け、この信号処理回路と上記変換部とを配線層にて接続したことを特徴とする。
上記の構成によれば、例えばシリコンからなる第1ウェーハ(又は第1基板)に、変換部の可動電極、信号処理回路、この信号処理回路と変換部とを接続する配線層、その他の素子、外部電極等を形成し、またシリコンからなる第2ウェーハ(又は第2基板)に、変換部の固定電極、この固定電極の前側等において素子中心に配置されるキャビティ(又はバックチャンバー)、このキャビティの外側に配置されるアコースティックポート(ホール)等を形成する。そして、変換部を構成する固定電極と可動電極とをそれらの間に所定の空間を確保しながら重ねるように配置し、第1ウェーハ(又は第1基板)と第2ウェーハ(又は第2基板)を接合し、最後に個片化すれば、多数のトランスデューサ装置が製作される。
本発明によれば、例えばシリコンを用いた2枚のウェーハ又は基板を重ね、チップスケールで接合しパッケージ化することにより、トランスデューサ装置が製作できるので、製造が容易で、小型化も可能になり、第1及び第2基板をシリコン基板とすることで、温度使用範囲が広くなり、高温での使用が可能となる。
また、変換部と信号処理回路を縦方向に並べることで、更なる装置の小型化を図ることができ、変換部と信号処理回路とを絶縁層を介した配線層にて接続することを含め、トランスデューサ装置(MEMS装置)をモノリシック製法(半導体マイクロプロセス)で製作することで、製造の更なる容易化、低コスト化を図ることが可能となり、設計の自由度も増すという利点がある。即ち、従来のプリント基板(PCB)を用いた装置では、変換部や信号処理回路から見て外付け部品として各素子が組み込まれており、近年のプリント基板の薄板化に伴ってコストが相対的に上がっているが、本発明は、シリコン基板(半導体基板)を用いたモノリシックでの加工が可能となるので、設計の自由度が増し更なるコスト低減が可能になる。
更に、2枚のウェーハ又は基板を重ねることで、固定電極−可動電極間の空間が確保できるので、従来のように犠牲層を形成する必要がなく、犠牲層レスとなり、接続線を半導体基板として作り込むことで、変換部と信号処理回路をワイヤボンディングする必要もなく、ワイヤボンディングレスとすることができる。
また、トランスデューサ装置のキャビティ(例えばバックチャンバー)とアコースティックポートから変換部へ連通する空気通路とを、1つの第2基板に形成することにより、実装密度が向上し、低コスト化に寄与できるという利点がある。
本発明の実施例のトランスデューサ装置の構成を示す断面図(断面表示は一部のみとした)である。 実施例のトランスデューサ装置の第1基板の製造工程(a〜c工程)を示す断面図(一部のみ断面表示)である。 実施例のトランスデューサ装置の第1基板の製造工程(d〜i工程)を示す断面図(一部のみ断面表示)である。 実施例のトランスデューサ装置の第2基板の製造工程(a〜d工程)を示す断面図(一部のみ断面表示)である。 実施例のトランスデューサ装置の第2基板の製造工程(e〜g工程)を示す断面図(一部のみ断面表示)である。 実施例のトランスデューサ装置において第1基板と第2基板を接合するときの状態を示す断面図(一部のみ断面表示)である。 実施例の第1基板の上面の接合部を示す平面図である。 従来のトランスデューサ装置の構成を示す断面図(一部のみ断面表示)である。
図1に、実施例のトランスデューサ装置(マイクロフォン装置等)の構成が示されており、この図1において、16はシリコンからなる第1基板、17はシリコンからなる第2基板、18は第1基板16に設けられた可動電極(メンブレン)、19は第2基板17に設けられた固定電極(バックプレート)であり、この固定電極19と可動電極18で変換部(トランスデューサ)が構成される。この第1基板16には、可動電極18に配線層部21(この配線層部21に形成された図示しない配線)によって接続された信号処理回路22、抵抗23、容量24、スルーホールビア(貫通電極)26、外部端子27等が形成される。
上記第2基板17には、トランスデューサ装置のバックチャンバー30、アコースティックポート(入口)31、このアコースティックポート31から可動電極18へ連通する空気通路(孔)32が形成される。なお、空気通路32から可動電極18へ図示しない空気通路(孔)が形成されている。
そして、上記第1基板16と第2基板17は、内側の接合部34aと外側の接合部34bにて接合されることにより、シリコン基板によりパッケージされたトランスデューサ装置が製作され、上記固定電極19と可動電極18は平行配置されると共に、これらの間に所定の空間100が形成・確保される。
図2、図3には、実施例の第1基板の製造工程、図4、図5には、第2基板の製造工程が示されており、実施例では、シリコンの第1ウェーハに上述した第1基板16を複数個形成し、シリコンの第2ウェーハに上述の第2基板17を複数個形成し、この第1ウェーハと第2ウェーハを重ねて接合し、個片化することで、多数の装置(パッケージ)を製作するが、各図では装置単位の構成を示すものとする。
図2(a)に示されるように、シリコンからなる第1基板16に、通常の半導体装置の製造プロセスにより、信号処理回路22、抵抗23、容量24が形成されると共に、配線パターン21a,21bを含む配線層部21が形成される。また、図3(g)で説明する接合部34bの第1基板側部分25も形成される。この配線層部21では、配線パターン21a,21bが図示しない別の配線により信号処理回路22等に接続され、また図3(d),(e)で後述するが、変換部に接続される。
次に、図2(b)に示されるように、第1基板16の上面にレジスト36を形成し、RIE(反応性イオンエッチング)法によりスルーホールビアのための開口溝26cを形成する。ここで、開口溝26cの深さは、最終的な基板仕上げ厚より少し深めにしておく。
図2(c)は、開口溝26cの埋込み工程(スルーホールビア形成工程)を示しており、この埋込みはメッキ埋込み法やDoped Poly-Silicon埋込み法によって行われる。この段階では、ブラインドビアとなっている。
図3(d)は、可動電極18の形成の準備工程が示されており、ここでは、アルミニウム(Al)からなる仮台座38、酸化膜39を形成する。次に、PAD40を開口し、配線パターン21a,21bの一部を露出させる。
図3(e)は、可動電極18の形成工程であり、既に信号処理回路22の形成完了後であるため高温プロセスはできないので、可動電極18として、基本的にはアルミニウム、チタン等の金属膜やプラズマ系の不純物を添加したアモルファスシリコン膜等が形成される。この可動電極18は、上記PAD40を介して配線層部21の配線パターン21aに接続され、この配線層部21から信号処理回路22等に接続される。
図3(f)は、第2基板17側との絶縁分離に必要な絶縁分離酸化膜リングの形成工程であり、第2基板17と接合する際に上記固定電極19と可動電極18とを絶縁分離するために絶縁膜リング42(図7参照)が形成される。
図3(g),(h)は、外部端子27を形成するための準備工程で、まず図3(g)では、フォトレジスト43を塗布した後、チップ周辺のパッシベーション膜をエッチングし、接合部34bの第1基板側部分25を露出させた後、第1基板16のバックグラインドを行うことで、スルーホールビア26を形成する。そして、図3(h)では、フォトレジスト43と仮台座38を除去した後、第1基板16の裏面に酸化膜(又は永久レジスト膜)45を形成し、この酸化膜45にて外部端子27と基板との分離を行う。
図3(i)は、外部端子形成工程であり、ここでは、メッキ材(ソルダー材)を使って金属の外部端子27がスルーホールビア26の下部に形成される。
次に、図4及び図5により第2基板17の製作を説明する。
図4(a)は、1回のドライエッチングで段差のあるエッチ形状を形成するための準備工程であり、エッチング前の断面形状を示している。この工程では、シリコンからなる第2基板17に対し酸化を行い、レジストパターニングによって所望の位置に酸化膜46を残すと共に、チップエッジ部(周端部)の縁に沿ってレジストパターン47を形成する。RIE法によるエッチングでは、上記酸化膜46の存在によりシリコンエッチの開始を遅らせることができ、この酸化膜46はエッチングの進行と共に消滅する。そこで、この酸化膜46の高さにより、図4(b)に示すシリコン突起部49が所望の高さになるように調節する。
図4(b)は、シリコンエッチング後の構成であり、第2基板17の下面には、図4(a)のレジストパターン47によりエッジ部17eを残した所定の深さの溝が形成され、このチップエッジ部17eは元々のウェーハ表面となる。通常、半導体プロセスでは加工面を上にして断面を表現するが、実施例では、加工面を下にした状態で表現している。なお、この下面側が第1基板16との接合面となる。シリコン突起部49は、両基板接合時に上記図3の絶縁膜リング42に当接するように設計される。また、酸化膜48は、後述する固定電極19とシリコン第2基板17との絶縁をとる役目をする。
図4(c)は、固定電極及びバックチャンバーの形成準備工程であり、図示されるように、第2基板17の下側の段差面に、例えばアルミニウムをスパッタリングしてレジストパターニングした後にウェットエッチングにてアルミニウムと酸化膜48をパターニングすることで、アコースティック孔50を備えた固定電極19形成する。なお、実施例の本工程では、上記シリコン突起部49の表面とエッジ部17eの表面にもアルミニウム膜が形成される。これは、シールド膜として機能させるためである。また、第2基板17の上面に、酸化膜を成膜してレジストパターニングし、エッチングすることで、酸化膜52aを形成し、続いてもう一度酸化膜を成膜し、上記酸化膜52aの上に更に酸化膜52bを形成する。この酸化膜52bは、時間差を付けてエッチング量をコントロールするために形成する。なお、この第2基板17の上面のエッジ部は、シリコン基板の元々の表面に位置し、RIE法にて加工されないようにレジスト53で保護する。
図4(d)は、RIE法による加工工程であり、ここでは、円柱形空間のバックチャンバー(キャビティ)30、音圧の通り道となる空気通路(孔)32を形成しており、この空気通路32の直径は、例えば50〜100ミクロン程度とされ、バックチャンバー30の周囲に、その縁に沿って複数本が設けられる。また、図4(c)の酸化膜52a,52bを形成することにより、図4(d)に示されるように、シリコン突起部49を支持するように第2基板17の一部を残すことができる。
次に、図5(e)では、図4(d)の第2基板17の下面側エッジ部17eの端面にハンドルウェーハ55を取り付ける。
図5(f)では、図4(d)で形成した空気通路32の入口であるアコースティックポート(音圧入口)31となる穴31aが加工されたシリコン蓋56を取り付ける。このシリコン蓋56の穴31aは、空気通路32の位置に一致するように設計される。
図5(g)では、上記シリコン蓋56の上部をバックグラインドにて切削し、アコースティックポート31となる穴31aを貫通しない程度に削り出し、その後ドライエッチングにて丁度貫通する程度にまでエッチングを行うことで、アコースティックポート31を形成する。
図6は、第1基板16と第2基板17を接合するときの状態であり、図7は、第1基板16の接合部分の位置を示したものであり、上述のように、第1基板16には、基板周縁に沿って接合部34bの第1基板側部分25が形成され、可動電極18の周縁に沿って絶縁膜リング42が形成される。
一方、上述のように、第2基板17のシリコン突起部49の先端アルミニウム膜に接合材(例えば金:Au)58が付設され、周縁のエッジ部17eの先端アルミニウム膜に接合材(例えば金)59が付けられており、接合材58を介して絶縁膜リング42とシリコン突起部49(の先端アルミニウム膜)を接合し(接合部34a)、接合材59を介して第1基板側部分25とエッジ部17e(の先端アルミニウム膜)を接合する(接合部34b)ことにより、第1基板16と第2基板17とを貼り合わせて接合する。この接合は、金(Au)等の金属ではなく、樹脂系のフィルムを用いて実施することも可能である。
このようにして、第1基板16と第2基板17が接合されると、図1に示されるように、変換部の可動電極18と固定電極19が平行配置され、かつこれら電極の間には所定の空間100が形成されることになり、装置においては、音圧により可動電極18が変動し、空間100を介した容量変化が電気信号として捉えられる。そして、この変換部からの信号は、信号処理回路22にて増幅等の処理が施される。
上記のトランスデューサ装置の製造は、ウェーハレベルでの接合となり、図6で示される第1基板16の複数を形成したウェーハと、第2基板17の複数を形成したウェーハとをアライメントをしながら貼り合わせ、接合した後に個片化することにより、多数のトランスデューサ装置(パッケージ)が得られる。
上記実施例では、第1基板16に可動電極18、第2基板17に固定電極19を設けたが、これとは逆に、第1基板16に固定電極19、第2基板17に可動電極18を設けるようにしてもよく、また信号処理回路22やバックチャンバー30、アコースティックポート31等についても、実施例とは反対側の基板に配置してもよく、これらの構成要素は各種の配置に設計することが可能である。
以上のように、実施例では、シリコンを用いた2枚のウェーハ又は基板(16,17)を重ね、チップスケールでの接合によりパッケージ化し、更には変換部(18,19)と信号処理回路22を縦方向に並べて配置するので、製造の容易化、小型化を図ることでき、温度使用範囲も広くなる。
また、変換部(18,19)と信号処理回路22とを配線層部21を介して接続することで、ボンディングワイヤレスとなり、第1基板16と第2基板17を貼り合わせて変換部の空間100形成するので、犠牲層レスとなる。
更に、バックチャンバー30、アコースティックポート31及び空気通路32をまとめて第2基板17に形成するので、実装密度向上、低コスト化を促進できるという利点がある。
1,19…固定電極、 2,18…可動電極、
3…変換部、 4,22…信号処理回路、
13…バックチャンバー、
16…第1基板、 17…第2基板、
17e…エッジ部、 21…配線層部、
25…接合部34bの第1基板側部分、
26…スルーホールビア、 27…外部端子、
30…バックチャンバー(キャビティ)、
31…アコースティックポート、 32…空気通路、
34a,34b…接合部、 42…絶縁膜リング、
49…シリコン突起部、 100…空間。

Claims (3)

  1. 変換部の可動電極、絶縁膜リング、配線層及びこの配線層を介して上記変換部に接続される信号処理回路を形成した第1基板と、
    上記変換部の固定電極、上記絶縁膜リングに当接する突起部及び上記固定電極に連通して内部に配置されるキャビティを形成すると共に、このキャビティの周辺部にアコースティックポートから上記変換部へ連通する空気通路を形成した第2基板とを設け、
    上記固定電極と可動電極との間に所定の空間を確保しかつこの両電極を平行に配置しながら、上記絶縁膜リングと上記突起部とが当接し、上記空気通路が上記可動電極の上記第1基板側に連通するように上記第1基板と第2基板を接合してなるトランスデューサ装置。
  2. 変換部の可動電極、絶縁膜リング、配線層及びこの配線層を介して上記変換部に接続される信号処理回路を有する複数の第1基板を第1ウェーハに形成し、
    上記変換部の固定電極、上記絶縁膜リングに当接する突起部、上記固定電極に連通して内部に配置されるキャビティ及びこのキャビティの周辺部に配置されてアコースティックポートから上記変換部へ連通する空気通路を有する複数の第2基板を第2ウェーハに形成し、
    上記複数の第1基板の各々の上記可動電極と上記複数の第2基板の各々の上記固定電極との間に所定の空間を確保しかつこの両電極を平行に配置しながら、上記複数の第1基板の各々の上記絶縁膜リングと上記複数の第2基板の各々の上記突起部とが当接し、上記複数の第2基板の各々の空気通路が上記複数の第1基板の各々の上記可動電極の上記第1基板側に連通するように上記第1ウェーハと第2ウェーハを重ねて接合し、
    接合した第1及び第2ウェーハを個片化して製作するトランスデューサ装置の製造方法。
  3. 上記第1ウェーハの第1基板の縦方向において、上記変換部と並ぶ位置に上記信号処理回路を設け、この信号処理回路と上記変換部とを配線層にて接続したことを特徴とする請求項記載のトランスデューサ装置の製造方法。
JP2015230836A 2015-11-26 2015-11-26 トランスデューサ装置及びその製造方法 Active JP6675181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015230836A JP6675181B2 (ja) 2015-11-26 2015-11-26 トランスデューサ装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015230836A JP6675181B2 (ja) 2015-11-26 2015-11-26 トランスデューサ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017098838A JP2017098838A (ja) 2017-06-01
JP6675181B2 true JP6675181B2 (ja) 2020-04-01

Family

ID=58804892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230836A Active JP6675181B2 (ja) 2015-11-26 2015-11-26 トランスデューサ装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6675181B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020049814A1 (ja) * 2018-09-04 2020-03-12 株式会社村田製作所 Memsデバイスの製造方法及びmemsデバイス
CN115134695B (zh) * 2021-03-24 2024-07-05 华为技术有限公司 用于传声器的拾音结构及电子终端设备

Also Published As

Publication number Publication date
JP2017098838A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
KR101578542B1 (ko) 마이크로폰 제조 방법
US7825483B2 (en) MEMS sensor and production method of MEMS sensor
TW201123921A (en) Capacitive transducer and fabrication method
WO2014160006A2 (en) Microphone package with integrated substrate
JP2005039652A (ja) 音響検出機構
KR102106074B1 (ko) 전기 음향 변환기 및 그 제조방법
JP2012080165A (ja) コンデンサマイクロホンアレイチップ
JP4539155B2 (ja) センサシステムの製造方法
TWI718729B (zh) 麥克風、微機電系統裝置及其製造方法
TW201743371A (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
US20130100779A1 (en) Acoustic sensor and fabrication method thereof
JP2007504782A (ja) シリコンマイクの製造方法
JP6736829B2 (ja) トランスデューサ装置およびその製造方法
CN212292788U (zh) 一种微机电***麦克风晶圆级封装结构
KR102313151B1 (ko) 스트레스가 커플링 해제된 미소 기계식 압력 센서를 제조하기 위한 방법
JP6675181B2 (ja) トランスデューサ装置及びその製造方法
CN212435928U (zh) 一种微机电***麦克风
JP6582273B2 (ja) Mems素子の製造方法
JP4715260B2 (ja) コンデンサマイクロホンおよびその製造方法
TWI691105B (zh) 壓電裝置、形成壓電裝置的方法及形成壓電結構的方法
JP7166602B2 (ja) Memsマイクロホン
JP2010109416A (ja) 圧力トランスデューサおよび圧力トランスデューサの製造方法
JP2003163998A (ja) コンデンサマイクロホンの製造方法、コンデンサマイクロホンおよび電子機器
CN114640933B (zh) Mems麦克风及其制备方法
JP2006201158A (ja) センサ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200310

R150 Certificate of patent or registration of utility model

Ref document number: 6675181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250