JP6663516B2 - 回路形成方法、および回路形成装置 - Google Patents
回路形成方法、および回路形成装置 Download PDFInfo
- Publication number
- JP6663516B2 JP6663516B2 JP2018563952A JP2018563952A JP6663516B2 JP 6663516 B2 JP6663516 B2 JP 6663516B2 JP 2018563952 A JP2018563952 A JP 2018563952A JP 2018563952 A JP2018563952 A JP 2018563952A JP 6663516 B2 JP6663516 B2 JP 6663516B2
- Authority
- JP
- Japan
- Prior art keywords
- wall
- cavity
- resin
- curable resin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000011347 resin Substances 0.000 claims description 221
- 229920005989 resin Polymers 0.000 claims description 221
- 239000010409 thin film Substances 0.000 claims description 21
- 238000010030 laminating Methods 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000007639 printing Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000001678 irradiating effect Effects 0.000 description 7
- 238000010304 firing Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000010419 fine particle Substances 0.000 description 3
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15157—Top view
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
図1に回路形成装置10を示す。回路形成装置10は、搬送装置20と、第1造形ユニット22と、第2造形ユニット24と、装着ユニット26と、制御装置(図2参照)27を備える。それら搬送装置20と第1造形ユニット22と第2造形ユニット24と装着ユニット26とは、回路形成装置10のベース28の上に配置されている。ベース28は、概して長方形状をなしており、以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
回路形成装置10では、上述した構成によって、基板70上に電子部品96が装着されることで、回路が形成される。具体的には、ステージ52の基台60に基板70がセットされ、そのステージ52が、第2造形ユニット24の下方に移動される。そして、第2造形ユニット24において、図3に示すように、基板70の上に樹脂積層体130が形成される。樹脂積層体130は、電子部品96を装着するためのキャビティ132を有しており、インクジェットヘッド88からの紫外線硬化樹脂の吐出と、吐出された紫外線硬化樹脂への照射装置92による紫外線の照射とが繰り返されることにより形成される。
Claims (6)
- 薄膜状に吐出された硬化性樹脂を硬化させた樹脂層を、複数、積層することで、部品を収容するためのキャビティを有する樹脂積層体を形成する際に、前記部品の角部と対向する前記キャビティの壁面が、前記部品の角部から離れる方向に凹んだ状態となるように硬化性樹脂を吐出することで、前記樹脂積層体を形成する回路形成方法であって、
前記キャビティを区画する第1の壁部を形成する第1壁部形成工程と、
前記第1壁部形成工程において形成された前記第1の壁部を囲むように、前記樹脂積層体の第1の本体部を形成する第1本体部形成工程と
を含む回路形成方法。 - 前記部品の高さ寸法が大きいほど、前記キャビティの開口を大きく形成する請求項1に記載の回路形成方法。
- 前記部品の高さ寸法が大きいほど、前記部品の上面の縁と前記キャビティの開口とのクリアランスが大きくなるように、前記樹脂積層体を形成する請求項1に記載の回路形成方法。
- 前記第1の壁部の上に、前記キャビティを区画する第2の壁部を形成する第2壁部形成工程と、
前記第2壁部形成工程において形成された前記第2の壁部を囲むように、前記第1の本体部の上に、前記樹脂積層体の第2の本体部を形成する第2本体部形成工程と
を含む請求項1乃至請求項3のいずれか1つに記載の回路形成方法。 - 前記第2の壁部が、前記第1の壁部の形成位置より前記キャビティから離れる方向にズレた箇所に形成された請求項4に記載の回路形成方法。
- 硬化性樹脂を吐出する吐出装置と、
前記吐出装置により薄膜状に吐出された硬化性樹脂を硬化させた樹脂層を、複数、積層することで、部品を収容するためのキャビティを有する樹脂積層体を形成する際に、前記部品の角部と対向する前記キャビティの壁面が、前記部品の角部から離れる方向に凹んだ状態となるように硬化性樹脂を吐出するように、前記吐出装置の作動を制御する制御装置と
を備えた回路形成装置であって、
前記制御装置が、
前記キャビティを区画する第1の壁部を形成する第1壁部形成部と、
前記第1壁部形成部において形成された前記第1の壁部を囲むように、前記樹脂積層体の第1の本体部を形成する第1本体部形成部と
を有する回路形成装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/002241 WO2018138755A1 (ja) | 2017-01-24 | 2017-01-24 | 回路形成方法、および回路形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018138755A1 JPWO2018138755A1 (ja) | 2019-11-07 |
JP6663516B2 true JP6663516B2 (ja) | 2020-03-11 |
Family
ID=62979273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018563952A Active JP6663516B2 (ja) | 2017-01-24 | 2017-01-24 | 回路形成方法、および回路形成装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6663516B2 (ja) |
WO (1) | WO2018138755A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7316742B2 (ja) * | 2020-03-11 | 2023-07-28 | 株式会社Fuji | 3次元積層造形による実装基板の製造方法 |
WO2024057474A1 (ja) * | 2022-09-15 | 2024-03-21 | 株式会社Fuji | 樹脂積層体形成装置、回路基板、および回路基板形成方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055965A (ja) * | 2002-07-23 | 2004-02-19 | Seiko Epson Corp | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 |
JP4207917B2 (ja) * | 2005-04-01 | 2009-01-14 | セイコーエプソン株式会社 | 多層構造基板の製造方法 |
JP2007027527A (ja) * | 2005-07-20 | 2007-02-01 | Shinko Electric Ind Co Ltd | 基板及びその製造方法 |
JP2011071417A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 配線基板の製造方法 |
JP5462404B1 (ja) * | 2013-09-12 | 2014-04-02 | 太陽誘電株式会社 | 部品内蔵基板及び部品内蔵基板用コア基材 |
-
2017
- 2017-01-24 WO PCT/JP2017/002241 patent/WO2018138755A1/ja active Application Filing
- 2017-01-24 JP JP2018563952A patent/JP6663516B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2018138755A1 (ja) | 2019-11-07 |
WO2018138755A1 (ja) | 2018-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6479957B2 (ja) | 形成方法及び形成装置 | |
JP6663516B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6533112B2 (ja) | 回路形成方法 | |
JP6987975B2 (ja) | 3次元構造物形成方法、および3次元構造物形成装置 | |
JP7053832B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6811770B2 (ja) | 回路形成方法 | |
JP6714109B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6949751B2 (ja) | 3次元積層造形のビア形成方法 | |
JP6554541B2 (ja) | 配線形成方法および配線形成装置 | |
WO2016189577A1 (ja) | 配線形成方法 | |
WO2021214813A1 (ja) | 回路形成方法、および回路形成装置 | |
JP6987972B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6909920B2 (ja) | 情報処理装置 | |
JP6967138B2 (ja) | キャビティの形成方法 | |
JP7411452B2 (ja) | 回路形成方法 | |
JP6866198B2 (ja) | 回路形成装置 | |
WO2023209960A1 (ja) | 設計方法、設計プログラム、および回路基板作製方法 | |
WO2024057475A1 (ja) | 樹脂積層体形成装置、および樹脂積層体形成方法 | |
WO2024057474A1 (ja) | 樹脂積層体形成装置、回路基板、および回路基板形成方法 | |
JP7062795B2 (ja) | 回路形成装置 | |
WO2023079607A1 (ja) | 回路形成方法、および回路形成装置 | |
WO2023058111A1 (ja) | 吐出装置、および検出方法 | |
JP2023131281A (ja) | 電気回路形成方法、および制御プログラム | |
JP2023166848A (ja) | 電気回路形成方法、および電気回路形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6663516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |