JP6661269B2 - コーティング膜を備える構造体およびその製造方法 - Google Patents

Description

本発明は、コーティング膜を備える構造体およびその製造方法に関する。より詳細には、エアロゾルデポジション法により形成されたコーティング膜を備える構造体、エアロゾルデポジション法を用いる構造体の製造方法に関する。

近年の携帯電話、タブレット端末、およびウェアラブル端末などの通信機器は、小型化の必要性と共に高機能化により搭載部品数が急増している。このため、搭載される電子チップ部品にも、小型化に加えて、従来製品と同等以上の性能、高耐久性、高信頼性が強く求められている。

また、これらの要求を満足する電子チップ部品の製造方法は、低コストかつ量産に適応した製造方法であることも同時に要求される。従来の電子チップ部品の製造方法として、例えばチップインダクタやＭＬＣＣ（積層型セラミックコンデンサ）の場合には、以下のような方法が採用されている。すなわち、内部電極パターンを印刷したグリーンシートを必要な厚みになるように積層し、内部電極パターンに対して、電気的絶縁性が確保される余幅を残して切断する。その後、切断した各片を焼成することにより製造されている。しかしながら、近年要求されている、０４０２型および０２０１型といった極小サイズチップの場合には、従来の製造方法では、余幅確保によるインダクタンス値の低下が生じ、加えて、内部電極パターンに対する電気的絶縁性の確保が困難となってきている。したがって、従来の製造方法を用いて低コストかつ従来製品と同等以上の特性を極小サイズチップにおいて実現することは、技術的に困難となりつつある。

そこで、上記の余幅を残して切断する従来技術に代わって、余幅を残さずに切断し、後工程において薄いコーティング膜で被覆することにより電気的絶縁性を確保する方法などが提案されている（Ｓｉｄｅ−Ｇａｐコーティング法）。これに伴い、電気的な高絶縁性を実現する量産化に適した薄膜のコーティング技術が強く求められている。

従来知られている薄膜のコーティング技術としては、ウェットコーティング法とドライコーティング法がある。例えば、ウェットコーティング法の一種であるディップコーティング法は、コーティング材料を溶媒に溶解または分散させ、基材を浸漬することでコーティング膜を形成する方法であり、コストを抑えた製造法であるものの、５μｍ以下の薄い膜厚を作製することは困難である。

一方で、ドライコーティング法の代表的な例としては、物理気相成長法（ＰＶＤ法）、化学気相成長法（ＣＶＤ法）、熱スプレー法、コールドスプレー法などが知られている。これら手法のうち、例えばＰＶＤ法によるコーティング膜形成では、緻密で均一な薄膜の形成が期待できるが、高真空環境が必要であること、および成膜速度が極端に低いという短所がある。また、ＣＶＤ法は、ＰＶＤ法に比べて成膜速度が若干改善されるものの、テトラエチルオルトシリケートなどの有毒なシラン系可燃性ガス等を使用するため、環境親和性や取扱い性の点で好ましくない。さらに、熱スプレー法やコールドスプレー法は、熱衝撃または機械的衝撃が大きく、電子部品に用いられる硬く脆いセラミックス材料に対するコーティング膜の製造には適さない。

これらの技術に対して、近年、エアロゾルデポジション法（以下ＡＤ法とも称する）と呼ばれるドライコーティング手法が注目されている。ＡＤ法は、アルゴンガスやヘリウムガスなどでエアロゾル化した原料粉末を基板に吹き付け、常温衝撃固化現象を利用して緻密なコーティング膜を成膜する技術である（下記非特許文献１）。他のコーティング方法と異なり、低真空で実施することができ、基材に熱衝撃が付加されないためコーティング膜の変質が少なく、成膜速度が他の方法と比べて比較的大きいなどの長所がある。このようなＡＤ法を使用した超微粒子の成膜方法として、超微粒子や基板に高エネルギービームを照射する方法が知られている（下記特許文献１）。

特開２０００−２１２７６６号公報

Ｓ．Ｋ．Ａｈｕｊａ，Ｐｏｗｄｅｒ Ｔｈｅｃｈｎｏｌ．，１６，１７（１９７７）

上述したように、近年の電子部品への小型化要求に対して、従来技術によっては、十分な性能の電子部品が提供されていないという実情がある。また、電子部品をはんだにより電子基板へ実装するためには、併せて十分なはんだ耐熱性も求められる。そのため、本発明では、ＡＤ法を用いて、チップインダクタやＭＬＣＣなどの極小電子部品に用いうる、薄膜のコーティング膜を備える、高絶縁性およびはんだ耐熱性を有する構造体を提供することを目的とする。さらに、本技術に関係するコーティング膜を備える構造体の製造方法を提供することを目的とする。

本発明者は、上記の問題点を解決すべく鋭意研究を行った結果、下記の構造体および製造方法によれば、上記課題が解決されることを見出した。

すなわち、本発明の一態様は、セラミック基材と、
前記セラミック基材上の少なくとも一部に、エアロゾルデポジション法により直接形成された、膜厚１〜１０μｍのセラミックコーティング膜と、
を備え、
前記コーティング膜が１．５×１０^７Ω・ｍ以上の体積電気抵抗率、および、２７０℃のはんだ浴槽で測定されるはんだ耐熱性が１０秒以上である構造体である。

また、本発明の別の態様は、体積基準のメジアン径Ｄ_５０が０．５０μｍ＜Ｄ_５０＜１．０μｍである材料粉末を準備する準備工程と、
前記材料粉末を含むエアロゾルガスをノズルから噴射させて、前記材料粉末を堆積させるエアロゾルデポジション法により、セラミック基材上にセラミックコーティング膜を形成する成膜工程と、
を有する構造体の製造方法である。

本発明によれば、ＡＤ法による薄膜のコーティング膜を備えることにより、極小サイズの電子部品に用いうる、高絶縁性かつはんだ耐熱性を有する構造体が提供される。また、本発明の製造方法によれば、特定の粒径分布の粉末材料を用いたＡＤ法により、低コストで、薄膜のコーティング膜を備える、高絶縁性およびはんだ耐熱性を有する構造体を製造し得る。また、本発明の構造体を備えることにより、従来工法で作製したものよりも高性能かつ極小サイズの電子部品が得られる。

（ａ）は本発明の構造体を備えるチップインダクタの一例を示す概略斜視図であり、（ｂ）は（ａ）の断面図である。 （ａ）は従来技術によるチップインダクタの一例を示す概略斜視図であり、（ｂ）は（ａ）の断面図である。 （ａ）は本発明の構造体を備える電子部品の一例の製造方法を説明するための図であり、（ｂ）は従来技術による電子部品一例の製造方法を説明するための図である。 ＡＤ法による成膜装置の一例を示す模式図である。 エアロゾル発生器を示す模式図である。 実施例１で製造したチップのＳＥＭによる表面観察像である。 実施例１で製造したチップのＳＥＭによる断面観察像である。 実施例１で製造したチップの熱サイクル試験後のＳＥＭによる断面観察像である。 実施例１で製造したチップのはんだ耐熱性試験後のＳＥＭによる断面観察像である。 実施例１で製造したチップのスクラッチ試験後の光学顕微鏡による表面観察像である。 スクラッチ試験における脆性的な破壊挙動を示す例の表面観察像である。 実施例２で製造したチップのＳＥＭによる表面観察像である。 実施例２で製造したチップのＳＥＭによる断面観察像である。 実施例２で製造したチップの熱サイクル試験後のＳＥＭによる断面観察像である。 実施例２で製造したチップのはんだ耐熱性試験後のＳＥＭによる断面観察像である。 実施例２で製造したチップのスクラッチテスト後の光学顕微鏡による表面観察像である。 実施例３で製造したチップのＳＥＭによる表面観察像である。 実施例３で製造したチップのＳＥＭによる断面観察像である。 実施例３で製造したチップの熱サイクル試験後のＳＥＭによる断面観察像である。 実施例３で製造したチップのはんだ耐熱性試験後のＳＥＭによる断面観察像である。 実施例３で製造したチップのスクラッチテスト後の光学顕微鏡による表面観察像である。

以下、本発明を構造体とその製造方法に分けて詳細に説明する。

［構造体］
本発明の構造体は、セラミック基材（以下単に基材とも称する）と、エアロゾルデポジション法により、前記セラミック基材上に直接形成された、膜厚１〜１０μｍのセラミックコーティング膜（以下単にコーティング膜とも称する）とを備える。コーティング膜は１．５×１０^７Ω・ｍ以上の体積電気抵抗率、および、２７０℃のはんだ浴槽で測定されるはんだ耐熱性が１０秒以上である。本発明の構造体は、セラミック基材およびセラミック基材の少なくとも一部に直接接触するセラミックコーティング膜を備えていればよく、セラミック基材が内部電極等他の部材を内包していてもよく、セラミック基材とコーティング膜とが接触していない部分が含まれていてもよい。

本発明との対比のため、図２（ａ）には、従来技術によるチップインダクタの概略斜視図を示した。チップインダクタ２０は、セラミック基材２１の両端面に外部電極２３が配され、セラミック基材２１に内部電極２２が内包されている。また、図２（ｂ）は、図２（ａ）の２Ｂ−２Ｂ方向の断面図である。図２（ｂ）の断面においては、積層された内部電極２２、２２’が複数の平坦な半楕円形をなしている。内部電極２２、２２’の外側端部とセラミック基材２１の端部との間には余幅２４だけの距離があり、内部電極２２、２２’は、セラミック基材に完全に内包されている。余幅２４はチップインダクタの高絶縁性を保持するために必要である。従来技術においては、チップインダクタ２０のサイズが小型化すると共に、セラミック基材２１となるグリーンシートを、余幅２４を設けて切断することが技術的に困難となっていた。

一方、図１（ａ）は、本発明の構造体を備える電子部品の一例として、チップインダクタを示した概略斜視図である。チップインダクタ１０は、セラミック基材１１の両端面に外部電極１３が配され、セラミック基材１１に内部電極１２が内在している。さらに、図２（ａ）において、セラミック基材１１および外部電極１３の側面はセラミックコーティング膜１４で被覆されている。

図１（ｂ）は、図１（ａ）の１Ｂ−１Ｂ方向の断面図である。セラミック基材１１内部には内部電極１２、１２’が存在するが、図１（ｂ）の断面においては、積層された内部電極１２、１２’が複数の平坦な半楕円形をなしている。複数の内部電極１２、１２’の外側端部はセラミック基材１１から露出し、コーティング膜１４に接している。内部電極１２、１２’がセラミック基材１１から露出していても、コーティング膜１４で被覆されることにより、チップ全体として高絶縁性を保つことができる。また、従来技術のように、グリーンシートを余幅２４をもたせて切断する困難な工程が必要なくなる。さらに、内部電極１２、１２’を、外側端部がセラミック基材１１から露出する位置に配置することができるため、内部電極１２と内部電極１２’との間の距離を従来技術によるチップインダクタより広くとることができる。その結果、チップインダクタ１０のインダクタンス値を高くすることができる。例えば、同じ大きさ、積層条件、内部電極印刷条件である場合には、特定の周波数帯域において、インダクタンス値は、従来技術によって製造されたものよりも２．２倍以上の値が得られる。また、ＡＤ法によれば、基板とコーティング膜との密着性が向上するため、はんだ耐熱性が向上し、体積電気抵抗率も向上する。

本発明の構造体のセラミックコーティング膜は、膜厚１〜１０μｍである。膜厚が１μｍを下回ると、コーティング膜の材質によっては、構造体を電子部品に用いた場合に、十分な高絶縁性を維持することが難しい場合がある。一方、１０μｍを超えると、電子部品自体のサイズが大きくなり、小型化の要求に十分に対応できない。コーティング膜の厚みは、より好ましくは、３〜８μｍである。膜厚は、走査型電子顕微鏡（ＳＥＭ）による断面観察により測定することができる。

本発明の構造体のコーティング膜は、体積電気抵抗率が１．５×１０^７Ω・ｍ以上である。体積電気抵抗率は、より好ましくは、２．７×１０^７Ω・ｍ以上、さらに好ましくは３．６×１０^７Ω・ｍ以上である。上限値は、高い程よいため特に制限はないが、１．０×１０¹⁴Ω・ｍである。極小サイズの電子部品に用いる際には、フェライトコーティングでは１．５×１０^７Ω・ｍ以上、Ａｌ_２Ｏ_３およびＢａＴｉＯ_３コーティングでは１．０×１０¹⁰Ω・ｍ以上の体積電気抵抗率が確保できた場合、高絶縁性が維持しやすいためより好ましい。体積電気抵抗率は、後述する実施例で記載した方法により求めた値とする。

本発明の構造体のコーティング膜は、２７０℃のはんだ浴槽で測定されるはんだ耐熱性が１０秒以上である。電子部品をはんだで実装するには、２７０℃以上の耐熱性が求められるが、本発明の構造体は十分なはんだ耐熱性を有する。はんだ耐熱性は、後述する実施例に記載のＪＩＳ Ｃ ６００６８−２−５８：２００６に準拠するはんだ耐熱性試験（熱衝撃試験）によって試験し、合格したものを「２７０℃のはんだ浴槽で測定されるはんだ耐熱性が１０秒以上である」と定義する。

本発明のセラミックコーティング膜は、ＡＤ法により製膜されたものである。ＡＤ法によれば、焼結工程を経ずに、室温（２５℃）で１０μｍ以下のセラミック薄膜を形成することができる。また、後述するように、ＡＤ法を用い、セラミック基材およびセラミックコーティング膜の材料を選択することにより、上記の体積電気抵抗率およびはんだ耐熱性を有するコーティング膜を得ることができる。

本発明の構造体は、コーティング膜の基材に対する膜内破壊強度（臨界破壊強度）が７Ｎ以上、かつ、完全剥離強度が４０Ｎ以上であることが好ましい。膜内破壊強度が７Ｎ以上、かつ、完全剥離強度が４０Ｎ以上であると、コーティング膜は電子部品の被覆としてより十分な膜強度である。より好ましくは、膜内破壊強度が８Ｎ以上、かつ、完全剥離強度が４５Ｎ以上である。上限値は、高い程よいため特に制限はないが、膜内破壊強度が６０Ｎ以下、完全剥離強度が２００Ｎ以下である。膜内破壊強度および完全剥離強度は、後述する実施例で記載したスクラッチ試験法により求めた値とする。

本発明の構造体は、コーティング膜の相対密度が８０％以上であることが好ましい。相対密度が８０％以上であると、電子部品の被膜によりふさわしい緻密な膜となる。相対密度は、より好ましくは８２％以上である。相対密度の上限値は１００％である。相対密度は、後述する実施例に記載の方法により求めた値とする。

また、コーティング膜が軟磁性材料の場合には、１０ｋＨｚにおける透磁率が２００〜１２００、２．４ｋＡ／ｍにおける飽和磁化率が３００〜５００ｍＴ、保磁力が１０〜１００Ａ／ｍであることが好ましい。かかる磁気特性を有していると、チップインダクタ等の電子部品に好適である。

（セラミック基材）
本発明の構造体に用いうるセラミック基材としては、特に制限はなく、いかなるものを使用してもよい。好ましくは、電子部品製造に用いられるグリーンシートまたはその積層体を焼結して得られた焼結体をセラミック基材として用いることができる。

例えば、セラミック基材としては、金属酸化物、遷移金属酸化物、金属窒化物、金属炭化物、ボライド系セラミックスおよびケイ素が挙げられる。金属酸化物または遷移金属酸化物は、複合酸化物を含み得る。より具体的には、酸化アルミニウム、酸化亜鉛、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の金属酸化物；ダイヤモンド、サファイヤ、コージェライト、βスポンジューメン、フォルステライト、サーメット、ステアタイト、チタン酸アルミニウム、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸亜鉛、ムライト、スピネル、ジルコン酸カルシウム、ジルコン酸ストロンチウム、ジルコニウム酸チタン酸バリウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス等の複合酸化物；炭化ケイ素等の金属炭化物；窒化ケイ素、窒化アルミニウム、窒化ホウ素、窒化チタン等の金属窒化物；酸化ジルコニウム、酸化イットリウム、酸化ニッケル、酸化鉄、酸化チタン、酸化タンタル、酸化スズ、酸化バナジウム、酸化セリウム、酸化クロム等の遷移金属酸化物；Ｍｇ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト、Ｍｎ−Ｍｇフェライト、Ｃｕ−Ｚｎフェライト、Ｍｇ−Ｍｎ−Ｓｒフェライト、Ｎｉ−Ｚｎフェライト、Ｎｉ−Ｃｕ−Ｚｎフェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇフェライト、Ｂａフェライトなどのフェライト等の軟磁性材料；ケイ素；ボライド系セラミックス、が挙げられる。かかる材料は単独でも、二種以上を用いてもよい。より好ましくは、酸化アルミニウム（Ａｌ_２Ｏ_３）、フェライト、チタン酸バリウム（ＢａＴｉＯ_３）、ケイ素（Ｓｉ）、酸化ケイ素（ＳｉＯ_２）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、酸化チタン（ＴｉＯ_２）、窒化チタン（ＴｉＮ）、酸化ジルコニウム（ＺｒＯ_２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、窒化ホウ素（ＢＮ）が挙げられる。

このうち、電子部品用途により適していることから、基材が、Ａｌ_２Ｏ_３、フェライト、およびＢａＴｉＯ_３から選ばれた少なくとも一種を含むことが好ましい。フェライトとしては、Ｎｉ−Ｃｕ−Ｚｎフェライトがより好ましい。Ｎｉ−Ｃｕ−Ｚｎフェライトとしては、Ｆｅ_２Ｏ_３−（９．８〜１４．２）ｍｏｌ％ＮｉＯ−（２５．３〜２９．１）ｍｏｌ％ＺｎＯ−（８．９〜１１．５）ｍｏｌ％ＣｕＯの組成がさらに好ましい。

（セラミックコーティング膜）
本発明のセラミックコーティング膜は、上記の体積電気抵抗率を有する１〜１０μｍの薄膜のセラミックである。かかるコーティング膜は、ＡＤ法により成膜されたものであれば、特に制限はなく使用し得る。ＡＤ法によるコーティング膜は、構造体断面をＳＥＭ観察または透過型電子顕微鏡（ＴＥＭ）観察することにより、確認できる。本発明のセラミックコーティング膜は、ＡＤ法により形成されるため、材料粉末の粒子が扁平に潰れた状態で観察され、基材とコーティング膜との界面の方向に沿って平行に堆積している状態が観察される。また、コーティング膜の材料粉末の粒度分布や形状についても、ＳＥＭ観察、ＴＥＭ観察、またはＥＢＳＤによる粒度分布マッピングによって確認することができる。

形成されたコーティング膜としては、基材と同様のセラミック素材が挙げられ、例えば金属酸化物、遷移金属酸化物、金属窒化物、金属炭化物、およびボライド系セラミックスが挙げられる。金属酸化物または遷移金属酸化物は、複合酸化物を含み得る。

より具体的には、酸化アルミニウム、酸化亜鉛、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の金属酸化物；コージェライト、βスポンジューメン、フォルステライト、サーメット、ステアタイト、チタン酸アルミニウム、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸亜鉛、ムライト、スピネル、ジルコン酸カルシウム、ジルコン酸ストロンチウム、ジルコニウム酸チタン酸バリウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス等の複合酸化物；炭化ケイ素等の金属炭化物；窒化ケイ素、窒化アルミニウム、窒化ホウ素、窒化チタン等の金属窒化物；酸化ジルコニウム、酸化イットリウム、酸化ニッケル、酸化鉄、酸化チタン、酸化タンタル、酸化スズ、酸化バナジウム、酸化セリウム、酸化クロム等の遷移金属酸化物；Ｍｇ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト、Ｍｎ−Ｍｇフェライト、Ｃｕ−Ｚｎフェライト、Ｍｇ−Ｍｎ−Ｓｒフェライト、Ｎｉ−Ｚｎフェライト、Ｎｉ−Ｃｕ−Ｚｎフェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇフェライト、Ｂａフェライトなどのフェライト等の軟磁性材料；ケイ素；ボライド系セラミックス、が挙げられる。かかる材料は単独でも、二種以上を用いてもよい。より好ましくは、酸化アルミニウム（Ａｌ_２Ｏ_３）、フェライト、チタン酸バリウム（ＢａＴｉＯ_３）、酸化ケイ素（ＳｉＯ_２）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、酸化チタン（ＴｉＯ_２）、窒化チタン（ＴｉＮ）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化ジルコニウム（ＺｒＯ_２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、および窒化ホウ素（ＢＮ）の少なくとも一種が挙げられる。これらは単独でも、二種以上を用いてもよい。

このうち、基材との密着性および耐熱性により優れていることから、コーティング膜が、Ａｌ_２Ｏ_３、フェライト、およびＢａＴｉＯ_３から選ばれた少なくとも一種を含むことが好ましい。フェライトとしては、Ｎｉ‐Ｃｕ‐Ｚｎフェライトがより好ましい。Ｎｉ‐Ｃｕ‐Ｚｎフェライトとしては、Ｆｅ_２Ｏ_３−（９．８〜１４．２）ｍｏｌ％ＮｉＯ−（２５．３〜２９．１）ｍｏｌ％ＺｎＯ−（８．９〜１１．５）ｍｏｌ％ＣｕＯの組成がさらに好ましい。

セラミック基材とセラミックコーティング膜の組み合わせとしては、特に制限はなく、所望の組み合わせの構造体としうる。好ましくは、互いの密着性、体積電気抵抗率向上および耐熱性向上の観点から、基材がフェライトを含み、かつ、コーティング膜がフェライトおよびＡｌ_２Ｏ_３の少なくとも一種を含む、または、基材がＡｌ_２Ｏ_３を含み、かつ、コーティング膜がＡｌ_２Ｏ_３、を含む、または、基板がＢａＴｉＯ_３を含み、かつ、コーティング膜がＡｌ_２Ｏ_３を含む。

［製造方法］
本発明の構造体の製造方法は、体積基準のメジアン径Ｄ_５０が０．５０μｍ＜Ｄ_５０＜１．０μｍである材料粉末を準備する準備工程と、前記材料粉末を含むエアロゾルガスをノズルから噴射させて、前記材料粉末を堆積させるエアロゾルデポジション法により、セラミック基材上にセラミックコーティング膜を形成する成膜工程と、を有する。

本発明の製造方法を説明するために、まず、サイドギャップ工法（以下ＳＧ工法とも称する）と称される電子部品の製造方法について簡単に説明する。

図３（ｂ）は、対比のため従来技術によるチップインダクタの製造方法の一部を示した模式図である。図３（ｂ）の左側には、グリーンチップ４０の断面が示されている。グリーンチップ４０は、次のように製造される。グリーンシート４１上に、内部電極用導電性ペーストを所定形状にスクリーン印刷して、内部電極用導電性ペースト膜４２を形成する。次に、内部電極用導電性ペースト膜４２が形成された複数のグリーンシート４１を積層するとともに、これらグリーンシート４１を挟むように、導電性ペースト膜４２が形成されていないグリーンシート４１を積層して、圧着する。その後、焼結後得られたインダクタに必要な余幅となるように、積層したグリーンシート４１を位置合わせしてカットする。これにより、グリーンチップ４０を得る。その後、グリーンチップ４０を焼結して、図３（ｂ）の右側に断面を示したチップインダクタ２０を得る。インダクタ２０においては、セラミック基材２１が内部電極２２を内包しており、内部電極２２の外側の端部とセラミック基材の側面との間に余幅２４が設けられている。チップインダクタ２０が小型化するにつれて、グリーンシートを位置合わせし、必要な余幅２４を確保して切断することは技術的に困難となっている。

これに対して、図３（ａ）には、ＳＧ工法を用いる本発明のチップインダクタの製造方法の一例が示されている。図３（ａ）の左側には、グリーンチップ５０の断面が示されている。ＳＧ工法では、グリーンチップ５０は、以下のように製造される。上記の従来技術と同様にして、グリーンシート５１上に内部電極用導電性ペースト膜５２を形成し、内部電極用導電性ペースト膜４２が形成された複数のグリーンシート４１を積層するとともに、それらを挟むように、導電性ペースト膜４２が形成されていないグリーンシート４１を積層して、圧着する。次いで、ＳＧ工法では、導電性ペースト膜５２がグリーンシート５１の端部からわずかに露出するようにグリーンシート４１を切断して、グリーンチップ５０を得る。その後、グリーンチップ５０を焼結して、図３（ａ）の中央に断面を示したベアチップ３０を得る。ベアチップ３０においては、セラミック基材１１が内部電極１２を完全には内包しておらず、ベアチップ３０の側面から内部電極１２が露出した状態となっている。最後に、ベアチップ３０の内部電極１２が露出した側面をコーティング膜１４で被覆して、チップインダクタ１０を得る。ＳＧ工法によれば、グリーンチップ５０を製造する際に、厳密な位置合わせおよび余幅を残して切断する必要がなくなるため、技術的により容易にチップインダクタ１０が製造できる。本発明の製造方法は、ＳＧ工法において特にコーティング膜１４を形成する技術に関する。

＜準備工程＞
準備工程では、体積基準のメジアン径Ｄ_５０が０．５０μｍ＜Ｄ_５０＜１．５μｍである材料粉末を準備する。材料粉末としては、メジアン径Ｄ_５０が上記の範囲であり、ＡＤ法によって上記のセラミックコーティング膜が形成できるものであれば、特に制限はない。メジアン径Ｄ_５０がかかる範囲であると、電子部品に要求される体積電気抵抗率およびはんだ耐熱性のセラミックコーティング膜が得られる。

メジアン径Ｄ_５０が０．５０μｍ＜Ｄ_５０＜１．５μｍである粉末を得るには、市販品を用いてもよく、自ら調製してもよい。例えば、後述する材料の塊を破砕して粒度の細かい粉末を調製してもよいし、粒度の細かい粉末を熱処理して、より粒度の大きい粉末を得ることもできる。体積基準のメジアン径Ｄ_５０は、後述する実施例で測定した方法によって求める。

また、材料粉末が、粉末粒子の厚さをｔとしたときのアスペクト比が１００＞Ｄ_５０／ｔ＞１．３の扁平形状であることが好ましい。かかる扁平形状であると、ＡＤ法により基材上に堆積しやすく、成膜速度も速いため好ましい。アスペクト比の測定方法は、後述する実施例に記載の方法による。

（材料粉末）
本発明に用いうる材料粉末は、電子部品用途に好適であることから、高絶縁性酸化物材料、軟磁性材料および強誘電性酸化物材料から選択される少なくとも一種の粉末であることが好ましい。高絶縁性酸化物材料とは、体積電気抵抗率が室温で１．０×１０^８〜１．０×１０^１７Ω・ｍの範囲のものをいう。軟磁性材料とは、飽和磁化Ｍｓが３００〜５００ｍＴ（２．４ｋＡ／ｍ）で保磁力が０．１〜１００Ａ／ｍの範囲のものをいう。強誘電性酸化物材料とは、測定周波数１ＭＨｚで比誘電率が１０００〜２００００を示すものをいう。

より具体的には、材料粉末としては、金属酸化物、遷移金属酸化物、金属窒化物、金属炭化物、およびボライド系セラミックス等の高絶縁性酸化物材料、フェライト等の軟磁性材料、単純ペロブスカイトを基本構造に含むＢａ、Ｐｂ、およびＢｉ系強誘電体化合物等の強誘電性酸化物材料が挙げられる。より具体的には、高絶縁性酸化物材料、軟磁性材料および強誘電性酸化物材料としては、酸化アルミニウム、酸化亜鉛、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の金属酸化物；コージェライト、βスポンジューメン、フォルステライト、サーメット、ステアタイト、チタン酸アルミニウム、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸亜鉛、ムライト、スピネル、ジルコン酸カルシウム、ジルコン酸ストロンチウム、ジルコニウム酸チタン酸バリウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス等の複合酸化物；炭化ケイ素等の金属炭化物；窒化ケイ素、窒化アルミニウム、窒化ホウ素、窒化チタン等の金属窒化物；酸化ジルコニウム、酸化イットリウム、酸化ニッケル、酸化鉄、酸化チタン、酸化タンタル、酸化スズ、酸化バナジウム、酸化セリウム、酸化クロム等の遷移金属酸化物；Ｍｇ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト、Ｍｎ−Ｍｇフェライト、Ｃｕ−Ｚｎフェライト、Ｍｇ−Ｍｎ−Ｓｒフェライト、Ｎｉ−Ｚｎフェライト、Ｎｉ−Ｃｕ−Ｚｎフェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇフェライト、Ｂａフェライトなどのフェライト等の軟磁性材料；ケイ素；ボライド系セラミックス、が挙げられる。これらは単独でも、二種以上を用いてもよい。

このうち、電子部品用途に好適であることから、高絶縁性酸化物材料が、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＭｇＯ、ＣａＯ、遷移金属酸化物、金属窒化物、金属炭化物、およびボライド系セラミックスの少なくとも一種であり、軟磁性材料がフェライトであり、強誘電性酸化物材料が、単純ペロブスカイトを基本構造に含むＢａ、Ｐｂ、およびＢｉ系強誘電体化合物の少なくとも一種であることが好ましい。強誘電性酸化物材料としては、ＢａＴｉＯ_３がより好ましい。さらに、基材との密着性および耐熱性により優れるコーティング膜が得られることから、Ａｌ_２Ｏ_３、フェライト、およびＢａＴｉＯ_３から選ばれた少なくとも一種を含むことが好ましい。すなわち、高絶縁性酸化物材料が、Ａｌ_２Ｏ_３であり、軟磁性材料がフェライトであり、前記強誘電性酸化物材料がＢａＴｉＯ_３であることが好ましい。フェライトとしては、遷移金属系フェライトが好ましく、Ｎｉ−Ｃｕ−Ｚｎフェライトがより好ましい。Ｎｉ−Ｃｕ−Ｚｎフェライトとしては、Ｆｅ_２Ｏ_３−（９．８〜１４．２）ｍｏｌ％ＮｉＯ−（２５．３〜２９．１）ｍｏｌ％ＺｎＯ−（８．９〜１１．５）ｍｏｌ％ＣｕＯの組成がさらに好ましい。

セラミック基材と材料粉末の組み合わせとしては、特に制限はなく、所望の組み合わせとしうる。好ましくは、コーティング膜を形成したときの密着性、体積電気抵抗率向上および耐熱性向上の観点から、基材がフェライトを含み、かつ、材料粉末がフェライトを含む、または、基材がＡｌ_２Ｏ_３を含み、かつ、材料粉末がフェライトを含む、または、基板がＡｌ_２Ｏ_３を含み、かつ、材料粉末がＡｌ_２Ｏ_３を含む。

＜成膜工程＞
成膜工程は、材料粉末を含むエアロゾルガスをノズルから噴射させて、材料粉末を堆積させるエアロゾルデポジション法により、セラミック基材上にセラミックコーティング膜を形成する。

図４は、ＡＤ法による成膜装置の一例を示す模式図である。成膜装置６０は、真空チャンバ６１と、真空チャンバ６１を排気するための排気ポンプ６２と、真空チャンバ６１の外部に配置されたエアロゾル発生器６３とを備える。真空チャンバ６１内には、セラミック基材１１を載置するための水平方向に移動可能なステージ６４が設置され、エアロゾルガスを噴射するノズル６６が配置されている。ノズル６６には、エアロゾル発生器６３からのエアロゾルガスが搬送管６７により搬送される。エアロゾル発生器６３中には、キャリアガスボンベ７０から、搬送管６９を通して巻き上げガスおよび搬送管６８を通して搬送ガスが導入される。エアロゾル発生器６３内には粉末材料７１が入っており、巻き上げガスにより粉末材料７１が巻き上げられて生成したエアロゾルガスを、搬送ガスによって搬送管６７へ導出する。ノズル６６から噴射されたエアロゾルガスは、マスク６５を介してノズル６６に対向して設置されているセラミック基材１１上に粉末を堆積させる。その際、エアロゾルガス中の材料粉末７１は、常温衝撃固化現象により、セラミック基材１１上に緻密なセラミックコーティング膜を形成する。

図５は、エアロゾル発生器６３の模式図である。搬送管６９はエアロゾル発生器下部に堆積している粉末材料７１内に挿入され、搬送管６９の先端には、巻き上げガス拡散部材７２が取り付けられている。搬送管６９に導入された巻き上げガスにより、粉末材料７１が巻き上げられ、エアロゾル発生器６３内でエアロゾルガスが生成される。エアロゾルガスは、エアロゾル発生器６３の上面に接続された搬送管６８からの搬送ガスにより、エアロゾル発生器６３の上方に接続された搬送管６７から導出される。エアロゾルガスの流量は、巻き上げガス流量および搬送ガス流量の二系統により制御される。搬送管６７、６８、６９は、それぞれ、生成したエアロゾルガスの流速をできるだけ妨げない位置関係でエアロゾル発生器６３に配置することが好ましい。すなわち、ノズル６６への搬送管６７に対して、生成したエアロゾルガスの流速を妨げないように、搬送ガスの搬送管６８および巻き上げガスの搬送管６９を離して設置することが好ましい。

本発明では、上述のように、成膜工程において、エアロゾルガスが、粉末を入れたエアロゾル発生器６３内に巻き上げガスおよび搬送ガスを導入することにより生成されるとともにノズル６６に搬送され、その際、搬送ガス流量が０〜３０ＳＬＭであり、巻き上げガス流量が２０〜１２０ＳＬＭであることが好ましい。搬送ガス流量および巻き上げガス流量がかかる範囲であると、所望の体積電気抵抗率およびはんだ耐熱性のセラミックコーティング膜を成膜するのに好適である。搬送ガス流量は、より好ましくは２０〜３０ＳＬＭであり、巻き上げガス流量は、より好ましくは４０〜６０ＳＬＭである。

また、搬送ガス流量と前記巻き上げガス流量との比率 搬送ガス流量：巻き上げガス流量 が１：１．５〜１：７であることが好ましい。かかる範囲であると、所望の体積電気抵抗率およびはんだ耐熱性のセラミックコーティング膜を成膜するのにより好適である。搬送ガス流量と前記巻き上げガス流量との比率は、より好ましくは１：１．５〜１：５．５である。

また、ノズル６６の走査速度が２００〜４００ｍｍ/ｍｉｎであることが好ましい。走査速度がかかる範囲であると、所望の体積電気抵抗率およびはんだ耐熱性のセラミックコーティング膜を成膜するのにより好適である。ノズル６６を走査するには、上記のようにノズル６６を固定してステージ６４を移動させてもよいし、ステージ６４を固定してノズル６６を移動させてもよい。ノズル６６の走査速度は、より好ましくは、２５０〜３５０ｍｍ／ｍｉｎである。ノズル６６の口径は、横幅１．０〜２００ｍｍ、縦幅０．１〜２．０ｍｍであることが好ましく、より好ましくは横幅５０〜１００ｍｍ縦幅０．１〜０．５ｍｍである。

本発明の製造方法において、真空チャンバの好ましい圧力は、１０〜１００ｋＰａである。かかる範囲であると、ＡＤ法に好適であるため好ましい。

［電子部品］
本発明は、さらに、上記の構造体または上記の製造方法により製造された構造体を備える電子部品を提供する。電子部品としては、特に制限はないが、チップインダクタ、積層型セラミックコンデンサ、チップ抵抗器等が挙げられる。これらの電子部品は、本発明の構造体を備えているため、極小サイズであっても高絶縁性および高耐熱性を有している。また、従来の余幅を残してグリーンシートを切断する工程が必要ないため、より簡便に製造でき低コストの電子部品となる。特に電子部品がチップインダクタの場合には、内部電極をチップの側面から露出する位置に配置できるため、インダクタンス値を大きくとることができ、高容量化が実現できる。

以下、本発明を実施例を通して説明するが、本発明は実施例には限定されない。

＜実施例１＞
実施例１は、材料粉末として、フェライト粉末（アスペクト比 Ｄ_５０／ｔ＝０．５６μｍ／０．０６８μｍ）を使用し、下記表１に示す基材を使用した。下記の手順に従い、図４に示した成膜装置を用いて、ＡＤ法による被覆を実施し、作製した構造体の評価を行った。

まずＤ_５０＝０．５６μｍの体積基準のメジアン径_０を有するＮｉ−Ｚｎ−Ｃｕ−フェライト粉末（ＳＡＭＳＵＮＧ社製）を準備し、残留水分および不純物を除去するため、３００℃２４時間の熱処理を施した。Ｎｉ−Ｚｎ−Ｃｕ−フェライトの組成は、Ｎｉ：１３ｍｏｌ％、Ｚｎ：２９ｍｏｌ％、Ｃｕ：９ｍｏｌ％であった。その後、エアロゾル発生器へ粉末を投入した。搬送ガスとして、Ｎ_２ガスを流量：３０ＳＬＭ（Ｓｔａｎｄａｒｄ Ｌｉｔｔｅｒ ｐｅｒ Ｍｉｎｕｔｅｓ）、巻上げガスとして、Ｎ_２ガスを流量：６０ＳＬＭ、ノズルの走査速度：３００ｍｍ／ｍｉｎ、真空チャンバ圧力：１．０×１０^−２Ｐａ、ノズル口径：１００ｍｍ×０．３ｍｍの条件のもとで、基材上へコーティングを３０回繰り返した。

＜比較例１〜４＞
比較例１は、密度および体積電気抵抗率評価の基準とするため、フェライト焼結体（バルク）を準備した。比較例２〜４は、下記表１に示した材料および条件とした以外は、実施例１と同様にして構造体を作製した。しかし、比較例２については、セラミックコーティング膜は成膜されなかった。

＜評価方法＞
実施例および比較例の構造体について、以下の試験を実施し評価した。評価結果は、下記の表１〜３に示す。

（相対密度）
コーティング膜の膜密度（相対密度）に関しては、粉末の投入量、およびコーティング前後の基材重量変化をもとに算出した。また、作製したコーティング膜の表面状態および（フェライト基板）／（コーティング膜）の界面状態を調べるために、走査型電子顕微鏡（ＳＥＭ）による外観観察および試料の断面観察を行った。

（体積電気抵抗率）
コーティング膜の電気的絶縁性に関しては、別途Ｓｉウエハ上に同条件のもとでコーティング膜を成膜した後、その後厚み約２００ｎｍのＡｇ−対向電極（φ＝２．０ｍｍ）をスパッタ法により作製し、その円形電極部分を利用して体積電気抵抗率をＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ社製Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｍｅｔｅｒ（４３３９Ｂ）により印加電圧１００ｍＶ〜１０Ｖにて測定した。

（体積基準のメジアン径Ｄ_５０およびアスペクト比）
使用した原料粉末の粒径分布（Ｄ_５０）に関しては、ＤＴ１２００（Ｄｉｓｐｅｒｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ．）を用いて測定した。また扁平状粉末粒子を特徴付けるアスペクト比に関しては、（Ｄ_５０の数値）／（粉末粒子の厚さ：ｔ）によって算出した。粉末粒子の厚さｔについては、アクリル樹脂中に原料粉末を埋め込んだ後に研磨した試料をＳＥＭにより観察し、撮影した粉末粒子断面画像を解析することにより測定したものである。また、アスペクト比は、ランダムに選出した粉末粒子３０個を測定し、その平均値を求めたものである。

（はんだ耐熱性試験）
実際に電子チップ部品として適用するためには、作製したコーティング膜がＮｉまたはＡｇ端子電極の焼き付け工程、およびはんだ接着時の熱衝撃に耐える必要がある。そこではんだ耐熱性試験を、ＪＩＳ Ｃ ６００６８−２−５８：２００６に示されている手順に従って実施した。具体的には、フラックスとしてロジンエタノール ２５ｗｔ％溶液を試料に塗布し、予熱１５０±１０℃（６０〜９０秒）した。その後、温度２７０±５℃に調整されたＳｎ−３．０Ａｇ−０．５Ｃｕ 組成はんだ浴槽に、浸せき時間：１０±０．５秒（静止はんだ）および浸せき引き上げ速度：２５ｍｍ／ｓの条件のもとで熱衝撃を加えた。その後、室温に４８±４時間放置した。

作製した試料評価に関しては、上記の試験後に、ＳＥＭにより試料の外観および断面観察を実施し、コーティング膜の剥離およびクラックの有無を確認した。評価基準としては、基材からの剥離およびクラックが確認されないものを合格とした。また、評価は、作製した１００個の構造体のうち、ランダムに選出した１０個の試料に対して実施した。表１〜３において、評価基準は、１０個の試料のうち、１０個すべて合格であれば○印、１個でも不良があれば不合格として×印で記載した。

（熱サイクル試験）
本発明を適用する電子チップ部品は、水分の侵入による短絡の恐れがあるため、長時間使用した際にクラックの発生があってはならない。そのため、熱サイクル試験を、ＪＩＳ Ｃ６００６８−２−１４：２０１１に示されている手順に基づいて行った。具体的には、試料を−５５℃槽で３０ｍｉｎ保持し、室温（２５℃）で最大５ｍｉｎ保持し、１２５℃槽で３０ｍｉｎ保持し、室温（２５℃）で最大５ｍｉｎ保持し、この順にて構造体に負荷をかける手順を１００サイクル実施した。

得られた試料は、ＳＥＭにより試料の外観および断面観察を実施し、コーティング膜の剥離およびクラックの有無を確認した。評価基準としては、基材からの剥離およびクラックが確認されないものを合格とした。表１〜３において、合格した試料は○、不合格の試料は×で表記した。評価基準は、１０個の試料のうち、１０個すべて合格であれば○印、１個でも不良があれば不合格として×印で記載した。なお熱サイクル試験に関しては、はんだ耐熱性試験に合格していることが前提となるため、はんだ耐熱性試験に合格したものに対してのみ実施した。

（スクラッチ試験）
コーティング膜とフェライト基材との密着性に関しては、スクラッチ試験法による評価を行い、付加荷重、摩擦係数、アコースティック・エミッション（ＡＥ）、およびスクラッチ痕の組織変化の特徴をもとに膜内破壊強度（Ｉｎｔｅｒｎａｌ Ｄｅｌａｍｉｎａｔｉｏｎ： ＩＤ、臨界破壊強度）および完全剥離強度（Ｃｏｍｐｌｅｔｅ Ｄｅｌａｍｉｎａｔｉｏｎ： ＣＤ）を決定した。スクラッチ試験の試験条件は以下の通りであった。なお、スクラッチ試験に関しては、上述の熱サイクル試験およびはんだ耐熱性試験に合格した試料のみに実施した。

ダイヤモンド圧子径：２００μｍ
付加荷重：０Ｎ〜１００Ｎ（フェライト基板の場合は０Ｎ〜８０Ｎ）
走査速度：０．１７ｍｍ／ｓｅｃ
走査距離：１０ｍｍ。

＜実施例１の評価＞
図６は実施例１の構造体のＳＥＭによる表面観察像、図７は実施例１の構造体のＳＥＭによる断面観察像である。図６から、作製したコーティング膜表面には、クラック、不純物相、およびコーティング膜の剥離などの外観異常が観察されないことが分かる。図７に示した試料断面において、上部の黒い領域は、試料を支持するために使用したアクリル樹脂、中部のバンド状の領域がセラミックコーティング膜、および下方の斑点状のコントラストを含む領域はフェライト基材である。試料断面写真の特徴としては、（アクリル樹脂）／（コーティング膜）界面には、約１μｍの凹凸が観察されるものの、クラックやコーティング膜の剥離などは確認されない。また（コーティング膜）／（フェライト基材）界面は、界面の存在を示す明瞭な境界を示さないことから、両領域の密着性が高いことが示唆される。なお、試料断面の観察については、図８〜９、１３〜１５、１８〜２０においても、上部の領域は、試料を支持するために使用したアクリル樹脂であり、中部のバンド状の領域がセラミックコーティング膜、および下部の領域は基材である。

図８および９は、実施例１の熱サイクル試験およびはんだ耐熱性試験後の構造体断面のＳＥＭ観察像である。何れの場合も、（アクリル樹脂）／（コーティング膜）および（コーティング膜）／（フェライト基材）界面には、クラックやコーティング膜の剥がれが見受けられず、試験前の状態（図７）と状態に変化がないことが分かる。したがって、実施例１の構造体は、実際の電子チップ部品のはんだ実装、および端子電極の焼き付け工程に好適である。

図１０は、実施例１の構造体表面に対してスクラッチ試験を実施し、その構造体表面の光学顕微鏡写真である。図１０中には黒いコントラストを示すフェライト基板上に、白い線状のスクラッチ痕が明瞭に観察される。スクラッチ線上には、目立った外観上の異常がなく、最大荷重値８０Ｎまで付加した状態でも、コーティング膜が完全剥離した痕跡が確認されないことが見て取れる。またＡＥセンサによるコーティング膜および基板の破壊の有無を調べた結果、付加荷重が１７．８Ｎの際に大きなＡＥピークを観測した。これらのスクラッチ痕の特徴から、実施例３の膜内破壊強度は１７．８Ｎ、および完全剥離強度は８０Ｎ以上の強度を示していることが分かった。膜内破壊強度を臨界荷重値とした場合、本試験の膜内破壊強度は、超工具鋼などの表面コーティングに使用されるダイヤモンドライクカーボン（ＤＬＣ）の膜内破壊強度７．５Ｎ以上の強度を示すものであり、電子チップ部品の室温におけるコーティング膜の密着強度としては十分な値が確保されていることが分かる。また、図１１には対比のため、脆性的な破壊挙動を示すスクラッチ痕の例を示す。図１０においては、図１１に示すようなスクラッチ線外における貝殻状の剥離は観察されないことから、膜の破壊は脆性的なものではなく、理想的な破壊挙動に近いと言える。

表１の結果から、体積基準のメジアン径Ｄ_５０に対する膜厚および成膜速度の関係は、実施例１のＤ_５０＝０．５６μｍのメジアン径を持つフェライト粉末の成膜速度が最も高く、Ｄ_５０＝２．００μｍの比較例３に比べて、約２倍の数値を示していることが分かる。一方で、比較例２に見られるように、メジアン径Ｄ_５０が３．００μｍを超えると、基材に対してコーティング膜の成膜は確認出来なかった。

膜密度に関しては、成膜速度の特徴を反映して、実施例１のＤ_５０＝０．５６μｍのフェライト粉末において緻密なコーティング膜が得られており、相対密度９４．３％という高い数値を示している。電気抵抗率に関しては、実施例１のコーティング膜が、比較例１の焼結体と同等またはそれ以上の数値が確保されており、絶縁目的のコーティング膜として電子チップ部品に適応可能なものである。また、実施例１および比較例４を比較すると、膜の密着強度および体積電気抵抗率の大きさという観点で、Ｄ_５０＝０．５６μｍのメジアン径を持つ材料粉末を使用した実施例１がより優れた結果が得られていることが分かる。比較例３の場合は、電気抵抗率は、バルクと同等の数値が確保されているが、はんだ耐熱性に問題があり、実施例１の方が優れた結果が得られていると判断できる。

＜実施例２＞
実施例２は、セラミックコーティング膜の材料粉末として下記表２に示すメジアン径Ｄ_５０のＡｌ_２Ｏ_３粉末を使用し、基材としてＡｌ_２Ｏ_３基材を使用した。Ａｌ_２Ｏ_３粉末としては、粉砕法によりメジアン径Ｄ_５０が調整された扁平状粉末を用いた（アスペクト比 Ｄ_５０／ｔ＝０．５２μｍ／０．０７９μｍ）。

実施例２においては、上記のＡｌ_２Ｏ_３粉末および基材を用い、成膜条件を以下とした以外は、実施例１と同様にして構造体を製造した。また、実施例１と同様の評価を行った。評価結果は下記表２に示す。

搬送ガスのＮ_２ガス流量：２０ＳＬＭ
巻上げガスのＮ_２ガス流量：４０ＳＬＭ
ノズル走査速度：３００ｍｍ／ｍｉｎ
コーティング回数：５０回。

＜比較例５〜６＞
比較例５は、相対密度および体積電気抵抗率評価の基準とするため、Ａｌ_２Ｏ_３焼結体（バルク）を準備した。比較例６は、下記表２に示した材料および条件とした以外は、実施例２と同様にして構造体を作製した。しかし、比較例６については、セラミックコーティング膜は成膜されなかった。

＜実施例２の評価＞
図１２および１３は、実施例２で製造した、扁平状Ａｌ_２Ｏ_３粉末を用いて、Ａｌ_２Ｏ_３基材上に成膜したコーティング膜の、ＳＥＭによる表面の外観および断面観察像である。図１２に示されるコーティング膜表面の状態は、外観上の異物またはクラックなどの異常が見られないことがわかる。また図１３の構造体断面の写真では、（アクリル樹脂）／（コーティング膜）および（コーティング膜）／（Ａｌ_２Ｏ_３基材）界面には、クラックやコーティング膜の剥がれなどが観察されなかった。

図１４および１５は、実施例２の熱サイクル試験およびはんだ耐熱性試験後の構造体断面のＳＥＭによる観察像である。（コーティング膜）／（Ａｌ_２Ｏ_３基材）界面には、クラックなどの外観異常が認められず、試験前の試料（図１３）と変化がないことが分かる。したがって、実施例２の構造体は、実際の電子チップ部品のはんだ実装、および端子電極の焼き付け工程に耐えると結論できる。

図１６は、実施例２の構造体表面に対してスクラッチ試験を実施した後の、試料表面の光学顕微鏡写真である。図１６中には黒いコントラストを示すＡｌ_２Ｏ_３基材上に、白い線状のスクラッチ痕が明瞭に観察される。スクラッチ線状の痕跡およびＡＥピークの形状変化から、実施例２の膜内破壊強度は１９．４Ｎであること、および完全剥離強度は４６Ｎを示した。この値は、ダイヤモンドライクカーボンの膜内破壊強度７．５Ｎ以上の強度を示すことから、電子チップ部品のコーティング膜の密着強度としては十分な値が確保されていること判断できる。また図１１に示すようなスクラッチ線外における貝殻状の剥離は観察されないことから、膜の破壊は脆性的なものではなく、理想的な破壊挙動である。

Ａｌ_２Ｏ_３粉末の形状に関しては、Ｄ_５０＝０．５２μｍの扁平状粉末を用いて作製した実施例２では、最大８μｍの膜厚を持つＡｌ_２Ｏ_３コーティング膜が成膜し、成膜速度も０．２３μｍ／ｍｉｎという高い数値を得た。このことから、Ａｌ_２Ｏ_３コーティングの場合には、扁平状粉末を利用した方が、成膜に好ましいと言える。また基材の材質としては、Ａｌ_２Ｏ_３およびＢａＴｉＯ_３基板を使用した時に緻密な膜が得られる傾向がある。さらに選択する基材とコーティング膜の密着強度の関係については、Ａｌ_２Ｏ_３基材を選択した際にコーティング膜の剥離強度が確保できる傾向がある。体積電気抵抗率に関しては、Ａｌ_２Ｏ_３焼結体と比べて低い値を示しているが、フェライト焼結体と同等な電気絶縁性を示していることが分かる。実施例２は熱サイクル試験およびはんだ耐熱性試験に合格しており、作製したコーティング膜が絶縁目的のコーティング膜として、電子チップ部品に適応可能であると判断出来る。

＜実施例３＞
実施例３では、材料粉末として下記表３に示すメジアン径Ｄ_５０のＢａＴｉＯ_３粉末（アスペクト比 Ｄ_５０／ｔ＝０．８７４μｍ／０．１３１μｍ）を使用し、下記の成膜条件とした以外は、実施例１と同様にして構造体を製造した。また、得られた構造体について、実施例１と同様にして評価した。評価結果は下記表３に示す。

搬送ガスであるＮ_２ガス流量：２０ＳＬＭ
巻上げガスであるＮ_２ガス流量：１００ＳＬＭ
ノズルの走査速度：３００ｍｍ／ｍｉｎ
コーティング回数：３０回。

＜比較例７〜１１＞
比較例７は、密度および体積電気抵抗率評価の基準とするため、ＢａＴｉＯ_３焼結体（バルク）を準備した。比較例８〜１１は、下記表３に示した材料および条件とした以外は、実施例３と同様にして構造体を作製した。しかし、比較例８〜１１についｗは、セラミックコーティング膜は成膜されなかった。

＜実施例３の評価＞
図１７および１８は、実施例３で製造した構造体の、コーティング膜の表面外観および断面のＳＥＭによる観察像である。図１７に示されるコーティング膜表面の状態は、外観上の異物またはクラックなどの異常が見られないことがわかる。また図１８の構造体断面の写真では、（アクリル樹脂）／（コーティング膜）および（コーティング膜）／（Ａｌ_２Ｏ_３基材）界面には、クラックやコーティング膜の剥がれなどが観察されなかった。

図１９および２０は、実施例３の熱サイクル試験およびはんだ耐熱性試験後の構造体断面のＳＥＭによる観察像である。図１９および２０に示されている（コーティング膜）／（Ａｌ_２Ｏ_３基材）界面には、クラックなどの外観異常が認められないことが分かる。

図２１は、実施例３の構造体表面のコーティング膜に対してスクラッチ試験を実施した後の光学顕微鏡写真である。図２１中には黒いコントラストを示す基板上に、白い線状のスクラッチ痕が明瞭に観察される。スクラッチ線状の痕跡およびＡＥピークの形状変化から、実施例３の膜内破壊強度は３４．０Ｎであること、および完全剥離強度は５２．２Ｎを示した。この値は、ダイヤモンドライクカーボンの膜内破壊強度７．５Ｎ以上の強度を示すことから、電子チップ部品のコーティング膜の密着強度としては十分な値が確保されていると判断できる。また、図１１に示すような、スクラッチ線外における貝殻状の剥離は観察されないことから、膜の破壊は脆性的なものではなく、理想的な破壊挙動であると言える。

使用したＢａＴｉＯ_３粉末のＤ_５０（体積基準のメジアン径）に関する特徴としては、Ｄ_５０＝０．８７４μｍの粉末を用いて作製した実施例３では、基材上にコーティング膜を確認した。一方で、Ｄ_５０が０．５μｍ未満、およびＤ_５０が１μｍを超えるＢａＴｉＯ_３粉末を使用した比較例８〜１１では、最も成膜が容易なガラス基板に対しても、基板自体が削れる、または圧粉体状の堆積物が得られるだけで、コーティング膜の成膜は確認できなかった。また、得られるコーティング膜の密度に関しては、Ａｌ_２Ｏ_３基板を使用した時に最も緻密な膜が得られる傾向があった。

基材とコーティング膜の密着強度の関係については、Ａｌ_２Ｏ_３基板を選択した際にコーティング膜の剥離強度が確保できる傾向がある。

実施例３の体積電気抵抗率に関しては、ＢａＴｉＯ_３焼結体と比べて若干低い値を示しているが、フェライト焼結体と同等以上の電気絶縁性を示している。したがって、絶縁目的のコーティング膜として問題がない性能を有していることが分かる。さらに、実施例３の構造体は、熱サイクル試験およびはんだ耐熱性試験に合格したことから、作製したコーティング膜が絶縁目的のコーティング膜として、電子チップ部品に適応可能であると判断出来る。

１０、２０ チップインダクタ、
１１、２１ 基材、
１２、１２’、２２、２２’ 内部電極、
１３、２３ 外部電極、
１４ コーティング膜、
２４ 余幅、
３０ ベアチップ、
４０、５０ グリーンチップ、
４１、５１ グリーンシート、
４２、５２ 導電性ペースト膜、
６０ 成膜装置、
６１ 真空チャンバ、
６２ 排気ポンプ、
６３ エアロゾル発生器、
６４ ステージ、
６５ マスク、
６６ ノズル、
６７、６８、６９ 搬送管、
７０ キャリアガスボンベ、
７１ 粉末材料。

Claims (11)

1. セラミック基材と、
   前記セラミック基材上の少なくとも一部に形成された、膜厚１〜１０μｍのセラミックコーティング膜と、
   を備え、
   前記セラミックコーティング膜が１．５×１０^７Ω・ｍ以上の体積電気抵抗率、および、２７０℃のはんだ浴槽で測定されるはんだ耐熱性が１０秒以上であり、
   前記セラミック基材がフェライトを含み、かつ、前記セラミックコーティング膜がフェライトおよびＡｌ_２Ｏ_３の少なくとも一種を含む、または、
   前記セラミック基材がＡｌ_２Ｏ_３を含み、かつ、前記セラミックコーティング膜がＡｌ_２Ｏ_３を含む、または、
   前記セラミック基材がＢａＴｉＯ_３を含み、かつ、前記セラミックコーティング膜がＡｌ_２Ｏ_３を含む、構造体。
2. 前記セラミックコーティング膜の前記セラミック基材に対する膜内破壊強度が７Ｎ以上、かつ、完全剥離強度が４０Ｎ以上である請求項１に記載の構造体。
3. 前記セラミックコーティング膜の相対密度が８０％以上である請求項１または２に記載の構造体。
4. 体積基準のメジアン径Ｄ_５０が０．５０μｍ＜Ｄ_５０＜１．０μｍである材料粉末を準備する準備工程と、
   前記材料粉末を含むエアロゾルガスをノズルから噴射させて、前記材料粉末を堆積させるエアロゾルデポジション法により、セラミック基材上にセラミックコーティング膜を形成する成膜工程と、
   を有し、
   前記セラミックコーティング膜が１．５×１０ ^７ Ω・ｍ以上の体積電気抵抗率、および、２７０℃のはんだ浴槽で測定されるはんだ耐熱性が１０秒以上であり、
   前記セラミック基材がフェライトを含み、かつ、前記セラミックコーティング膜がフェライトおよびＡｌ_２Ｏ_３の少なくとも一種を含む、または、
   前記セラミック基材がＡｌ_２Ｏ_３を含み、かつ、前記セラミックコーティング膜がＡｌ_２Ｏ_３を含む、または、
   前記セラミック基材がＢａＴｉＯ_３を含み、かつ、前記セラミックコーティング膜がＡｌ_２Ｏ_３を含む、構造体の製造方法。
5. 前記材料粉末が、横軸ａ、縦軸ｂとしたときのアスペクト比が１００＞ａ／ｂ＞１．３の扁平形状である請求項４に記載の構造体の製造方法。
6. 前記成膜工程において、前記エアロゾルガスが、前記材料粉末を入れたエアロゾル発生器内に巻き上げガスおよび搬送ガスを導入することにより生成されるとともに前記ノズルに搬送され、
   その際、前記搬送ガス流量が０〜３０ＳＬＭであり、前記巻き上げガス流量が２０〜１２０ＳＬＭである請求項４または５に記載の構造体の製造方法。
7. 前記搬送ガス流量と前記巻き上げガス流量との比率 搬送ガス流量：巻き上げガス流量
   が１：１．５〜１：７である請求項６に記載の構造体の製造方法。
8. 前記ノズルの操作速度が２００〜４００ｍｍ／ｍｉｎである請求項４〜７のいずれか一項に記載の構造体の製造方法。
9. 磁性体層が積層されたセラミック基材からなる本体と、
   前記セラミック基材の両端面に配置された外部電極と、
   前記セラミック基材に内在する内部電極と、
   前記セラミック基材、および前記外部電極の側面を被覆するセラミックコーティング膜と、を備え、
   前記セラミック基材がフェライトを含み、かつ、前記セラミックコーティング膜がフェライトおよびＡｌ_２Ｏ_３の少なくとも一種を含む、または、
   前記セラミック基材がＡｌ_２Ｏ_３を含み、かつ、前記セラミックコーティング膜がＡｌ_２Ｏ_３を含む、または、
   前記セラミック基材がＢａＴｉＯ_３を含み、かつ、前記セラミックコーティング膜がＡｌ_２Ｏ_３を含む、チップインダクタ。
10. 前記セラミックコーティング膜の前記セラミック基材に対する膜内破壊強度が７Ｎ以上、かつ、完全剥離強度が４０Ｎ以上である請求項９に記載のチップインダクタ。
11. 前記セラミックコーティング膜の相対密度が８０％以上である請求項９または１０に記載のチップインダクタ。