JP6643560B2 - デジタル・アナログコンバータ - Google Patents
デジタル・アナログコンバータ Download PDFInfo
- Publication number
- JP6643560B2 JP6643560B2 JP2016566979A JP2016566979A JP6643560B2 JP 6643560 B2 JP6643560 B2 JP 6643560B2 JP 2016566979 A JP2016566979 A JP 2016566979A JP 2016566979 A JP2016566979 A JP 2016566979A JP 6643560 B2 JP6643560 B2 JP 6643560B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- switch
- array
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003491 array Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/808—Simultaneous conversion using weighted impedances using resistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Claims (16)
- デジタル・アナログコンバータであって、
第1の基準入力と、第1の基準出力と、デジタル信号に接続され得る第1のデジタル入力と、アナログ出力とを有する第1のデジタル・アナログアレイと、
第2のデジタル・アナログアレイであって、
第2のデジタル入力と、
第1の電圧源に接続され得る第2の基準入力と、
前記第1の基準入力に結合される第2の基準出力と、
前記第2のデジタル入力における信号により制御され、少なくとも第1のスイッチと第2のスイッチとを含む複数のスイッチであって、各スイッチが第1の端子と第2の端子とを有し、各スイッチの前記第1の端子が前記第2の基準入力に結合される、前記複数のスイッチと、
前記スイッチの前記第2の端子と前記第2の基準出力との間に接続され、第1のレジスタと少なくとも2つの他のレジスタとを含む複数のレジスタであって、前記第1のレジスタが前記第1のスイッチの第2の端子と前記第2の基準出力との間に接続される唯一のレジスタであり、前記第1のレジスタが第1の端子と第2の端子とを含み、前記第1のレジスタの第1の端子が前記第1のスイッチの第2の端子のみに直接に接続され、前記第1のレジスタの第2の端子が前記第2の基準出力に接続され、前記少なくとも2つの他のレジスタが前記第2のスイッチの第2の端子と前記第2の基準出力との間に接続される、前記複数のレジスタと、
を含む、前記第2のデジタル・アナログアレイと、
第3のデジタル・アナログアレイであって、
第3のデジタル入力と、
前記第1の基準出力に結合される第3の基準入力と、
第2の電圧源に接続され得る第3の基準出力と、
前記第3のデジタル入力における信号により制御され、少なくとも第1のスイッチと第2のスイッチとを含む複数のスイッチであって、各スイッチが第1の端子と第2の端子とを有し、各スイッチの第1の端子が前記第3の基準出力に結合される、複数のスイッチと、
前記スイッチの第2の端子と前記第3の基準入力との間に接続され、第1のレジスタと少なくとも2つの他のレジスタとを含む複数のレジスタであって、前記第1のレジスタが前記第1のスイッチの第2の端子と前記第3の基準入力との間に接続される唯一のレジスタであり、前記第1のレジスタが第1の端子と第2の端子とを有し、前記第1のレジスタの第1の端子が前記第1のスイッチの第2の端子のみに直接に接続され、前記第1のレジスタの第2の端子が前記第3の基準入力に接続され、前記少なくとも2つの他のレジスタが前記第2のスイッチの第2の端子と前記第3の基準入力との間に並列に接続される、前記複数のレジスタと、
を含む、前記第3のデジタル・アナログアレイと、
を含み
前記第2のデジタル・アナログアレイの複数のレジスタの各々と前記第3のデジタル・アナログアレイの複数のレジスタの各々とが同じ抵抗値Rを有し、
前記第2及び第3のデジタル・アナログアレイが、前記アナログ出力にオフセット電圧を印加するために、前記Rよりも小さい抵抗値をそれぞれ提供する、デジタル・アナログコンバータ。 - 請求項1に記載のデジタル・アナログコンバータであって、
前記第2のデジタル・アナログアレイにより提供される抵抗値と前記第3のデジタル・アナログアレイにより提供される抵抗値との和がRである、デジタル・アナログコンバータ。 - 請求項1に記載のデジタル・アナログコンバータであって、
前記第2のデジタル・アナログアレイの複数のレジスタが第1のネットワークを形成するように配され、前記第3のデジタル・アナログアレイの複数のレジスタが第2のネットワークを形成するように配され、前記第1のネットワークが前記第2のネットワークのミラーイメージである、デジタル・アナログコンバータ。 - 請求項1に記載のデジタル・アナログコンバータであって、
前記第3のデジタル・アナログアレイの複数のスイッチが、前記第3の基準入力と前記第3の基準出力との間に接続される第3のスイッチを更に含み、前記第3のスイッチが閉じられるときに前記第3のスイッチが前記第3の基準入力を前記第3の基準出力に短絡する、デジタル・アナログコンバータ。 - 請求項1に記載のデジタル・アナログコンバータであって、
前記第2のデジタル・アナログアレイが、前記第2の基準入力と前記第2の基準出力との間に複数の抵抗値を設定し、抵抗値の数が前記デジタル信号の最下位ビットの数に対応する、デジタル・アナログコンバータ。 - 請求項1に記載のデジタル・アナログコンバータであって、
前記第2のデジタル・アナログアレイにより4つの異なる抵抗値が設定され得、抵抗値の間の差が実質的に同じであり、
前記第3のデジタル・アナログアレイにより4つの異なる抵抗値が設定され得、抵抗値の間の差が実質的に同じである、デジタル・アナログコンバータ。 - 請求項6に記載のデジタル・アナログコンバータであって、
前記第2のデジタル・アナログアレイが4つのスイッチを有し、前記第3のデジタル・アナログアレイが5つのスイッチを有する、デジタル・アナログコンバータ。 - 請求項6に記載のデジタル・アナログコンバータであって、
前記第2のデジタル・アナログアレイの複数のレジスタが3つのレジスタを更に含み、前記第2のデジタル・アナログアレイの複数のスイッチが第3のスイッチを更に含み、前記3つのレジスタが、前記第3のスイッチの第2の端子と前記第2の基準出力との間に直列に接続される、デジタル・アナログコンバータ。 - 請求項1に記載のデジタル・アナログコンバータであって、
前記第2のデジタル・アナログアレイにより8つの異なる抵抗値が設定され得、抵抗値の間の差が実質的に同じであり、
前記第3のデジタル・アナログアレイにより8つの異なる抵抗値が設定され得、抵抗値の間の差が実質的に同じである、デジタル・アナログコンバータ。 - 請求項9に記載のデジタル・アナログコンバータであって、
前記第3のデジタル・アナログアレイの複数のスイッチが、前記第3の基準入力と前記第3の基準出力との間に接続される第3のスイッチを更に含む、デジタル・アナログコンバータ。 - 請求項9に記載のデジタル・アナログコンバータであって、
前記第3のデジタル・アナログアレイの複数のレジスタが、前記第3の基準入力と前記第3のデジタル・アナログアレイの複数のスイッチの1つのスイッチとの間に並列に接続される3つのレジスタを更に含む、デジタル・アナログコンバータ。 - 請求項9に記載のデジタル・アナログコンバータであって、
前記第3のデジタル・アナログアレイの複数のレジスタが、前記第3の基準入力と前記第3のデジタル・アナログアレイの複数のスイッチの1つのスイッチとの間に並列に接続される4つのレジスタを更に含む、デジタル・アナログコンバータ。 - 請求項9に記載のデジタル・アナログコンバータであって、
前記第3のデジタル・アナログアレイの複数のレジスタが、前記第3の基準入力と前記第3のデジタル・アナログアレイの複数のスイッチの1つのスイッチとの間に直列に接続される7つのレジスタを更に含む、デジタル・アナログコンバータ。 - 請求項13に記載のデジタル・アナログコンバータであって、
前記第3のデジタル・アナログアレイの複数のスイッチの別のスイッチが、前記7つのレジスタのうちの2つの接合と前記第3の基準出力との間に接続される、デジタル・アナログコンバータ。 - 請求項1に記載のデジタル・アナログコンバータであって、
前記第3のデジタル・アナログアレイが、前記第2のデジタル・アナログアレイより多くのスイッチを有する、デジタル・アナログコンバータ。 - 請求項1に記載のデジタル・アナログコンバータであって、
前記第3のデジタル・アナログアレイが、前記第2のデジタル・アナログアレイより1つ多いスイッチを有する、デジタル・アナログコンバータ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2014/076838 WO2015168854A1 (en) | 2014-05-06 | 2014-05-06 | Digital to analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017515419A JP2017515419A (ja) | 2017-06-08 |
JP6643560B2 true JP6643560B2 (ja) | 2020-02-12 |
Family
ID=54391948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016566979A Active JP6643560B2 (ja) | 2014-05-06 | 2014-05-06 | デジタル・アナログコンバータ |
Country Status (4)
Country | Link |
---|---|
US (1) | US9866235B2 (ja) |
JP (1) | JP6643560B2 (ja) |
CN (1) | CN106664095B (ja) |
WO (1) | WO2015168854A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110352560B (zh) * | 2017-01-06 | 2024-03-08 | 德克萨斯仪器股份有限公司 | 面积高效的数模转换器和模数转换器 |
CN109391270B (zh) * | 2017-08-08 | 2023-09-26 | 恩智浦美国有限公司 | 具有含有电阻器阵列的子dac的数/模转换器(dac) |
CN116401199B (zh) * | 2023-06-09 | 2024-03-05 | 珠海智融科技股份有限公司 | 信号转换电路、发送方法、装置、电子设备和存储介质 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3703956A (en) * | 1971-02-16 | 1972-11-28 | Cato Oil & Grease Co | Oil change kit |
JPH08125536A (ja) * | 1994-09-02 | 1996-05-17 | Mitsubishi Electric Corp | 抵抗ラダー、d−a変換器、及びa−d変換器 |
US5646619A (en) * | 1995-04-26 | 1997-07-08 | Lucent Technologies Inc. | Self-calibrating high speed D/A converter |
JPH1041824A (ja) * | 1996-07-26 | 1998-02-13 | Mitsubishi Electric Corp | D/a変換器及びa/d変換器 |
JP2000068747A (ja) * | 1998-08-20 | 2000-03-03 | Sony Corp | 検波回路 |
US6307490B1 (en) * | 1999-09-30 | 2001-10-23 | The Engineering Consortium, Inc. | Digital to analog converter trim apparatus and method |
US6201491B1 (en) * | 2000-01-26 | 2001-03-13 | Microchip Technology Incorporated | Digitally switched potentiometer having improved linearity and settling time |
EP1458102B1 (en) * | 2003-03-14 | 2006-07-26 | STMicroelectronics S.r.l. | High resolution and low power consumption digital-analog converter |
US6738006B1 (en) * | 2003-05-06 | 2004-05-18 | Analog Devices, Inc. | Digital/analog converter including gain control for a sub-digital/analog converter |
KR20060017819A (ko) * | 2003-05-27 | 2006-02-27 | 조지아 테크 리서치 코오포레이션 | 부동 게이트 기준 회로 |
CN100340970C (zh) * | 2004-02-11 | 2007-10-03 | 复旦大学 | 可编程数模混合器 |
JP4934953B2 (ja) * | 2004-09-28 | 2012-05-23 | ソニー株式会社 | 電流出力型駆動回路および電子機器 |
KR100708939B1 (ko) * | 2005-08-08 | 2007-04-17 | 삼성전기주식회사 | 디지털/아날로그 변환기 |
CN100590981C (zh) | 2006-04-12 | 2010-02-17 | 曹先国 | 数模转换器 |
KR100814255B1 (ko) * | 2006-12-22 | 2008-03-17 | 매그나칩 반도체 유한회사 | 디지털-아날로그 변환기 |
US7868795B2 (en) * | 2008-09-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Data conversion circuitry with an extra successive approximation step and method therefor |
US7884747B2 (en) * | 2009-06-12 | 2011-02-08 | Analog Devices, Inc. | Digital to analog converters having circuit architectures to overcome switch losses |
CN102118172B (zh) * | 2009-12-31 | 2014-07-30 | 意法半导体研发(上海)有限公司 | 利用格雷码简化数模转换器电路的装置和方法 |
CN102377434B (zh) * | 2010-08-04 | 2015-04-22 | 意法半导体研发(上海)有限公司 | 用于电压内插dac的粗数模转换器架构 |
US8823569B2 (en) * | 2012-12-18 | 2014-09-02 | Julian Jenkins | Digital-to-analog converter |
-
2014
- 2014-05-06 CN CN201480078271.7A patent/CN106664095B/zh active Active
- 2014-05-06 US US14/482,734 patent/US9866235B2/en active Active
- 2014-05-06 WO PCT/CN2014/076838 patent/WO2015168854A1/en active Application Filing
- 2014-05-06 JP JP2016566979A patent/JP6643560B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20170194981A1 (en) | 2017-07-06 |
US9866235B2 (en) | 2018-01-09 |
JP2017515419A (ja) | 2017-06-08 |
CN106664095A (zh) | 2017-05-10 |
CN106664095B (zh) | 2020-06-30 |
WO2015168854A1 (en) | 2015-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6424283B2 (en) | Segmented high speed and high resolution digital-to-analog converter | |
US9991900B1 (en) | Digital to analog (DAC) converter with current calibration | |
US6329941B1 (en) | Digital-to-analog converting device and method | |
US8963757B2 (en) | D/A converter including higher-order resistor string | |
US11133818B2 (en) | Interpolation digital-to-analog converter (DAC) | |
US8941522B2 (en) | Segmented digital-to-analog converter having weighted current sources | |
US20090085784A1 (en) | Integrated Circuit Comprising a Plurality of Digital-to-Analog Converters, Sigma-Delta Modulator Circuit, and Method of Calibrating a Plurality of Multibit Digital-to-Analog Converters | |
US11190200B2 (en) | Digital-to-analog converter system | |
EP3442123B1 (en) | Digital to analog converter (dac) having sub-dacs with arrays of resistors | |
US20160182079A1 (en) | Dac with sub-dacs and related methods | |
JP6643560B2 (ja) | デジタル・アナログコンバータ | |
US9800259B1 (en) | Digital to analog converter for performing digital to analog conversion with current source arrays | |
US9621181B2 (en) | Digital to analog converter with output impedance compensation | |
US20090079609A1 (en) | Digital-to-analog converter | |
EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
US7256722B2 (en) | D/A converter | |
JP4158731B2 (ja) | ラダー抵抗型d/a変換回路 | |
WO2019098239A1 (ja) | デジタル/アナログ変換器 | |
JP5559823B2 (ja) | デジタル/アナログコンバータ | |
JP2013201671A (ja) | 電流源マトリックス型daコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170331 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6643560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |