JP4934953B2 - 電流出力型駆動回路および電子機器 - Google Patents

Description

本発明は、例えばＬＥＤ（Light Emitting Diode）のような複数の負荷のそれぞれに駆動電流を出力する電流出力型駆動回路および電子機器に関する。

近年、携帯電話機は、ますます高機能になり、カメラや多数のＬＥＤ等の電子部品を搭載する携帯電話機が普及している。ＬＥＤは、液晶ディスプレイのバックライトや操作キーの照射に使用されるに加え、着信メロディに合わせて点滅したり、ゲームの進行状況に応じて点滅するように使用されている。一方、携帯電話機には、低消費電力が要求されている。

この要求を実現するため、例えば、複数のＬＥＤに供給される電源電圧を制御する電流出力型駆動回路が開示されている（特許文献１参照）。この電流出力型駆動回路では、最大順方向電圧を有するＬＥＤの発光に必要なマージンを確保しつつ電源電圧を最小に制御することで、ＬＥＤを効率的に駆動して電力損失を低減している。

従来の携帯電話機では、この電流出力型駆動回路を用いて発光色の異なる複数のＬＥＤを点灯および消灯させたり、点滅させたりしている。点滅パターンとしては、単純なＯＮ／ＯＦＦの繰り返しパターンの他、蛍のようにゆるやかに明るさが変化する点滅パターン等の様々な点滅パターンが使用される。これらの点滅パターンは、例えばプログラムとしてＲＯＭに記憶されている。
特開２００４−６５３３号公報

しかしながら、従来の携帯電話機では、小型および低消費電力の要求に応じてＲＯＭの記憶容量が制限され、これにより点滅パターンの記憶領域も制限されるため、より多種類の点滅パターンを実現することができないといった問題があった。

本発明は、このような事情に鑑みなされたものであり、その目的は、比較的小規模なプログラムにより多種類の点滅パターンを実現することができる電流出力型駆動回路および電子機器を提供するにある。

上記目的を達成するため、本発明の電流出力型駆動回路は、第１のビット情報が入力されて保持される第１のレジスタと、第２のビット情報がそれぞれに入力されて保持される複数の第２のレジスタと、共通の電源電圧に接続された複数の負荷に対し、負荷と第２のレジスタの組にそれぞれが対応して設けられ、対応する前記負荷に対し、対応する前記第２のレジスタが保持する第２のビット情報に応じた駆動電流を出力する複数の電流出力回路と、前記第１のビット情報に応じて基準電流を変更可能に発生する基準電流発生回路と、を備え、前記複数の電流出力回路のそれぞれは、一方端が接地され、他方端に、前記基準電流発生回路から入力される前記基準電流に基づいて基準電圧を発生する基準抵抗と、ビットごとに異なる値の複数のビット抵抗を含み、各ビット抵抗に前記基準電圧を印加したときの電流発生の有無を前記第２のビット情報に応じて制御し、発生した電流の和を、対応する前記負荷の駆動電流として出力する電流発生回路と、を有する。
また、本発明の電子機器は、共通の電源で電源電圧に接続されて複数の色で発光する複数の発光素子と、当該複数の発光素子のそれぞれの駆動電流を出力し制御する電流出力型駆動回路と、を備え、前記電流出力型駆動回路は、第１のビット情報が入力されて保持される第１のレジスタと、第２のビット情報がそれぞれに入力されて保持される複数の第２のレジスタと、前記複数の発光素子に対し、発光素子と第２のレジスタの組にそれぞれが対応して設けられ、対応する前記発光素子に対し、対応する前記第２のレジスタが保持する第２のビット情報に応じた駆動電流を出力する複数の電流出力回路と、前記第１のビット情報に応じて基準電流を変更可能に発生する基準電流発生回路と、を備え、前記複数の電流出力回路のそれぞれは、一方端が接地され、他方端に、前記基準電流発生回路から入力される前記基準電流に基づいて基準電圧を発生する基準抵抗と、ビットごとに異なる値の複数のビット抵抗を含み、各ビット抵抗に前記基準電圧を印加したときの電流発生の有無を前記第２のビット情報に応じて制御し、発生した電流の和を、対応する前記発光素子の駆動電流として出力する電流発生回路と、を有する。

本発明の電流出力型駆動回路および電子機器によれば、前記主可変電流源により基準電流設定データに基づいて基準電流を制御することができるので、基準電流設定データを変えることにより前記主出力電流制御回路により制御される前記複数の電流出力回路のそれぞれの駆動電流を変えることができる。
したがって、基準電流設定データと駆動電流設定データとの組み合わせにより複数の負荷、例えば複数の発光素子を駆動することができるので、駆動電流設定データのプログラム単独で複数の負荷を駆動するのに比べ、少ないプログラムにより多種類の駆動パターンを実現することができる。

共通の電源電圧に接続された複数の負荷をそれぞれの電流出力回路で駆動する。電流出力回路は、それぞれの負荷の駆動電流設定データに基づいて駆動電流を出力する。この駆動電流は、オペアンプにより制御される。オペアンプは、基準電流と電流出力回路の出力電圧とを入力し、これらの誤差電圧を増幅して出力する。基準電圧は、基準電流発生回路により発せられる基準電流が入力される基準抵抗回路により得る。基準電流発生回路は、基準電流設定データに基づいて前記基準電流を制御する可変電流源を有する。

以下、本発明の電流出力型駆動回路および電子機器について図面を参照して説明する。
図１は、実施例１の電流出力型駆動回路の構成を示す図である。
図１に示すように、実施例１の電流出力型駆動回路は、例えば、携帯電話機に設けられ、ｎ個（ｎは２以上の整数）のＬＥＤ１−１〜１−ｎを駆動する駆動回路である。ｎ個のＬＥＤ１−１〜１−ｎのうち、ｐ個（ｐはｎより小さい１以上の整数）のＬＥＤ１−１〜１−pは、図示しない液晶ディスプレイのバックライト用のＬＥＤであり、（ｎ−ｐ）個のＬＥＤ１−（ｐ＋１）〜１−ｎは、着信通知用のＬＥＤである。ｎ個のＬＥＤ１−１〜１−ｎは、共通の電源電圧ＶＬＥＤに接続されている。

実施例１の電流出力型駆動回路は、ｎ個の電流出力型ＤＡＣ（Digital to Analog Converter）２−１〜２−ｎと、ｎ個の誤差増幅回路３−１〜３−ｎと、ｎ個のレベルシフタ４−１〜４−ｎと、ｎ個の同期レジスタ６−１〜６−ｎと、ｎ個の論理回路７−１〜７−ｎと、ｎ個の制御レジスタ８−１〜８−ｎと、サンプリングクロック発生回路９と、データ入力回路１０と、基準電圧発生回路１１と、基準電流発生回路１２と、論理回路１３と、制御レジスタ１４と、最低電圧検出回路１５と、基準電圧バッファ１６と、電源電圧制御回路１７と、電源電圧発生回路１８と、制御回路１９と、コンデンサＣＢＧＲと、抵抗ＲＥＸＴとを備える。

例えば、電流出力型ＤＡＣ２−１、誤差増幅回路３−１、電流源ＣＩＳ−１、レベルシフタ４−１、フラグレジスタ５−１、同期レジスタ６−１、論理回路７−１および制御レジスタ８−１は、ＬＥＤ１−１に対応して設けられている。ＬＥＤ１−１〜１−ｎのいずれかのＬＥＤをＬＥＤ１−ｉ（ｉは、１からｎのいずれかの整数）のように表すものとする。

データ入力回路１０は、イネーブル信号ＳＥＮが活性化されたとき、図示しない上位装置からのｎ個のＬＥＤ１−１〜１−ｎを駆動するためのシリアルデータＳＤＡＴＡをクロック信号ＳＣＫに同期して順次に入力し、パラレルデータに変換して出力する。シリアルデータＳＤＡＴＡは、ｎ個のＬＥＤ１−１〜１−ｎのそれぞれの点灯／消灯命令や、駆動電流設定データ、（ｎ−ｐ）個のＬＥＤ１−（ｐ＋１）〜１−ｎの駆動電流を一括して制御するための基準電流設定データ等からなる。
データ入力回路１０は、識別コードＩＤ_ｍ−１〜ＩＤ₀が設定された場合、設定された識別コードを有するシリアルデータＳＤＡＴＡをパラレルデータに変換する。識別コードＩＤ_ｍ−１〜ＩＤ₀は、実施例１の電流出力型駆動回路を複数個使用する場合に設定され、他の電流出力型駆動回路との間でシリアルデータＳＤＡＴＡの信号線を共有する。

データ入力回路１０により変換されたパラレルデータは、制御レジスタ８−１〜８−ｎまたは制御レジスタ１４に入力される。
制御レジスタ８−ｉは、例えば、２ビットのレジスタ［ＭＤ１、ＭＤ０］と、４ビットのレジスタ［Ｄ３、Ｄ２、Ｄ１、Ｄ０］とを有する。レジスタ［ＭＤ１、ＭＤ０］は、ＬＥＤ１−ｉの点灯／消灯命令を記憶する。レジスタ［Ｄ３、Ｄ２、Ｄ１、Ｄ０］は、ＬＥＤ１−ｉの駆動電流設定データを記憶する。
制御レジスタ１４は、例えば、２ビットのレジスタ［Ｒ１、Ｒ０］を有する。レジスタ［Ｒ１、Ｒ０］は、基準電流設定データを記憶する。

論理回路７−ｉは、制御レジスタ８−ｉのレジスタ［ＭＤ１、ＭＤ０］に格納された点灯／消灯命令とレジスタ［Ｄ３、Ｄ２、Ｄ１、Ｄ０］に格納された駆動電流設定データとの論理演算（論理積）を行い、演算結果をＬＥＤ１−ｉの駆動電流設定データとして出力する。
レジスタ［ＭＤ１、ＭＤ０］にＬＥＤ１−ｉの消灯命令が格納された場合、レジスタ［Ｄ３、Ｄ２、Ｄ１、Ｄ１］に格納されたデータに関係なくＬＥＤ１−ｉの駆動電流が「０」の駆動電流設定データが出力され、レジスタ［ＭＤ１、ＭＤ０］にＬＥＤ１−ｉの点灯命令が格納された場合、レジスタ［Ｄ３、Ｄ２、Ｄ１、Ｄ１］に格納されたデータがＬＥＤ１−ｉの駆動電流設定データとして出力される。
論理回路１３は、制御レジスタ１４のレジスタ［Ｒ１、Ｒ０］に格納された基準電流設定データの論理演算を行い、演算結果を基準電流発生回路１２に基準電流設定データ［ＸＳＬ３、ＸＳＬ４、ＸＳＬ５］として出力する。

同期レジスタ６−ｉは、サンプリングクロック信号ＳＡＭＰＬＣＫに同期して論理回路７−ｉにより出力されるＬＥＤ１−ｉの駆動電流設定データを入力し保持する。
レベルシフタ４−ｉは、同期レジスタ６−ｉに保持される駆動電流設定データの信号レベルをシフトして電流出力型ＤＡＣ２−ｉのスイッチ回路ＳＷＤ３〜ＳＷＤ０（後述）の制御信号を出力する。

図２は、図１に示される電流出力型ＤＡＣ２−ｉおよび誤差増幅回路３−ｉの構成を示す図である。また、図３は、図２に示されるスイッチ回路の構成を示す図である。
図２および図３に示すように、誤差増幅回路３−ｉは、電流出力型ＤＡＣ２−ｉにより出力されるＬＥＤ１−ｉの駆動電流と同期レジスタ６−ｉに保持された駆動電流設定データの駆動電流との誤差を増幅する回路であり、例えばオペアンプにより構成される。ｎ個の誤差増幅回路３−１〜３−ｎのうち、ｐ個の誤差増幅回路３−１〜３−pには、一定の基準電流ＩＲＥＦを供給する定電流源ＣＩＳが接続され、（ｎ−ｐ）個の誤差増幅回路３−（p＋１）〜３−ｎには、可変の基準電流ＩＲＥＦを供給する可変電流源ＶＩＳが接続されている。誤差増幅回路（オペアンプ）３−ｉは、正側入力端子ＩＮＰを通して基準電圧を入力し、負側入力端子ＩＮＮを通して電流出力型ＤＡＣ２−ｉの出力電圧を入力し、これらの誤差電圧を増幅して出力端子ＡＭＰＯを通して出力する。

電流出力型ＤＡＣ２−ｉは、誤差増幅回路３−ｉとともに帰還ループを構成し、ＬＥＤ１−ｉの駆動電流をレベルシフタ４−ｉからの駆動電流設定データに相当する駆動電流に追従させる帰還制御を行う。電流出力型ＤＡＣ２−ｉは、４個のｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０と、４個の電流検出抵抗ＲＭＯＮ３〜ＲＭＯＮ０と、基準抵抗回路Ｒｒｅｆと、コンデンサＣと、４個のスイッチ回路ＳＷＤ３〜ＳＷＤ０とを備える。

ｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０、電流検出抵抗ＲＭＯＮ３〜ＲＭＯＮ０およびスイッチ回路ＳＷＤ３〜ＳＷＤ０は、同期レジスタ６−ｉの４ビットのレジスタ［Ｄ３、Ｄ２、Ｄ１、Ｄ０］に保持された駆動電流設定データの各ビットのそれぞれに対応して設けられている。ｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０のいずれかをトランジスタＭＮＤｋ（ｋは０〜３のいずれかの整数）のように表すとする。

ｎＭＯＳトランジスタＭＮＤｋのドレインは、ＬＥＤ１−ｉのカソードに接続されている。ｎＭＯＳトランジスタＭＮＤｋのソースは、電流検出抵抗ＲＭＯＮｋを介して接地されている。ｎＭＯＳトランジスタＭＮＤｋのゲートは、スイッチ回路ＳＷＤｋを介して誤差増幅回路３−ｉの出力端子ＡＭＰＯに接続または接地されている。

ｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０は、それぞれの出力電流が２³：２²：２：１になるように重み付けされている。例えば、ｎＭＯＳトランジスタＭＮＤ２〜ＭＮＤ０は、トランジスタＭＮＤ３と等価なトランジスタをそれぞれ２つ、４つ、８つ並列接続して構成する。
電流検出抵抗ＲＭＯＮ３〜ＲＭＯＮ０は、それぞれの抵抗値が１：２：２²：２³になるように重み付けされている。例えば、電流検出抵抗ＲＭＯＮ２〜ＲＭＯＮ０は、電流検出抵抗ＲＭＯＮ３と等価なトランジスタをそれぞれ２つ、４つ、８つ並列接続して構成する。

スイッチ回路ＳＷＤｋは、スイッチ回路ＳＷＤｋ１と、スイッチ回路ＳＷＤｋ１と反対のスイッチ動作を行うスイッチ回路ＸＳＷＤｋ２と、スイッチ回路ＳＷＤｋ１と同じスイッチ動作を行うスイッチ回路ＳＷＤｋ３とを有する。スイッチ回路ＳＷＤｋ１は、誤差増幅回路３−ｉの出力端子ＡＭＰＯとｎＭＯＳトランジスタＭＮＤｋのゲートとの間のスイッチ動作を行う。スイッチ回路ＸＳＷＤｋ２は、ｎＭＯＳトランジスタＭＮＤｋのゲートと接地（ＧＮＤ）との間のスイッチ動作を行う。スイッチ回路ＳＷＤｋ３は、誤差増幅回路３−ｉの負側入力端子ＩＮＮとｎＭＯＳトランジスタＭＮＤｋのソースとの間のスイッチ動作を行う。

スイッチ回路ＳＷＤｋは、駆動電流設定データのビットが「１」のとき、トランジスタＭＮＤｋを誤差増幅回路３−ｉに接続してトランジスタＭＮＤｋをオン状態に設定し、駆動設定データのビットが「０」のとき、トランジスタＭＮＤｋを接地してトランジスタＭＮＤｋをオフ状態に設定する。

ｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０の中でスイッチ回路ＳＷＤｋによりオン状態に設定されたｎＭＯＳトランジスタＭＮＤｋには、誤差増幅回路３−ｉの出力電圧に基づく電流が流れ、その合成電流がＬＥＤ１−ｉに出力される。基準抵抗Ｒｒｅｆには、基準電流発生回路１２から出力される定電流源ＣＩＳまたは可変電流源ＶＩＳにより基準電圧Ｖｒｅｆが発生する。誤差増幅回路３−ｉは、基準電圧ＶｒｅｆとｎＭＯＳトランジスタＭＮＤｋの合成電流に基づく出力電圧との誤差電圧を増幅する。増幅された誤差電圧は、ｎＭＯＳトランジスタＭＮＤのゲートに入力される。

誤差増幅回路３−ｉのゲインが十分高いものとすると、基準抵抗Ｒｒｅｆに発生する基準電圧ＶｒｅｆとトランジスタＭＮＤｋの出力電圧とがほぼ等しくなるため、電流検出抵抗ＲＭＯＮｋには、その抵抗値と基準電圧Ｖｒｅｆとによって決まる一定の電流が流れる。したがって、ＬＥＤ１−ｉに流れる駆動電流Ｉｏｕｔは、次式のように表される。
ＩＯＵＴ＝ｎ×ＩＲＥＦ（Ｒ_ｎ−１、Ｒ_ｎ−２、‥‥、Ｒ_１、Ｒ_０）×（２^ｍ−１Ｄ_ｍ−１＋２^ｍ−２Ｄ_ｍ−２＋‥‥＋２Ｄ１＋Ｄ０）、
ここで、
ｍは、重み付けされたｎＭＯＳトランジスタＭＮＤｋの数、
Ｄｋは、制御レジスタのｋビット（駆動電流設定データ）
ｎ＝ＲＲＥＦ／ＲＭＯＮ０、
ＲＲＥＦは、基準抵抗Ｒｒｅｆの抵抗値。
ＲＭＯＮ０は、電流検出抵抗ＲＭＯＮ０の抵抗値、
ＩＲＥＦ（Ｒ_ｎ−１、Ｒ_ｎ−２、‥‥、Ｒ_１、Ｒ_０）は、基準電流設定データに基づいて設定される基準電流ＩＲＥＦ。

なお、ＬＥＤ１−ｉの順方向電圧は、その発光色により異なる。例えば、赤色ＬＥＤの順方向電圧は約２．０Ｖ、緑色ＬＥＤの順方向電圧は約３．０Ｖ、青色ＬＥＤの順方向電圧は約３．０Ｖ、白色ＬＥＤの順方向電圧は約３．５Ｖである。このため、ＬＥＤ１−ｉの駆動電圧ＶＤｉ（＝ＶＬＥＤ−ＶＦ）は、その発光色に応じてばらつく。
ＬＥＤ１−ｉの順方向電圧が小さく、駆動電圧が大きい場合、ｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０のドレイン電圧が大きくなるため、ゲート電圧は小さくなる。したがって、誤差増幅回路３−ｉの出力電圧は小さくなる。一方、ＬＥＤ１−ｉの順方向電圧が大きく、駆動電圧が小さい場合、ｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０のドレイン電圧が小さくなるため、ゲート電圧は大きくなる。したがって、誤差増幅回路３−ｉの出力電圧は大きくなる。
このように、誤差増幅回路３−ｉの出力電圧は、電流出力型ＤＡＣ２−ｉに接続されるＬＥＤ１−ｉの発光色に応じて異なる。

図１に戻り、サンプリングクロック発生回路９は、サンプリングクロック信号ＳＡＭＰＬＣＫを発生する。同期レジスタ６−１〜６−ｎは、サンプリングクロック信号ＳＡＭＰＬＣＫに同期して駆動電流設定データを保持する。

制御回路１９は、この電流出力型駆動装置の全体的な制御を行う。制御回路１９は、例えば、論理回路７−１〜７−ｎから出力される電流設定データを監視し、少なくとも１個のＬＥＤ１−ｉを点灯させる駆動電流設定データが出力されているか否かを判定する。制御回路１９は、ＬＥＤを点灯させる駆動電流設定データが出力された場合、基準電圧発生回路１１、基準電流発生回路１２、最低電圧検出回路１５、基準電圧バッファ１６、電源電圧発生回路１８、電源電圧制御回路１７、誤差増幅回路３−ｉ等のアナログ回路やサンプリングクロック発生回路９に電源電圧を供給する等して活性化する。一方、制御回路１９は、ＬＥＤを点灯させる駆動電流設定データが出力されない場合、これらの回路の電源電圧の供給を停止する等し、これらを不活性化する。これにより、スタンバイ状態のときのこれらの回路の消費電力を削減することができる。

図４は、図１に示される基準電流発生回路１２の構成を示す図である。図５は、基準電流設定データと基準電流ＩＲＥＦとの関係を示す真理値表である。
図４に示すように、基準電流発生回路１２は、オペアンプＯＰＡＭＰ３と、インバータＩＮＶ１、ＩＮＶ２と、ＰＭＯＳトランジスタＭＰ１０、ＭＰ１１、ＭＰ１２と、コンデンサＣ１と、ｐ個の定電流源ＣＩＳ−ｉ（図４には１つしか示さず）と、（ｎ−ｐ）個の可変電流源ＶＩＳ−ｉ（図４には１つしか示さず）とを備える。
基準電流発生回路１２は、制御回路１９によって活性化されたとき、ｐ個の定電流源ＣＩＳからの基準電流ＩＲＥＦのそれぞれをｐ個の電流出力型ＤＡＣ２−１〜２−pに、（ｎ−ｐ）個の可変電流源ＶＩＳからの基準電流ＩＲＥＦ２のそれぞれを（ｎ−ｐ）個の電流出力型ＤＡＣ２−（ｐ＋１）〜２−ｎに供給する。

定電流源ＣＩＳ−ｉは、ＰＭＯＳトランジスタＭＰ２０、ＭＰ２１からなる。可変電流源ＶＩＳ−ｉは、ＰＭＯＳトランジスタＭＰ３０、ＭＰ３１、ＭＰ４０、ＭＰ４１、ＭＰ５０、ＭＰ５１からなる。

オペアンプＯＰＡＭＰ３は、ＰＭＯＳトランジスタＭＰ１０のゲート電圧を制御してコンデンサＣＢＧＲと同じ電圧を抵抗ＲＥＸＴに印加する。このとき、抵抗ＲＥＸＴおよびＰＭＯＳトランジスタＭＰ１０には、電流ＩＲＥＦｏ＝ＣＢＧＲ／ＲＥＸＴが流れる。ＰＭＯＳトランジスタＭＰ１１、ＭＰ１２は、スタンバイ時に貫通電流を遮断する。

ＰＭＯＳトランジスタＭＰ２０、ＭＰ３０、ＭＰ４０、ＭＰ５０は、ＰＭＯＳトランジスタＭＰ１０とカレントミラーを構成してトランジスタサイズに比例した電流を流す。ＰＭＯＳトランジスタＭＰ３０、ＭＰ４０、ＭＰ５０のトランジスタサイズは、制御レジスタ１４のレジスタ［Ｒ１、Ｒ０］の論理演算結果である基準電流設定データ［ＸＳＬ３、ＸＳＬ４、ＸＳＬ５］に基づいて設定されている。例えば、ＰＭＯＳトランジスタＭＰ２０、ＭＰ３０、ＭＰ４０、ＭＰ５０は、それぞれ４００μＡ、２００μＡ、１００μＡ、１００μＡの電流を出力する。ＰＭＯＳトランジスタＭＰ２１、ＭＰ３１、ＭＰ４１、ＭＰ５１は、それぞれＰＭＯＳトランジスタＭＰ２０、ＭＰ３０、ＭＰ４０、ＭＰ５０を制御（選択）する。

定電源流ＣＩＳ−ｉは、ＰＭＯＳトランジスタＭＰ２１のゲートに入力された基準電流設定データＸＳＬ２に基づいて一定の基準電流ＩＲＥＦを出力する。
可変電流源ＶＩＳ−ｉは、ＰＭＯＳトランジスタＭＰ３１、ＭＰ４１、ＭＰ５１のゲートに入力された基準電流設定データＸＳＬ３、ＸＳＬ４、ＸＳＬ５に基づいてＰＭＯＳトランジスタＭＰ３０、ＭＰ４０、ＭＰ５０を選択して可変の基準電流ＩＲＥＦを出力する。図５に示すように、可変電流源ＶＩＳ−ｉは、ＯＦＦ状態（０μＡ）を除くと、４００μＡ、３００μＡ、２００μＡの３種類の基準電流ＩＲＥＦを出力する。

図１に戻り、基準電圧発生回路１１は、制御回路１９により活性化された場合、基準電圧Ｖｒｅｆを発生して基準電圧バッファ１４に出力する。
最低電圧検出回路１５は、ＬＥＤ１−１〜１−ｎのカソードに接続される電流出力型ＤＡＣ２−１〜２−ｎの出力端の電圧ＶＤ１〜ＶＤｎを比較して最低電圧を検出する。検出される最低電圧は、最大順方向電圧のＬＥＤ１−ｉの出力電圧である。

基準電圧バッファ１４は、最低電圧検出回路１５の電圧シフトを模倣する回路であり、検出元の出力端子の電圧に対する最低電圧検出回路１５より出力される検出電圧ＶＭＩＮのずれ分と同等な電圧シフトを基準電圧Ｖｒｅｆに与えて、このずれ分を補正する。
電源電圧制御回路１７は、最低電圧検出回路１５の検出電圧ＶＭＩＮ＿ＭＳＫが所定の電圧に近づくように電源電圧発生回路１８の電源電圧ＶＬＥＤを制御する。電源電圧発生回路１８は、電源電圧制御回路１７からの制御信号に従ってＬＥＤ１−１〜１−ｎのアノードに電源電圧ＶＬＥＤを供給する。

電源電圧制御回路１７は、基準電圧バッファ１６により補正された基準電圧Ｖｒｅｆ＿ＢＵＦと検出電圧ＶＭＩＮ＿ＭＳＫとを比較する。検出電圧ＶＭＩＮ＿ＭＳＫが基準電圧Ｖｒｅｆ＿ＢＵＦよりも低い場合には、電源電圧発生回路１８の電源電圧ＶＬＥＤを上昇させ、検出電圧ＶＭＩＮ＿ＭＳＫが基準電圧Ｖｒｅｆ＿ＢＵＦよりも高い場合には、電源電圧発生回路１８の電源電圧ＶＬＥＤを低下させる。

電源電圧発生回路１８は、例えば、アナログ回路の電源電圧ＶＤＤ（３Ｖ程度）を昇圧してＬＥＤの電源電圧ＶＬＥＤ（４．５〜５Ｖ程度）を発生させる昇圧型電源回路からなる。電源電圧発生回路１８は、電源電圧ＶＬＥＤを上昇させる場合、昇圧動作を実行し、電源電圧ＶＬＥＤを低下させる場合、昇圧動作を停止させる。昇圧動作を停止させた場合、電源電圧ＶＬＥＤはＬＥＤ１−ｉの駆動電流により自然に降下する。

次に、実施例１の電流出力型駆動装置の動作を説明する。
データ入力回路１０に入力された上位装置からのシリアルデータＳＤＡＴＡは、パラレルデータに変換される。このパラレルデータに含まれる点灯／消灯命令および駆動電流設定データは、それぞれ制御レジスタ８−１〜８−ｎのレジスタ［ＭＤ１、ＭＤ０］およびレジスタ［Ｄ３、Ｄ２、Ｄ１、Ｄ０］に格納され、このパラレルデータに含まれる基準電流設定データは、制御レジスタ１４のレジスタ［Ｒ１、Ｒ０］に格納される。

次に、論理回路７−１〜７−ｎにより制御レジスタ８−１〜８−ｎの点灯／消灯命令ＭＤ１、ＭＤ０と電流設定データＤ３、Ｄ２、Ｄ１、Ｄ０との論理積が演算され、点灯命令ＭＤ１、ＭＤ０が設定された場合には、駆動電流設定データＤ３、Ｄ２、Ｄ１、Ｄ０がそのまま出力され、消灯命令ＭＤ１、ＭＤ０が設定された場合には、電流をゼロに設定する電流設定データが出力される。一方、論理回路１３により基準電流設定データＲ１、Ｒ０により論理演算が行われ、基準電流設定データＸＳＬ３、ＸＳＬ４、ＸＳＬ５が出力される。

論理回路７−１〜７−ｎにより出力される駆動電流設定データＤ３、Ｄ２、Ｄ１、Ｄ０が少なくとも１つのＬＥＤを点灯させる電流設定データであるときには、制御回路１８によって各アナログ回路およびサンプリングクロック発生回路９が活性化される。

次に、基準電流発生回路１２のｐ個の定電流源ＣＩＳ−１〜ＣＩＳ−pにより４００μＡの基準電流ＩＲＥＦが出力され、（ｎ−ｐ）個の可変電流源ＶＩＳ−（ｐ＋１）〜ＶＩＳ−ｎにより４００μＡ、３００μＡおよび２００μＡのいずれかの基準電流ＩＲＥＦが設定されて出力される。これにより、電流出力型ＤＡＣ２−１〜２−ｎに基準電流ＩＲＥＦが入力される。

サンプリングクロック発生回路９からのサンプリングクロック信号ＳＡＭＰＬＣＫに同期して論理回路７−ｉの駆動電流設定データが同期レジスタ６−ｉに転送される。
次に、電流出力型ＤＡＣ２−ｉと誤差増幅回路３とによりＬＥＤ１−ｉの駆動電流が同期レジスタ６−ｉに設定された駆動電流設定データに追従するように帰還制御が行われ、ＬＥＤ１−ｉが駆動される。

ＬＥＤ１−ｉが駆動されると、最低電圧検出回路１５により電流出力型ＤＡＣ２−１〜２−ｎの出力端の電圧ＶＤ１〜ＶＤｎの中から最低電圧が検出される。最低電圧は、最大順方向電圧のＬＥＤ１−ｉに接続される電流出力型ＤＡＣ２−ｉの出力端の電圧である。例えば発光色が違いにより順方向電圧が異なる複数のＬＥＤ１−ｉを使用すると、電流出力型ＤＡＣ２−１〜２−ｎの出力端の電圧ＶＤ１〜ＶＤｎは様々にばらつく。

最低電圧検出回路１５により検出された最低電圧は、電源電圧制御回路１７により基準電圧バッファ１６の基準電圧Ｖｒｅｆ＿ＢＵＦと比較される。そして、最低電圧が基準電圧Ｖｒｅｆ＿ＢＵＦよりも低い場合には、電源電圧ＶＬＥＤが上昇するように電源電圧制御回路１７により電源電圧発生回路１８が制御され、最低電圧が基準電圧Ｖｒｅｆ＿ＢＵＦよりも高い場合には、電源電圧ＶＬＥＤが低下するように電源電圧制御回路１７により電源電圧発生回路１７が制御される。

このように、電源電圧ＶＬＥＤは、電圧ＶＤ１〜ＶＤｎの中の最低電圧が基準電圧Ｖｒｅｆ＿ＢＵＦに近づくように帰還制御される。
このため、順方向電圧最大のＬＥＤにおいて所望の駆動電流を流すことができる必要最小限のマージンが確保されるように、基準電圧Ｖｒｅｆ＿ＢＵＦを適切な値に設定すれば、ＬＥＤの発光輝度を維持できる範囲で電源電圧ＶＬＥＤを最低に設定することができる。

図６は、発光素子の点滅動作を示す図である。図６（Ａ）は、本発明の点滅動作を示す図であり、図６（Ｂ）は、従来の点滅動作を示す図である。
実施例１の電流出力型駆動回路では、駆動電流設定データ［Ｄ_ｍ−１、Ｄ_ｍ−２、‥‥、Ｄ_１、Ｄ_０］の変更により複数、例えばＲＧＢ（red ,green and blue）の３色ＬＥＤの明るさを変化させて様々な点滅パターンを実現することができる。例えば、着信通知時に３色ＲＧＢのＬＥＤの点滅の明るさを明、暗、暗、明、暗、暗、‥‥のようにダイナミックに変化させることができる。また、３色ＲＧＢの明るさを周囲の明るさに応じて何段階かに変化させることができる。これにより、消費電力を節約することができる。

図６において、縦軸は出力電流（＝明るさ）、横軸は時間を示す。
段階的に明るさを変化させてＬＥＤ１−ｉをゆっくり点滅させる山型の点滅パターンを通常モードおよび節電モードで行うものとする。節電モードの明るさは通常モードの半分とする。
図６（ｂ）に示すように、従来の電流出力型駆動回路では、通常モードのときには、駆動電流設定データが１６段階で増減される点滅パターンが繰り返される。節電モードのときには、電流値を半分にするため、駆動電流設定データが８段階で増減される点滅パターンが繰り返される。この場合、通常モードと節電モードとでは、異なる点滅パターンのプログラムが使用される。

これに対し、図６（ａ）に示すように、実施例１の電流出力型駆動回路では、通常モードおよび節電モードで同じ点滅パターン（駆動電流設定データ）のプログラムが使用される。節電モードで電流値を通常モードの半分にする場合、基準電流設定データが変更される。例えば、図５に示される制御レジスタ１４の［Ｒ_１、Ｒ_０］＝［Ｈ、Ｈ］を［Ｌ、Ｈ］に書き換える命令（基準電流設定データの変更）が実行され、可変電流源ＶＩＳの基準電流ＩＲＥＦが、例えば、４００μＡから２００μＡに変更される。節電モードのときには、通常モードの半分の明るさが１６段階で増減される。このように、基準電流設定データの変更により１つの点滅パターン（駆動電流設定データ）のプログラムで明るさが異なる複数種類の点滅パターンを実現することができる。

このように実施例１によれば、制御レジスタ１４に格納され、論理回路１３により論理演算が行われた基準電流設定データに基づいて基準電流発生回路１２の可変電流源ＶＩＳ−ｉにより可変の基準電流ＩＲＥＦを出力し、電流出力型ＤＡＣ２−ｉの基準抵抗回路Ｒｒｅｆに発生した基準電圧Ｖｒｅｆに基づいて誤差増幅回路３−ｉにより電流出力型ＤＡＣ２−ｉの出力電流を制御してＬＥＤ１−ｉを駆動する。
したがって、基準電流設定データの変更によりＬＥＤ１−ｉの駆動電流を制御することができるので、基準電流設定データと駆動電流設定データとを組み合わせることにより、駆動電流設定データのプログラム単独でＬＥＤ１−ｉの駆動電流を制御する従来に比べ、少ないプログラムにより多種類の点滅パターンのプログラムを実行することができる。

図７は、実施例２の電流出力型駆動回路の構成を示す図である。
実施例１の電流出力型駆動回路では、ｎ個の電流出力型ＤＡＣ２−１〜２−ｎのそれぞれに誤差増幅回路３−１〜３−ｎを設け、ｐ個の誤差増幅回路３−１〜３−pのそれぞれに定電流源ＣＩＳ−１〜ＣＩＳ−pを、（ｎ−ｐ）個の誤差増幅回路３−（ｐ＋１）〜３−ｎのそれぞれに可変電流源ＶＩＳ−（ｐ＋１）〜ＶＩＳ−ｎを設けている。これらの回路は、多数の回路素子により構成され、少なからず電力を消費する。

これに対し、実施例２の電流出力型駆動回路は、ｐ個の電流出力型ＤＡＣ２−１〜２−ｐに共通に接続される誤差増幅回路３１および定電流源ＣＩＳと、（ｎ−ｐ）個の電流出力型ＤＡＣ２−（ｐ＋１）〜２−ｎに共通に接続される誤差増幅回路３２および可変流源ＶＩＳとを設け、この電流出力型駆動回路の消費電力を低減する。ｐ個の電流出力型ＤＡＣ２−１〜２−ｐおよび（ｎ−ｐ）個の電流出力型ＤＡＣ２−（ｐ＋１）〜２−ｎは、それぞれ時分割に誤差増幅回路３１および３２に接続され制御される。定電流源ＣＩＳおよび可変流源ＶＩＳは、基準電流発生回路１２に設けられている。

図７に示すように、実施例２の電流出力型駆動回路は、ｎ個の電流出力型ＤＡＣ（Digital to Analog Converter）２２−１〜２２−ｎと、誤差増幅回路３１および３２と、ｎ個のレベルシフタ４２−１〜４２−ｎと、ｎ個のフラグレジスタ５−１〜５−ｎと、ｎ個の同期レジスタ６−１〜６−ｎと、ｎ個の論理回路７−１〜７−ｎと、ｎ個の制御レジスタ８−１〜８−ｎと、サンプリングクロック発生回路９と、データ入力回路１０と、基準電圧発生回路１１と、基準電流発生回路１２と、論理回路１３と、制御レジスタ１４と、最低電圧検出回路１５と、基準電圧バッファ１６と、電源電圧制御回路１７と、電源電圧発生回路１８と、制御回路１９と、コンデンサＣＢＧＲと、抵抗ＲＥＸＴとを備える。
なお、図１に示される実施例１の電流出力型駆動回路の各部と同一の構成要素には、同一符号を付し、その説明を省略する。

共通に接続される誤差増幅回路３１および３２を用いて複数の電流出力型ＤＡＣ２２−１〜２２−ｎを時分割制御するため、ｎ個のフラグレジスタ５−１〜５−ｎが設けられている。
サンプリングクロック発生回路９からのサンプリングクロック信号ＳＡＭＰＬＣＫに基づいてｐ個のフラグレジスタ５−１〜５−pおよび（ｎ−ｐ）個のフラグレジスタ５−（ｐ＋１）〜５−ｎによりフラグ信号が巡回的にシフトされる。フラグレジスタ５−ｉにフラグが設定されると、論理回路７−ｉの駆動電流設定データが同期レジスタ６−ｉに転送される。同時に、誤差増幅回路の接続先を巡回させるスイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯ（図８および図９）の制御信号を生成する。
レベルシフタ４２−ｉは、実施例１と同様に同期レジスタ６−ｉに保持される駆動電流設定データの信号レベルをシフトして電流出力回路２−ｉのスイッチ回路ＳＷＤ３〜ＳＷＤ０の制御信号を生成するのに加え、フラグレジスタ５−ｉの信号レベルをシフトして電流出力回路２−ｉのスイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯ（図８および図９）の制御信号を生成する。

図８は、図７に示される電流出力型ＤＡＣ２２−ｉ並びに誤差増幅回路３１および３２の構成を示す図である。また、図９は、図８に示されるスイッチ回路の構成を示す図である。
図８および図９において、図２および図３に示される実施例１の電流出力型ＤＡＣ２−ｉおよび誤差増幅回路３−ｉの各部と同一の構成要素には、同一符号を付し、その説明を省略する。
図７および図８に示すように、電流出力型ＤＡＣ２２−ｉは、図２および図３に示される実施例１の電流出力型ＤＡＣ２−ｉにスイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯを加えたものである。

スイッチ回路ＳＷＩＰは、誤差増幅回路３１または３２の正側入力端子ＩＮＰと基準抵抗Ｒｒｅｆとの間のスイッチ動作を行う。スイッチ回路ＳＷＩＮは、誤差増幅回路３の負側入力端子ＩＮＮとスイッチ回路ＳＷＤ３〜ＳＷＤ０との間のスイッチ動作を行う。スイッチ回路ＳＷＯは、誤差増幅回路３の出力端子ＡＭＰＯとｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０のゲートとの間のスイッチ動作を行う。
スイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯは、ｐ個のフラグレジスタ５−１〜５−pおよび（ｎ−ｐ）個のフラグレジスタ５−（ｐ＋１）〜５−ｎによりそれぞれ巡回的にシフトされるフラグ信号に従ってスイッチ動作を行い、フラグレジスタ５−ｉのフラグが設定された場合、オン状態になり、フラグが解除された場合、オフ状態になる。

誤差増幅回路３１および３２は、実施例１と同様にオペアンプからなり、正側入力端子ＩＮＮを通して電流出力型ＤＡＣ２２−ｉのスイッチ回路ＳＷＩＰからの基準電圧を入力し、負側入力端子ＩＮＰを通して電流出力回路２２−ｉのスイッチ回路ＳＷＩＮからの出力電圧を入力し、これらの誤差電圧を増幅して出力端子ＡＭＰＯを通して出力する。

電流出力回路２２−ｉは、スイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯにより誤差増幅回路３−ｉに選択的に接続される。電流出力回路２−ｉは、スイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯにより誤差増幅回路３１または３２に接続されたとき、誤差増幅回路３１または３２と帰還ループを構成し、ＬＥＤ１−ｉの駆動電流をレベルシフタ４−ｉの駆動電流設定データの駆動電流に追従させる帰還制御を行う。一方、誤差増幅回路３１または３２と切り離されたとき、コンデンサＣにより切り離し前の駆動電流を保持する。コンデンサＣは、一端がｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０のドレインに接続され、他端が接地（ＶＳＳ）されており、スイッチ回路ＳＷＩＮが接断されたとき、ｎＭＯＳトランジスタＭＮＤ３〜ＭＮＤ０の出力電圧を保持する。これにより、電流出力回路２−ｉは、時分割で制御される。

なお、実施例２の基準電流発生回路１２は、図４に示されるｐ個の定電流源ＣＩＳ−ｉおよび（ｎ−ｐ）個の可変電流源ＶＩＳ−ｉをそれぞれ１つの定電流源ＣＩＳおよび可変電流源ＶＩＳとしたものであるので、その詳細な説明は省略する。

次に、実施例２の電流出力回路２−ｉの時分割制御の動作について説明する。
電流出力回路２−ｉのスイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯがフラグ信号に基づいてオンに設定された場合、基準電流発生回路１２からの基準電流ＩＲＥＦが基準抵抗Ｒｒｅｆに流れ、基準電圧Ｖｒｅｆが発生する。次に、誤差増幅回路３１または３２により基準抵抗Ｒｒｅｆに発生する基準電圧ＩＲＥＦと電流出力回路２−ｉの出力電圧との誤差が増幅される。次に、増幅された誤差電圧は、スイッチ回路ＳＷＤｋによりオン状態に設定されたｎＭＯＳトランジスタＭＮＤｋのゲートに入力される。これにより、電流出力型ＤＡＣ２−ｉと誤差増幅回路３とによりＬＥＤ１−ｉの駆動電流が同期レジスタ６−ｉの駆動電流設定データに追従するように帰還制御が行われ、ＬＥＤ１−ｉが駆動される。

次に、スイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯがオフに設定されると、電流出力回路２−ｉの出力電圧は、コンデンサＣとｎＭＯＳトランジスタＭＮＤｋのゲートとの容量により保持される。これにより、ｎＭＯＳトランジスタＭＮＤｋの出力電流が流れ続ける。

このように実施例２によれば、ｐ個の電流出力型ＤＡＣ２−１〜２−ｐに共通に接続される誤差増幅回路３１および定電流源ＣＩＳと、（ｎ−ｐ）個の電流出力型ＤＡＣ２−（ｐ＋１）〜２−ｎに共通に接続される誤差増幅回路３２および可変流源ＶＩＳとを設け、ｐ個の電流出力型ＤＡＣ２−１〜２−ｐおよび（ｎ−ｐ）個の電流出力型ＤＡＣ２−（ｐ＋１）〜２−ｎをそれぞれ誤差増幅回路３１および３２に時分割に接続して制御する。
したがって、電流出力型駆動回路の消費電力を低減することができる。

図１０は、実施例３の携帯電話機の構成を示す図である。
図１０に示すように、実施例３の携帯電話機は、実施例１または２の電流出力型駆動回路を適用した携帯電話機であり、ＣＰＵ１０１、カラーＬＣＤ（Liquid Crystal Display）１０２、白黒ＬＣＤ１０３、入力部１０４、着信通知部１０５、音源ＩＣ１０６およびＬＥＤ駆動回路１０７を備える。この例では、ＬＥＤ駆動回路１０７は、説明の便宜上、実施例２の電流出力型駆動回路に相当するものとする。

実施例３の携帯電話機は、いわゆる折り畳み型の携帯電話機であり、図示しない基体部と、この基体部の一端部に設けられた蝶番機構により開閉される図示しない回転部とを備える。基体部の内面側には、入力部１０４が設けられている。また、回転部の内面側には、カラーＬＣＤ１０２が設けられ、回転部の外面側には、白黒ＬＣＤ１０３が設けられている。

ＣＰＵ１０１は、入力部１０４により入力された入力情報に基づいてこの携帯電話機の電源のオン／オフし、各部の制御を行う。
カラーＬＣＤ１０２は、この携帯電話機の第１画面を構成し、各種機能の選択画面や、発信および着信の相手先電話番号、電子メールのメッセージ等を表示する。カラーＬＣＤ１０２には、照明用バックライトとしてＬＥＤ駆動回路１０７により駆動される３個のＷ（白色）ＬＥＤ１−１〜１−３が設けられている。ＷＬＥＤ１−１〜１−３の電流出力型ＤＡＣ２−１〜２−３には、図７に示される基準電流発生回路１２の定電流源ＣＩＳからの基準電流ＩＲＥＦが供給される。

白黒ＬＣＤ１０３は、この携帯電話機の第２画面を構成し、日時や、電池残量、通信レベル等を表示する。白黒ＬＣＤ１０３には、照明用としてＲ（赤色）ＬＥＤ１−４、Ｇ（緑色）ＬＥＤ１−５およびＢ（青色）ＬＥＤ１−６が設けられている。ＲＬＥＤ１−４、ＧＬＥＤ１−５およびＢＬＥＤ１−６の電流出力型ＤＡＣ２−４〜２−６には、基準電流発生回路１２の可変電流源ＶＩＳからの基準電流ＩＲＥＦが供給される。

入力部１０４は、電源キー、通話キー、テンキー等の図示しない操作キーを有する。入力部１０４には、これらの操作キーの照明用としてＲＬＥＤ１−７、ＧＬＥＤ１−８およびＢＬＥＤ１−９が設けられている。ＲＬＥＤ１−７、ＧＬＥＤ１−８およびＢＬＥＤ１−９の電流出力型ＤＡＣ２−７〜２−９には、可変電流源ＶＩＳからの基準電流ＩＲＥＦが供給される。

着信通知部１０５は、ＲＬＥＤ１−１０、ＧＬＥＤ１−１１およびＢＬＥＤ１−１２から構成される。ＲＬＥＤ１−１０、ＧＬＥＤ１−１１およびＢＬＥＤ１−１２の電流出力型ＤＡＣ２−１０〜２−１２には、可変電流源ＶＩＳからの基準電流ＩＲＥＦが供給される。音源ＩＣ１０６は、同期信号ＳＹＮＣをＬＥＤ駆動回路１０７に出力する。

次に、実施例３の携帯電話機の動作を説明する。
携帯電話機の前記回転部が開けられ、入力部１０４の電源キーが入力されると、図示しない電源、例えばリチウムイオン電池により各部に電源が供給される、ＬＥＤ１−１〜１−３の駆動電流設定データのプログラムがＣＰＵ１０１によりＬＥＤ駆動回路１０７に供給される。ＷＬＥＤ１−１〜１−３が点灯し、カラーＬＣＤ１０２のバックライトが照明される。

この状態で前記回転部が閉じられると、ＷＬＥＤ１−１〜１−３の駆動が停止され、ＢＬＥＤ１−６の駆動電流設定データのプログラムがＣＰＵ１０１によりＬＥＤ駆動回路１０７に供給される。ＢＬＥＤ１−６が点灯し、白黒ＬＣＤ１０３が青色に照明される。

着信時には、ＢＬＥＤ１−６の駆動が停止され、ＧＬＥＤ１−５、ＲＬＥＤ１−１０、ＧＬＥＤ１−１１およびＢＬＥＤ１−１２の基準電流設定データおよび駆動電流設定データを含むプログラムがＣＰＵ１０１によりＬＥＤ駆動回路１０７に供給される。ＧＬＥＤ１−５により白黒ＬＣＤ１０３が緑色に点滅する。ＲＬＥＤ１−１０、ＧＬＥＤ１−１１およびＢＬＥＤ１−１２が音源ＩＣ１０６からの着信メロディに合わせてダイナミックに明るさを変化させて点滅する。

以上の各動作時において、ＬＥＤ駆動回路１０７では、最低電圧検出回路１５により検出された最低電圧に基づいて電源電圧制御回路１７により最大の順方向電圧Ｖｆを持つＬＥＤ１−ｉの出力電圧が基準電圧Ｖｒｅｆとなるように電源電圧発生回路１８の電源電圧が制御される。
これにより、順方向電圧が異なる複数のＬＥＤを同時に駆動しても常に駆動条件を満足する最低電圧が出力される。したがって、複数のＬＥＤの発光効率が高くし、これらの電力損失を抑制することができる。

このように実施例３によれば、複数のＬＥＤの発光効率が高くし、これらの電力損失を抑制するとともに、基準電流設定データと駆動電流設定データとの組み合わせにより複数のＬＥＤの明るさをダイナミックに変化させて点滅させることができる。

なお、実施例１〜３では、携帯電話機の複数のＬＥＤを駆動する例について説明したが、実施例１および２は、複数のＬＥＤを有する他の電子機器に適用することができる。例えば、多数のＬＥＤを有するパチンコ遊技機に好適である。

実施例１の電流出力型駆動回路の構成を示す図である。 図１に示される電流出力型ＤＡＣ２−ｉおよび誤差増幅回路３−ｉの構成を示す図である。 図２に示されるスイッチ回路の構成を示す図である。 図１に示される基準電流発生回路の構成を示す図である。 基準電流設定データと基準電流ＩＲＥＦとの関係を示す真理値表である。 発光素子の点滅動作を示す図である。 実施例２の電流出力型駆動回路の構成を示す図である。 図６に示される電流出力型ＤＡＣ２−ｉおよび誤差増幅回路３−ｉの構成を示す図である。 図８に示されるスイッチ回路の構成を示す図である。 実施例３の携帯電話機の構成を示す図である。

符号の説明

１−１〜１−ｎ……ＬＥＤ、２−１〜２−ｎ……電流出力型ＤＡＣ、３−１〜３−ｎ……誤差増幅回路、４−１〜４−ｎ……レベルシフタ、５−１〜５−ｎ……フラグレジスタ、６−１〜６−ｎ……同期レジスタ、７−１〜７−ｎ……論理回路、８−１〜８−ｎ……制御レジスタ、９……サンプリングクロック発生回路、１０……データ入力回路、１１……基準電圧発生回路１１……基準電流発生回路、１３……論理回路、１４……制御レジスタ、１５……最低電圧検出回路、１６……基準電圧バッファ、１７……電源電圧制御回路、１８……電源電圧発生回路、１９……制御回路、ＣＩＳ−１〜ＣＩＳ−p……定電流源、ＶＩＳ−（ｐ＋１）〜ＶＩＳ−ｎ……可変電流源。

Claims (11)

1. 第１のビット情報が入力されて保持される第１のレジスタと、
   第２のビット情報がそれぞれに入力されて保持される複数の第２のレジスタと、
   共通の電源電圧に接続された複数の負荷に対し、負荷と第２のレジスタの組にそれぞれが対応して設けられ、対応する前記負荷に対し、対応する前記第２のレジスタが保持する第２のビット情報に応じた駆動電流を出力する複数の電流出力回路と、
   前記第１のビット情報に応じて基準電流を変更可能に発生する基準電流発生回路と、
   を備え、
   前記複数の電流出力回路のそれぞれは、
   一方端が接地され、他方端に、前記基準電流発生回路から入力される前記基準電流に基づいて基準電圧を発生する基準抵抗と、
   ビットごとに異なる値の複数のビット抵抗を含み、各ビット抵抗に前記基準電圧を印加したときの電流発生の有無を前記第２のビット情報に応じて制御し、発生した電流の和を、対応する前記負荷の駆動電流として出力する電流発生回路と、
   を有する電流出力型駆動回路。
2. 前記複数の電流出力回路のそれぞれと、対応する前記負荷との接続ノードに出現する出力電圧の中から最低出力電圧を検出する最低電圧検出回路と、
   前記最低電圧出力回路により検出された最低出力電圧に基づいて前記電源電圧を制御する電源電圧制御回路と
   を有する請求項１に記載の電流出力型駆動回路。
3. 前記基準電流発生回路は、
   前記第２のビット情報と無関係に一定の基準電流を発生する定電流源と、
   前記第２のビット情報に応じた基準電流を発生する複数の可変電流源と
   を含む請求項１または２に記載の電流出力型駆動回路。
4. 前記複数の電流出力回路のそれぞれは、前記第２のビット情報の各ビットの重みに対応する大きさの前記複数のビット抵抗に流す電流をスイッチ制御する複数のトランジスタ回路を有し、
   前記複数のトランジスタ回路に対して、前記第２のビット情報に基づいて前記複数のトランジスタ回路の中から前記電流を出力するトランジスタ回路を選択し、選択されたトランジスタ回路に応じて出力される電流の和により前記駆動電流を発生させる選択回路が接続されている
   請求項１から３の何れか一項に記載の電流出力型駆動回路。
5. 前記複数の電流出力回路のそれぞれは、
   前記各ビット抵抗を流れる電流の経路にそれぞれが設けられた複数の電流制御トランジスタと、
   前記基準抵抗の他方端に発生した基準電圧と、各ビット抵抗の印加電圧値とを比較し、当該印加電圧値が基準電圧の値で一定となるように、各ビット抵抗に接続された前記電流制御トランジスタの制御ノード電位を制御する誤差補正アンプを有する
   請求項４に記載の電流出力型駆動回路。
6. 前記誤差補正アンプを、複数の電流出力回路で共通に設け、
   前記選択回路が、
   共通の前記誤差補正アンプに接続される前記電流出力回路を時分割で何れか１つずつ選択する主選択回路と、
   前記主選択回路により選択された前記電流出力回路において、前記複数のビット抵抗と前記誤差補正アンプの入力との接続と非接続を前記第２のビット情報に応じて制御する副選択回路と
   を有する請求項５に記載の電流出力型駆動回路。
7. 前記複数の負荷は、複数の色で発光する複数の発光素子である
   請求項１から６の何れか一項に記載の電流出力型駆動回路。
8. 共通の電源で電源電圧に接続されて複数の色で発光する複数の発光素子と、
   当該複数の発光素子のそれぞれの駆動電流を出力し制御する電流出力型駆動回路と、
   を備え、
   前記電流出力型駆動回路は、
   第１のビット情報が入力されて保持される第１のレジスタと、
   第２のビット情報がそれぞれに入力されて保持される複数の第２のレジスタと、
   前記複数の発光素子に対し、発光素子と第２のレジスタの組にそれぞれが対応して設けられ、対応する前記発光素子に対し、対応する前記第２のレジスタが保持する第２のビット情報に応じた駆動電流を出力する複数の電流出力回路と、
   前記第１のビット情報に応じて基準電流を変更可能に発生する基準電流発生回路と、
   を備え、
   前記複数の電流出力回路のそれぞれは、
   一方端が接地され、他方端に、前記基準電流発生回路から入力される前記基準電流に基づいて基準電圧を発生する基準抵抗と、
   ビットごとに異なる値の複数のビット抵抗を含み、各ビット抵抗に前記基準電圧を印加したときの電流発生の有無を前記第２のビット情報に応じて制御し、発生した電流の和を、対応する前記発光素子の駆動電流として出力する電流発生回路と、
   を有する電子機器。
9. 前記複数の電流出力回路のそれぞれと、対応する前記発光素子との接続ノードに出現する出力電圧の中から最低出力電圧を検出する最低電圧検出回路と、
   前記最低電圧出力回路により検出された最低出力電圧に基づいて前記電源電圧を制御する電源電圧制御回路と
   を有する請求項１に記載の電子機器。
10. 前記電子機器は、携帯電話機である
    請求項９に記載の電子機器。
11. 前記電子機器は、パチンコ遊技機である
    請求項９に記載の電子機器。

Images