CN106664095B

CN106664095B - 数字模拟转换器

Info

Publication number: CN106664095B
Application number: CN201480078271.7A
Authority: CN
Inventors: 张俊; 张泽飞; 苏安哲; 孟豪; X·温; X·王
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2014-05-06
Filing date: 2014-05-06
Publication date: 2020-06-30
Anticipated expiration: 2034-05-06
Also published as: US20170194981A1; US9866235B2; JP2017515419A; CN106664095A; JP6643560B2; WO2015168854A1

Abstract

数字模拟转换器具有第一数字模拟阵列和第二数字模拟阵列。第一数字模拟阵列具有参考输入、参考输出、可连接到数字信号的第一数字输入和模拟输出。第二数字模拟阵列包括参考输入、联结到第一数字模拟阵列的参考输入的参考输出，联结到参考输入的多个开关和联结在开关和参考输出之间的多个电阻器。

Description

数字模拟转换器

背景技术

数字模拟转换器(DAC)将数字信号或数字转换为模拟电压。在一些实施例中，数字处理器向DAC输出一连串数字，例如二进制数字。DAC将数字转换为模拟信号。例如，在数字音频中，使用数字电子电路处理音频信号，然而，为了被用户听到，数字信号需要转换为模拟信号。

因为到DAC的输入信号是具有离散值的数字信号，所以由DAC输出的模拟信号具有离散数量的电压电平。例如，四位DAC可能够接收十六个不同值的输入，该十六个不同值对应于由DAC输出的十六个离散电压电平。一些DAC通过调整到DAC的偏置电压来微调输出电压。这些微调机制需要使用许多电阻器和开关，并且结果，使用DAC上的大的面积。由于与电阻器相关联的寄生电容，所以这些微调机制还使DAC遭受较慢的速度。

发明内容

一种数字模拟转换器，其具有第一数字模拟阵列和第二数字模拟阵列。第一数字模拟阵列具有参考输入、参考输出、可连接到数字信号的第一数字输入和模拟输出。第二数字模拟阵列包括参考输入、联结到第一数字模拟阵列的参考输入的参考输出，联结到参考输入的多个开关和联结在开关和参考输出之间的多个电阻器。

附图说明

图1是数字模拟转换器的一个实施例的框图。

图2是图1的第一DAC阵列的一个实施例的示意图。

图3是具有三位分辨率的图1的第二DAC阵列和第三DAC阵列的实施例的示意图。

图4是具有三位分辨率的图1的第二DAC阵列和第三DAC阵列的另一个实施例的示意图。

图5是具有二位分辨率的图1的第二DAC阵列和第三DAC阵列的另一个实施例的示意图。

图6是具有二位分辨率的图1的第二DAC阵列和第三DAC阵列的另一个实施例的示意图。

图7是具有二位分辨率的图1的第二DAC阵列和第三DAC阵列的另一个实施例的示意图。

具体实施方式

本文中描述了与常规的DAC相比使用更少的面积的数字模拟转换器(DAC)。DAC将数字信号或数字转换为模拟电压。例如，向DAC输入二进制数字。DAC对二进制数字进行解码，并且输出代表该二进制数字的电压。一些DAC具有使得DAC能够微调模拟输出的模块。参考图1，图1是具有多个阵列102的DAC 100的一个实施例的框图。阵列102被各自称为第一DAC阵列106、第二DAC阵列108和第三DAC阵列110。第二DAC阵列108有时被称为顶部阵列108，并且第三DAC阵列110有时被称为底部阵列110。在一些实施例中，第一DAC阵列106被称为粗略DAC阵列，并且第二DAC阵列108和第三DAC阵列110被称为精细阵列。

第一DAC阵列106具有有时被称为第一数字输入114的数字输入114。数字输入114联结到或能够联结到将转换为模拟信号的数字信号，该模拟信号在输出116上输出。第一DAC阵列106具有有时被分别地称为第一参考输入120和第一参考输出122的参考输入120和参考输出122。如下面更详细描述的，第一参考输入120和第一参考输出122微调由第一DAC阵列106输出的模拟电压值。通过用如下面描述的偏移电压偏置第一DAC阵列106实现微调。

第二DAC阵列108具有有时被分别地称为第二电压参考输入126和第二电压参考输出128的电压参考输入126和电压参考输出128。在图1的实施例中，第二电压参考输入126连接到是直流电压的电压参考V_ref。第二参考输出128连接到第一DAC阵列106的参考输入120。第二DAC阵列108还具有有时被称为第二数字输入130的数字输入130。如下面更详细描述的，第二数字输入130能够联结到或联结到数字信号。总的来说，由第二数字输入130输入的数字信号是第一数字输入114上的数字信号的一个或更多个最低有效位，或较低有效位。由第二DAC阵列108使用第二数字输入130，以在参考输入120处生成偏移电压，并且第二数字输入130被用于微调模拟输出的值。

第三DAC阵列110具有有时被分别地称为第三参考输入134和第三参考输出136的参考输入134和参考输出136。参考输入134连接到第一DAC阵列106的参考输出122。参考输出136联结到或能够联结到第二参考电压，在图1的实施例中该第二参考电压接地，作为电压参考V_ref。第三DAC阵列110具有有时被称为第三数字输入140的数字输入140。如下面更详细描述的，第三数字输入140联结到或能够联结到数字信号。总的来说，第三DAC阵列110与第二DAC阵列108一起工作来微调由第一DAC阵列106输出的模拟信号的值。与第二DAC阵列108一样，由第三数字输入140输入的数字信号是第一数字输入114上的数字信号的一个或更多个最低有效位，或较低有效位。

参考图2，图2是图1的DAC 100的一个实施例的示意图。在图2的示意图中，第一DAC阵列106被示出为常规的数字模拟转换器，并且第二DAC阵列108和第三DAC阵列110被示出为框。输入由A0-A5的输入信号部分指定的数字信号。较高位A2-A5输入到解码器200和解码器202，解码器200和解码器202对数字信号中的位进行解码以操作多个开关154，多个开关154在图2的实施例中是场效应晶体管(FET)。在图2的实施例中，解码器200和解码器202是2×4解码器。数字信号的最低有效位输入解码器208，解码器208在图1的实施例中是3×8解码器。在其他实施例中，可使用其他解码器。例如，可使用2×4解码器。解码器208对数字信号的最低有效位进行解码以操作第二DAC阵列108和第三DAC阵列110。在图2中描述的实施例中，解码器208输出能够表示由第二DAC阵列108和第三DAC阵列110生成的总共八个不同的精细电压的三个位。在一些实施例中，DAC 100具有可提供内插的缓冲器230。

图3示出第二DAC阵列108和第三DAC阵列110的实施例以及表示第一DAC阵列106的框的示意图。第二DAC阵列108和第三DAC阵列110包括在网络中的电阻器以提供离散电阻值，其中第二DAC阵列108的电阻器网络是在第三DAC阵列110中的电阻器网络的倒置或镜像。因为最低有效位被用于控制第二DAC阵列108和第三DAC阵列110，所以如将由以下描述明显的，有八个离散电阻值用于微调阵列108和阵列110的可能性。在其他实施例中，不同数量的最低有效位可被用于生成不同数量的可能的离散电阻值。

第二DAC阵列108包括网络300。网络300包括由标记A-标记G和开关303指定的八个开关302。开关302将电阻器304连接到参考输入126，参考输入126将电阻器304连接到参考电压V_REF。在本文描述的实施例中，电阻器304全部具有相同值，指定该值为R。开关303总是导通，并且开关303可由导体来代替，导体诸如导线或迹线，使得电阻器R3连接在参考输入126和参考输出128之间。开关A-开关G设置在参考输入126和参考输出128之间的电阻值。如图3所示，在参考输入126和参考输出128之间的电阻至少部分地控制到第一DAC阵列106的参考输入120的电压。电阻值以八分之一R为增量，其遵从由图2的解码器208输出的三个位。

由与电阻器相关联的开关引用该电阻器。例如，开关A与电阻器R1和R2相关联。因此，当开关A闭合时，在输入参考126和输出参考128之间的电阻是电阻器R1至电阻器R3的并联电阻，其中R3与开关303相关联。表306提供关于开关设置的图表，以实现增量电阻值。通过闭合在表306中指示的开关，实现八分之一R的增量电阻值。

第三DAC阵列110具有大体上类似于第二DAC阵列108的电阻器和开关网络300的电阻器和开关网络308。第三DAC阵列110的电阻器和开关网络308有时被称为是第二DAC阵列108的电阻器和开关网络300的倒置或镜像。如图3所示，第三DAC阵列110具有多个电阻器310和开关312。开关312被指定为开关A-开关H和开关320，其中开关320总是导通的。开关320可由导体(诸如导线或迹线)替换，而不是由图3中所示的FET替换，使得电阻器R4总是连接在参考输入134和参考输出136之间。

第三DAC阵列110经配置，使得电阻器310连接或以其它方式联结到参考输入134，并且开关312连接或以其他方式联结到参考输出136。电阻器310和开关312的网络308经配置是倒置或镜像网络300。网络308的开关和电阻配置提供如由表310所示的0至7/8R的电阻值。因为网络308的开关320连接在参考输入134和参考输出136之间，没有电阻器连接在线路中，所以该配置与网络300的配置稍微不同。因此，当开关320闭合时，参考输入134短接到参考输出136，并且在参考输入134和参考输出136之间没有电压降。

已经描述了第二DAC阵列108和第三DAC阵列110的配置，现在将描述第二DAC阵列108和第三DAC阵列110的操作。如上所述，第二DAC阵列108和第三DAC阵列110具有可变的电阻值，并且因此能够调整在第一DAC阵列106上的参考输入120和参考输出122之间的电压降。通过调整电压降，能够增大或减小在模拟输出处的电压。在本文描述的实施例中，在第二DAC阵列108和第三DAC阵列110之间的累积电阻维持在R的值。

作为DAC 100的操作的一个示例，LSB指示第一阵列106的模拟输出的电压需要显著上升或具有显著的正偏移。图2的解码器208生成数字信号，以达到该数字信号被输出到第二DAC阵列108和第三DAC阵列110两者的效果。发送到第二DAC阵列108的数字信号将降低其电阻。在本文描述的示例中，第二DAC阵列108的电阻需要下降至(1/8)R，这通过闭合开关A、开关C和开关E实现，如表306所示的。同样地，第三DAC阵列110的电阻将增大到其最大量(7/8)R，这通过闭合开关H实现，如表310所示的。从而，模拟输出电压上移了第一阵列106的一个LSB电压的7/8。在第一DAC阵列108和第二DAC阵列110之间的累积电阻保持在R。因此，在第一阵列106的一个LSB电压内实现显著的偏移。当需要其他偏移时，能够设置开关300和开关312的其他配置。

在一些实施例中，正偏移或负偏移可被施加到模拟输出的电压。在这些实施例中，用第二DAC阵列108和第三DAC阵列110的电阻值中的每个为R/2正常地设置DAC 100。在图3的实施例中，通过接通第二DAC阵列108中的开关C和接通第三DAC阵列110中的开关D来满足该正常条件。如果需要正偏移，则减小第二DAC阵列108中的电阻，并且增大第三DAC阵列110中的电阻。另一方面，如果需要负偏移，则增大第二DAC阵列108中的电阻，并且减小第三DAC阵列110中的电阻。

在图4中示出第二DAC阵列108和第三DAC阵列110的另一个实施例。第二DAC阵列108具有电阻器402和开关404的网络400。在图4的实施例中，有被标记为开关A-开关I的九个开关。根据表404设置开关404以产生在参考输入126和参考输出128之间的电阻值。因为第二DAC阵列108使用九个开关，所以需要九个位来操作开关404以获得以(1/8)R的值增加的电阻值。在图4的实施例中，全部的电阻器402具有相同值，该值被称为R。

第三DAC阵列110具有电阻器412和开关414的网络410，该网络410类似于第二DAC阵列108的网络400。网络410被称为是网络400的倒置或被称为是网络400的镜像。第二DAC阵列108的开关404连接到或联结到参考输入126，其中第三DAC阵列110的开关414连接到或联结到参考输出136。同样地，第二DAC阵列108的电阻器402连接到或联结到参考输出128，并且第三DAC阵列110的电阻器412连接到或联结到参考输入134。一个例外是开关J，开关J连接在参考输入134和参考输出136之间。

图3和图4的DAC阵列108、DAC阵列110在参考输入126、参考输入134和参考输出128、参考输出136之间提供八个电阻值。电阻值以电阻值R的八分之一为增量。电阻值的数量对应于由图2的解码器208生成的数字信号，该数字信号具有对应于值8的三个位。在其他实施例中，使用更多数量或更少数量的位。

参考图5，图5示出提供在参考输入126、参考输入134和参考输出128、参考输出136之间的四个不同的电阻值的可能性的网络500和网络502的实施例。该四个不同电阻值对应于由图2的解码器208生成的两个位。网络500具有连接在参考输入126和电阻器512之间的四个开关510。电阻器512或直接地或通过与其他电阻器的串联连接来连接到参考输出128。网络502使用连接在电阻器522和参考输出136之间的四个开关520。当网络502中的附加开关524闭合时，网络502中的附加开关524将参考输入134短接到参考输出136。网络500被称为是网络502的镜像。

图6示出提供在参考输入126、参考输入134和参考输出128、参考输出136之间的四个不同的电阻值的可能性的网络600和网络602的其他的实施例。该四个不同电阻值对应于由图2的解码器208生成的两个位。网络600具有连接在参考输入126和电阻器612之间的四个开关610。电阻器612或直接地或通过与其他电阻器的串联连接来连接到参考输出128。网络602使用连接在电阻器622和参考输出136之间的四个开关620。当网络602中的附加开关624闭合时，网络602中的附加开关624将输入参考134短接到输出参考136。网络600有时被称为是网络602的镜像。

图7还示出提供在参考输入126、参考输入134和参考输出128、参考输出136之间的四个不同的电阻值的可能性的网络700和网络702的其他的实施例。与图5和图6的网络一样，该四个不同电阻值对应于由图2的解码器208生成的两个位。网络700具有连接在参考输入126和电阻器712之间的四个开关710。电阻器712或直接地或通过与其他电阻器的串联连接来连接到参考输出128。网络702使用连接在电阻器722和参考输出136之间的四个开关720。当网络602中的附加开关724闭合时，网络602中的附加开关724将参考输入134短接到参考输出136。网络700被称为是网络702的镜像。

已经描述第二DAC阵列108和第三DAC阵列110的实施例，现在将描述其他实施例。上述实施例使用第二DAC阵列108和第三DAC阵列110中的网络的镜像。在一些实施例中，不需要镜像。例如，在第二DAC阵列108中可使用网络600，并且在第三DAC阵列110中可使用网络702。该实施例确实需要图2的解码器208来输出不同的位以对应于不同的网络模式。

上面所公开的第二DAC阵列108中的网络全部具有连接在参考输入126和参考输出128之间的最小电阻。例如最小电阻可以是R/8或R/4。该最小电阻防止电压V_REF直接施加到第一DAC阵列106的输入参考120，这减少模拟信号的饱和的可能性。

以上公开的第三DAC阵列110中的网络全部具有使得参考输入134能够被短接到参考输出136或直接地连接到参考输出136的开关。在参考输出136接地的实施例中，该开关有效地为第一DAC阵列106的参考输出122提供接地参考。

在以上描述的网络中的许多网络中，与常规的电阻器网络相比，仅使用大约电阻器的四分之一。结果是由网络使用的面积仅仅是常规网络的大小的四分之一。通过不同电阻器之间的串联或并联连接实现电阻器数量的降低。应当注意，在以上描述的全部的网络中，有连接到并联连接的电阻器的至少一个开关，其中并联的电阻器连接到参考输出128或参考输入134。另外，每个网络具有连接到单个电阻器的开关，该单个电阻器连接到参考输出128或参考输入134。

虽然本文已经详细描述了说明性的和目前优选的实施例，但是应该理解本发明概念可以多种其它方式体现和采用，并且所附权利要求书旨在被解释为包括此类变化，除非此类变化在由现有技术限制的范围内。

Claims

1.一种数字模拟转换器，所述数字模拟转换器包括：

第一数字模拟阵列，所述第一数字模拟阵列具有参考输入、参考输出、能够连接到数字信号的第一数字输入和模拟输出；以及

第二数字模拟阵列，所述第二数字模拟阵列包括：

第二数字输入；

参考输入，所述参考输入能够连接到第一电压源；

参考输出，所述参考输出联结到所述第一数字模拟阵列的所述参考输入；

多个开关，所述多个开关由在所述第二数字输入处的信号控制，每个开关具有第一端子和第二端子，每个开关的所述第一端子联结到所述参考输入；以及

多个电阻器，所述多个电阻器连接在所述开关的所述第二端子和所述参考输出之间，其中单个电阻器连接在所述开关中的至少一个开关的所述第二端子中的一个第二端子和所述参考输出之间，并且其中并联连接的至少两个电阻器连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间。

2.根据权利要求1所述的数字模拟转换器，所述数字模拟转换器还包括第三数字模拟阵列，所述第三数字模拟阵列包括：

第三数字输入，

参考输入，所述参考输入联结到所述第一数字模拟阵列的所述参考输出；

参考输出，所述参考输出能够连接到第二电压源；

多个开关，所述多个开关由在所述第三数字输入处的信号控制，每个开关具有第一端子和第二端子，每个开关的所述第一端子联结到所述参考输入；以及

多个电阻器，所述多个电阻器连接在所述开关的所述第二端子和所述参考输出之间，其中单个电阻器连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间，并且其中至少两个电阻器并联连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间。

3.根据权利要求1所述的数字模拟转换器，其中所述电阻器全部具有相同的电阻值。

4.根据权利要求2所述的数字模拟转换器，其中：

在所述第二数字模拟阵列中的所述电阻器排列形成第一网络；

在所述第三数字模拟阵列中的所述电阻器排列形成第二网络；以及

所述第一网络是所述第二网络的镜像。

5.根据权利要求2所述的数字模拟转换器，其中所述第三数字模拟阵列包括连接在所述参考输入和所述参考输出之间的开关，并且其中当所述开关闭合时，所述开关将所述参考输入短接到所述参考输出。

6.根据权利要求1所述的数字模拟转换器，其中所述第二数字模拟阵列在所述参考输入和所述参考输出之间设置多个电阻值，其中电阻值的数量对应于所述数字信号的最低有效位的数量。

7.根据权利要求1所述的数字模拟转换器，其中所述第二数字模拟阵列在所述参考输入和所述参考输出之间设置多个电阻值，其中电阻值的数量对应于所述数字信号的最低有效位的所述数量。

8.根据权利要求2所述的数字模拟转换器，其中：

四个不同的电阻值通过所述第二数字模拟阵列是能够设置的，电阻值之间的差值大体上相同；以及

四个不同的电阻值通过所述第三数字模拟阵列是能够设置的，电阻值之间的差值大体上相同。

9.根据权利要求8所述的数字模拟转换器，其中所述第二数字模拟阵列具有四个开关，并且其中所述第三数字模拟阵列具有五个开关。

10.根据权利要求8所述的数字模拟转换器，其中三个电阻器串联连接在所述第二数字模拟阵列的所述开关中的一个开关和所述参考输出之间。

11.根据权利要求2所述的数字模拟转换器，其中：

八个不同的电阻值通过所述第二数字模拟阵列是能够设置的，电阻值之间的差值大体上相同；以及

八个不同的电阻值通过所述第三数字模拟阵列是能够设置的，电阻值之间的差值大体上相同。

12.根据权利要求11所述的数字模拟转换器，其中单个电阻器连接在所述第三数字模拟阵列的所述参考输入和所述参考输出之间。

13.根据权利要求11所述的数字模拟转换器，其中三个电阻器并联连接在所述第三数字模拟阵列的所述参考输入和所述开关中的一个开关之间。

14.根据权利要求11所述的数字模拟转换器，其中四个电阻器并联连接在所述第三数字模拟阵列的所述参考输入和所述开关中的一个开关之间。

15.根据权利要求11所述的数字模拟转换器，其中七个电阻器串联连接在所述第三数字模拟阵列的所述参考输入和所述开关中的第一个开关之间。

16.根据权利要求15所述的数字模拟转换器，其中所述开关中的第二个开关连接在所述七个电阻器中的两个电阻器的结合点和所述参考输出之间。

17.根据权利要求2所述的数字模拟转换器，其中与所述第二数字模拟阵列相比，所述第三数字模拟阵列具有更多的开关。

18.根据权利要求2所述的数字模拟转换器，其中与所述第二数字模拟阵列相比，所述第三数字模拟阵列具有多一个开关。

19.一种数字模拟转换器，包括：

第一数字模拟阵列，所述第一数字模拟阵列具有参考输入、参考输出、能够连接到数字信号的第一数字输入和模拟输出；

第二数字模拟阵列，所述第二数字模拟阵列包括：

第二数字输入，

参考输入，所述参考输入能够连接到第一电压源；

多个开关，所述多个开关由在所述第二数字输入处的信号控制，每个开关具有第一端子和第二端子，每个开关的所述第一端子联结到所述参考输入；

多个电阻器，所述多个电阻器连接在所述开关的所述第二端子和所述参考输出之间，其中单个电阻器连接在所述开关中的至少一个开关的所述第二端子中的一个第二端子和所述参考输出之间，其中并联连接的至少两个电阻器连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间，其中四个电阻值能够设置在所述参考输入和所述参考输出之间，并且其中电阻值之间的差值大体上相等；

第三数字模拟阵列，所述第三数字模拟阵列包括：

第三数字输入，

参考输出，所述参考输出能够连接到第二电压源；

多个开关，所述多个开关由在所述第三数字输入处的信号控制，每个开关具有第一端子和第二端子，每个开关的所述第一端子联结到所述参考输入；

多个电阻器，所述多个电阻器连接在所述开关的所述第二端子和所述参考输出之间，其中单个电阻器连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间，其中至少两个电阻器并联连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间，其中四个电阻值能够设置在所述参考输入和所述参考输出之间，并且其中电阻值之间的差值大体上相等。

20.一种数字模拟转换器，包括：

第二数字模拟阵列，所述第二数字模拟阵列包括：

第二数字输入，

参考输入，所述参考输入能够连接到第一电压源；

多个电阻器，所述多个电阻器连接在所述开关的所述第二端子和所述参考输出之间，其中单个电阻器连接在所述开关中的至少一个开关的所述第二端子中的一个第二端子和所述参考输出之间，其中并联连接的至少两个电阻器连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间，其中八个电阻值能够设置在所述参考输入和所述参考输出之间，并且其中电阻值之间的差值大体上相等；

第三数字模拟阵列，所述第三数字模拟阵列包括：

第三数字输入，

参考输出，所述参考输出能够连接到第二电压源；

多个电阻器，所述多个电阻器连接在所述开关的所述第二端子和所述参考输出之间，其中单个电阻器连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间，其中至少两个电阻器并联连接在所述开关中的至少一个开关的所述第二端子和所述参考输出之间，其中八个电阻值能够设置在所述参考输入和所述参考输出之间，并且其中电阻值之间的差值大体上相等。