KR102203372B1 - 적층 세라믹 콘덴서 - Google Patents
적층 세라믹 콘덴서 Download PDFInfo
- Publication number
- KR102203372B1 KR102203372B1 KR1020200048432A KR20200048432A KR102203372B1 KR 102203372 B1 KR102203372 B1 KR 102203372B1 KR 1020200048432 A KR1020200048432 A KR 1020200048432A KR 20200048432 A KR20200048432 A KR 20200048432A KR 102203372 B1 KR102203372 B1 KR 102203372B1
- Authority
- KR
- South Korea
- Prior art keywords
- multilayer ceramic
- ceramic capacitor
- layer
- lower electrode
- electrode layer
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 76
- 239000011347 resin Substances 0.000 claims abstract description 79
- 229920005989 resin Polymers 0.000 claims abstract description 79
- 239000000919 ceramic Substances 0.000 claims abstract description 25
- 229910001128 Sn alloy Inorganic materials 0.000 claims abstract description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 171
- 238000007747 plating Methods 0.000 description 37
- 229920001187 thermosetting polymer Polymers 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000011231 conductive filler Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 238000001878 scanning electron micrograph Methods 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000445 field-emission scanning electron microscopy Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
외부전극에 의해 기계적 강도의 향상을 도모하고, 또한 외부전극에 포함되는 하부전극층과 도전성 수지층이 강고하게 밀착됨으로써 양호한 내습 신뢰성 및 전기특성을 가지는 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서(10)는, 복수의 세라믹층(30) 및 복수의 내부전극(40a, 40b)이 적층되어 형성된 적층체(20)와, 내부전극(40a, 40b)과 전기적으로 접속되도록 적층체(20)의 양 단면(26a, 26b)에 형성된 한 쌍의 외부전극(140a, 140b)을 포함하고, 한 쌍의 외부전극(140a, 140b)의 각각은, 적층체(20)의 표면에 형성되며, Cu를 포함하는 하부전극층(142)과, 하부전극층(142)의 표면에 부분적으로 형성되며, Cu3Sn합금을 포함하는 접합부(144)와, 하부전극층(142)과 접합부(144)의 표면에 형성된 도전성 수지층(146)을 포함하며, 접합부(144)의 총면적은, 하부전극층의 총면적의 2.7% 이상 40.6% 이하이다.
적층 세라믹 콘덴서(10)는, 복수의 세라믹층(30) 및 복수의 내부전극(40a, 40b)이 적층되어 형성된 적층체(20)와, 내부전극(40a, 40b)과 전기적으로 접속되도록 적층체(20)의 양 단면(26a, 26b)에 형성된 한 쌍의 외부전극(140a, 140b)을 포함하고, 한 쌍의 외부전극(140a, 140b)의 각각은, 적층체(20)의 표면에 형성되며, Cu를 포함하는 하부전극층(142)과, 하부전극층(142)의 표면에 부분적으로 형성되며, Cu3Sn합금을 포함하는 접합부(144)와, 하부전극층(142)과 접합부(144)의 표면에 형성된 도전성 수지층(146)을 포함하며, 접합부(144)의 총면적은, 하부전극층의 총면적의 2.7% 이상 40.6% 이하이다.
Description
이 발명은, 적층 세라믹 콘덴서에 관한 것으로, 특히, 복층 구조의 외부전극을 포함한 적층 세라믹 콘덴서에 관한 것이다.
최근, 적층 세라믹 콘덴서는, 종래보다 충격을 받기 쉬운 가혹한 환경 하에서도 이용되게 되었기 때문에, 이것에 대응할 수 있는 기계적 강도를 가지는 것이 요구되고 있다. 예를 들면, 휴대전화, 휴대음악 플레이어 등의 모바일기기에 이용되는 적층 세라믹 콘덴서는, 낙하 등의 충격을 견디어내는 것이 요구된다. 구체적으로는, 적층 세라믹 콘덴서는, 낙하 등의 충격을 받아도, 실장기판으로부터 탈락하지 않고, 크랙이 생기지 않도록 할 필요가 있다. 또한, ECU 등의 차량용 기기에 이용되는 적층 세라믹 콘덴서는, 열(熱)사이클 등의 충격을 견디어내는 것이 요구된다. 구체적으로는, 적층 세라믹 콘덴서는, 열사이클에서 실장기판이 선(線)팽창·수축함으로써 발생되는 휨 응력이나 외부전극에 가해지는 인장 응력을 받아도, 크랙이 생기지 않도록 할 필요가 있다.
상기와 같은 요구에 따르는 것을 목적으로 하여, 열경화성 수지층을 포함하는 외부전극을 포함한 적층 세라믹 콘덴서가 알려져 있다. 특허문헌 1에는, 그러한 적층 세라믹 콘덴서가 개시되어 있다.
특허문헌 1의 적층 세라믹 콘덴서는, 콘덴서 본체의 양 단면(端面)에 형성된 베이킹 전극으로서의 전극층과, 전극층의 표면에 형성된 도전성의 열경화성 수지층을 포함하는 복층 구조의 외부전극을 포함한다. 특허문헌 1의 적층 세라믹 콘덴서는, 복층 구조의 외부전극에서, 전극층이 내습(耐濕) 신뢰성을 확보하는 기능을 담당하고, 열경화성 수지층이 콘덴서 본체에 대한 크랙 억제 기능을 담당한다.
특허문헌 1과 같은 적층 세라믹 콘덴서는, 열경화성 수지층에 수지를 포함하기 때문에, 열경화성 수지층에 포함되는 금속의 함유율이 낮아진다. 그 때문에, 열경화성 수지층과 그 하면(下面)에 형성되는 전극층과의 밀착력이 약한 경향에 있다. 이로써, 특허문헌 1과 같은 적층 세라믹 콘덴서는, 열경화성 수지층과 전극층의 사이에 수분 등이 침입하여, 내습 신뢰성이나 전기특성이 저하해버린다는 문제가 있었다.
상기의 문제를 해결하는 방법으로서, 전극층과 열경화성 수지층의 사이에 합금층을 형성하는 방책이 있지만, 전극층과 열경화성 수지층의 사이의 합금의 양이 지나치게 많으면, 열경화성 수지층에 의한 크랙 억제 기능이 저하하는 문제가 있었다.
그러므로, 이 발명의 주된 목적은, 외부전극에 의해 기계적 강도의 향상을 도모하고, 또한 외부전극에 포함되는 하부전극층과 도전성 수지층이 강고하게 밀착됨으로써 양호한 내습 신뢰성 및 전기특성을 가지는 적층 세라믹 콘덴서를 제공하는 것이다.
이 발명에 따른 적층 세라믹 콘덴서는, 복수의 세라믹층 및 복수의 내부전극이 적층됨으로써 형성된 적층체와, 내부전극과 전기적으로 접속되도록 적층체의 표면에 형성된 한 쌍의 외부전극을 포함한 적층 세라믹 콘덴서로서, 한 쌍의 외부전극의 각각은 적층체의 표면에 형성되며, Cu를 포함하는 하부전극층과, 하부전극층의 표면에 부분적으로 형성되며, Cu3Sn합금을 포함하는 접합부와, 하부전극층과 접합부의 표면에 형성된 도전성 수지층을 포함하고, 접합부의 총면적은, 하부전극층의 총면적의 2.7% 이상 40.6% 이하인 것을 특징으로 하는 적층 세라믹 콘덴서이다.
바람직하게는, 접합부의 두께는, 0.1㎛ 이상 1.2㎛ 이하인 적층 세라믹 콘덴서이다.
바람직하게는, 접합부의 폭은, 1.3㎛ 이상 13.3㎛ 이하인 적층 세라믹 콘덴서이다.
바람직하게는, 접합부는, Ag 및 Cu 중 적어도 어느 한 쪽과 Sn을 포함하는 합금층을 포함하는 적층 세라믹 콘덴서이다.
이 발명에 따른 적층 세라믹 콘덴서는, 복층 구조의 외부전극에서, 하부전극층의 표면에 부분적으로 형성되며, Cu3Sn합금을 포함하는 접합부를 통해 금속접합되고, 접합부의 총면적은, 하부전극층의 총면적의 2.7% 이상 40.6% 이하이다. 이로써, 외부전극에 포함되는 하부전극층과 도전성 수지층이 강고하게 밀착되기 때문에, 내습 신뢰성 및 전기특성이 향상되고, 또한, 적층 세라믹 콘덴서에 대한 크랙의 발생도 억제할 수 있다. 또한, 외부전극이, 도전성 수지층을 포함함으로써, 내(耐)기판 구부림성이나 낙하 충격성 등의 기계적 강도가 향상된다. 그 결과, 외부전극에 의해 기계적 강도의 향상을 도모하고, 또한 외부전극에 포함되는 하부전극층과 도전성 수지층이 강고하게 밀착됨으로써 양호한 내습 신뢰성 및 전기특성을 가지는 적층 세라믹 콘덴서를 얻을 수 있다.
또한, 이 발명에 따른 적층 세라믹 콘덴서는, 접합부의 두께가, 0.1㎛ 이상 1.2㎛ 이하이다. 이로써, 적층 세라믹 콘덴서에 대한 크랙의 발생을 보다 억제하면서, 전기특성도 양호해진다.
또한, 접합부의 폭이, 1.3㎛ 이상 13.3㎛ 이하이다. 이로써, 적층 세라믹 콘덴서에 대한 크랙의 발생을 따라 확실하게 억제할 수 있다.
또한, 이 발명에 따른 적층 세라믹 콘덴서는, 접합부가 Ag 및 Cu 중 적어도 어느 한 쪽과 Sn을 포함하는 합금층을 포함하면, 보다 확실하게 양호한 전기특성을 가지는 적층 세라믹 콘덴서를 얻을 수 있다.
이 발명에 따르면, 외부전극에 의해 기계적 강도의 향상을 도모하고, 또한 외부전극에 포함되는 하부전극층과 도전성 수지층이 강고하게 밀착됨으로써 양호한 내습 신뢰성 및 전기특성을 가지는 적층 세라믹 콘덴서를 제공할 수 있다.
이 발명의 상술의 목적, 그 외의 목적, 특징 및 이점은, 도면을 참조해서 행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 분명해질 것이다.
도 1은 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 외관사시도이다.
도 2는 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 1의 II-II단면도이다.
도 3은 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 2의 단면도에서의 제1의 외부전극 및 그 근방의 확대도이다.
도 4는 외부전극에 형성되는 접합부를 나타내는 SEM 화상을 모식적으로 나타낸 도면이다.
도 2는 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 1의 II-II단면도이다.
도 3은 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 2의 단면도에서의 제1의 외부전극 및 그 근방의 확대도이다.
도 4는 외부전극에 형성되는 접합부를 나타내는 SEM 화상을 모식적으로 나타낸 도면이다.
1. 적층 세라믹 콘덴서
이하, 도면을 참조해서 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서에 대해 설명한다. 도 1은, 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 외관사시도이다. 도 2는, 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 1의 II-II단면도이다. 도 3은, 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서를 나타내는 도 2의 단면도에서의 제1의 외부전극 및 그 근방의 확대도이다.
이 실시형태에 따른 적층 세라믹 콘덴서(10)는, 적층체(20)와, 제1의 외부전극(140a) 및 제2의 외부전극(140b)(한 쌍의 외부전극)을 포함한다.
(적층체(20))
적층체(20)는, 복수의 세라믹층(30)과, 복수의 제1의 내부전극(40a) 및 제2의 내부전극(40b)이 적층됨으로써 형성된다.
적층체(20)는, 직방체 형상으로 형성되고, 마주 보는 제1의 주면(主面)(22a) 및 제2의 주면(22b), 마주 보는 제1의 측면(24a) 및 제2의 측면(24b), 그리고 마주 보는 제1의 단면(26a) 및 제2의 단면(26b)을 포함한다. 여기서, 제1의 단면(26a)과 제2의 단면(26b)을 잇는 방향이 길이(L) 방향, L 방향에 직교하고, 또한 제1의 측면(24a)과 제2의 측면(24b)을 잇는 방향이 폭(W) 방향, L 방향 및 W 방향에 직교하며, 또한 제1의 주면(22a)과 제2의 주면(22b)을 잇는 방향이 높이(T) 방향이다.
적층체(20)는, 그 코너부 및 능선부의 일부 또는 전부에 라운드형을 가지는 것이 바람직하다. 또한, 적층체(20)의 직방체 형상은, 제1 및 제2의 주면(22a, 22b), 제1 및 제2의 측면(24a, 24b), 그리고 제1 및 제2의 단면(26a, 26b)을 포함하는 형상이면, 특별히 한정되지 않는다. 예를 들면, 적층체(20)는, 제1 및 제2의 주면(22a, 22b), 제1 및 제2의 측면(24a, 24b), 그리고 제1 및 제2의 단면(26a, 26b)의 일부 또는 전부에 단차나 요철이 형성되어도 된다.
(세라믹층(30))
세라믹층(30)은, 제1의 내부전극(40a)과 제2의 내부전극(40b)의 사이에 끼워져, T방향으로 적층된다. 세라믹층(30)의 두께는, 0.5㎛ 이상 10㎛ 이하 정도인 것이 바람직하다.
세라믹층(30)의 세라믹 재료로는, 예를 들면, BaTiO3, CaTiO3, SrTiO3, CaZrO3 등의 주성분으로 이루어지는 유전체 세라믹을 이용할 수 있다. 또한, 이들의 주성분에, Mn 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물 등의 부성분을 첨가해도 된다.
(제1 및 제2의 내부전극(40a, 40b))
제1의 내부전극(40a)은, 세라믹층(30)의 계면(界面)을 평판 형상으로 연장하고, 적층체(20)의 제1의 단면(26a)에 노출한다. 한편, 제2의 내부전극(40b)은, 세라믹층(30)을 통해 제1의 내부전극(40a)과 대향하도록 세라믹층(30)의 계면을 평판 형상으로 연장하고, 제2의 단면(26b)에 노출한다. 따라서, 제1 및 제2의 내부전극(40a, 40b)은, 세라믹층(30)을 통해 서로 대향하는 대향부와, 제1 및 제2의 단면(26a, 26b)으로 인출된 인출부를 포함한다. 제1의 내부전극(40a)과 제2의 내부전극(40b)이 세라믹층(30)을 통해 대향함으로써, 정전(靜電)용량이 발생한다. 제1 및 제2의 내부전극(40a, 40b)의 두께는, 0.2㎛ 이상 2.0㎛ 이하 정도인 것이 바람직하다.
제1 및 제2의 내부전극(40a, 40b)은, 예를 들면, Ni, Cu, Ag, Pd, Au 등의 금속, Ag-Pd합금, 또는 이들의 금속 중 적어도 1종을 포함하는 합금 등의 적절한 도전재료에 의해 구성되는 것이 바람직하다.
(제1 및 제2의 외부전극(140a, 140b))
제1의 외부전극(140a)은, 적층체(20)의 제1의 단면(26a)으로부터, 제1 및 제2의 주면(22a, 22b) 각각의 일부, 그리고 제1 및 제2의 측면(24a, 24b) 각각의 일부에 이르도록 형성되고, 제1의 단면(26a)에서 제1의 내부전극(40a)에 전기적으로 접속된다. 한편, 제2의 외부전극(140b)은, 적층체(20)의 제2의 단면(26b)으로부터, 제1 및 제2의 주면(22a, 22b) 각각의 일부, 그리고 제1 및 제2의 측면(24a, 24b) 각각의 일부에 이르도록 형성되고, 제2의 단면(26b)에서 제2의 내부전극(40b)에 전기적으로 접속된다.
제1 및 제2의 외부전극(140a, 140b)은, 하부전극층(142)과, 접합부(144)와, 도전성 수지층(146)과, 도금층(150)을 포함하는 복층 구조이다. 또한, 제1 및 제2의 외부전극(140a, 140b)은, 도금층(150)을 포함하지 않아도 된다.
(하부전극층(142))
하부전극층(142)은, 적층체(20)의 제1 또는 제2의 단면(26a, 26b)으로부터, 제1 및 제2의 주면(22a, 22b) 각각의 일부, 그리고 제1 및 제2의 측면(24a, 24b) 각각의 일부에 이르도록 형성되는 것이 바람직하다. 또한, 하부전극층(142)은, 적층체(20)의 제1 또는 제2의 단면(26a, 26b)에만 형성되어도 된다. 하부전극층(142)의 가장 두꺼운 부분의 두께는, 예를 들면, 10㎛ 이상 50㎛ 이하인 것이 바람직하다.
하부전극층(142)은, 예를 들면, 도전성 금속 및 유리를 포함하는 도전성 페이스트를 도포·베이킹함으로써 형성된다. 도전성 금속은, 예를 들면, Cu 또는 Cu합금 등을 이용할 수 있다. 유리는, 예를 들면, B, Si, Ba, Mg, Al, Li 등을 포함하는 유리를 이용할 수 있다. 하부전극층(142)은, 제1 및 제2의 내부전극(40a, 40b)과 동시 소성(燒成)해서 형성되어도 되고, 도전성 페이스트를 도포하고 베이킹하여 형성되어도 된다.
(접합부(144))
접합부(144)는, 하부전극층(142)을 부분적으로 덮도록 그 표면에 형성된다. 구체적으로는, 접합부(144)는, 적층체(20)의 제1 또는 제2의 단면(26a, 26b)에 형성된 하부전극층(142)의 표면에 형성되고, 거기에 더하여, 제1 및 제2의 주면(22a, 22b) 각각의 일부, 그리고 제1 및 제2의 측면(24a, 24b) 각각의 일부에 형성된 하부전극층(142)의 표면에도 이르도록 형성되는 것이 바람직하다. 또한, 접합부(144)는, 적층체(20)의 제1 또는 제2의 단면(26a, 26b)에 형성된 하부전극층(142)의 표면에만 형성되어도 된다.
접합부(144)는, 그 표면이 거칠어져도 된다. 구체적으로는, 접합부(144)의 표면 거칠기 Ra의 값이 0.2㎛ 이상 5.1㎛ 이하인 것이 바람직하다. 접합부(144)의 표면 거칠기 Ra의 값이 0.2㎛보다도 작은 경우, 접합부(144)와 도전성 수지층(146)의 계면 박리가 일어나기 쉬워진다. 또한, 접합부(144)의 표면 거칠기 Ra의 값이 5.1㎛보다도 큰 경우, 도전성 수지층(146)의 밀착 면적이 지나치게 적어져서, 마찬가지로 계면박리가 일어나기 쉬워진다.
접합부(144)는, Cu3Sn합금을 포함한다. 또한, 접합부(144)는, Ag 및 Cu 중 적어도 어느 한 쪽과 Sn을 포함하는 합금을 포함해도 된다. 접합부(144)의 원자비Cu:Sn(atom%)은, 70 이상 80 이하:20 이상 30 이하atom% 가 된다. 접합부(144)의 Cu3Sn합금이나 Ag 및 Cu 중 적어도 어느 한 쪽과 Sn을 포함하는 합금은, 적층 세라믹 콘덴서(10)를 제조할 때의 열처리 공정에서, 하부전극층(142)에 포함되는 Cu와 도전성 수지층(146)에 포함되는 Ag 및 Cu 중 적어도 어느 한 쪽과 Sn을 포함하는 합금이 반응함으로써 생성되는 것이다. 즉, 접합부(144)를 통해 하부전극층(142)과 도전성 수지층(146)이 금속접합된다.
접합부(144)의 총면적은, 하부전극층(142)의 총면적의 2.7% 이상 40.6% 이하이다. 또한, 접합부(144)의 두께는, 0.1㎛ 이상 1.2㎛ 이하인 것이 바람직하다. 또한, 접합부(144)의 폭은, 1.3㎛ 이상 13.3㎛ 이하인 것이 바람직하다. 접합부(144)의 두께가 0.1㎛ 미만이면, Cu3Sn합금이 충분히 생성되지 않기 때문에, 금속접합이 불완전해져서 하부전극층(142)과 도전성 수지층(146)의 밀착력이 약해진다. 또한, 접합부(144)가 전혀 존재하지 않으면, 하부전극층(142)과 도전성 수지층(146)이 금속접합되지 않기 때문에, 하부전극층(142)과 도전성 수지층(146)의 밀착력이 약해진다. 이로써, 전기특성이 안정되지 않고, 또한, 충분한 내습 신뢰성을 얻을 수도 없다. 또한, 접합부(144)의 폭이, 1.3㎛ 미만, 접합부(144)의 총면적이, 하부전극층(142)의 총면적의 2.7% 미만이어도, 금속접합이 불완전해져서, 하부전극층(142)과 도전성 수지층(146)의 밀착력이 약해진다. 이로써, 전기특성이 안정되지 않고, 또한, 충분한 내습 신뢰성을 얻을 수도 없다.
한편, 접합부(144)의 두께가 1.2㎛를 초과하고, 접합부(144)의 폭이 13.3㎛를 초과하며, 접합부(144)의 총면적이 하부전극층의 총면적의 40.6%를 초과하면, 외력에 의해 제1 및 제2의 외부전극(140a, 140b)에 응력이 생겼을 때에, 그 응력을 완화할 수 없어, 도전성 수지층(146)에 의한 크랙 억제 기능이 저하된다.
또한, 접합부(144)의 총면적, 두께 및 폭은, 상술한 적층 세라믹 콘덴서의 폭 방향의 1/2 위치(W/2 위치)까지 절단면 연마하고, 도 4에 나타내는 바와 같이 소정의 배율로 확대된 노출 절단면에서 측정한다. 각 측정 방법은 다음과 같다.
먼저, 접합부(144)의 총면적은, 노출 절단면의 중앙 위치(T/2 위치)에 있어서, 접합부가 존재하는 영역에서 소정의 배율로 확대된 노출 절단면의 SEM 화상의 시야 내에서 확인할 수 있는 하부전극층(142)의 길이에 대하여 접합부의 존재하는 비율을, 접합부(144)의 총면적으로서 측정한다.
또한, 접합부(144)의 두께는, 노출 절단면의 중앙 위치(T/2 위치)에 있어서, 접합부가 존재하는 영역에서 소정의 배율로 확대된 노출 절단면의 SEM 화상의 시야 내에서 확인할 수 있는 하부전극층(142)과의 계면의 접선에 대한 수직 방향을 따른 두께를, 접합부(144)의 두께로서 측정했다.
또한, 접합부(144)의 폭은, 노출 절단면의 중앙 위치(T/2 위치)에 있어서, 접합부가 존재하는 영역에서 소정의 배율로 확대된 노출 절단면의 SEM 화상의 시야 내에서 확인할 수 있는 접합부의 최대길이를, 접합부(144)의 폭으로서 측정했다.
(도전성 수지층(146))
도전성 수지층(146)은, 하부전극층(142)과 접합부(144)를 덮도록 그 표면에 형성된다. 구체적으로는, 도전성 수지층(146)은, 적층체(20)의 제1 또는 제2의 단면(26a, 26b)에 형성된 접합부(144)의 표면에 형성되어, 거기에 더하여, 제1 및 제2의 주면(22a, 22b) 각각의 일부, 그리고 제1 및 제2의 측면(24a, 24b) 각각의 일부에 형성된 접합부(144)의 표면에도 이르도록 형성되는 것이 바람직하다. 도전성 수지층(146)의 두께는, 예를 들면, 10㎛ 이상 150㎛ 이하인 것이 바람직하다.
도전성 수지층(146)은, 도전성 필러 및 수지를 포함한다.
도전성 필러는, 그 입자의 형상이, 구상(球狀), 편평상(扁平狀) 등이라도 좋다. 또한, 도전성 필러는, 그 입자의 형상이 구상, 편평상 등인 경우, 구상과 편평상을 혼합해서 이용하는 것이 바람직하다. 또한, 도전성 필러는, 그 입자의 형상이 특별히 한정되지 않는다. 또한, 도전성 필러의 평균 입경은, 예를 들면, 0.3㎛ 이상 10㎛ 이하여도 되지만, 특별히 한정되지 않는다.
도전성 필러로는, 도전성을 가지는 금속을 이용할 수 있고, 예를 들면, Cu, Ag 및 Sn 또는 이들의 금속을 포함하는 합금을 이용할 수 있다. 특히, Cu, Ag 및 Sn 또는 이들의 금속을 포함하는 합금을 이용하는 것은, Cu3Sn합금이나, Ag와 Cu와 Sn의 합금을 포함하는 접합부(144)를 형성하기 위해서이다.
도전성 필러는, 주로 도전성 수지층(146)의 통전성을 담당한다. 구체적으로는, 도전성 필러끼리 접촉함으로써 도전성 수지층(146) 내부에 통전경로가 형성된다.
도전성 수지층(146)에 포함되는 수지로는, 예를 들면, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 공지의 열경화성 수지를 이용할 수 있다. 특히, 도전성 수지층(146)에 포함되는 수지로는, 에폭시 수지를 이용하는 것이 바람직하다. 에폭시 수지는, 내열성, 내습성, 밀착성 등이 뛰어나고, 가장 적절한 수지 중의 하나이다. 도전성 수지층(146)은, 열경화성 수지와 함께 경화제를 포함하는 것이 바람직하다. 경화제로는, 열경화성 수지로서 에폭시 수지를 이용하는 경우, 페놀계, 아민계, 산무수물계, 이미다졸계 등의 공지의 화합물을 이용할 수 있다.
도전성 수지층(146)은, 수지를 포함함으로써, 예를 들면, 도금막이나 도전성 페이스트의 소성물로 이루어지는 도전층에 비해 유연성이 풍부하다. 따라서, 도전성 수지층(146)은, 적층 세라믹 콘덴서(10)에 가해진 물리적인 충격이나 열사이클에 기인하는 충격을 완충하는 층으로서 기능한다. 이로써, 적층 세라믹 콘덴서(10)에 크랙이 생기는 것 등을 방지할 수 있다. 즉, 적층 세라믹 콘덴서(10)는, 도전성 수지층(146)을 포함함으로써, 내(耐)기판 구부림성이나 낙하 충격성 등의 기계적 강도가 향상된다.
(도금층(150))
도금층(150)은, 도전성 수지층(146)을 덮도록 그 표면에 형성된다. 구체적으로는, 도금층(150)은, 적층체(20)의 제1 또는 제2의 단면(26a, 26b)에 형성된 도전성 수지층(146)의 표면에 형성되고, 거기에 더하여, 제1 및 제2의 주면(22a, 22b) 각각의 일부, 그리고 제1 및 제2의 측면(24a, 24b) 각각의 일부에 형성된 도전성 수지층(146)의 표면에도 이르도록 형성되는 것이 바람직하다. 또한, 도금층(150)은, 적층체(20)의 제1 또는 제2의 단면(26a, 26b)에 형성된 도전성 수지층(146)의 표면에만 형성되어도 된다.
도금층(150)은, Cu, Ni, Sn, Ag, Pd, Ag-Pd합금, Au 등으로부터 선택되는 적어도 1개를 포함한다.
도금층(150)은, 제1의 도금층(152)과, 제2의 도금층(154)을 포함하는 2층 구조이다. 또한, 도금층(150)은, 제1의 도금층(152)만으로 이루어지는 단층 구조여도 되고, 3층 이상의 복층 구조여도 된다. 도금층(150) 1층당의 두께는, 1㎛ 이상 15㎛ 이하인 것이 바람직하다.
제1의 도금층(152)은, 도전성 수지층(146)을 덮도록 그 표면에 형성된다. 제1의 도금층(152)은, Ni도금층인 것이 바람직하다. 이로써, 적층 세라믹 콘덴서(10)를 실장기판에 실장할 때, 실장에 이용되는 솔더에 의해 하부전극층(142)이나 도전성 수지층(146)이 침식되는 것을 방지할 수 있다. 또한, 제1의 도금층(152)은, 복층 구조여도 된다.
제2의 도금층(154)은, 제1의 도금층(152)을 덮도록 그 표면에 형성된다. 제2의 도금층(154)은, Sn도금층인 것이 바람직하다. 이로써, 적층 세라믹 콘덴서(10)를 실장기판에 실장할 때, 실장에 이용되는 솔더의 외부전극(140a, 140b)에 대한 젖음성을 향상시킬 수 있다. 따라서, 적층 세라믹 콘덴서(10)의 실장을 용이하게 실시할 수 있다.
(효과)
이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서(10)는, 복층 구조의 외부전극(140a, 140b)에서, 하부전극층(142)과 도전성 수지층(146)이, Cu3Sn합금을 포함하고, Ag와 Cu와 Sn의 합금을 포함해도 되는 접합부(144)를 통해 금속접합되어, 접합부의 총면적은, 하부전극층의 총면적의 2.7% 이상 40.6% 이하이다. 이로써, 외부전극(140a, 140b)에 포함되는 하부전극층(142)과 도전성 수지층(146)이 강고하게 밀착되기 때문에, 내습 신뢰성 및 전기특성이 향상되고, 또한, 적층 세라믹 콘덴서에 대한 크랙의 발생도 억제할 수 있다. 또한, 외부전극(140a, 140b)이, 도전성 수지층(146)을 포함함으로써, 내(耐)기판 구부림성이나 낙하 충격성 등의 기계적 강도가 향상된다. 그 결과, 적층 세라믹 콘덴서(10)는, 외부전극(140a, 140b)에 의해 기계적 강도의 향상을 도모하고, 또한 외부전극(140a, 140b)에 포함되는 하부전극층(142)과 도전성 수지층(146)이 강고하게 밀착됨으로써 양호한 내습 신뢰성 및 전기특성을 가진다.
또한, 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서(10)는, 접합부(144)의 두께가, 0.1㎛ 이상 1.2㎛ 이하이면, 적층 세라믹 콘덴서에 대한 크랙의 발생을 억제하면서, 전기특성도 양호해진다. 또한, 접합부(144)의 폭이, 1.3㎛ 이상 13.3㎛ 이하이면, 적층 세라믹 콘덴서에 대한 크랙의 발생을 보다 확실하게 억제할 수 있다.
또한, 이 발명의 한 실시형태에 따른 적층 세라믹 콘덴서(10)는, 접합부(144)가, Ag 및 Cu 중 적어도 어느 한 쪽과 Sn을 포함하는 합금층을 포함하면 보다 확실하게 양호한 전기특성을 가지는 적층 세라믹 콘덴서(10)를 얻을 수 있다.
2. 적층 세라믹 콘덴서의 제조 방법
계속해서, 적층 세라믹 콘덴서의 제조 방법에 대해 설명한다.
(적층체의 제작)
먼저, 세라믹 분말을 포함하는 세라믹 페이스트를, 예를 들면, 스크린 인쇄법 등에 의해 시트 형상으로 도포하고, 건조시킴으로써, 세라믹 그린 시트를 형성한다.
다음으로, 세라믹 그린 시트의 표면에, 내부전극 형성용의 도전 페이스트를, 예를 들면, 스크린 인쇄법 등에 의해 소정의 패턴으로 도포하고, 내부전극 형성용 도전 패턴이 형성된 세라믹 그린 시트를 얻는다. 또한, 내부전극 형성용 도전 패턴이 형성되어 있지 않은 세라믹 그린 시트도 얻는다. 또한, 세라믹 페이스트나 내부전극 형성용의 도전 페이스트는, 예를 들면, 공지의 바인더나 용매를 포함해도 된다.
그리고, 내부전극 형성용 도전 패턴이 형성되어 있지 않은 세라믹 그린 시트를 소정매수 적층하고, 그 표면에 내부전극 형성용 도전 패턴이 형성된 세라믹 그린 시트를 적층하고, 그 표면에 내부전극 형성용 도전 패턴이 형성되어 있지 않은 세라믹 그린 시트를 소정매수 적층한다. 이와 같이 하여, 머더 적층체를 제조한다.
또한, 필요에 따라, 머더 적층체를 적층 방향으로 프레스해도 된다. 머더 적층체를 프레스하는 방법으로는, 예를 들면, 정수압(靜水壓) 프레스 등이 생각된다.
또한, 머더 적층체를 소정의 형상 치수로 절단함으로써, 복수의 그린(green) 적층체를 형성한다. 또한, 이 때, 그린 적층체에 배럴 연마 등을 실시하고, 능선부나 모서리부에 라운드를 형성해도 된다.
마지막으로, 그린 적층체를 소성함으로써, 내부에 제1 및 제2의 내부전극이 배치되고, 제1의 내부전극의 단부(端部)가 제1의 단면으로 인출되고, 제2의 내부전극의 단부가 제2의 단면으로 인출된 적층체를 형성한다. 또한, 그린 적층체의 소성온도는, 세라믹 재료나 도전 재료에 따라 적절히 설정할 수 있다. 그린 적층체의 소성온도는, 예를 들면, 900℃ 이상 1300℃ 이하 정도로 할 수 있다.
(적층체에 대한 외부전극의 형성)
먼저, 상기한 바와 같이 해서 얻은 적층체의 양 단면에 대하여 도전성 페이스트의 도포·베이킹을 실시하여, 외부전극의 하부전극층을 형성한다. 이 때의 베이킹 온도는, 700℃ 이상 900℃ 이하인 것이 바람직하다.
다음으로, 하부전극층을 덮도록, 적어도 Sn을 함유하는 도전성 필러 및 수지를 포함하는 도전성 수지 페이스트를 도포하고, 최고온도를 200℃ 이상 300℃ 이하에서 열처리를 실시하고, 수지를 열경화시킨다. 또한, 열처리의 최고온도는, 240℃ 이상 260℃ 이하가 바람직하다. 이 경우, 도전성 수지 페이스트에 있어서의 Sn의 함유량은, 10wt% 이상 40wt% 이하가 바람직하다. 이와 같이 하여, 하부전극층을 덮도록 도전성 수지층이 형성된다. 이 때, 하부전극층의 표면에 부분적으로 접합부가 형성된다. 접합부의 두께나 폭은, 열처리의 최고온도나 열처리 시간을 변화시킴으로써 조정할 수 있다. 이 실시형태에서는, 열처리의 최고온도를 변화시킴으로써 접합부의 두께나 폭을 조정하고 있다. 구체적으로는, 접합부의 두께나 폭은, 열처리의 최고온도를 저하시킴으로써 얇게 할 수 있고, 반대로 상승시킴으로써 두껍게 할 수 있다.
또한, 열처리시의 분위기는, N2 분위기인 것이 바람직하다. 또한, 산소농도를 100ppm 이하로 억제하는 것이 바람직하다. 이로써, 수지의 비산을 막을 수 있고, 또한 각종 금속성분의 산화를 막을 수 있다.
그리고, 필요에 따라, 도전성 수지층의 표면에 Ni도금층(제1의 도금층)을 형성한다. Ni도금층의 형성 방법에는, 전해 도금을 이용할 수 있다.
또한, 필요에 따라, Ni도금층(제1의 도금층)의 표면에 Sn도금층(제2의 도금층)을 형성한다.
이상과 같이 하여, 이 발명에 따른 적층 세라믹 콘덴서가 제조된다.
3. 실험예
이하, 이 발명의 효과를 확인하기 위해 발명자들이 실시한 실험예에 대해 설명한다. 실험예에서는, 상기한 적층 세라믹 콘덴서의 제조 방법에 따라 시료번호 1내지 시료번호 20의 시료를 제작하여, 기계적 강도 및 전기특성을 평가했다.
시료번호 1 내지 시료번호 20의 시료인 적층 세라믹 콘덴서의 사양은, 다음과 같다.
사이즈(설계값)L×W×T:1.6㎜×0.8㎜×0.8㎜
세라믹 재료: BaTi2O3
정전용량: 22㎌
정격전압: 6.3V
외부전극의 구조: 하부전극층, 도전성 수지층 및 도금층으로 이루어지는 복층 구조이며, 하부전극층의 표면에 부분적으로 접합부가 형성
하부전극층: 도전성 금속(Cu)과 유리를 포함하는 베이킹 전극
접합부: Cu와 Sn의 합금
도전성 수지층: Ag 및 Sn을 포함하는 도전성 필러, 및 레졸형 페놀 수지계를 포함하는 수지
도금층의 구조: Ni 도금층(제1의 도금층) 및 Sn 도금층(제2의 도금층)으로 이루어지는 2층 구조
열처리 조건: 시간 18min, N2 분위기 중
시료번호 1 내지 시료번호 20의 각 시료는, 도전성 수지층을 형성하기 위해 이용되는 도전성 수지 페이스트에 함유되는 Sn의 함유량과, 도전성 수지 페이스트를 열경화시키기 위한 경화온도의 최고온도를 각각 변화시킨 시료이다.
시료번호 1 내지 시료번호 5에서는, 경화온도의 최고온도를 240℃로 하고 Sn의 함유량을 0wt%에서 40wt%의 사이에서 변화시켰다.
시료번호 6 내지 시료번호 10에서는, 경화온도의 최고온도를 260℃로 하고 Sn의 함유량을 0wt%에서 40wt%의 사이에서 변화시켰다.
시료번호 11 내지 시료번호 15에서는, 경화온도의 최고온도를 280℃로 하고 Sn의 함유량을 0wt%에서 40wt%의 사이에서 변화시켰다.
시료번호 16 내지 시료번호 20에서는, 경화온도의 최고온도를 300℃로 하고 Sn의 함유량을 0wt%에서 40wt%의 사이에서 변화시켰다.
(평가 방법)
시료번호 1 내지 시료번호 20의 각각의 시료에 대한 기계적 강도 및 전기특성을 평가했다.
기계적 강도에 관한 시험은, 다음과 같이 하여 실시하였다. JEITA 랜드 기판(JEITA land substrate)에 무연 솔더(lead-free solder)(Sn-3.0Ag-0.5Cu)를 이용해서 리플로우를 실장했다. 기판을 1초간에 1㎜씩 휘게 하고, 5㎜ 휜 지점에서 5초간 유지했다. 그 후, 칩을 기판으로부터 떼어내어, 이것을 수지 내에 매립하고, 적층 세라믹 콘덴서의 길이 방향을 따르도록 하여 적층 세라믹 콘덴서의 폭 방향 치수의 1/2 위치(W/2 위치)까지 절단면 연마했다. 노출시킨 절단면의 하부전극층 가장자리단에서의 크랙의 유무를 관찰하고, 크랙의 발생한 수를 카운트했다. 기계적 강도의 평가 시료 수는 12개로 했다.
전기특성에 관한 시험은, 다음과 같이 하여 실시하였다. 각 시료에 대해, 임피던스 애널라이저(애질런트 테크놀로지스(Agilent Technologies)사 제품 4294A)를 이용하여, 전압 1Vrms, 주파수 1kHz∼10MHz로 주사(走査)함으로써 전기특성시험을 실시하고, 1MHz에서의 ESR을 측정했다. 또한, 테스트 픽처는, 애질런트 테크놀로지스사 제품 16044A를 이용했다. 평균 15mΩ 이하가 되는 시료를 양호하다고 판단했다. 전기특성시험의 평가 시료 수는 10개로 했다.
(분석 방법)
시료번호 1 내지 시료번호 20의 각 시료인 적층 세라믹 콘덴서의 외부전극에 접합부가 포함되는지 여부의 분석 방법은, 다음과 같다. 적층 세라믹 콘덴서를 랜덤으로 골라내어, 이것을 수지 내에 매립하고, 적층 세라믹 콘덴서의 길이 방향을 따르도록 하여 적층 세라믹 콘덴서의 폭 방향의 1/2 위치(W/2 위치)까지 절단면 연마했다. 그 후, 노출 절단면에서 FE-SEM을 이용하여, 상기의 적층 세라믹 콘덴서의 단면 중앙의 외부전극을 소정의 배율로 접합부의 유무를 관찰했다.
접합부의 총면적, 두께 및 폭은, 상술한 적층 세라믹 콘덴서의 폭 방향의 1/2 위치(W/2 위치)까지 절단면 연마한 노출 절단면에서 측정했다. 측정 방법은 다음과 같다.
먼저, 접합부의 총면적은, 노출 절단면의 중앙위치(T/2 위치)에 있어서, 접합부가 존재하는 영역에서 소정의 배율로 확대된 노출 절단면의 SEM 화상의 시야내에서 확인할 수 있는 하부전극층의 길이에 대하여 접합부의 존재하는 비율을, 접합부의 총면적으로서 측정하고, 그리고, 3개의 시료의 평균값으로서 산출했다.
또한, 접합부의 두께는, 노출 절단면의 중앙 위치(T/2 위치)에 있어서, 접합부가 존재하는 영역에서 소정의 배율로 확대된 노출 절단면의 SEM 화상의 시야 내에서 확인할 수 있는 하부전극층과의 계면의 접선에 대한 수직 방향을 따른 두께를 접합부의 두께로서 측정하고, 그리고, 3개의 시료의 평균값으로서 산출했다.
또한, 접합부의 폭은, 노출 절단면의 중앙 위치(T/2 위치)에 있어서, 접합부가 존재하는 영역에서 소정의 배율로 확대된 노출 절단면의 SEM 화상의 시야 내에서 확인할 수 있는 접합부의 최대길이를 접합부의 폭으로서 측정하고, 그리고, 3개의 시료의 평균값으로서 산출했다.
(평가 결과)
표 1에, 시료번호 1 내지 시료번호 20에 대해 각 시료의 기계적 강도의 특성의 평가 결과를 나타낸다.
표 1에 나타내는 바와 같이, 시료번호 1 내지 시료번호 10에서는, Sn의 함유량이 0wt% 이상 40wt% 이하이면서 경화온도의 최고온도가 240℃ 이상 260℃ 이하이므로, 크랙이 발생한 시료가 존재하지 않았다.
또한, 시료번호 11 내지 시료번호 14에서는, Sn의 함유량이 0wt% 이상 30wt% 이하이면서 경화온도의 최고온도가 280℃이므로, 크랙이 발생한 시료가 존재하지 않았다.
또한, 시료번호 16 내지 시료번호 19에서는, Sn의 함유량이 0wt% 이상 30wt% 이하이면서 경화온도의 최고온도가 300℃이므로, 크랙이 발생한 시료가 존재하지 않았다.
한편, 시료번호 15에서는, 경화온도의 최고온도는, 280℃이고, Sn의 함유량이 40wt%이므로, 접합부의 총면적이 58.8%이고, 접합부의 두께가 1.8㎛이며, 접합부의 폭이 27.7㎛인 것으로부터, 12개 중 1개에서 크랙이 발생했기 때문에, 크랙의 발생률이 8.3%였다.
또한, 시료번호 20에서는, 경화온도의 최고온도는 300℃이고, Sn의 함유량이 40wt%이므로, 접합부의 총면적이 81.9%이고, 접합부의 두께가 2.6㎛이며, 접합부의 폭이 41.6㎛인 것으로부터, 12개 중 9개에서 크랙이 발생했기 때문에, 크랙의 발생률이 75%였다.
다음으로, 각 시료의 ESR를 확인한 바, 시료번호 1, 시료번호 6, 시료번호 11 및 시료번호 16에서는, 도전성 수지 페이스트에 Sn을 함유하고 있지 않기 때문에, 접합부가 존재하지 않고, 비교적 높은 ESR이 얻어졌다.
한편, 시료번호 2 내지 시료번호 5, 시료번호 7 내지 시료번호 10, 시료번호 12 내지 시료번호 15, 그리고 시료번호 17 내지 시료번호 20의 시료에서는, 도전성 수지 페이스트에 Sn을 함유하므로, 접합부를 가지지 않는 시료번호 1, 시료번호 6, 시료번호 11 및 시료번호 16의 ESR보다도 낮은 값의 ESR을 가지는 양호한 적층 세라믹 콘덴서가 얻어졌다.
또한, 이 발명은, 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변형된다.
10: 적층 세라믹 콘덴서 20: 적층체
22a: 제1의 주면 22b: 제2의 주면
24a: 제1의 측면 24b: 제2의 측면
26a: 제1의 단면 26b: 제2의 단면
30: 세라믹층 40a: 제1의 내부전극
40b: 제2의 내부전극 140a: 제1의 외부전극
140b: 제2의 외부전극 142: 하부전극층
144: 접합부 146: 도전성 수지층
150: 도금층 152: 제1의 도금층
154: 제2의 도금층
22a: 제1의 주면 22b: 제2의 주면
24a: 제1의 측면 24b: 제2의 측면
26a: 제1의 단면 26b: 제2의 단면
30: 세라믹층 40a: 제1의 내부전극
40b: 제2의 내부전극 140a: 제1의 외부전극
140b: 제2의 외부전극 142: 하부전극층
144: 접합부 146: 도전성 수지층
150: 도금층 152: 제1의 도금층
154: 제2의 도금층
Claims (3)
- 복수의 세라믹층 및 복수의 내부전극이 적층됨으로써 형성된 적층체와, 상기 내부전극과 전기적으로 접속되도록 상기 적층체의 표면에 형성된 한 쌍의 외부전극을 포함한 적층 세라믹 콘덴서로서,
상기 한 쌍의 외부전극의 각각은,
상기 적층체의 표면에 부분적으로 형성되며, Cu를 포함하는 하부전극층과,
상기 하부전극층의 표면에 형성되며, Cu3Sn합금을 포함하는 접합부와,
상기 하부전극층과 상기 접합부의 표면에 형성된 도전성 수지층을 포함하고,
상기 접합부의 두께는, 0.1㎛ 이상 1.2㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항에 있어서,
상기 접합부의 폭은, 1.3㎛ 이상 13.3㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 접합부는, Ag 및 Cu 중 적어도 어느 한 쪽과 Sn을 포함하는 합금을 더 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2016-239495 | 2016-12-09 | ||
JP2016239495 | 2016-12-09 | ||
JP2017013090A JP6631547B2 (ja) | 2016-12-09 | 2017-01-27 | 積層セラミックコンデンサ |
JPJP-P-2017-013090 | 2017-01-27 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170165033A Division KR102105345B1 (ko) | 2016-12-09 | 2017-12-04 | 적층 세라믹 콘덴서 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200046002A KR20200046002A (ko) | 2020-05-06 |
KR102203372B1 true KR102203372B1 (ko) | 2021-01-15 |
Family
ID=62632267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200048432A KR102203372B1 (ko) | 2016-12-09 | 2020-04-22 | 적층 세라믹 콘덴서 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6631547B2 (ko) |
KR (1) | KR102203372B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12009154B2 (en) | 2021-10-19 | 2024-06-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component with conductive resin layer |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7053095B2 (ja) | 2018-11-29 | 2022-04-12 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
KR102276514B1 (ko) * | 2019-08-28 | 2021-07-14 | 삼성전기주식회사 | 적층형 전자 부품 |
JP7264106B2 (ja) | 2020-04-30 | 2023-04-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
WO2023243581A1 (ja) * | 2022-06-15 | 2023-12-21 | 株式会社村田製作所 | コンデンサの製造方法、および、コンデンサ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110726A (ja) | 2000-10-04 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2014199852A (ja) | 2013-03-29 | 2014-10-23 | 独立行政法人産業技術総合研究所 | 接合方法及び半導体モジュールの製造方法 |
JP2016165739A (ja) | 2015-03-09 | 2016-09-15 | 富士通株式会社 | 電子装置及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162771A (ja) | 1997-11-25 | 1999-06-18 | Kyocera Corp | 積層セラミックコンデンサ |
JP2007281400A (ja) * | 2006-04-04 | 2007-10-25 | Taiyo Yuden Co Ltd | 表面実装型セラミック電子部品 |
JP5567647B2 (ja) * | 2012-12-06 | 2014-08-06 | 太陽誘電株式会社 | セラミック電子部品 |
JP6094596B2 (ja) * | 2012-12-18 | 2017-03-15 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR102004769B1 (ko) * | 2013-09-30 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판 |
KR102139753B1 (ko) * | 2015-02-26 | 2020-07-31 | 삼성전기주식회사 | 세라믹 전자 부품 및 이의 제조방법 |
JP6623574B2 (ja) * | 2015-06-24 | 2019-12-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2017034010A (ja) * | 2015-07-30 | 2017-02-09 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
US10446320B2 (en) * | 2016-04-15 | 2019-10-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor having external electrode including conductive resin layer |
-
2017
- 2017-01-27 JP JP2017013090A patent/JP6631547B2/ja active Active
-
2020
- 2020-04-22 KR KR1020200048432A patent/KR102203372B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110726A (ja) | 2000-10-04 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2014199852A (ja) | 2013-03-29 | 2014-10-23 | 独立行政法人産業技術総合研究所 | 接合方法及び半導体モジュールの製造方法 |
JP2016165739A (ja) | 2015-03-09 | 2016-09-15 | 富士通株式会社 | 電子装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12009154B2 (en) | 2021-10-19 | 2024-06-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component with conductive resin layer |
Also Published As
Publication number | Publication date |
---|---|
JP6631547B2 (ja) | 2020-01-15 |
JP2018098475A (ja) | 2018-06-21 |
KR20200046002A (ko) | 2020-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102105345B1 (ko) | 적층 세라믹 콘덴서 | |
KR102203372B1 (ko) | 적층 세라믹 콘덴서 | |
KR101794753B1 (ko) | 적층 세라믹 콘덴서 | |
US10269494B2 (en) | Multilayer ceramic capacitor including external electrodes with multilayer structure and manufacturing method therefor | |
JP6806035B2 (ja) | 積層セラミックコンデンサ | |
JP6780673B2 (ja) | 積層セラミックコンデンサおよびその実装構造 | |
JP6201900B2 (ja) | セラミック電子部品 | |
JP6852326B2 (ja) | 積層セラミック電子部品 | |
JP6720660B2 (ja) | 積層セラミックコンデンサ | |
KR101788097B1 (ko) | 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 시리즈, 및 적층 세라믹 콘덴서의 실장체 | |
JP6852327B2 (ja) | 積層セラミック電子部品 | |
KR102212641B1 (ko) | 커패시터 및 그 제조방법 | |
US11062848B2 (en) | Multilayer ceramic electronic component | |
JP2015053495A (ja) | セラミック電子部品およびその製造方法 | |
KR102233547B1 (ko) | 적층 세라믹 콘덴서 | |
JP2018049882A (ja) | 積層セラミック電子部品 | |
JP2017191869A (ja) | 積層セラミックコンデンサの実装構造 | |
KR101060824B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
KR101661514B1 (ko) | 세라믹 전자부품 및 그 제조방법 | |
JP7040534B2 (ja) | 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連 | |
JP2019040943A (ja) | 積層セラミックコンデンサ | |
JP3716746B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
KR20240093871A (ko) | 적층 세라믹 전자부품 | |
JP2005217128A (ja) | セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |