JP6622835B2 - 配線用基板の製造方法 - Google Patents
配線用基板の製造方法 Download PDFInfo
- Publication number
- JP6622835B2 JP6622835B2 JP2018042832A JP2018042832A JP6622835B2 JP 6622835 B2 JP6622835 B2 JP 6622835B2 JP 2018042832 A JP2018042832 A JP 2018042832A JP 2018042832 A JP2018042832 A JP 2018042832A JP 6622835 B2 JP6622835 B2 JP 6622835B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- seed layer
- insulating substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
製造例1
絶縁基板として、孔径が50μmの貫通孔50個が500μmの等間隔で直線上に設けられたシリコン基板(直径:150mm、厚さ:300μm)を用いた。ロードロック式スパッタリング装置(アルバック社製、形式:CS−200)を用いて当該シリコン基板の一方表面にシード層として厚さ50nmのチタン層を形成させた後、厚さ300nmの銅層を形成させた。シード層には図1(b)に示される突出部3aが形成されており、突出部3aの長さLは約20μmであり、厚さDは約150nmであった。
製造例1で得られたシード層を有するシリコン基板を用い、シード層が形成されている面にマスキングフィルム(厚さが30μmのポリエチレン製フィルム)を貼り付けることにより、当該シード層が形成されている面をマスキングフィルムで被覆した。
絶縁基板として、孔径が60μmの貫通孔50個が120μmの等間隔で直線上に設けられたシリコン基板(直径:150mm、厚さ:350μm)を用いた。
実施例II−1
絶縁基板として、孔径が50μmの貫通孔50個が500μmの等間隔で直線上に設けられたシリコン基板(直径:150mm、厚さ:300μm)を用いた。ロードロック式スパッタリング装置(アルバック社製、形式:CS−200)を用いて当該シリコン基板の一方表面に厚さ50nmのチタン層を形成させた後、厚さ300nmの銅層を形成させることにより、シード層を形成させた。
実施例II−1において、金属層が形成された貫通孔の開口部の直径が、金属層が形成される前の貫通孔の開口部の直径の20%となるように貫通孔の内部に金属層を形成させたこと以外は、実施例II−1と同様にして配線用基板を得た。
実施例II−1において、金属層が形成された貫通孔の開口部の直径が、金属層が形成される前の貫通孔の開口部の直径の45%となるように貫通孔の内部に金属層を形成させたこと以外は、実施例II−1と同様にして配線用基板を得た。
実施例II−1において、金属層が形成された貫通孔の開口部の直径が、金属層が形成される前の貫通孔の開口部の直径の100%となるように貫通孔の内部に金属層を形成させることにより、貫通孔を閉塞させたこと以外は、実施例II−1と同様にして配線用基板を得た。
実施例II−1において、シリコン基板のシード層が形成された面と銅からなる陽極とが対向するようにして電気銅めっきを行なう操作を省略したこと以外は、実施例II−1と同様にして配線用基板を得た。
絶縁基板として、孔径が60μmの貫通孔50個が120μmの等間隔で直線上に設けられたシリコン基板(直径:150mm、厚さ:350μm)を用いた。ロードロック式スパッタリング装置(アルバック社製、形式:CS−200)を用いて当該シリコン基板の全面に厚さ50nmのチタン層を形成させた後、厚さ300nmの銅層を形成させた。
2 貫通孔
3 シード層
4 マスキングフィルム
5 陽極
6 電解槽
7 めっき浴
8 金属層
8a 金属層の表面
9 レジスト層
10 電極
11 貫通孔
12 マスキングフィルム
13 金属層
Claims (4)
- 貫通孔を有する絶縁基板を用いて配線用基板を製造する方法であって、絶縁基板の貫通孔の内面にシード層の突出部が形成されるように絶縁基板の一方表面にシード層を形成させ、形成されたシード層をマスキングフィルムで被覆し、マスキングフィルムが被覆されている状態で絶縁基板のシード層が形成されている面の反対面と陽極とが対向するように絶縁基板および陽極を配設して電気めっきを施し、貫通孔内で金属層を形成させた後、マスキングフィルムを除去することを特徴とする配線用基板の製造方法。
- 貫通孔の内面における突出部の長さが10nm〜50μmであり、貫通孔の内面における突出部の厚さが3nm〜500nmである請求項1に記載の配線用基板の製造方法。
- 絶縁基板としてシリコン基板を用い、シード層がシリコン基板側からチタン層および銅層を順次積層したシード層、シリコン基板側からチタン層およびクロム層を順次積層したシード層、コバルト−タングステン−リン(Co−W−P)からなるシード層、ニッケル−タングステン−リン(Ni−W−P)からなるシード層またはパラジウム−コバルト−リン(Pd−Co−P)からなるシード層である請求項1または2に記載の配線用基板の製造方法。
- 請求項1〜3のいずれかに記載の配線用基板の製造方法で得られた配線用基板を用い、絶縁基板の金属層の表面に電極を形成させるためのパターンを有するレジスト層を絶縁基板のシード層上に載置し、電気めっきによって金属層の表面に電極を形成させた後、レジスト層を除去する配線用基板の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015110989 | 2015-05-31 | ||
JP2015110988 | 2015-05-31 | ||
JP2015110988 | 2015-05-31 | ||
JP2015110989 | 2015-05-31 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016549527A Division JP6307167B2 (ja) | 2015-05-31 | 2015-07-14 | 配線用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018088560A JP2018088560A (ja) | 2018-06-07 |
JP6622835B2 true JP6622835B2 (ja) | 2019-12-18 |
Family
ID=57440830
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016549527A Active JP6307167B2 (ja) | 2015-05-31 | 2015-07-14 | 配線用基板の製造方法 |
JP2018042832A Active JP6622835B2 (ja) | 2015-05-31 | 2018-03-09 | 配線用基板の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016549527A Active JP6307167B2 (ja) | 2015-05-31 | 2015-07-14 | 配線用基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP3307035B1 (ja) |
JP (2) | JP6307167B2 (ja) |
KR (2) | KR101849158B1 (ja) |
CN (2) | CN108738249B (ja) |
TW (2) | TWI722290B (ja) |
WO (1) | WO2016194241A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240031738A (ko) * | 2022-09-01 | 2024-03-08 | 주식회사 익스톨 | 관통 비아 금속 배선 형성방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023251A (ja) | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
JP2003309214A (ja) | 2002-04-17 | 2003-10-31 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2004096007A (ja) * | 2002-09-03 | 2004-03-25 | Furukawa Electric Co Ltd:The | 多層基板の製造方法 |
US6852627B2 (en) * | 2003-03-05 | 2005-02-08 | Micron Technology, Inc. | Conductive through wafer vias |
WO2005027605A1 (ja) | 2003-09-09 | 2005-03-24 | Hoya Corporation | 両面配線ガラス基板の製造方法 |
KR100786166B1 (ko) | 2004-07-06 | 2007-12-21 | 동경 엘렉트론 주식회사 | 인터포저 및 인터포저의 제조 방법 |
JP4564343B2 (ja) * | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 導電材充填スルーホール基板の製造方法 |
JP2007095743A (ja) * | 2005-09-27 | 2007-04-12 | Matsushita Electric Works Ltd | 貫通孔配線及びその製造方法 |
TWI396492B (zh) * | 2007-09-25 | 2013-05-11 | Ngk Spark Plug Co | 配線基板之製造方法 |
JP5142862B2 (ja) * | 2008-07-10 | 2013-02-13 | 新光電気工業株式会社 | 配線基板の製造方法 |
US9018094B2 (en) | 2011-03-07 | 2015-04-28 | Invensas Corporation | Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates |
US20130062210A1 (en) * | 2011-09-13 | 2013-03-14 | Hoya Corporation | Manufacturing method of substrate and manufacturing method of wiring substrate |
TWI419627B (zh) * | 2011-10-12 | 2013-12-11 | Subtron Technology Co Ltd | 線路板結構及其製作方法 |
JP2013089910A (ja) * | 2011-10-21 | 2013-05-13 | Fujikura Ltd | フレキシブルプリント基板及びその製造方法 |
TWI458414B (zh) * | 2012-05-24 | 2014-10-21 | Viking Tech Corp | A substrate conduction process method |
JP5558614B1 (ja) * | 2013-08-26 | 2014-07-23 | 清川メッキ工業株式会社 | 配線用基板の製造方法 |
JP6286169B2 (ja) * | 2013-09-26 | 2018-02-28 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2015
- 2015-07-14 CN CN201810781747.3A patent/CN108738249B/zh active Active
- 2015-07-14 EP EP15800707.0A patent/EP3307035B1/en active Active
- 2015-07-14 KR KR1020157031317A patent/KR101849158B1/ko active IP Right Grant
- 2015-07-14 WO PCT/JP2015/070125 patent/WO2016194241A1/ja active Application Filing
- 2015-07-14 JP JP2016549527A patent/JP6307167B2/ja active Active
- 2015-07-14 KR KR1020187009290A patent/KR102072425B1/ko active IP Right Grant
- 2015-07-14 CN CN201580000675.9A patent/CN106416439B/zh active Active
- 2015-09-10 TW TW107119761A patent/TWI722290B/zh active
- 2015-09-10 TW TW104129894A patent/TWI630856B/zh active
-
2018
- 2018-03-09 JP JP2018042832A patent/JP6622835B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
TW201642718A (zh) | 2016-12-01 |
JP2018088560A (ja) | 2018-06-07 |
EP3307035A1 (en) | 2018-04-11 |
EP3307035B1 (en) | 2020-02-26 |
WO2016194241A1 (ja) | 2016-12-08 |
TWI630856B (zh) | 2018-07-21 |
JPWO2016194241A1 (ja) | 2017-12-28 |
KR20180036805A (ko) | 2018-04-09 |
TW201834517A (zh) | 2018-09-16 |
KR102072425B1 (ko) | 2020-02-03 |
KR20170132913A (ko) | 2017-12-05 |
CN106416439A (zh) | 2017-02-15 |
JP6307167B2 (ja) | 2018-04-04 |
EP3307035A4 (en) | 2019-02-20 |
TWI722290B (zh) | 2021-03-21 |
CN106416439B (zh) | 2018-07-24 |
CN108738249A (zh) | 2018-11-02 |
CN108738249B (zh) | 2022-04-26 |
KR101849158B1 (ko) | 2018-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI291221B (en) | Printed circuit board, flip chip ball grid array board and method of fabricating the same | |
US6912779B2 (en) | Method of manufacturing flexible wiring board | |
US9756736B2 (en) | Process for producing a wiring board | |
CN103416110B (zh) | 印刷电路板及其制造方法 | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
JP2008219018A (ja) | 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法 | |
JP5558614B1 (ja) | 配線用基板の製造方法 | |
JP2009260216A (ja) | 配線基板の製造方法 | |
JP6622835B2 (ja) | 配線用基板の製造方法 | |
JP5142862B2 (ja) | 配線基板の製造方法 | |
KR101095380B1 (ko) | 미세 피치의 인쇄회로기판 제조 방법 | |
JP2007173300A (ja) | 配線基板及びその製造方法 | |
JP2007224411A (ja) | 微細回路用銅箔 | |
JP2015173160A (ja) | ビアフィリングめっき方法 | |
JP2008088521A (ja) | 深さの異なるビアへのめっき充填方法 | |
JP2004330701A (ja) | プリント回路形成等に使用される銅箔を備えた複合体とその製造方法 | |
JP2013077808A (ja) | 基板製造方法および配線基板の製造方法 | |
JP6760683B2 (ja) | 電極構造体 | |
JP2017005052A (ja) | 基板及び回路基板の製造方法 | |
JP6284144B2 (ja) | 電鋳品及びその製造方法 | |
JP4176105B2 (ja) | プリント配線板 | |
JP2007242790A (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
JP2004311555A (ja) | ビルドアップ多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6622835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |