JP6593405B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6593405B2
JP6593405B2 JP2017166384A JP2017166384A JP6593405B2 JP 6593405 B2 JP6593405 B2 JP 6593405B2 JP 2017166384 A JP2017166384 A JP 2017166384A JP 2017166384 A JP2017166384 A JP 2017166384A JP 6593405 B2 JP6593405 B2 JP 6593405B2
Authority
JP
Japan
Prior art keywords
region
semiconductor element
electrode
collet
suction port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017166384A
Other languages
English (en)
Other versions
JP2019046889A (ja
Inventor
賢介 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017166384A priority Critical patent/JP6593405B2/ja
Priority to US16/117,214 priority patent/US10847405B2/en
Publication of JP2019046889A publication Critical patent/JP2019046889A/ja
Application granted granted Critical
Publication of JP6593405B2 publication Critical patent/JP6593405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本開示は、半導体装置の製造方法に関する。
ダイボンディング工程等に際しての半導体チップの移載においては、一般に、吸引口を有するコレットの先端を半導体チップの上面に接触させて半導体チップをピックアップする手法が採られている（例えば下記の特許文献１を参照）。
特開２０００−３２３５０４号公報
半導体装置の分野では、歩留まり向上の要求がある。ダイボンディング、パッケージング等の工程に付随する、半導体チップ、半導体素子等の移載に起因しての不良品の発生を抑制できると有益である。
本開示の半導体装置の製造方法は、上面および下面を有する半導体素子の前記上面と、吸引口が設けられたコレットの吸着面とを対向させる工程であって、前記上面は、第１電極を含む第１領域および前記第１領域よりも上方に位置し、第２電極を含む第２領域を有する、工程（Ａ）と、前記コレットの前記吸着面を前記半導体素子の前記第２領域の一部に接触させる工程（Ｂ）と、前記半導体素子の前記第１領域と前記コレットの前記吸着面との間の空気を前記吸引口を介して吸い込みながら、前記半導体素子を前記コレットによってピックアップする工程（Ｃ）とを含み、前記工程（Ｂ）において、前記第２領域の最上面の全体は、前記吸着面のうち前記吸引口以外の領域と接する。
本開示のある実施形態によれば、半導体素子等の移載に起因した不良品の発生を抑制し得る。例えば、半導体素子の最上面への傷の発生を回避し得る。
本開示のある実施形態による半導体装置の製造方法の概要を示すフローチャートである。 コレットを利用した移載の対象である半導体素子の一例の模式的な断面図である。 半導体素子２００のピックアップに適合したコレットの一例およびその先端部をあわせて示す図である。 本開示のある実施形態による半導体装置の例示的な製造方法を説明するための模式的な断面図である。 コレット１００Ａの吸着面１２０ａを半導体素子２００の第２領域Ｒ２の最上面ＭＦに接触させた状態を示す模式的な断面図である。 コレット１００Ａの吸着面１２０ａを半導体素子２００Ａの第２領域Ｒ２の最上面ＭＦに接触させた状態の上面透視図である。 コレット１００Ａの吸着面１２０ａを半導体素子２００Ａの第２領域Ｒ２の最上面ＭＦに接触させた状態の上面透視図であり、第２領域Ｒ２の最上面ＭＦおよび吸引口１３０ｓの配置の他の例を示す図である。 第１の位置から第２の位置にある支持体３００への半導体素子２００の移載の様子を模式的に示す図である。 図８に示す支持体３００の一部を拡大して示す模式的な上面図である。 リードフレーム３１０に付与された接合部材３５０上に半導体素子２００が配置された状態を模式的に示す断面図である。 導電性ワイヤ３１６によって半導体素子２００を第１リード３１１および第２リード３１２に電気的に接続した状態を示す模式的な上面図である。 各凹部３２５内に封止部材３７０を形成した状態を示す模式的な上面図である。 支持体３００の他の例を示す模式的な断面図である。 コレットの改変例の先端部を示す図である。 図１４に示すコレット１００Ｂの模式的な断面図である。 コレット１００Ｂの吸着面１２０ａを半導体素子２００Ｂの第２領域Ｒ２の最上面ＭＦに接触させた状態の上面透視図である。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。以下の実施形態は、例示であり、本開示による半導体装置の製造方法は、以下の実施形態に限られない。例えば、以下の実施形態で示される数値、形状、材料、ステップ、そのステップの順序などは、あくまでも一例であり、技術的に矛盾が生じない限りにおいて種々の改変が可能である。
図面が示す構成要素の寸法、形状等は、わかり易さのために誇張されている場合があり、実際の半導体装置および製造装置における寸法、形状、および、構成要素間の大小関係を反映していない場合がある。また、図面が過度に複雑になることを避けるために、一部の要素の図示を省略することがある。
以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。以下の説明では、特定の方向または位置を示す用語（例えば、「上」、「下」、「右」、「左」およびそれらの用語を含む別の用語）を用いる場合がある。しかしながら、それらの用語は、参照した図面における相対的な方向または位置をわかり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向または位置の関係が同一であれば、本開示以外の図面、実際の製品、製造装置等において、参照した図面と同一の配置でなくてもよい。本開示において「平行」とは、特に他の言及がない限り、２つの直線、辺、面等が０°から±５°程度の範囲にある場合を含む。また、本開示において「垂直」または「直交」とは、特に他の言及がない限り、２つの直線、辺、面等が９０°から±５°程度の範囲にある場合を含む。
［半導体装置の製造方法の概要］
図１は、本開示のある実施形態による半導体装置の製造方法の概要を示すフローチャートである。図１に例示された発光装置の製造方法は、半導体素子の上面と、吸引口が設けられたコレットの吸着面とを対向させる工程Ｓ１と、半導体素子の上面のうち、第１領域よりも上方にある第２領域の一部にコレットの吸着面を接触させる工程Ｓ２と、半導体素子をコレットによってピックアップする工程Ｓ３とを含む。後に詳しく説明するように、本開示の実施形態では、第２領域の最上面の全体が、吸着面のうち吸引口以外の領域と接するようにして工程Ｓ２が実行される。
本開示の実施形態によれば、半導体素子のピックアップにおいて、第１領域よりも上方にある第２領域の最上面が、コレットの吸着面のうちの吸引口以外の領域に接するようにして、コレットの吸着面が半導体素子に接触させられ、半導体素子がピックアップされる。そのため、吸引口の外縁が第２領域の最上面の直上に位置することが回避され、第２領域の最上面に局所的に力がかかることが防止される。したがって、コレットの接触による、半導体素子の上面への傷等の発生を抑制可能となり、歩留まりの向上に有利である。特に、第２領域の最上面が電極の表面を含む場合には、コレットの接触に起因した電極表面への傷等の発生を回避し得る。電極表面への傷等の発生の回避は、歩留まりの向上に加えて、最終的に得られる半導体装置の信頼性の向上にも寄与し得る。
半導体装置の製造方法の実施形態の説明に先立ち、まず、コレットを利用した移載の対象である半導体素子のデバイス構造の典型例と、コレットの例示的な構造とを説明する。
［半導体素子２００］
図２は、半導体素子の一例の断面を模式的に示す。図２に示す半導体素子２００は、支持基板２１０と、支持基板２１０上の１以上の半導体層を含む積層構造体２２０と、第１電極２３０と、第２電極２４０とを有する。この例では、半導体素子２００は、積層構造体２２０を覆う絶縁性の保護層２５０をさらに有する。保護層２５０は、例えば、０．１５μｍ以上０．２５μｍ以下程度の範囲の厚さを有する、リン酸ガラス（ＰＳＧ）、シリコン窒化物、酸化ケイ素等の膜である。図示するように、保護層２５０には、第１電極２３０と重なる位置および第２電極２４０と重なる位置にそれぞれ開口ＡＰｎおよび開口ＡＰｐが設けられている。したがって、開口ＡＰｎの位置で第１電極２３０の上面２３０ａが保護層２５０から露出され、また、開口ＡＰｐの位置で第２電極２４０の上面２４０ａが保護層２５０から露出されている。
図２に例示する構成において、積層構造体２２０は、第１導電型の第１半導体層である、支持基板２１０上のｎ型半導体層２２０ｎと、ｎ型半導体層２２０ｎの一部上に位置する、第２導電型の第２半導体層であるｐ型半導体層２２０ｐとを含む。この例では、ｎ型半導体層２２０ｎおよびｐ型半導体層２２０ｐの間に活性層２２０ａが設けられている。ここで、「ｎ型半導体層２２０ｎの一部上に位置する」とは、ｎ型半導体層２２０ｎにｐ型半導体層２２０ｐが直接に接している形態に限定されず、図２に模式的に示すように活性層２２０ａ等の他の機能層が介在された形態をも広く含むように解釈される。
上述の第１電極２３０および第２電極２４０は、それぞれ、ｎ型半導体層２２０ｎ上およびｐ型半導体層２２０ｐ上に設けられる。換言すれば、第１電極２３０は、ｎ型半導体層２２０ｎのうちｐ型半導体層２２０ｐが配置された部分以外の部分上に位置し、第２電極２４０は、ｐ型半導体層２２０ｐ上に位置する。第１電極２３０および第２電極２４０は、例えば、Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ等の金属または合金の単層膜または積層膜である。第１電極２３０および第２電極２４０の上面視における外形は、例えば、円形である。
半導体素子２００は、下面２００ｂおよび下面２００ｂとは反対側の上面２００ａを有する。半導体素子２００の下面２００ｂは、支持基板２１０の主面のうち、積層構造体２２０が設けられた側とは反対側の主面に一致し、その全面は、概ね平坦である。これに対し、半導体素子２００の上面２００ａは、段差を有し得る。図２に例示する構成において、上面２００ａは、第１領域Ｒ１と、第１領域Ｒ１よりも上方に位置する第２領域Ｒ２とを含んでいる。ここで、「上方に位置する」とは、半導体素子の下面２００ｂからより遠くに位置することを意味し、半導体素子２００の姿勢を限定する意図ではない。
第２領域Ｒ２は、上面２００ａのうち、上面視においてｐ型半導体層２２０ｐが位置する領域に概ね対応し、第１領域Ｒ１は、上面２００ａのうち、ｐ型半導体層２２０ｐが配置されていない領域に概ね対応する。この例では、積層構造体２２０が保護層２５０で覆われているので、上面視において、第２領域Ｒ２は、ｐ型半導体層２２０ｐの上面よりも僅かに大きな面積を有し得る。上述したように、第２電極２４０は、ｐ型半導体層２２０ｐ上に位置し、第１電極２３０は、ｎ型半導体層２２０ｎのうちｐ型半導体層２２０ｐが配置された部分以外の部分上に位置する。したがって、第２領域Ｒ２および第１領域Ｒ１は、それぞれ、第２電極２４０を含む領域および第１電極２３０を含む領域であるといえる。
半導体素子２００は、ＬＥＤ（Light Emitting Diode）等の半導体発光素子であり得る。以下では、半導体素子２００として、半導体発光素子を例示する。この場合、積層構造体２２０は、第１電極２３０および第２電極２４０に所定の電流が供給されることにより、光を発することができる。積層構造体２２０としては、任意の波長の光を出射する構造体を選択してよい。積層構造体２２０が窒化物系半導体（ＩｎxＡｌyＧａ1-x-yＮ、０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）を含むと、積層構造体２２０を紫外域〜可視域の発光が可能な発光構造とできる。積層構造体２２０は、例えば、青色または緑色の光を出射可能な発光構造であってもよい。あるいは、ＧａＡｌＡｓ、ＡｌＩｎＧａＰ、ＧａＡｓＰ、ＧａＰ等の半導体を含む積層構造体２２０を形成することにより、赤色の光を得ることもできる。
積層構造体２２０からの光は、例えば、支持基板２１０側とは反対側、すなわち、半導体素子２００の上面２００ａ側から取り出される。積層構造体２２０が発する光は、積層構造体２２０の側面および支持基板２１０の側面からも取り出され得る。あるいは、積層構造体２２０からの光は、支持基板２１０を上側に向けてその支持基板２１０側から取り出されてもよい。支持基板２１０の側面から光が取り出される場合または支持基板２１０を上側に向けて支持基板２１０を介して光が取り出される場合、支持基板２１０としては、サファイア基板等の透光性基板が用いられる。ここで、本明細書における「透光性」の用語は、「透明」であることに限定されず、入射した光に対して拡散性を示すことをも包含するように広く解釈される。いずれの場合にせよ、支持基板２１０としては、積層構造体２２０を構成する１以上の半導体層を成長可能な基板を用いればよい。なお、半導体素子２００は、光が取り出される側とは反対側の面に誘電体反射膜等の反射膜を有し得る。
［コレット１００Ａ］
図３は、半導体素子２００のピックアップに適合したコレットの一例を示す。図３に例示するコレット１００Ａは、本体部１１０と、本体部１１０の一端に位置し、先細り形状を有する先端部１２０Ａとを有する。コレット１００Ａは、超硬合金、セラミックス、硬質の樹脂等から形成され、コレット１００Ａの他端を受け入れるチャックを有するマウントに取り付けられて使用される。マウントは、ピックアップの対象にあわせて複数種のコレットを換装可能に構成され、ここでは、ダイボンダに取り付けられてコレット１００Ａを支持する。
図３には、コレット１００Ａの全体の外観に加えて、先端部１２０Ａが拡大されてあわせて一つの図に示されている。図３において右下に示すように、コレット１００Ａは、先端部１２０Ａの本体部１１０とは反対側の端部に吸着面１２０ａを有する。この例では、吸着面１２０ａは、平坦面である。ただし、吸着面１２０ａの全体が平坦面であることは必須ではない。
吸着面１２０ａには、吸引口１３０ｓが設けられる。この例では、吸引口１３０ｓは、円形の開口である。もちろん、吸引口１３０ｓの形状は、円形に限定されず任意の形状であってよい。
コレット１００Ａは、内部に貫通孔１３０Ａを有し、この貫通孔１３０Ａの一端は、吸引口１３０ｓに達している。貫通孔１３０Ａは、コレット１００Ａがマウントに装着された状態において、マウントの内部に設けられた真空ラインに連通し、空気を吸い込むための流路を形成する。
［半導体装置の製造方法の実施形態］
以下、コレット１００Ａを利用した、半導体装置の製造方法をより詳細に説明する。ここでは、半導体発光素子としての半導体素子２００をその一部に含む半導体装置の製造、換言すれば、発光装置の製造を例にとって説明する。半導体発光素子を含む発光装置の製造の過程において、半導体素子２００の選別、実装等に際して、コレット１００Ａを利用した半導体素子２００の移載が実行され得る。以下では、導電性のリードフレームに樹脂体が一体的に形成された複合基板に対するダイボンディングへの適用例を説明する。
まず、図４に示すように、第１の位置にある半導体素子２００の上面２００ａと、ダイボンダに取り付けられたコレット１００Ａの吸着面１２０ａとを対向させる（図１の工程Ｓ１）。このとき、ダイボンダのカメラ等を利用した画像認識等によってアラインメントを実行することができる。第１の位置は、ここでは、ダイボンダの内部の所定の位置である。ダイボンダの内部において、半導体素子２００は、ダイシングテープ、半導体素子２００を収容する凹部が設けられたキャリアテープ等によって支持され得る。
次に、図５に示すように、コレット１００Ａの吸着面１２０ａを半導体素子２００の第２領域Ｒ２の一部に接触させる（図１の工程Ｓ２）。本開示の実施形態では、このとき、第２領域Ｒ２の最上面ＭＦが、吸着面１２０ａのうち吸引口１３０ｓ以外の領域と接する。
この例では、第２電極２４０の上面２４０ａ上に保護層２５０の一部が位置するので、保護層２５０の表面のうち、第２電極２４０を取り囲む例えば環状の領域が最上面ＭＦを構成する。なお、図５では、最上面ＭＦが平坦面であるように表現されているが、最上面ＭＦは、一定以上の面積を有する平坦面に限定されず、例えば、線または点とみなせるような細い領域またはそのような領域の集合であり得る。第２領域Ｒ２が曲面および／または段差を含む場合には、第２領域Ｒ２のうち、半導体素子の下面２００ｂに対して最も遠い領域が、最上面ＭＦを構成する。第２電極２４０の上面２４０ａ上に保護層２５０が位置しておらず、第２電極２４０が保護層２５０よりも大きな厚さを有していたり、あるいは、半導体素子が保護層２５０を有しないような場合には、第２電極２４０の上面２４０ａが、最上面ＭＦを構成する。
本発明者の検討によると、コレット１００Ａのように吸着面に吸引口を有する、硬質のコレットを半導体素子の上面に接触させる場合、吸引口の外縁が半導体素子の上面のうち最も高い部分に重なる位置にあると、半導体素子の上面のうち最も高い部分に力が集中し、その最も高い部分に傷等の損傷が生じるおそれがある。コレットの押し付けによる半導体素子の上面への損傷の発生は、発光装置の歩留まりの低下につながる。
これに対し、本開示の実施形態では、半導体素子２００の上面２００ａのうち、第１領域Ｒ１よりも上方にある第２領域Ｒ２の最上面ＭＦを、吸着面１２０ａのうち吸引口１３０ｓ以外の領域に接触させる。第２領域Ｒ２の最上面ＭＦを、吸着面１２０ａのうち吸引口１３０ｓ以外の領域に接するようにすることにより、コレットによる圧力が最上面ＭＦの一部に集中することを防止し得る。すなわち、コレットの接触による半導体素子２００の上面２００ａへの損傷の発生を回避し得る。特に、図５に示す例では、第２領域Ｒ２の最上面ＭＦの全体が吸着面１２０ａのうち吸引口１３０ｓ以外の領域に接するように吸着面１２０ａを最上面ＭＦに接触させており、コレットの接触による半導体素子２００の上面２００ａへの損傷の発生をより効果的に回避し得る。
図６は、コレット１００Ａの吸着面１２０ａを半導体素子２００Ａの第２領域Ｒ２の最上面ＭＦに接触させた状態の上面透視図である。ここで、半導体素子２００Ａは、上述の半導体素子２００の一例であり、図５に示す断面は、図６のＶ−Ｖ断面に相当する。図６に例示する構成において、上面視における半導体素子２００Ａの外形は、長方形状であり、吸着面１２０ａも、半導体素子２００Ａの外形に対応した長方形状の外形を有している。ただし、本開示の実施形態において、平面視における吸着面１２０ａの形状が半導体素子２００の外形に一致している必要はない。平面視における吸着面１２０ａの形状が半導体素子２００の外形に相似である必要もない。
この例では、吸引口１３０ｓは、その一部が第１領域Ｒ１に対向し、かつ、残余の部分が、第２領域Ｒ２のうち第２電極２４０Ａが配置されている部分以外の部分に重なる位置にある（図４および図５も参照のこと）。このように、吸着面１２０ａにおいて、第２電極２４０Ａと重ならない位置に吸引口１３０ｓを配置することにより、吸引口１３０ｓの外縁が第２電極２４０Ａに接することを回避できる。したがって、例えば、第２領域Ｒ２の最上面ＭＦが第２電極２４０Ａの上面２４０ａを含んでいても、コレット１００Ａの接触に起因する、第２電極２４０Ａへの傷の発生を抑制できる。したがって、最終的に得られる発光装置の信頼性を向上し得る。
なお、図６に示す例では、吸引口１３０ｓの一部が第１電極２３０Ａに重なっている。しかしながら、図４および図５を参照すればわかるように、ここでは、第１電極２３０Ａは、第１領域Ｒ１内にあり、その上面２３０ａは、第２領域Ｒ２の最上面ＭＦよりも低い位置にある。したがって、吸引口１３０ｓの外縁は、第１電極２３０Ａの上面２３０ａに接触しない。
あるいは、図７に例示するように、吸引口１３０ｓの全体が、第１領域Ｒ１に対向してもよい（図４および図５も参照）。このような構成によっても同様に、半導体素子２００Ａの上面２００ａへの損傷の発生を抑制する効果が得られる。特に、吸引口１３０ｓの全体が第１領域Ｒ１に対向していれば、吸引口１３０ｓが第２電極２４０Ａと重ならないので、コレット１００Ａの接触に起因する、第２電極２４０への傷の発生をより確実に防止し得る。
次に、半導体素子２００の第１領域Ｒ１とコレット１００Ａの吸着面１２０ａとの間の空気を吸引口１３０ｓを介して吸い込みながら、半導体素子２００をコレット１００Ａによってピックアップする（図１の工程Ｓ３）。吸引口１３０ｓを介した空気の吸い込みは、吸着面１２０ａを第２領域Ｒ２の最上面ＭＦに接触させてから開始してもよいし、吸着面１２０ａを第２領域Ｒ２の最上面ＭＦに接触させる前から開始してもよい。
図５を参照すればわかるように、ここでは、吸引口１３０ｓは、半導体素子２００の上面２００ａによって閉塞されておらず、吸引口１３０ｓと第１領域Ｒ１との間に空間が存在している。しかしながら、第１領域Ｒ１と、第２領域Ｒ２の最上面ＭＦとの間の、下面２００ｂの法線方向に沿った距離は、１．５μｍ程度に過ぎないので、吸引口１３０ｓの全体が半導体素子２００の上面２００ａによって閉塞されていなくても、吸引口１３０ｓを介した空気の吸い込みによって、半導体素子２００をピックアップ可能である。
なお、図６を参照して説明した例では、吸引口１３０ｓの外縁が、半導体素子２００Ａの中心上に位置している。図６では、黒丸Ｃｒで半導体素子２００Ａの中心の位置を示している。図６に例示するように、吸引口１３０ｓの外縁を半導体素子２００の中心に近い位置とすることにより、半導体素子２００をよりバランスよくピックアップすることが可能となり、吸着面１２０ａからの半導体素子２００の脱落の防止に有利である。第１領域Ｒ１に半導体素子２００の中心が位置する場合には、吸引口１３０ｓの全体が、図７に例示するように第１領域Ｒ１に対向し、かつ、吸引口１３０ｓの外縁が、半導体素子２００の中心上に位置するようにしてもよい。
半導体素子２００をコレット１００Ａによってピックアップ後、図８に模式的に示すように、半導体素子２００を、第１の位置とは異なる第２の位置に移動させる。ここでは、表面に接合部材が付与された支持体３００を準備し、第２の位置に支持体３００を配置しておく。上述したように、ここでは、支持体３００として複合基板を例示する。図８に例示する構成において、支持体３００は、導電性のリードフレーム３１０と、複数の凹部３２５が設けられた樹脂体３２０とを含む。支持体３００としての複合基板は、図８に例示するように、それぞれが凹部３２５を含む単位の繰り返し構造を有し得る。
図９は、支持体３００の例示的な構造を示す。図９では、それぞれが凹部３２５を含む複数の単位のうちの４つを取り出して示している。
支持体３００のリードフレーム３１０は、第１導電部材である第１リード３１１および第２導電部材である第２リード３１２の複数の組と、互いに隣接する組の間に配置され、これらの組を互いに接続する複数の連結部３１３とを有する。第１リード３１１および第２リード３１２は、それぞれ、例えばＣｕから形成された基材と、基材を被覆する金属層とを有し得る。基材を被覆する金属層は、Ａｇ、Ａｌ、Ｎｉ、Ｐｄ、Ｒｈ、Ａｕ、Ｃｕ、または、これらの合金等を含む、例えばめっき層である。
図９に示すように、第１リード３１１の一部および第２リード３１２の一部は、樹脂体３２０の凹部３２５のそれぞれの底部において露出されている。図９中、ハッチングが付された領域は、第１リード３１１および第２リード３１２のうち、凹部３２５の底部において露出された部分を表している。凹部３２５内において互いに対向する第１リード３１１および第２リード３１２の組のそれぞれは、第１リード３１１および第２リード３１２が互いに空間的に分離されることによって形成されたギャップＧｐを有する。ギャップＧｐは、樹脂体３２０を構成する材料によって埋められる。
樹脂体３２０は、例えば、光反射性のフィラーが分散された樹脂材料から形成される光反射性部材である。光反射性のフィラーの例は、金属の粒子、または、母材としての樹脂よりも高い屈折率を有する無機材料もしくは有機材料の粒子である。
ここでは、コレット１００Ａによってピックアップされた半導体素子２００を、上述の凹部３２５内に移載させる。図１０は、リードフレーム３１０に付与された、接合部材３５０上に半導体素子２００が配置された状態の断面を模式的に示す。接合部材３５０としては、エポキシ樹脂、シリコーン樹脂等の樹脂材料等の絶縁性の材料、または、Ａｇペースト等の導電性の材料を用いることができる。図１０に示す断面は、図９のＸ−Ｘ断面に相当する。コレット１００Ａによって半導体素子２００をピックアップした後、半導体素子２００を凹部３２５の上方に移動させ、コレット１００Ａを降下させて、接合部材３５０上に半導体素子２００を配置する。その後、吸引口１３０ｓを介した空気の吸い込みを解除する。この動作の繰り返しにより、各凹部３２５内に半導体素子２００を配置することができる。
図９および図１０からわかるように、この例では、各凹部３２５の底部において、樹脂体３２０から露出された部分の面積は、第２リード３１２と比較して第１リード３１１の方が大きい。そのため、ここでは、第１リード３１１上に接合部材３５０が配置されている。接合部材３５０の硬化により第１リード３１１に半導体素子２００が固定される。
凹部３２５内に半導体素子２００を配置後、図１１に示すように、半導体素子２００の第１電極２３０および第２電極２４０を第１リード３１１および第２リード３１２に電気的に接続する。図１１では、Ａｕ、Ａｌ、Ｃｕ等の導電性ワイヤ３１６により、第１電極２３０を第１リード３１１に接続し、第２電極２４０を第２リード３１２に接続している。あるいは、設計に応じて、第１電極２３０を第２リード３１２に接続し、第２電極２４０を第１リード３１１に接続してもよい。図１０に示すように、第１リード３１１の下面３１１ｂおよび第２リード３１２の下面３１２ｂは、支持体３００の下面３００ｂ側において樹脂体３２０から露出されており、したがって、第１リード３１１および第２リード３１２の組を正極および負極の組として機能させることができ、最終的に、フリップチップ接続による実装に適合した発光装置が得られる。
その後、図１２に示すように、各凹部３２５を樹脂材料で充填し、樹脂材料を硬化させることにより、半導体素子２００を覆う透光性の封止部材３７０を形成する。封止部材３７０を形成するための樹脂材料としては、例えばシリコーン樹脂を用いることができる。封止部材３７０の材料として、母材としての樹脂に、蛍光体の粒子等の波長変換部材が分散された材料を用いてもよい。酸化チタン、酸化ケイ素、酸化ジルコニウム、酸化アルミニウム等の光散乱粒子が母材としての樹脂に分散させられていてもよい。
封止部材３７０の形成後、ダイシング装置等によって、封止部材３７０が形成された構造を切断する。このとき、図１２中に破線ＤＬで示すように、互いに隣接する２つの半導体素子２００の間の位置で樹脂体３２０およびリードフレーム３１０の連結部を切断する。以上の工程により、それぞれが半導体素子２００を含む複数の発光装置４００を得ることができる。
以上に説明したように、本開示の実施形態によれば、ピックアップの際に、第２領域Ｒ２の最上面ＭＦの直上にコレットの吸着面１２０ａのうち吸引口１３０ｓ以外の領域が位置するので、コレットの接触による半導体素子２００の損傷の発生を回避し得る。特に、ピックアップの際にコレットの吸着面１２０ａのうち吸引口１３０ｓ以外の領域が第２電極２４０の直上に位置するようにすることにより、吸引口１３０ｓが部分的に第２電極２４０に重なることに起因する第２電極２４０の損傷を防止することが可能である。
［改変例］
本開示の実施形態は、上述した例に限定されず、種々の改変が可能である。例えば、支持体３００として、ツェナーダイオード等の保護素子を各単位に有する複合基板を用いてもよい。あるいは、図１３に示すように、セラミック基板３３０Ｓの表面に第１導電部材である第１配線３１１’および第２導電部材である第２配線３１２’を有する複合基板３３０を支持体３００として用いてもよい。この例では、第１配線３１１’および第２配線３１２’は、セラミック基板３３０Ｓ内に設けられたビア３３３を介して、セラミック基板３３０Ｓの下面３３０ｂ側に配置された電極３３１および３３２にそれぞれ電気的に接続されている。なお、図８〜図１３に示す例は、ダイボンディングへの適用例であるので、導電性のリードまたは配線を有する構造体を支持体３００として用いているが、半導体素子２００の選別に本開示の実施形態を適用する場合には、支持体として、表面に粘着層を有する樹脂シート等が第２の位置に配置され得る。
上述の例において、上面視における第２電極２４０の形状は、円形である。しかしながら、上面視における第２電極２４０の形状は、円形に限定されず、任意の形状を有し得る。また、吸着面１２０ａに設けられる吸引口１３０ｓの形状、数および配置は、上述の例に限定されず、ピックアップの対象の上面の形状に応じて適宜に設計され得る。
図１４は、本開示の実施形態に適用可能なコレットの他の例を示す。図１４に示すコレット１００Ｂは、先端部１２０Ｂを有する。図１４に例示する構成において、先端部１２０Ｂの端面である吸着面１２０ａには、１つの吸引口１３０ｓと、２つの吸引口１３０ｔとが設けられている。吸引口１３０ｓは、吸着面１２０ａの中央に位置し、２つの吸引口１３０ｔに挟まれている。なお、図３を参照して説明した例と同様に、この例においても、吸着面１２０ａは、平坦面である。
図１５は、コレット１００Ｂの断面を模式的に示す。図１５に模式的に示すように、コレット１００Ｂの内部には、分岐を有する貫通孔１３０Ｂが形成されている。吸着面１２０ａに位置する吸引口１３０ｓおよび吸引口１３０ｔのそれぞれは、貫通孔１３０Ｂに連通している。
図１６は、コレット１００Ｂの吸着面１２０ａを半導体素子２００Ｂの第２領域Ｒ２の最上面ＭＦに接触させた状態の上面透視図である。図１６に示す半導体素子２００Ｂは、上述の半導体素子２００の他の一例であり、例えば、半導体発光素子である。
図１６に例示する構成において、半導体素子２００Ｂは、概ね正方形状の外形を有している。正方形状の一辺の長さは、例えば、１５０μｍ以上１４００μｍ以下の範囲である。特に、図１６に例示するような位置に第１電極２３０Ｂおよび第２電極２４０Ｂを有する、一辺の長さが６５０μｍ以上６７０μｍ以下の範囲であるような半導体素子に、本開示の実施形態を好適に用いることができる。この例では、第２電極２４０Ｂは、上面視において概ね円形の部分と、円形の部分から延長された２つの直線状の部分とを含む。第１電極２３０Ｂは、第２電極２４０Ｂのうちの２つの直線状の部分に挟まれている。図示するように、第１電極２３０Ｂおよび第２電極２４０Ｂのいずれも、図１６中に破線ＤＧで示す、正方形状の対角線に関して対称な形状および配置を有している。
半導体素子２００Ｂでは、第２領域Ｒ２は、第１領域Ｒ１を取り囲むような形状を有し、ここでは、第２電極２４０Ｂの上面２４０ａのうち、２つの直線状の部分が接続される位置の付近にある円形の部分の表面が最上面ＭＦに相当する。図５等を参照して説明した例と同様に、この例においても、第２領域Ｒ２の最上面ＭＦが吸着面１２０ａのうち吸引口１３０ｓ以外の領域に接するようにして半導体素子２００Ｂのピックアップを実行する。そのため、コレット１００Ｂによる圧力が最上面ＭＦの一部に集中することが防止され、コレット１００Ｂの接触による半導体素子２００Ｂの上面２００ａへの損傷の発生が回避される。
この例では、吸引口１３０ｓは、その一部が第１領域Ｒ１に対向し、残余の部分が第２領域Ｒ２のうち第２電極２４０Ｂが配置されている部分以外の部分に重なっている。換言すれば、吸引口１３０ｓの外縁は、第２電極２４０Ｂの直上に位置しない。また、２つの吸引口１３０ｔの外縁も、第２電極２４０Ｂの直上に位置しない。したがって、コレット１００Ｂの接触に起因する、第２電極２４０Ｂの上面２４０ａへの損傷の発生も回避することができる。
ここで、吸引口１３０ｓおよび吸引口１３０ｔの配置に注目すると、これらは、第１電極２３０Ｂおよび第２電極２４０Ｂの形状および配置に対応して、図１６中に破線ＤＧで示す対角線に関して対称に配置されている。半導体素子２００Ｂの外縁と吸引口１３０ｔの外縁との間の距離、および、第２電極２４０Ｂの外縁と吸引口１３０ｔの外縁との間の距離は、例えば、４０μｍ以上に設定され得る。このようなアライメントマージンの設定によれば、３０μm程度のアライメントずれが発生した場合であっても、吸引口１３０ｔの外縁が第２電極２４０Ｂの直上に位置することを回避することができる。
本開示の実施形態は、各種照明用光源、車載用光源、バックライト用光源、ディスプレイ用光源等の発光装置の製造に有用である。本開示の実施形態は、半導体発光素子の移載に限定されず、上面に段差を有する半導体素子の移載に広く適用できる。例えば、ツェナーダイオード等の保護素子、光検出素子、トランジスタ等の移載にも本開示の実施形態を適用し得る。
１００Ａ、１００Ｂ コレット
１１０ コレットの本体部
１２０Ａ、１２０Ｂ コレットの先端部
１２０ａ 吸着面
１３０ｓ、１３０ｔ 吸引口
２００、２００Ａ、２００Ｂ 半導体素子
２００ａ 半導体素子の上面
２００ｂ 半導体素子の下面
２１０ 支持基板
２２０ 積層構造体
２２０ａ 活性層
２２０ｎ ｎ型半導体層
２２０ｐ ｐ型半導体層
２３０、２３０Ａ、２３０Ｂ 第１電極
２３０ａ 第１電極の上面
２４０、２４０Ａ、２４０Ｂ 第２電極
２４０ａ 第２電極の上面
２５０ 保護層
３００ 支持体
３１０ リードフレーム
３１１ 第１リード
３１２ 第２リード
３１１' 第１配線
３１２' 第２配線
３１３ 連結部
３１６ 導電性ワイヤ
３２０ 樹脂体
３２５ 凹部
３３０ 複合基板
３５０ 接合部材
３７０ 封止部材
４００ 発光装置
ＭＦ 第２領域の最上面
Ｒ１ 第１領域
Ｒ２ 第２領域

Claims (7)

  1. 上面および下面を有する半導体素子の前記上面と、吸引口が設けられたコレットの吸着面とを対向させる工程であって、前記上面は、第１電極を含む第１領域および前記第１領域よりも上方に位置し、第２電極を含む第２領域を有する、工程（Ａ）と、
    前記コレットの前記吸着面を前記半導体素子の前記第２領域の一部に接触させる工程（Ｂ）と、
    前記半導体素子の前記第１領域と前記コレットの前記吸着面との間の空気を前記吸引口を介して吸い込みながら、前記半導体素子を前記コレットによってピックアップする工程（Ｃ）と
    を含み、
    前記工程（Ｂ）において、前記第２領域の最上面の全体は、前記吸着面のうち前記吸引口以外の領域と接し、前記吸引口の一部は、前記第１領域に対向し、前記吸引口の残余の部分は、前記第２領域のうち前記第２電極が配置されている部分以外の部分に重なる、半導体装置の製造方法。
  2. 上面および下面を有する半導体素子の前記上面と、吸引口が設けられたコレットの吸着面とを対向させる工程であって、前記上面は、第１電極を含む第１領域および前記第１領域よりも上方に位置し、第２電極を含む第２領域を有する、工程（Ａ）と、
    前記コレットの前記吸着面を前記半導体素子の前記第２領域の一部に接触させる工程（Ｂ）と、
    前記半導体素子の前記第１領域と前記コレットの前記吸着面との間の空気を前記吸引口を介して吸い込みながら、前記半導体素子を前記コレットによってピックアップする工程（Ｃ）と
    を含み、
    前記吸引口は、円形の開口であり、
    前記工程（Ｂ）において、前記第２領域の最上面の全体は、前記吸着面のうち前記吸引口以外の領域と接し、前記吸引口の外縁は、前記半導体素子の中心上に位置する、半導体装置の製造方法。
  3. 前記工程（Ｂ）において、前記吸引口の全体は、前記第１領域に対向する、請求項２に記載の半導体装置の製造方法。
  4. 前記半導体素子は、
    第１導電型の第１半導体層と、
    前記第１半導体層の一部上に位置する第２導電型の第２半導体層と
    を含み、
    前記第１電極は、前記第１半導体層のうち前記第２半導体層が配置された部分以外の部分上に位置し、
    前記第２電極は、前記第２半導体層上に位置する、請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記コレットの前記吸着面は、平坦面である、請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 表面に接合部材が付与された支持体を準備する工程（Ｄ）と、
    前記工程（Ｃ）の後、前記接合部材上に前記半導体素子を配置し、前記吸引口を介した空気の吸い込みを解除する工程（Ｅ）と
    をさらに含む、請求項１から５のいずれかに記載の半導体装置の製造方法。
  7. 前記支持体は、導電性の第１導電部材および第２導電部材を有し、
    前記半導体素子の前記第１電極および前記第２電極をそれぞれ前記支持体の前記第１導電部材および前記第２導電部材の一方および他方に電気的に接続する工程（Ｆ）をさらに含む、請求項６に記載の半導体装置の製造方法。
JP2017166384A 2017-08-31 2017-08-31 半導体装置の製造方法 Active JP6593405B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017166384A JP6593405B2 (ja) 2017-08-31 2017-08-31 半導体装置の製造方法
US16/117,214 US10847405B2 (en) 2017-08-31 2018-08-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017166384A JP6593405B2 (ja) 2017-08-31 2017-08-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019046889A JP2019046889A (ja) 2019-03-22
JP6593405B2 true JP6593405B2 (ja) 2019-10-23

Family

ID=65437695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017166384A Active JP6593405B2 (ja) 2017-08-31 2017-08-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10847405B2 (ja)
JP (1) JP6593405B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7382265B2 (ja) * 2020-03-27 2023-11-16 株式会社ジャパンディスプレイ 一時保持用部材、及び表示装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05208390A (ja) * 1992-01-29 1993-08-20 Sony Corp 吸着ノズル
JPH1197742A (ja) * 1997-09-22 1999-04-09 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000323504A (ja) 1999-05-12 2000-11-24 Sony Corp 半導体チップ吸着用コレット
JP4094859B2 (ja) * 2002-02-04 2008-06-04 三菱電機株式会社 レーザダイオード装置及びその実装装置
JP3835332B2 (ja) 2002-04-02 2006-10-18 株式会社リコー ダイボンディングコレットおよび該ダイボンディングコレットを用いた実装装置
JP2004058199A (ja) 2002-07-29 2004-02-26 Nec Kansai Ltd 吸着コレット
JP2005103659A (ja) 2003-09-26 2005-04-21 Sharp Corp 吸着装置およびこれを用いた吸着方法
JP4497304B2 (ja) * 2004-11-22 2010-07-07 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5237900B2 (ja) * 2009-08-11 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5537515B2 (ja) * 2011-09-01 2014-07-02 株式会社東芝 積層型半導体装置の製造方法と製造装置
JP5293868B2 (ja) 2011-10-19 2013-09-18 富士ゼロックス株式会社 保持具、搭載装置、基板装置の製造方法
JPWO2015140849A1 (ja) * 2014-03-18 2017-04-06 パナソニックＩｐマネジメント株式会社 紫外線発光素子の製造方法、紫外線発光素子
JP6212011B2 (ja) * 2014-09-17 2017-10-11 東芝メモリ株式会社 半導体製造装置

Also Published As

Publication number Publication date
US20190067074A1 (en) 2019-02-28
US10847405B2 (en) 2020-11-24
JP2019046889A (ja) 2019-03-22

Similar Documents

Publication Publication Date Title
TWI595686B (zh) Semiconductor light-emitting device
TWI543399B (zh) 半導體發光裝置
TWI440229B (zh) 半導體發光裝置
US20050194605A1 (en) Flip-chip light emitting diode device without sub-mount
JP6354273B2 (ja) 発光装置及び発光装置の製造方法
JP2014112669A (ja) 半導体発光装置及びその製造方法
KR20000053441A (ko) 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법
US9153746B2 (en) Semiconductor light emitting device and method for manufacturing same
JP2008235792A (ja) 半導体装置とその製造方法
JP2014143374A (ja) 発光素子用パッケージ及びそれを用いた発光装置
KR102100923B1 (ko) 발광 디바이스 및 제조방법
KR102461968B1 (ko) 발광 소자
JP2015026852A (ja) 半導体装置
US11682662B2 (en) Method of manufacturing light-emitting element
JP2015195244A (ja) 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
US10699991B2 (en) Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same
WO2019184197A1 (zh) 显示装置、发光二极管芯片及其制备方法
JP6593405B2 (ja) 半導体装置の製造方法
JP2017157593A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
US11398589B2 (en) Light emitting device package and light source device
US11133443B2 (en) Light emitting device package and method of manufacturing light emitting device package
KR101762597B1 (ko) 반도체 발광소자용 기판
KR20160041599A (ko) 발광 디바이스
JP2006173197A (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
US10439117B2 (en) Optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190909

R150 Certificate of patent or registration of utility model

Ref document number: 6593405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250