JP6585710B2 - チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法 - Google Patents

チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法 Download PDF

Info

Publication number
JP6585710B2
JP6585710B2 JP2017519796A JP2017519796A JP6585710B2 JP 6585710 B2 JP6585710 B2 JP 6585710B2 JP 2017519796 A JP2017519796 A JP 2017519796A JP 2017519796 A JP2017519796 A JP 2017519796A JP 6585710 B2 JP6585710 B2 JP 6585710B2
Authority
JP
Japan
Prior art keywords
hole
chip
substrate
chamfered
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017519796A
Other languages
English (en)
Other versions
JP2017528004A (ja
Inventor
ディトツェル エックハルト
ディトツェル エックハルト
バルター ジークフリート
バルター ジークフリート
ベネディクト ミヒャエル
ベネディクト ミヒャエル
ベッカー ウド
ベッカー ウド
Original Assignee
ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト
ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト, ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト filed Critical ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト
Publication of JP2017528004A publication Critical patent/JP2017528004A/ja
Application granted granted Critical
Publication of JP6585710B2 publication Critical patent/JP6585710B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1711—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/17747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1776—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)

Description

本発明は、チップキャリアを製造するための複数のユニットを有するフィルムから作られるストリップ構造基板、このようなチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法に関する。請求項１のプリアンブルの特徴を有する基板は、本出願人による、例えばＤＥ２０／２０１２／１００６９４Ｕ１公報に開示されている。
ストリップ構造基板から製造されるチップキャリアは、チップカード内で使用するＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）チップなどの電子モジュールに使用される。ＲＦＩＤチップカードは、メモリチップを有し、このメモリチップは、無線周波数識別を有する外部のＲＦＩＤアンテナ及びエネルギー供給用のトランスポンダを用いて、非接触形式で読み取り書き込むことができる。このようなＲＦＩＤチップの可能な応用分野は、生体データを含む身分証（ＩＤカード、パスポート）、ヘルスカード、銀行カード又は交通機関チケットである。
この種のＲＦＩＤチップは、キャスティング材又はモールディング材の中にそれぞれ封止されている複数の半導体チップを、最初に述べたストリップ構造基板上に配置することにより製造される。この目的を達成するために、最初に述べたストリップ構造基板は、チップキャリアを製造するための複数のユニットを有するフィルムを備える。各ユニットは、半導体チップを固定するためのチップアイランドと、半導体チップを電気的に接続するための電極と、ユニットを構造化するための貫通孔とを備える。この方法で形成されるモジュールは、機能テストを受けた後、帯から分離され、チップカードと一体化される。
チップカードは平坦であるので、一方において、モジュールは、全体が最大の厚さを超えてはならない。他方において、モジュールは、チップ又はチップキャリアが損傷することで、チップカードの機能に悪影響を及ぼし得ることを防止するために十分に安定していなければならない。
さらに、チップカードを完全に機能させることを確保するには、チップを封止するキャスティング材は、十分に固着される必要がある。この目的を達成するために、基板に設けられた貫通孔は、半導体チップを封止するキャスティング材のためのアンカーエッジを形成する。
ＤＥ２０／２０１２／１００６９４Ｕ１公報による公知の基板を用いて、アンカーエッジは、アンダーカットとして作用する目盛をつけること（グラジュエーション）により形成される。アンダーカット／グラジュエーションは、基板の下側をエンボス加工することにより製造される。チップの封止中にアンダーカットをキャスティング材で満たすことにより、所望の固着効果を達成する。十分な固着効果の前提条件は、アンダーカットを、キャスティング材を受け入れるのに要求される自由空間を設ける深さで与えることができるように、最小のフィルムの厚さであることである。最小のフィルムの厚さは、電子モジュールの全体の厚さを最小に限定する。公知の基板では、実際にはチップキャリアの機能的信頼性に何らの悪影響を及ぼすことなく、この最小のフィルムの厚さをさらに薄くすることはできない。
本発明は、チップキャリアから製造される電子モジュールの全体の厚さを薄くすることを可能にする、チップキャリアを製造するためのストリップ構造基板を提示するための要求に基づく。本発明のさらなる要求は、チップキャリアを有する電子モジュール、電子装置、特にこのようなモジュールを有するチップカードと同様に、基板を製造するための方法を提示することにある。
本発明によれば、この要求は、基板に関しては請求項１の主題により、電子モジュールに関しては請求項９の主題により、電子装置に関しては請求項１０の主題により、方法に関しては請求項１１の主題により、満足される。或いは、基板に関する要求は、下位の請求項１２の主題により満足される。
本発明は、チップキャリアを製造するための複数のユニットを有するフィルムからストリップ構造基板を提示するアイディアに基づく。１つのユニットは、半導体チップを固定するためのチップアイランドと、半導体チップを電気的に接続するための電極と、ユニットを構造化するための貫通孔とをそれぞれ備える。少なくとも１つの貫通孔は、半導体チップを封止するキャスティング材のためのアンカーエッジを形成する。貫通孔に隣接するフィルムの表面セクションが、アンカーエッジを形成するために面取りされる。アンカーエッジは、チップアイランドが配置されるフィルムの面を超えて突出している。
材料の厚さを薄くすることにより作成される公知のアンダーカットの代わりに、本発明によるアンカーエッジは、曲げること、即ち面取りにより、再成形される。むしろ、貫通孔に隣接する表面セクションを面取りすることで、半導体チップの封止中にフィルムのプロファイルが形成され、それによって基板／フィルムの厚さとは関係なく、モールドキャップ／キャスティング材及び基板の間で所望される確実な接続が提供される。
アンカリング（固着すること）は、アンカーエッジが、チップアイランドが配置されるフィルムの面を超えて突出するように達成される。これにより、アンカーエッジが、キャスティング材の中に埋め込まれることになり、基板及びキャスティング材の間の確実な機械的接続が確保される。面取りされた表面セクションは、チップキャリア／一般的にはチップキャリアの領域を機械的に安定させるという、さらなる利点をもつ。
総じて、本発明は、基板におけるキャスティング材の確実なアンカリングと同様に基板から製造されたチップキャリアの安定性に何らかの影響を及ぼすことなく、フィルムの厚さを現在の技術水準と比較して薄くすることを可能にする。
アンカーエッジは、単純に面取りされてもよい。この場合、面取りされた表面セクションは、ベンディングエッジを除いて、平坦に形付けられる。例えば、面取りされた表面セクションは、Ｌ字型のプロファイルを有してもよい。その他のプロファイルも可能である。
フィルムの厚さは、１５マイクロメートル〜３５マイクロメートルの間であることが好ましい。特に好適な実施形態において、フィルムの厚さは、約２０マイクロメートルであることが好ましい。上記の値に基づいて且つ基板から製造されたチップキャリアを使用する場合、パッケージとも称される電子モジュールの全体の厚さは、約２００マイクロメートルまで薄くなる可能性がある。
本発明の特に好適な実施形態において、フィルムは、スチール、特にオーステナイト系のステンレススチールから形成される。この技術分野で通常使用される銅合金と対比すると、高抗張力を有するスチールは、十分に再成形する特徴をさらに備える。使用されるスチールは、ハード圧延したオーステナイト系のステンレススチールであることが好ましい。このステンレススチールという用語は、ＥＮ１００２０によれば、非常に純度の高い合金又は非合金のスチール、例えば硫黄及びリン含量最大０．０２５％を含むスチール、を意味すると理解される。オーステナイト系の構造は、結果として耐錆性及び耐酸性のスチール、例えばＤＩＮ２６７パート１１によるスチール、となる。或いは、フィルムは、銅又は銅合金から製造されてもよい。しかしながら、一方で、スチールは、優れた再成形の特徴とともに、高抗張力を有するという利点をもつ。
さらに好適な実施形態において、面取りされた表面セクションと、フィルムのひき続く表面との間の面取りの角度は、３０°〜６０°の間、特に４０°〜５０°の間にあることである。特に好適な実施形態において、面取りの角度は、約４５°である。上記の領域における面取りの角度は、アンカーエッジをキャスティング材の中に十分に埋め込むことを可能にする。この場合、キャスティング材は、面取りされた表面セクションの下を流れ、それを完全に封止することができる。
便宜上、面取りされた表面セクションは、直線状である。これは、フィルムを安定化させる。言い換えれば、これによりフィルムへの不所望の機械的ストレスの導入が回避される。ストレート表面セクションは、真っ直ぐに且つフィルムの表面と並行に延びる。
少なくとも１つの面取りされた表面セクションは、機械的ストレスを軽減するためにくし状のプロファイルを備えてもよい。追加的又は選択的に、少なくとも１つの面取りされた表面セクションは、滑らかな（スムーズな）外縁を備えてもよい。
貫通孔は、機械的ストレスを軽減するために面取りしていないカーブ及び／又は面取りしていない凹部を備えてもよい。貫通孔の湾曲した領域に隣接している表面セクションは、フィルムのひき続く領域と同一平面に延びて、面取りしていない配置となるように構成されている。基板の製造は、このようにして単純化される。材料における機械的ストレスも、軽減される。
チップアイランドを安定化させるためには、チップアイランドに隣接する貫通孔は、特に内側にアンカーエッジを備える。これは、チップアイランドの優れた機械的安定性をもたらすだけでなく、半導体チップのすぐ近くのキャスティング材の特に優れたアンカリングをもたらす。
本発明は、チップキャリアを有する電子モジュールをさらにもたらす。このチップキャリアは、チップアイランドと、そこに固定される半導体チップと、半導体チップを特にボンドワイヤを用いて電気的に接続するための電極と、チップキャリアを構造化するための貫通孔とを備える。少なくとも１つの貫通孔は、半導体チップを封止するキャスティング材のためのアンカーエッジを形成する。貫通孔に隣接するチップキャリアの表面セクションは、アンカーエッジを形成するために面取りされる。アンカーエッジは、チップアイランドが配置されるチップキャリアの面を超えて突出している。アンカーエッジは、キャスティング材の中に埋め込まれる。
本発明により構成されたモジュール／パッケージは、本発明による基板と同じアイディアに基づいており、アンカーエッジを形成するために貫通孔に隣接する面取りされた表面セクションを備える。アンカーエッジは、結果として、チップアイランドが配置されるチップキャリアの面を超えて突出している。半導体チップは、モジュールとともにチップアイランド上に取り付けられ、キャスティング材の中に埋め込まれる。キャスティング材のチップキャリアとの優れた機械的接続を確保するために、アンカーエッジは、キャスティング材の中に埋め込まれる。この目的を達成するためには、本発明により、面取りされるアンカーエッジを表面セクションに形成するための準備がなされる。
半導体チップの電気的接続は、ボンドワイヤ以外の他の手段により達成され得る。
本発明は、さらに電子装置に関し、特に、本発明によるモジュールを有する、チップカード、ヘルスカード、銀行カード、交通機関チケット、ホテルカード、入館証若しくは身分証のような紙ホイル型のカード又はパスポートに関する。
複数のチップキャリアのユニットを有するストリップ構造基板を製造するための本発明による方法に関して、このユニットは、貫通孔を形成することによりそれぞれ構造化される。構造化は、例えば打ち抜き又は切り抜きにより達成されてもよい。貫通孔に隣接する各ユニットの表面セクションは、アンカーエッジを形成するために面取りされる。
この技術分野では、ストリップ構造基板を製造するために通常は銅合金が使用されている。驚くことに、本発明は、スチール、特に厚さ１５マイクロメートル〜３５マイクロメートルのオーステナイト系のスチールから作られる金属ホイルの使用によって、特に、アンカーエッジが、貫通孔にそれぞれ隣接する表面セクションを面取りすることにより製造される場合において、十分な安定性を達成することを示している。
以下、本発明は、例示的な実施形態による添付の概略図を参照してさらに詳細に説明される。
現在の技術水準によってチップキャリアを形成するための複数のユニットを有するストリップ構造基板を示す。 本発明により構成されたアンカーエッジを有する、本発明の一実施形態によるストリップ構造基板からの切欠図を示す。 図２の線Ａ−Ａに沿った基板の断面を示す。 図２の線Ｂ−Ｂに沿った基板の断面を示す。 モールドキャップを有しない滑らかなアンカーエッジを有する、本発明の一実施形態による基板の上面図を示す。 図５の基板の上面の斜視図を示す。 半導体チップ及びモールドキャップを有する、図５の基板の斜視図を示す。 図６の基板の切欠図を示す。 アンカーエッジの変形例を示す。
図１に示すストリップ構造基板の基本構成は、本発明の観点から実現可能である。本発明は、アンカーエッジが図１において詳細に示されていない異なる方法で形成されるという点で、図１に示す基板とは異なる。
本発明は、図１に示す基本構成、特に基板の構造化に限定されるものではない。また、本発明は、異なる方法で形状が構成されている基板をもカバーする。例えば、機械的ストレスを軽減するためにストレス緩和スロットがさらに設けられてもよく、モールディング材／キャスティング材の領域に配置される場合、ストレス緩和スロットには、本発明により形成されたアンカーエッジが設けられてもよい。
図１に示すストリップ構造基板は、中間製品であって、これをさらに処理してパッケージ又は電子モジュールを作成する。また、基板に導入されたアンカーエッジは、さらに処理されたモジュール又は最終製品、例えばチップカード又は一般に電子装置、に存在する。
詳細には、図１のストリップ構造基板は、以下のように構成される。以下の説明は、本発明の文脈中に／本出願の全ての例示的な実施形態中に、明示的に開示されている。
ストリップ構造基板は、可撓性フィルム１から製造される。可撓性フィルム１は、スチールホイル（鋼箔）、特にオーステナイト系のステンレススチールが圧延されて製造されたホイルであることが好ましい。フィルム又はホイルは、複数のユニット２を備え、これらのユニットは、電子モジュールを製造するための後の方法ステップにおいて互いに分離されている。これらのユニットは、全て同じように構成されている。各ユニット２は、半導体チップを取り付けるためのチップアイランド３を有する。
半導体チップは、様々な実施形態として供給されてもよい。これらは、電子メモリ、ランダム電子回路（集積回路−ＩＣ）又はＬＥＤの形態であってもよい。
本発明の観点において、ストリップ構造基板は、半導体チップの有無にかかわらずその両方についてクレームされる。図１及び２では、基板は、装着した状態、即ち、半導体チップ１７を装着した状態で示されている。
基板は、図１に示すよりもユニット２を多く備える。基板は通常、図示された３つのユニット２に対して横方向に延びる。基板は、コーティングされているか又はコーティングされてもよい。
各ユニット２は、各々の半導体チップ１７の電気的接続のための電極４を備える。電極４は、チップアイランド３の両側をそれぞれ囲んでいる。このチップアイランドは、電気的に中性である。各電極４は、２つの部分領域、即ちボンドパッド５／ボンド接続表面５に分割され、ボンドワイヤ（不図示）を利用して半導体チップを電気的に接続するために使用される。その他の電気的接続も可能である。各々の電極４の第２の部分領域は、外側接触面であり、例えばアンテナパッド６であり、これにアンテナ（不図示）又は電圧電源（不図示）を接続することができる。
ストリップ構造基板には、貫通孔７、８、９、１０が設けられ、これらを利用して各々のユニット２が構成され且つユニット２の上記の機能的領域が互いに区切られている。
第１貫通孔７は、チップアイランド３の横方向に形成される。第１貫通孔７は、基本的に四角形、特に正方形である。その他の形状も可能である。
ユニット２は、チップアイランド３を限定し、基本的にその形状及び大きさを決定する第２貫通孔８を備える。第２貫通孔８は、チップアイランド３の両側に鏡面対称に配置されている。第２貫通孔８は、基本的にＵ字形状に形付けられる。第２貫通項８の各々は、横シャンクを備え、この横シャンクは、ユニット２の長手方向に対して横方向に配置され、チップアイランドの幅を決定する。ユニット２の長手方向に配置された第２貫通孔８の２つの長手シャンクは、チップアイランド３の長手側よりも短いので、第２貫通孔８の２つの長手シャンクの端部は、互いに離間している。
第１貫通孔７は、第２貫通孔８の間に配置されている。
図２に示す基板は、ボンドパッド５をアンテナパッド６から分離する第３貫通孔９と第４貫通孔１０とをさらに備える。第３貫通孔９及び第４貫通孔１０の間には、ボンドパッド５とアンテナパッド６との電気的接続を形成する接続ウェブ（腹板）２４が形成される。
第３貫通孔９は、部分において湾曲し、第２貫通孔８の角の領域において延びている。
第４貫通孔１０は、第２貫通孔８の長手シャンクと並行に配置されている。図２に示す１つの第４貫通孔１０の代わりに、２つの貫通孔１０が、図１の例で示すように、チップアイランド３の各サイドにそれぞれ設けられてもよい。
図２に示すユニット２は、さらに貫通孔２３を備え、貫通孔２３は、キャスティング材の外側に配置され、故に、いかなるアンカーエッジをも備えない。アンカーエッジを有しない貫通孔２３は、図１に示すホイルの残りの領域１９からアンテナパッド６を区切る。複数の貫通孔２３の間には、機能テストの前に取り外し、処理中に基板を取り扱うために使用する、ウェブ２０がそれぞれ形成される。同様のことは、第２貫通孔８及び第３貫通孔９の間のウェブ２０に適用される。
各ユニットの残りの領域１９は、電極４及びチップアイランド３を取り囲み、処理中における基板の機械的結合を確保する。電極４及びチップアイランド３は、基板から製造された電子モジュールの一部を形成する。残りの領域１９及び搬送帯２１は、製造中に取り除かれる。製造プロセスは、現時点で明確に参照されるＤＥ２０／２０１２／１００６９４Ｕ１公報の段落［００７８］〜［００８４］で詳細に説明される。
半導体チップ１７を保護し固定するために、半導体チップ１７は、キャスティング材１８の中に埋め込まれる。キャスティング材１８は、半導体チップ１７及びボンドワイヤを取り囲み、少なくとも電極４を部分的に、特にボンド接続表面／ボンドパッド５を覆うように延びる。そこから生成されるモジュール／コンポーネントの信頼性のある動作を確保するために、そこから形成されるキャスティング材１８／モールドキャップが、各々のユニット２の分離後に、ストリップ構造基板／チップキャリアとしっかりと接続することが重要である。
この目的を達成するために、貫通孔７、８、９、１０は、半導体チップの封止中にキャスティング材１８と相互作用するアンカーエッジ１１を備える。アンカーエッジ１１の構成は、図３、４及び８に示す。プロファイルされたアンカーエッジの変形例を、図９に示す。図３、４及び９で明確に示されるように、アンカーエッジ１１は、貫通孔７、８、９、１０とそれぞれ隣接した表面セクション１２を面取りすることにより形成される。
面取りは、ホイル（フィルム）の再成形を意味すると理解される。ここで、各貫通孔（７、８、９、１０）を限定するホイルの周縁（リム）領域は、折り曲げられている。具体的には、隣接する表面セクション１２は、アンカーエッジ１１が、チップアイランド３が配置されるホイル１の面を超えて突出するように、上向きに折り曲げられ／面取りされる。アンカーエッジ１１は、周囲のホイル１の表面を超えて幾分か突出している。この配置は、図３、４及び９で明確に認識することができる。
面取りされた表面セクション１２と、面取りされた表面１２を取り囲むホイル１のひき続く表面１３との面取りの角度は、プロファイルを有しない場合、即ち平坦なアンカーエッジの場合、図３及び４において約４５°である。面取りの角度は、３０°〜６０°の間、特に４０°〜５０°の間の範囲にある。面取りの角度は、図４において参照符号ａを用いて示す。ホイル１のひき続く表面１３は、図３、４において水平に延びる。ホイル１のひき続く表面１３と比較して、面取りされた表面セクション１２は、上向きに傾斜し／全体的に傾斜している。
プロファイルされたアンカーエッジの最大の面取りの角度は、図９に示すように、約９０°であってもよい。また、その下限は、例えば４０°か４５°又はそれ以上である、角度の範囲も可能である。
面取りされた表面セクション１２の幅は、半導体チップ１７のキャスティング材１８中への封止中に、十分な固着効果が達成されるように、寸法決めされる。図３及び４で分かるように、面取りされた表面セクション１２の幅は、次のように大まかに寸法決めされてもよい。即ち、面取りされた表面セクション１２の上端が、半導体チップ１７の上端の高さか又はそれより僅か下であるように大まかに配置されてもよい。
図２及び５において明確に理解されるように、面取りされた表面セクション１２は、直線状である。即ち、面取りされた表面セクション１２は、貫通孔の直線状の面に形成されている。面取りされた表面セクション１２は、貫通孔の直線状の面に沿って延びる。一般に、貫通孔の直線状の面のみが面取りされる。
貫通孔の湾曲した領域に隣接している表面セクションは、ホイル１のひき続く表面１３と同一平面に延びる。つまり貫通孔のカーブ１４は、面取りしていない。言い換えれば、湾曲した領域における表面セクション１４は、特に全ての湾曲した領域において、面取りされず又は折り曲げられない。
さらに、図２及び５において分かるように、面取りしていない凹部１６が、第２貫通孔８の角に形成されており、この凹部１６は、チップアイランド３の領域の機械的ストレスを緩和する。凹部１６は、丸みを形成し、この丸みは、ユニット２の長手方向に延びる第２貫通孔８の長手シャンクの内側に存在する。図２及び５に示す例示的な実施形態において、面取りしていない凹部１６は、第２貫通孔８の４つの角にそれぞれ設けられている。
図２〜４において明確に理解されるように、アンカーエッジ１１は、キャスティング材１８の領域にのみ形成されている。
チップアイランド３を安定化するため、面取りされた表面セクション１２は、第２貫通孔８の内側１５に形成されている。ホイルのこのプロファイルにより、チップアイランド３は安定化する。第２貫通孔８の内側１５の湾曲した領域は、面取りしていない。
図２及び５において明確に理解されるように、面取りされた表面セクション１２／一般的にアンカーエッジ１１は、第４貫通孔１０の内側に設けられる。アンカーエッジ１１は、第３貫通孔９の内側の直線状の領域に形成される。第２貫通孔８は、直線状の領域の内側１５及び直線状の領域の外側の両方に、アンカーエッジ１１／面取りされた表面セクション１２をそれぞれ備える。同様のことは、第１貫通孔７に適用される。
半導体チップ１７が封止されている図２とは対照的に、図２の半導体チップ１７は、露出される。図５において、アンカーエッジの位置を、明確にみることができる。
さらに、図２及び５に示す実施形態間の違いは、図２のアンカーエッジ１１が、くし状のプロファイルを有することである。図２のようなくし状のプロファイルは、アンカーエッジ１１の長手方向に延びる。面取りされた表面セクション１２は、プロファイルされた外縁を備える。プロファイルされた外縁は、外縁に沿って配置されている複数の一様な切り込み又は切り取りにより形成される。この結果がくし状のプロファイルとなる。図示されている切り込みは、基本的に四角形である。その他の形状も可能である。
図５の例において、アンカーエッジは、滑らかである。アンカーエッジは、一連の直線状の外縁を備える。外縁には、図２Ａのような中断がない。図２及び５のような実施例の組合せも可能である。
図６は、図５の中間の状態に対応する。図６の斜視図により、面取りされた表面セクション１２の配置を、明確にみることができる。図７において、図６の半導体チップは、モールドキャップを形成するキャスティング材１８の中にキャスティングされる。
図８は、図６の一部切欠図である。ここでは、アンカーエッジの形状を明確に認識することができる。アンカーエッジは、第１貫通孔７との関連で分かるように、平面を備えてもよい。第２貫通孔８との関連で示されるように、アンカーエッジ１１のその他の形態も可能である。ここでは、アンカーエッジ１１が、貫通孔８の内側１５に絶えず移行する湾曲面を有することがわかる。
図９は、アンカーエッジ１１の変形例を示す。アンカーエッジ１１は、アンカーエッジ１１の長手方向の延長に対して横方向にプロファイルされる。面取りされた表面セクション１２は、ホイルのひき続く隣接表面１３に対して垂直に延び、折り曲げられていない第１シャンク２５を備える。第１シャンク２５は、第１シャンクに対して垂直に延び、面取りされた表面セクション１２の外縁を形成する第２シャンク２６に移行する。その結果、アンカーエッジ１１のＬ字型のプロファイルが形成される。ホイルのひき続く表面１３を加えると、全体としてＺ字型のプロファイルができる。このプロファイルは、各々の貫通孔の辺に沿って延びる。このプロファイルは、キャスティング材１８の確実な固着を可能にする。
その他のプロファイルも可能である。様々なプロファイルを組み合わせることができる。
図９に示すように、製造には、再成形ツール２７を含む。処理中に材料は深絞り加工（セットダウン）される。材料の厚さは薄くなる。
本実施形態との関連で使用するホイルは、ハード圧延したオーステナイト系ステンレス鋼を構成する金属ホイルである。ホイルの厚さは、１５マイクロメートル〜３５マイクロメートルの間であって、具体的には約２０マイクロメートルである。結果として、全体的なパッケージの厚さ／電気モジュールは、２００マイクロメートルまで薄くすることができる。キャスティング材１８の確実な固定は、上向きの面取りされた表面セクション１２により達成される。
図２〜８のキャリア基板を使用する電子モジュールの製造は、以下のように達成される。最初に、半導体チップ１７は、各ユニット２のチップアイランド３の最上部にそれぞれ配置され、そこに固定される。半導体チップ１７は、例えばのり付けされてもよい。その後、半導体チップ１７は、ボンドワイヤ（不図示）を介してボンドパッド５と接続される。次に、半導体チップ１７及びボンドワイヤは、エポキシ樹脂などのモールディング材又はキャスティング材１８を適用することにより、固定される。キャスティング材は面取りされた表面セクション１２の下を流れ、それにより面取りされた表面セクション１２を埋め込む。キャスティング材１８が硬化した後、キャスティング材が基板にしっかりと固着される。
この方法で構築される構造は、図２〜４及び７に示される。
その後、この構造は電気的に打ち抜かれる。これは、電気的に伝導性のある方法により、電極４を残りの領域１９と機械的に接続するウェブ２０を取り除くことを含む。これは、貫通孔２３の間のウェブ２０と、第２貫通孔８及び第３貫通孔９の間のウェブ２０と関係する。第３貫通孔９及び第４貫通孔１０の間の接続ウェブ２４は、そのままである。
第１貫通孔７及び第２貫通孔８の間のウェブ２０は、さらに基板を処理することができるように、基板の構造を十分に安定させ且つ密着させたままにする。その後、欠陥のあるモジュールを取り除くために、機能性テストが実行される。
それから、モジュールは、ホイル１から分離され、第１貫通孔７及び第２貫通孔８の間のウェブ２０は取り除かれる。次に、この方法で製造された電子モジュールは、例えば、ワイヤ又はコンダクタトラックをアンテナ又は電力ラインとして外側接続面／アンテナパッド６と接続するように、設置されることができる。
１…フィルム（金属ホイル）
２…ユニット
３…チップアイランド
４…電極
５…ボンドパッド
６…アンテナパッド
７…第１貫通孔
８…第２貫通孔
９…第３貫通孔
１０…第４貫通孔
１１…アンカーエッジ
１２…面取りされた（第１）表面セクション
１３…フィルムのひき続く表面
１４…（第２）表面セクション
１５…貫通孔の内側
１６…面取りしていない凹部
１７…半導体チップ
１８…キャスティング材
１９…残りの領域
２０…ウェブ
２１…搬送帯
２２…搬送孔
２３…アンカーエッジを有しない貫通孔
２４…接続ウェブ
２５…第１シャンク
２６…第２シャンク
２７…再成形ツール

Claims (11)

  1. １つのユニットが、半導体チップを固定するためのチップアイランド（３）と、前記半導体チップを電気的に接続するための電極（４）と、前記ユニット（２）を構造化するための貫通孔（７、８、９、１０）とをそれぞれ備え、少なくとも１つの貫通孔（７、８、９、１０）は、前記半導体チップを封止するキャスティング材のためのアンカーエッジ（１１）を形成する、チップキャリアを製造するための複数のユニット（２）を有するフィルム（１）からのストリップ構造基板であって、
    前記フィルム（１）の前記貫通孔（７、８、９、１０）に隣接する表面セクション（１２）が、アンカーエッジ（１１）を形成するために面取りされており、前記アンカーエッジ（１１）は、前記チップアイランド（３）が配置されるフィルム（１）の面を超えて突出していること、及び、１つの貫通孔（８）は、機械的ストレスを軽減するための面取りしていないカーブ（１４）及び／又は面取りしていない凹部（１６）を備えること、を特徴とする、
    ストリップ構造基板。
  2. 請求項１に記載の基板であって、フィルム（１）の厚さは、１５マイクロメートル〜３５マイクロメートルの間であることを特徴とする、基板。
  3. 請求項１又は２に記載の基板であって、フィルム（１）は、スチール、特にオーステナイト系のステンレススチール又は銅若しくは銅合金から形成されることを特徴とする、基板。
  4. 請求項１〜３のいずれか一項に記載の基板であって、面取りされた表面セクション（１２）と、前記フィルム（１）のひき続く表面（１３）との間の面取りの角度は、３０°〜６０°の間、特に４０°〜５０°の間にあることを特徴とする、基板。
  5. 請求項１〜４のいずれか一項に記載の基板であって、少なくとも１つの面取りされた表面セクション（１２）は、直線状であることを特徴とする、基板。
  6. 請求項１〜５のいずれか一項に記載の基板であって、少なくとも１つの面取りされた表面セクション（１２）は、機械的ストレスを軽減するためのくし状のプロファイルを備え、及び／又は、少なくとも１つの面取りされた表面セクション（１２）は、滑らかな外縁を備える、ことを特徴とする、基板。
  7. 請求項１〜６のいずれか一項に記載の基板であって、チップアイランド（３）に隣接する貫通孔（８）、特に貫通孔（８）の内側（１５）にアンカーエッジ（１１）を備えることを特徴とする、基板。
  8. チップアイランド（３）と、そこに固定される半導体チップ（１７）と、前記半導体チップ（１７）を特にボンドワイヤを用いて電気的に接続するための電極（４）と、チップキャリアを構造化するための貫通孔（７、８、９、１０）とを備え、少なくとも１つの貫通孔（７、８、９、１０）は、前記半導体チップ（１７）を封止するキャスティング材（１８）のためのアンカーエッジ（１１）を形成する、チップキャリアを有する電子モジュールであって、
    前記貫通孔（７、８、９、１０）に隣接する前記チップキャリアの表面セクション（１２）が、アンカーエッジ（１１）を形成するために面取りされており、前記アンカーエッジ（１１）は、前記チップアイランド（３）が配置され且つキャスティング材（１８）の中に埋め込まれる、チップキャリアの面を超えて突出していること、及び、１つの貫通孔（８）は、機械的ストレスを軽減するための面取りしていないカーブ（１４）及び／又は面取りしていない凹部（１６）を備えること、を特徴とする、
    電子モジュール。
  9. 請求項８に記載のモジュールを有する電子装置、特にチップカード、ヘルスカード、銀行カード、交通機関チケット、ホテルカード、身分証、パスポート、入館証などの紙ホイル型のカードである、電子装置。
  10. 電子モジュールの製造のためにさらに処理するための複数のチップキャリアユニット（２）を有するストリップ構造基板を製造するための方法であって、
    前記ユニット（２）は、貫通孔（７、８、９、１０）を形成するために、特に打ち抜きにより構造化され、
    前記貫通孔（７、８、９、１０）に隣接する各ユニット（２）の表面セクション（１２）が、キャスティング材のためのアンカーエッジ（１１）を形成するために面取りされ、及び、１つの貫通孔（８）は、機械的ストレスを軽減するための面取りしていないカーブ（１４）及び／又は面取りしていない凹部（１６）を備える、方法。
  11. チップキャリアを製造するための複数のユニット（２）を有する金属ホイル（１）で作られるストリップ構造基板であって、各ユニット（２）は、半導体チップを固定するためのチップアイランド（３）と、前記半導体チップを電気的に接続するための電極（４）と、前記ユニット（２）を構造化するための貫通孔（７、８、９、１０）とを備え、少なくとも１つの貫通孔（７、８、９、１０）は、前記半導体チップを封止するキャスティング材のためのアンカーエッジ（１１）を形成し、
    前記金属ホイル（１）は、スチール、特にオーステナイト系のステンレススチールから形成され、１５マイクロメートル〜３５マイクロメートルの厚さを有すること、及び、１つの貫通孔（８）は、機械的ストレスを軽減するための面取りしていないカーブ（１４）及び／又は面取りしていない凹部（１６）を備えること、を特徴とする、
    ストリップ構造基板。
JP2017519796A 2014-06-25 2015-06-15 チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法 Expired - Fee Related JP6585710B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014108916.2 2014-06-25
DE102014108916.2A DE102014108916B4 (de) 2014-06-25 2014-06-25 Bandförmiges Substrat zur Herstellung von Chipträgern, elektronisches Modul mit einem solchen Chipträger, elektronische Einrichtung mit einem solchen Modul und Verfahren zur Herstellung eines Substrates
PCT/EP2015/063257 WO2015197386A1 (de) 2014-06-25 2015-06-15 Bandförmiges substrat zur herstellung von chipträgern, elektronisches modul mit einem solchen chipträger, elektronische einrichtung mit einem solchen modul und verfahren zur herstellung eines substrates

Publications (2)

Publication Number Publication Date
JP2017528004A JP2017528004A (ja) 2017-09-21
JP6585710B2 true JP6585710B2 (ja) 2019-10-02

Family

ID=53398094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017519796A Expired - Fee Related JP6585710B2 (ja) 2014-06-25 2015-06-15 チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法

Country Status (6)

Country Link
US (1) US9941197B2 (ja)
EP (1) EP3161864B1 (ja)
JP (1) JP6585710B2 (ja)
CN (1) CN106489200B (ja)
DE (1) DE102014108916B4 (ja)
WO (1) WO2015197386A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102453A1 (de) 2015-02-20 2016-08-25 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipkartenmodulen, Chipkartenmodul, elektronische Einrichtung mit einem derartigen Chipkartenmodul und Verfahren zur Herstellung eines Substrates
FR3081583B1 (fr) * 2018-05-25 2021-10-01 Linxens Holding Procede de fabrication de cartes a puce electronique et cartes a puce electronique fabriquees par ce procede

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2522783A (en) 1949-04-18 1950-09-19 Goldens Foundry & Machine Comp Hydraulic pump and circuit
US4805009A (en) * 1985-03-11 1989-02-14 Olin Corporation Hermetically sealed semiconductor package
JPS61284949A (ja) * 1985-06-11 1986-12-15 Daido Steel Co Ltd リ−ドフレ−ム材料
US5792286A (en) 1991-12-13 1998-08-11 Nkk Corporation High-strength thin plate of iron-nickel-cobalt alloy excellent in corrosion resisitance, repeated bending behavior and etchability, and production thereof
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
JPH0661408A (ja) * 1992-08-10 1994-03-04 Rohm Co Ltd 表面実装型半導体装置
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
US6661083B2 (en) 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP4009097B2 (ja) * 2001-12-07 2007-11-14 日立電線株式会社 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
EP1557881A1 (en) * 2004-01-23 2005-07-27 STMicroelectronics S.r.l. A lead-frame for electronic devices with extruded pads
US7968998B1 (en) * 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8008758B1 (en) * 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8314489B2 (en) * 2010-09-13 2012-11-20 Infineon Technologies Ag Semiconductor module and method for production thereof
DE202012100694U1 (de) 2012-02-29 2012-03-30 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrößerter Chipinsel
CN102819759B (zh) * 2012-06-29 2015-09-30 周宗涛 一种非接触大芯片智能卡的条带

Also Published As

Publication number Publication date
CN106489200B (zh) 2020-04-07
WO2015197386A1 (de) 2015-12-30
CN106489200A (zh) 2017-03-08
JP2017528004A (ja) 2017-09-21
DE102014108916A1 (de) 2015-12-31
EP3161864A1 (de) 2017-05-03
DE102014108916B4 (de) 2019-12-05
EP3161864B1 (de) 2020-01-22
US20170133313A1 (en) 2017-05-11
US9941197B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
US20150129665A1 (en) Connection bridges for dual interface transponder chip modules
US7456494B2 (en) Surface mount electronic component and process for manufacturing same
US7247931B2 (en) Semiconductor package and leadframe therefor having angled corners
US11630981B2 (en) Connection bridges for dual interface transponder chip modules
US20080224320A1 (en) Silicon chip having inclined contact pads and electronic module comprising such a chip
JP6585710B2 (ja) チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法
US8739402B2 (en) Method of manufacture of IC contactless communication devices
CN106981471B (zh) 引线框组合件
CN108461471A (zh) 引线框架
JP2008009801A (ja) Ｒｆｉｄインレットの製造方法
US20100078803A1 (en) Semiconductor flat package device and method for manufacturing the same
CN107408220B (zh) 用于制造芯片卡模块的带状衬底
TWI474457B (zh) 在凸起位置藉由自由裁切以改善平整性
CN210516715U (zh) 智能卡模块
CN108370087A (zh) 具有cms器件的单面天线模块
US10741902B2 (en) Antenna with core, mainly miniature RFID and/or NFC antenna, and method of its production
WO2009026998A2 (de) Verbindung eines mit anschlussflächen und bumps versehenen chips mit einem mit metallischen leiterbahnen versehenen substrat
DE20009865U1 (de) Antennenanordnung für kontaktlose Transponder
EP3005243B1 (en) Laser ablating structures for antenna modules for dual interface smartcards
EP4167131A1 (en) Data carrier with antenna improvement
US8206836B2 (en) Tie-bar configuration for leadframe type carrier strips
US7074654B1 (en) Tape supported memory card leadframe structure
KR19980026609A (ko) 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지
DE19601391A1 (de) Chipkartenkörper zur Herstellung einer eine Spule enthaltenden Chipkarte
JP2005141625A (ja) 無線タグ内蔵物品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190905

R150 Certificate of patent or registration of utility model

Ref document number: 6585710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees