KR19980026609A - 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지 - Google Patents

리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR19980026609A
KR19980026609A KR1019960045111A KR19960045111A KR19980026609A KR 19980026609 A KR19980026609 A KR 19980026609A KR 1019960045111 A KR1019960045111 A KR 1019960045111A KR 19960045111 A KR19960045111 A KR 19960045111A KR 19980026609 A KR19980026609 A KR 19980026609A
Authority
KR
South Korea
Prior art keywords
chip
lead
leads
lead frame
frame
Prior art date
Application number
KR1019960045111A
Other languages
English (en)
Inventor
정도수
권오식
이동호
송병석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960045111A priority Critical patent/KR19980026609A/ko
Priority to JP9198600A priority patent/JPH10125845A/ja
Publication of KR19980026609A publication Critical patent/KR19980026609A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 리드 온 칩(lead on chip; LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 칩의 본딩 패드들이 형성된 면에 접착되는 내부 리드의 칩 접착부의 두께를 외부 리드와 연결되는 내부 리드 말단부의 두께보다 얇게 가공함으로써, 리드 프레임의 내부 리드의 칩 접착부의 폭과 간격을 줄일 수 있어 종래의 리드 온 칩용 반도체 칩과 동일한 용량을 가지면서도 크기가 작은 반도체 칩의 상면에 리드 프레임의 내부 리드의 칩 접착부가 부착될 수 있도록 리드 프레임을 패터닝할 수 있는 장점이 있다.

Description

리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지
본 발명은 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 반도체 칩 상에 접착되는 내부 리드의 칩 접착부의 두께가 외부 리드의 두께보다 얇게 가공된 내부 리드를 갖는 리드 온 칩(lead on chip; LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
에폭시 계열의 성형 수지를 이용하여 봉지된 통상의 플라스틱 패키지는 패키지 크기에 비하여 탑재할 수 있는 칩 크기에 대한 제약이 많았다.
왜냐 하면, 패키지의 구조상에 있어서, 칩은 다이 패드의 상면에 접착됨으로써 탑재되고, 그 탑재된 칩의 본딩 패드들과 리드 프레임의 각기 대응된 리드들과의 전기적 연결을 위하여, 다이 패드와 리드들간의 간격은 최소한 리드 프레임의 두께만큼은 확보되어야 하기 때문이다.
따라서, 실제 탑재 가능한 칩의 크기는 패키지의 크기에 약 70%가 일반적인 한계이었다.
상기의 단점을 극복하기 위해 제시된 방안이 리드 온 칩(lead on chip; LOC) 패키지와 칩 온 리드(chip on lead; COL) 패키지 등과 같은 구조이다.
특히, LOC 패키지는 대형의 칩의 효과적인 탑재가 가능할 뿐만아니라, 칩에 전원을 공급하는 버스 바(bus bar)의 설치가 가능하여 반도체의 전기적 특성 개선에 효과적이다.
또한, LOC 기술을 반도체 칩 패키지에 도입하게 되면, 칩의 본딩 패드들이 각기 대응된 리드들과 본딩 와이어에 의해 전기적 연결됨에 있어서, 본댕 패드 설계의 위치 제약을 받지 않기 때문에 칩 설계에 유연성을 갖게 된다.
즉, LOC 구조는 칩의 본딩 패드들의 위치가 가장자리든지 중심이든지 무관하기 때문에 새로운 칩 설계에 유연하게 대처할 수 있는 장점이 있다.
그리고, LOC 구조는 다이 패드가 없는 구조상의 특성을 갖기 때문에 다이 패드와 성형 수지간의 열팽창 계수의 차이에 의하여 발생되던 박리 현상이 미연에 방지된다.
도 1은 종래 기술의 실시 예에 따른 LOC 패키지를 나타내는 단면도이다.
도 1을 참조하면, 종래 기술에 따른 LOC 패키지(100)는 칩(10)의 상면의 양측에 부착된 리드들(20)을 갖는다.
상기 리드(20)에 있어서, 상기 칩의 본딩 패드들(12)과 전기적으로 연결되는 부분을 내부 리드(26)라 하고, 외부 전자 장치에 접속되는 부분을 외부 리드(24)라 한다.
여기서, 상기 칩 상면의 양측과 내부 리드들(26)의 하면이 양면 접착성 폴리이미드 테이프들(50)에 의해 접착되어 있다.
여기서, 상기 테이프들(50)은 상기 칩의 본딩 패드들(12)이 형성되지 않은 부분에 각기 접착되어 있다.
상기 칩(10)의 중심 부분에 형성된 본딩 패드들(12)은 그들(12)에 각기 대응된 내부 리드들(26)과 본딩 와이어(30)에 의해 전기적 연결되어 있다.
그리고, 상기 칩(10), 내부 리드들(26) 및 본딩 와이어들(30)을 포함하는 전기적 연결 부분을 외부의 환경으로부터 보호하기 위하여 에폭시 계열의 성형 수지로 봉지된 패키지 몸체(40)를 갖는다.
그리고, 패키지 몸체(40)의 외부로 돌출된 외부 리드들(24)은 상기 내부 리드들(26)과 각기 일체로 형성되어 있다.
그리고, 상기 외부 리드들(24)은 실장될 전자 장치에 각기 대응되도록 절곡되어 있다.
본 도면의 LOC 패키지(100)는 외부 리드들(24)의 말단이 영문자 J형태로 절곡된 표면 실장형 패키지를 나타내고 있다.
그리고, 내부 리드(26)는 칩(10) 상면에 접착되는 칩 접착부와 외부 리드들(24)과 연결되는 말단부가 일정한 두께로 형성되어 있다.
도 2는 도 1에서 리드 온 칩용 리드 프레임에 반도체 칩이 접착되어 와이어 본딩된 상태를 나타내는 평면도이다.
도 3은 도 2의 A-A'선 단면도이다.
도 4는 도 2에서 내부 리드의 부분을 확대하여 나타낸 확대 사시도이다.
도 2 내지 도 4를 참조하면, LOC용 리드 프레임(80)은 각기 일정한 간격을 두고 양측에 이격·접착될 리드들(20)을 갖는다.
상기 리드들(20)은 칩의 본딩 패드들(12)과 각기 전기적 연결될 내부 리드들(26)과 성형 공정 이후에 패키지 몸체의 외부로 돌출되며 상기 내부 리드들(26)과 각기 일체로 형성된 외부 리드들(24)로 구분된다.
그리고, 양측에 형성된 리드들(20)의 마주보는 양측에 타이바들(25)이 형성되어 있다.
상기 외부 리드들(24)의 말단과 타이바들(25)은 상기 리드 프레임의 상하 양측에 형성된 사이드 레일 부분(28)과 일체로 형성되어 있다.
상기 사이드 레일 부분(28)은 상기 리드들(20)을 지지하고, 상기 리드 프레임(80)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
여기서, 칩(10)의 상부면에 리드 프레임(80)이 부착된 구조는 상기 내부 리드들(26)의 하면에 양면 접착성 폴리이미드 테이프(50)가 각기 부착되어 있다.
좀 더 상세히 설명하면, 상기 테이프들(50)은 배치된 위치가 내부 리드들(26), 예를 들면 양측에 각기 16개씩의 내부 리드들(26)의 하면에 각기 부착되어 있는 것이다.
그리고, 상기 테이프들(50)의 하면과 칩(10)의 상부면이 정렬된 상태에서 열 압착의 방법으로 상기 내부 리드들(26)을 상기 칩(10)의 상부면에 부착시키게 된다.
그리고, 상기 내부 리드들(26)과 각기 대응되는 상기 칩의 본딩 패드들(12)과 본딩 와이어(30)에 의해 전기적 연결된 구조를 갖는다.
본 도면에서는 상기 칩의 본딩 패드들(12)이 양측의 상기 내부 리드들(26)의 사이에 위치하게 된다.
그리고, LOC용 리드 프레임(80)은 일정한 두께(t)로 제조된다.
이와 같은 구조를 갖는 LOC용 리드 프레임(80)에 있어서, 리드 프레임의 두께(t)는 리드 프레임의 가공시 내부 리드들의 폭(w)과 간격(s)을 결정하는 중요한 인자가 된다.
통상적으로 리드 프레임의 제조 방법으로 스탬핑 방법(stamping method)과 에칭 방법(etching method)이 이용된다.
스탬핑 방법은 리드 프레임의 두께(t)의 75%까지 폭(w)과 간격(s)을 갖는 내부 리드들(26)을 제조할 수 있으며, 에칭 방법은 리드 프레임의 두께(t)의 80%까지 폭(w)과 간격(s)을 갖는 내부 리드들(26)의 제조가 가능하다.
여기서, 리드 프레임의 원소재로는 철계 합금판이나 구리계 합금판이 사용되며, 그 원소재가 로울링(rolling) 형태일 때에는 펀칭 프레스(punching press)를 이용하고, 쉬트(sheet) 상태일 때는 식각 방법으로 제작하는 것이 바람직하다.
그리고, 실제 이러한 제작상의 한계는 LOC 패키지에 있어서 매우 중요한 요소가 된다.
즉, 같은 용량 예를 들면, 16M DRAM, 64M DRAM의 반도체 칩에 있어서, 현재 사용되고 있는 칩의 크기(a)보다는 앞으로는 같은 용량을 가지면서도 반도체 칩의 크기가 작아지는 반도체 칩의 개발 연구가 진행되고 있다.
현재에는 LOC용 리드 프레임의 내부 리드들이 칩의 상부면에 위치하게 되지만, 반도체 칩의 크기가 작아지게 되면, 종래의 LOC용 리드 프레임의 내부 리드들 중에서 외각쪽에 위치한 내부 리드들은 칩의 상부면에 위치하지 못하게 된다.
물론 LOC용 리드 프레임의 내부 리드들의 폭과 간격을 좁게 형성하면 되지만, 전술되어진 것 처럼 내부 리드들의 설계에 한계가 있으며, 그 설계 한계의 최대값에서 내부 리드들이 설계되더라도 내부 리드들 사이의 전기적 간섭과 같은 문제가 발생된다.
그리고, 전자 장치에 실장될 LOC 패키지 종류에 따라서 외부 리드들의 폭과 간격은 국제 규격으로 정해져 있다.
따라서, 본 발명의 목적은 칩의 상부면에 접착되는 내부 리드의 칩 접착부의 두께를 외부 리드의 두께보다는 얇게 가공함으로써, 내부 리드들의 칩 접착부의 폭과 간격을 종래의 것보다 좁게 형성할 수 있기 때문에 크기가 작은 칩에 대응할 수 있는 LOC용 리드 프레임 및 그를 이용한 반도체 칩 패키지를 제공하는데 있다.
도 1은 종래 기술의 실시 예에 따른 리드 온 칩 패키지를 나타내는 단면도.
도 2는 도 1에서 리드 온 칩용 리드 프레임에 반도체 칩이 접착되어 와이어 본딩된 상태를 나타내는 평면도.
도 3은 도 2의 A-A'선 단면도.
도 4는 도 2에서 내부 리드의 부분을 확대하여 나타낸 확대 사시도.
도 5는 본 발명에 따른 리드 온 칩용 리드 프레임이 제조되는 상태를 나타내는 사시도.
도 6은 도 5의 B-B'선 단면도.
도 7은 본 발명에 의한 리드 온 칩용 리드 프레임에 반도체 칩이 접착되어 와이어 본딩된 상태를 나타내는 평면도.
도 8은 도 7의 C-C'선 단면도.
도 9는 도 7에서 내부 리드 부분을 확대하여 나타낸 확대 사시도.
도 10은 도 7에서 성형 수지가 봉지되어 리드 온 칩 패키지로 제조된 상태를 나타내는 단면도.
도 11은 본 발명의 다른 실시 예에 따른 리드 온 칩 패키지를 나타내는 단면도.
※ 도면의 주요 부분에 대한 설명 ※
110, 210 : 반도체 칩 120, 220 : 리드
126a, 226a : 칩 접착부 126b, 226b : 내부 리드 말단부
130, 230 : 본딩 와이어 140, 240 : 패키지 몸체
150, 250 : 폴리이미드 테이프 170 : 금속 절삭 장치
180 : 리드 프레임 184 : 리드 프레임용 원소재
상기 목적을 달성하기 위하여, 실장될 칩의 일면 상에 소정의 간격을 두고 이격·접착되어 있으며, 그 칩의 일면에 형성된 복 수개의 본딩 패드들에 각기 대응되어 전기적 연결될 칩 접착부를 갖는 내부 리드들과; 그 내부 리드들과 일체로 형성된 외부 리드들을 포함하며,
상기 내부 리드의 칩 접착부의 두께가 상기 외부 리드의 두께보다 얇게 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임을 제공한다.
상기 다른 목적을 달성하기 위하여, 일면에 복 수개의 본딩 패드들을 갖는 반도체 칩과; 그 칩의 일면 상에 소정의 간격을 두고 이격·접착되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적으로 연결된 칩 접착부를 갖는 내부 리드들; 상기 칩 및 내부 리드들을 포함하는 전기적 연결 부분을 보호하기 위하여 성형 수지로 봉지된 패키지 몸체; 및 상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 성형 수지의 외부로 돌출된 외부 리드들을 포함하며,
상기 칩 접착부의 두께가 상기 외부 리드의 두께보다 얇게 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임을 이용한 반도체 칩 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 5는 본 발명에 따른 LOC용 리드 프레임이 제조되는 상태를 나타내는 사시도이다.
도 6은 도 5의 B-B'선 단면도이다.
도 5 및 도 6을 참조하면, 본 발명에 따른 LOC용 리드 프레임의 제조 단계를 나타내는 도면으로서 리드 프레임용 원소재(184)를 금속 절삭 장치(170)를 이용하여 내부 리드들로 형성될 부분을 절삭(切削)하여 홈(123)이 형성되는 상태를 나타내고 있다.
여기서, 상기 금속 절삭 장치(170)는 일측에 감겨져 있는 원소재(184)가 한 방향으로 진행하면서 반대되는 쪽에서 절삭된 원소재(184)가 감겨질 수 있도록 로울러(171, 173)가 마주보는 양측에 설치되어 있으며, 양측의 로울러(171, 173) 사이에 압착 로울러(172, 174)가 설치되어 있고, 원소재(184)가 감겨져 있는 일측의 로울러(171)와 압착 로울러(172, 174) 사이에 절삭용 날(160)이 위치한다.
여기서, 상기 양측의 로울러(171, 173)가 동일한 방향으로 회전하게되면 상기 절삭용 날(160)에 의해 원소재(184)에서 내부 리드들로 형성될 부분이 절삭되어 홈(123)이 형성된다.
그리고, 홈이 형성된 원소재(184)는 압착 로울러(172, 174)에 눌려 절삭된 면(123)이 고르게 된다.
여기서, 압착 로울러(172, 174)는 상부 압착 로울러(174)와 하부 압착 로울러(172)로 되어 있으며, 기본 구조 원기둥의 형상을 하고 있다.
그러나, 상부 압착 로울러(174)는 상기 원소재의 상부면(121)과 그 상부면에 형성된 홈(123)과 접촉되어 압착될 수 있도록 그 홈(123)과 접촉되는 부분(175)만이 돌출되어 있다.
400mil의 폭을 갖는 패키지 몸체를 제조하기 위하여 30mil정도 작은 370mil정도의 폭(w1)으로 절삭하게 되며, 패키지 몸체의 폭보다 30mil 정도 작게 절삭하는 이유는 후술하겠다.
그러나, 리드 프레임용 원소재(184)가 절삭되는 깊이는 필요한 만큼의 깊이로 가공을 하면된다.
여기서, 리드 프레임용 원소재(184)로는 철계 합금판이나 구리계 합금판이 사용된다.
본 발명의 실시 예에서는 홈(123)을 형성하는 방법에 있어서, 원소재(184)가 로울링(rolling) 형태이기 때문에 금속 절삭 장치(170)를 이용하였지만, 쉬트(sheet) 상태일 때는 식각 방법으로 제작하는 것이 바람직하다.
도 7은 본 발명에 의한 리드 온 칩용 리드 프레임에 반도체 칩이 접착되어 와이어 본딩된 상태를 나타내는 평면도이다.
도 8은 도 7의 C-C'선 단면도이다.
도 9는 도 7에서 내부 리드 부분을 확대하여 나타낸 확대 사시도이다.
도 7 내지 도 9를 참조하면, 본 발명에 의한 LOC용 리드 프레임(180)은 도 6에서 리드 프레임용 원소재(184)가 금속 절삭 장치에서 내부 리드들이 형성될 부분에 홈이 형성된 후에 펀치 프레스를 이용한 스탬핑 방법에 의해 리드 프레임의 패턴이 형성된다.
본 발명에 의한 LOC용 리드 프레임(180)은 각기 일정한 간격을 두고 칩(110) 상면의 양측에 이격·접착될 리드들(120)을 갖는다.
상기 리드들(120)은 칩의 본딩 패드들(112)과 각기 전기적 연결될 칩 접착부(126a) 를 갖는 내부 리드들(126)과 성형 공정 이후에 패키지 몸체(140)의 외부로 돌출되며 상기 내부 리드들(126)과 각기 일체로 형성된 외부 리드들(124)로 구분된다.
그리고, 리드들(120)의 마주보는 양측에 형성된 타이바들(125)을 갖는다.
상기 외부 리드들(124)의 말단과 타이바들(125)은 상기 리드 프레임의 상하 양측에 형성된 사이드 레일 부분(128)과 일체로 형성되어 있다.
상기 사이드 레일 부분(128)은 상기 리드들(120)을 지지하고, 상기 리드 프레임(180)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
여기서, 상기 내부 리드들의 칩 접착부(126a) 하면에 양면 접착성 폴리이미드 테이프(150)가 각기 부착되어 있다.
좀 더 상세히 설명하면, 상기 테이프들(150)은 배치된 위치가 내부 리드들의 칩 접착부 (126a), 예를 들면 양측에 각기 16개씩의 내부 리드들의 칩 접착부(126a)의 하면에 각기 부착되어 있는 것이다.
그리고, 상기 테이프들(150)의 하면과 칩(110)의 상부면이 정렬된 상태에서 열 압착의 방법으로 상기 내부 리드들(126)을 상기 칩(110)의 상부면에 부착시키게 된다.
그리고, 상기 내부 리드들(126)과 각기 대응되는 상기 칩의 본딩 패드들(112)과 본딩 와이어(130)에 의해 전기적 연결된 구조를 갖는다.
본 도면에서는 상기 칩의 본딩 패드들(112)이 양측의 상기 내부 리드들(126)의 사이에 위치하게 된다.
여기서, 상기 내부 리드(126)에 대하여 좀더 상세하게 언급하면, 상기 내부 리드(126)는 일측의 말단(126b)이 상기 외부 리드들(124)과 일체로 형성되어 동일한 두께로 형성되어 있으며, 그 내부 리드 말단부(126b)와 일체로 형성된 칩 접착부(126a)는 상기 내부 리드 말단부(126b)의 두께에 비해서 얇게 형성되어 있다.
상기 내부 리드(126)의 구조는 내부 리드(126)의 하부면은 편평하고, 그 내부 리드 말단부(126b)의 상부면에 대하여 상기 칩 접착부(126a)의 상부면이 하향 단차지게 형성되어 있다.
여기서, 상기 내부 리드의 칩 접착부의 두께(t2)를 상기 내부 리드 말단부의 두께(t1)에 비해서 얇게 형성한 이유는, 상기 칩 접착부의 두께(t2)를 얇게 형성함으로써, 칩 접착부의 폭(w2)과 간격(s2)을 줄일 수 있기 때문이다.
즉, 내부 리드의 칩 접착부의 두께(t2)에 대하여 스탬핑 방법은 75%, 식각 방법은 80%까지 폭(w2)과 간격(s2)을 갖는 칩 접착부(126a)를 제조할 수 있기 때문이다.
따라서, 내부 리드의 칩 접착부의 두께(t2)를 얇게 형성함으로써, 도 1 및 도 3에서 도시된 반도체 칩(10)과 동일한 용량을 가지면서도 크기(b)가 작은 반도체 칩(110)의 상면에 리드 프레임의 내부 리드들(126)이 접착될 수 있도록 리드 프레임(180)을 패터닝할 수 있다.
그리고, 외부 리드들(124)과 연결된 내부 리드 말단부(126b)의 두께(t1)를 외부 리드의 두께(t1)와 동일하게 형성하여 종래의 성형 금형 장치를 그대로 이용할 수 있다.
본 발명의 실시 예에서는 패키지 몸체의 폭(w3)에 대하여 패키지 몸체(140) 안으로 15mil 정도의 길이를 갖는 내부 리드 말단부(126b)이 형성되며, 그 내부 리드 말단부(126b)의 안쪽은 하향 단차지게 칩 접착부(126a)가 형성된다.
그리고, 양측에 마주보는 내부 리드의 칩 접착부 사이의 폭(w1)은 270mil이 된다.
따라서, 동일한 용량의 칩이라도 크기(b)가 작은 칩(110)에서도 종래의 외부 리드들 간의 피치와 동일한 리드 프레임을 사용할 수 있다.
그리고, 리드 프레임의 내부 리드의 칩 접착부의 폭(w2)과 간격(s2)이 종래의 것보다는 좁고 세밀하게 패터닝되기 때문에, 바람직하게는 내부 리드의 칩 접착부(126a)와 본딩 패드들(112)간의 와이어 본딩성을 좋게 하기 위하여 그 칩 접착부를 압착판을 이용하여 압착하거나(coining), 리드 프레임의 편평도 및 와이어 본딩성을 좋게 하기 위하여 리드 프레임의 칩 접착부의 패턴구조에 맞게 제작된 압착판을 이용하여 리드 프레임 전체를 압착하는 공정(spanking process)이 진행된다.
도 10은 도 7에 성형 수지가 봉지되어 리드 온 칩 패키지로 제조된 상태를 나타내는 단면도이다.
도 10을 참조하면, 본 발명에 의한 LOC용 리드 프레임(180)을 이용한 반도체 칩 패키지(200)는 도 7에 나타나 있는 바와 같이 칩(110)의 상면에 부착되는 내부 리드의 칩 접착부(126a)의 두께가 내부 리드 말단부(126b)의 두께보다는 얇게 형성되어 있다.
그리고, 그 칩 접착부(126a)의 하면이 양면 접착성 폴리이미드 테이프들(150)에 의해 칩(110) 상면의 양측에 부착되어 있다.
여기서, 상기 테이프들(150)은 상기 칩의 본딩 패드들(112)이 형성되지 않은 부분에 각기 접착되어 있다.
상기 칩(110)의 중심 부분에 형성된 본딩 패드들(112)은 각기 대응된 내부 리드들의 칩 접착부(126a)와 각기 본딩 와이어(130)에 의해 각기 전기적 연결되어 있다.
그리고, 상기 칩(110), 내부 리드들(126) 및 본딩 와이어들(130)을 포함하는 전기적 연결 부분을 외부의 환경으로부터 보호하기 위하여 에폭시 계열의 성형 수지에 의해 패키지 몸체(140)가 형성된 구조를 갖는다.
그리고, 패키지 몸체(140)의 외부로 노출된 외부 리드들(124)은 상기 내부 리드들(126)과 각기 일체로 형성되어 있다.
그리고, 상기 외부 리드들(124)은 실장될 전자 장치에 각기 대응되도록 절곡되어 있다.
본 도면의 LOC 패키지(200)는 외부 리드들(124)이 영문자 J형태로 절곡된 표면 실장형 패키지를 나타내고 있다.
도 11은 본 발명의 다른 실시 예에 따른 리드 온 칩 패키지를 나타내는 단면도이다.
도 11을 참조하면, 본 발명의 다른 실시 예에 따른 LOC 패키지(300)는 도 10의 LOC 패키지(200)와 비교한다면, 내부 리드(226)의 상부면은 편평하며, 칩 접착부(226a)의 하부면이 그 내부 리드 말단부(226b)의 하부면에 대하여 상향 단차지게 형성되어 있다.
즉, 도 10에서는 리드 프레임의 내부 리드들(126)로 형성될 부분의 상부면을 절삭하여 내부 리드들(126)을 단차지게 형성하였지만, 본 실시 예에서는 리드 프레임의 내부 리드들(226)로 형성될 부분의 하부면을 절삭하여 내부 리드들(226)을 단차지게 형성하였다.
그리고, 나머지 구조는 도 10의 LOC 패키지(200)와 같은 구조를 갖는다.
따라서, 본 발명의 의한 구조를 따르면, 내부 리드의 칩 접착부의 두께를 얇게 가공함으로써, 반도체 칩의 상부면에 접착되는 칩 접착부의 폭과 간격을 줄일 수 있기 때문에 같은 용량을 갖는 반도체 칩의 크기의 감소에 대응할 수 있는 이점(利點)이 있다.

Claims (16)

  1. 실장될 칩의 일면 상에 소정의 간격을 두고 이격·접착되어 있으며, 그 칩의 일면에 형성된 복 수개의 본딩 패드들에 각기 대응되어 전기적 연결될 칩 접착부를 갖는 내부 리드들과;
    그 내부 리드들과 일체로 형성된 외부 리드들을 포함하며,
    상기 내부 리드의 칩 접착부의 두께가 상기 외부 리드의 두께보다 얇게 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  2. 제 1항에 있어서, 상기 칩 접착부들의 폭과 간격이 그 칩 접착부의 두께의 80%이하로 가공되는 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  3. 제 1항에 있어서, 상기 내부 리드는 하부면이 편평하며, 상기 외부 리드들과 연결된 상기 내부 리드 말단부의 상부면에 대하여 상기 칩 접착부의 상부면이 하향 단차지게 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  4. 제 3항에 있어서, 상기 칩 접착부가 금속 절삭에 의해 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  5. 제 3항에 있어서, 상기 칩 접착부가 에칭 방법에 의해 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  6. 제 1항에 있어서, 상기 내부 리드는 상부면이 편평하며, 상기 외부 리드들과 연결된 상기 내부 리드 말단부의 하부면에 대하여 상기 칩 접착부의 하부면이 상향 단차지게 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  7. 제 6항에 있어서, 상기 칩 접착부는 금속 절삭 공정에 의해 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  8. 제 6항에 있어서, 상기 칩 접착부가 에칭 공정에 의해 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  9. 일면에 복 수개의 본딩 패드들을 갖는 반도체 칩과;
    그 칩의 일면 상에 소정의 간격을 두고 이격·접착되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적으로 연결된 칩 접착부를 갖는 내부 리드들과;
    상기 칩 및 내부 리드들을 포함하는 전기적 연결 부분을 보호하기 위하여 성형 수지로 봉지된 패키지 몸체; 및
    상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 성형 수지의 외부로 돌출된 외부 리드들을 포함하며,
    상기 칩 접착부의 두께가 상기 외부 리드의 두께보다 얇게 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임을 이용한 반도체 칩 패키지.
  10. 제 9항에 있어서, 상기 칩 접착부들의 폭과 간격이 그 칩 접착부의 두께의 80%이하로 가공된 것을 특징으로 하는 리드 온 칩용 리드 프레임을 이용한 반도체 칩 패키지.
  11. 제 9항에 있어서, 상기 내부 리드는 하부면이 편평하며, 상기 외부 리드들과 연결된 상기 내부 리드 말단부의 상부면에 대하여 상기 칩 접착부의 상부면이 하향 단차지게 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  12. 제 11항에 있어서, 상기 칩 접착부가 금속 절삭에 의해 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  13. 제 11항에 있어서, 상기 칩 접착부가 에칭 방법에 의해 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  14. 제 9항에 있어서, 상기 내부 리드는 상부면이 편평하며, 상기 외부 리드들과 연결된 상기 내부 리드 말단부의 하부면에 대하여 상기 칩 접착부의 하부면이 상향 단차지게 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  15. 제 14항에 있어서, 상기 칩 접착부는 금속 절삭 공정에 의해 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
  16. 제 14항에 있어서, 상기 칩 접착부가 에칭 공정에 의해 형성된 것을 특징으로 하는 리드 온 칩용 리드 프레임.
KR1019960045111A 1996-10-10 1996-10-10 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지 KR19980026609A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960045111A KR19980026609A (ko) 1996-10-10 1996-10-10 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지
JP9198600A JPH10125845A (ja) 1996-10-10 1997-07-24 Ｌｏｃ用リードフレーム及びそれを用いた半導体チップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960045111A KR19980026609A (ko) 1996-10-10 1996-10-10 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지

Publications (1)

Publication Number Publication Date
KR19980026609A true KR19980026609A (ko) 1998-07-15

Family

ID=19476983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045111A KR19980026609A (ko) 1996-10-10 1996-10-10 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지

Country Status (2)

Country Link
JP (1) JPH10125845A (ko)
KR (1) KR19980026609A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020031719A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임 구조

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891692B1 (ja) 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
KR100359361B1 (ko) * 1998-12-17 2002-10-31 닛뽕덴끼 가부시끼가이샤 리드 프레임 및 이를 포함한 반도체 장치의 제조방법
JP3161447B2 (ja) 1998-12-17 2001-04-25 日本電気株式会社 リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020031719A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임 구조

Also Published As

Publication number Publication date
JPH10125845A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
US4984059A (en) Semiconductor device and a method for fabricating the same
US4496965A (en) Stacked interdigitated lead frame assembly
US5639694A (en) Method for making single layer leadframe having groundplane capability
US6355502B1 (en) Semiconductor package and method for making the same
US7288439B1 (en) Leadless microelectronic package and a method to maximize the die size in the package
US4994411A (en) Process of producing semiconductor device
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
US6441400B1 (en) Semiconductor device and method of fabricating the same
US5451813A (en) Semiconductor device with lead frame having different thicknesses
US6429514B2 (en) Integrated circuit chip and method for fabricating the same
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US20020017706A1 (en) Lead frame, semiconductor device and manufacturing method therefor, circuit board and electronic equipment
KR19980026609A (ko) 리드 온 칩용 리드 프레임 및 그를 이용한 반도체 칩 패키지
US5952711A (en) Lead finger immobilization apparatus
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JPS61237458A (ja) 樹脂封止型半導体装置
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
US7504713B2 (en) Plastic semiconductor packages having improved metal land-locking features
KR950003907B1 (ko) 반도체 리이드 프레임
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPH04162469A (ja) リードフレームの製造方法
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JP2527840B2 (ja) リ―ドフレ―ム
WO2001009953A1 (en) Lead frame with downset die pad

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application