JP6576926B2 - 半導体装置のエッジ終端および対応する製造方法 - Google Patents

半導体装置のエッジ終端および対応する製造方法 Download PDF

Info

Publication number
JP6576926B2
JP6576926B2 JP2016539924A JP2016539924A JP6576926B2 JP 6576926 B2 JP6576926 B2 JP 6576926B2 JP 2016539924 A JP2016539924 A JP 2016539924A JP 2016539924 A JP2016539924 A JP 2016539924A JP 6576926 B2 JP6576926 B2 JP 6576926B2
Authority
JP
Japan
Prior art keywords
termination
trench
guard ring
termination trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016539924A
Other languages
English (en)
Other versions
JP2017504964A5 (ja
JP2017504964A (ja
Inventor
アントニュー，マリーナ
ウドレア，フローリン
ニストル，ユリアン
ラヒモ，ムナフ
コルバーシェ，キアラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2017504964A publication Critical patent/JP2017504964A/ja
Publication of JP2017504964A5 publication Critical patent/JP2017504964A5/ja
Application granted granted Critical
Publication of JP6576926B2 publication Critical patent/JP6576926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の終端配置に関し、排他的にではないが具体的には、何百または何千ボルトの逆電圧に耐えることが求められる、ダイオード、トランジスタ、または絶縁ゲートバイポーラトランジスタ（insulated gate bipolar transistor）（ＩＧＢＴ）等の高電圧（high voltage）（ＨＶ）半導体装置の終端配置に関する。
発明の背景
高電圧半導体装置は一般的に、この装置を周囲の基板からおよび／または装置のパッケージから電気的に分離する終端領域を含む。終端領域によって、確実に半導体装置のアクティブエリアを高電圧から保護するとともに半導体装置の装置耐圧ができる限り高くなるようにしなければならない。
ＤＭＯＳＦＥＴまたはＩＧＢＴ等の高電圧装置の場合、低濃度でドープされたドリフト領域を、装置の最大限の定格電圧を得るためには重要である、力線または電位線の最適分布を保証するように、終端させることがある。有効であるためには、このような終端エリアが、装置の内部（アクティブ）エリアよりも高い耐圧能力を有することが好ましいはずである。
電気的な終端は、誘電材料によっておよび／または逆バイアスされたｐｎ接合によって得ることができる。誘電体分離の場合、シリコンの酸化物等の誘電絶縁体材料を使用してもよく、その場合の電気的終端は、装置のアクティブエリアを囲む終端エリアに、酸化物で充填されたトレンチを形成することによって得てもよい。このような終端トレンチは、基板本体全体において横方向に電位線または力線を分布させるのに有効であろうが、表面における電荷と電位の分布は相対的に未制御の状態のままになる場合がある。
代わりに接合分離終端を用いてもよい。この場合、逆バイアスされたｐｎ接合によって、終端エリア全体を通る力線または電位線の必要な分布が得易くなる。たとえばドリフト領域とは逆のドーピングがなされた表面ガードリングを用いることにより、終端エリアの、基板の表面近傍において、電位を分布させてもよい。しかしながら、このような終端配置は、基板本体の中の、表面近傍における、電位線の密集を防止するには、効果が低い。さらに、このような先行技術の終端配置では、一般的に、特別の製造ステップおよび／またはマスクが必要であるか、または、製造プロセスによって、終端要素の形状および／または構成が制限される場合があるか、いずれかである。
ＵＳ２００８／０４２１７２Ａ１は、連続した１つのｐドープ層によって囲まれた、アクティブセルエリアのトレンチゲートと、終端エリアの終端トレンチゲートとを含む、先行技術のＭＯＳトランジスタに言及している。
ＵＳ２００９／０９０９６８Ａ１には、終端領域にある、フィールドプレート電極によって覆われたｐガードリングを有する、先行技術のＭＯＳ装置が記載されている。
本発明の目的は、先行技術の終端配置の短所のうちの少なくともいくつかを克服することである。そのために、本発明は、請求項１に記載の製造方法および請求項６に記載の半導体装置を予測する。本発明の他の変形は従属請求項２〜５および７〜１１に記載されている。
終端トレンチと埋込みガードリングの製造を、表面ガードリングの製造と組合わせることによって、必要な追加の製造プロセスの量を最小にしつつ、優れた終端効率（すなわち終端エリアの低減および／または耐圧の増大）を得ることが可能である。終端トレンチおよび／または表面ガードリング上にフィールドプレートを加えることによって、終端効率をさらに改善してもよい。
終端トレンチと、この終端トレンチに接する、深い場所にある埋込みガードリングとを配置することによって、電界を、終端エリア内において、このような埋込み終端トレンチよりも下の、浅い場所で維持し、電界の電位線がアクティブエリアから横方向外向きに案内されるようにして、耐圧を高める。表面ガードリングが、終端トレンチの、基板のエッジ側の側面に接しているので、電界はさらにアクティブエリアから外向きの方向に拡大するが、それでもなお、外側から２番目の終端トレンチの前で効率的に終端される、すなわち、電界が良好に制御されて終端されるが、それでも横方向の短い距離の中に納まっている。
ドリフト層が、各終端トレンチの、アクティブセルエリア側の側面に接しており、かつ、表面ガードリングが、基板エッジ側のみに配置されていることで、電界が、それを超えた領域で、すなわち終端トレンチの外側（基板のエッジ側）で終端するようにすることが、重要である。終端トレンチの、アクティブセルエリア側の側面に、表面ガードリングがあると、電位線をアクティブセルエリアから遠ざかる方向に導くという効果が損なわれるであろう。
代表的な実施形態において、終端トレンチを表面ガードリングに接続するフィールドプレートの存在は、アクティブセルエリアからの、短いが制御された側方距離の中で、電界を終端させる効果に寄与し、基板の表面を保護する。
このように、本発明の半導体装置によって、小さな距離の中で電界を効率的に終端させる装置を得ることができ、それにより、装置をより確実に動作させることができるとともに、先行技術の装置よりも小型になるように設計することができる、すなわち終端エリア（終端エリアの横方向の拡がり）を低減することができる。
次に、添付の図面を参照しながら本発明についてより詳細に説明する。
先行技術において周知の、ｐリングとフィールドプレートを用いてｎチャネルＤＭＯＳ装置を終端させる例の概略断面図を示す。 先行技術において周知の、ｐリングとフィールドプレートを用いてトレンチゲートｎチャネル装置を終端させる例の概略断面図を示す。 先行技術において周知の、トレンチと埋込みｐリングを用いてｎチャネルＤＭＯＳ装置を終端させる例の概略断面図を示す。 先行技術において周知の、トレンチと埋込みｐリングを用いてトレンチゲートｎチャネル装置を終端させる例の概略断面図を示す。 本発明に従う、トレンチと埋込みガードリングと表面ガードリングとを用いてｎチャネルＤＭＯＳ装置を終端させる例の概略断面図を示す。 本発明に従う、トレンチと埋込みガードリングと表面ガードリングとを用いてトレンチゲートｎチャネル装置を終端させる例の概略断面図を示す。 本発明に従う、トレンチと埋込みガードリングと表面ガードリングとを用いてｎチャネルＤＭＯＳ装置を終端させる例の概略断面図を示す。 本発明に従う、終端させた一般的な装置の一例の概略平面図を示す。
なお、図面は、本発明の基礎をなす特定の原理の理解を助けるために設けられており、保護を求める範囲の限定を示唆するものと解釈されてはならない。２つ以上の図面において用いられている同一の参照符号は、同一または対応する特徴を示すことを意図している。しかしながら、異なる参照符号が用いられていても、これらの参照符号が示す特徴の違いを示すものと解釈されてはならない。
発明の詳細な説明
図１は、先行技術において周知の、ｎチャネル空乏ＭＯＳＦＥＴまたはＩＧＢＴの断面図の一例を示す。アクティブセルエリア３は、パワーＭＯＳＦＥＴまたはＩＧＢＴセルのアレイを含み、各セルは、２つのｎドープ領域２１（すなわち第１導電型）とｐドープボディ（ウェル）領域２０との間に形成された２つのｐｎ接合を取囲むｐドープボディ領域２０（すなわち第２導電型）を有する。２つのゲート接続２３（この例の場合は近くのセルによって共有される）は、ｐｎ接合からドリフト領域６に入り装置基板６（ｎドリフト層の形態）を通ってドレイン／カソード層５（ｎチャネルＤＭＯＳＦＥＴの場合はｎドープ、またはｎチャネルＩＧＢＴの場合はｐドープ）に入る電流の流れを制御するために、設けられている。電力はエミッタ／アノードコンタクト２４を介して各装置セルに供給される。
図１はまた、エッジ終端エリア４全体に分布させたガードリング１０とフィールドプレート１１とを用いてＭＯＳＦＥＴまたはＩＧＢＴを如何にして終端し得るかを示す。電位線７がアクティブエリア３のエッジの周囲に集中することを、基板材料の表面に形成したｐドープガードリング１０を含めることによって、防止することができる。各ガードリング１０は、弱くドープされたｐｎ接合を、低濃度でｐドープされたガードリング１０と、低濃度でｎドープされたドリフト領域６との間に形成する。各ガードリング１０は、逆バイアス条件下で、アクティブエリア３内の高電荷密度が、終端エリア４を通して減少してゼロになるまで、順次電位が低くなるよう、空乏層を、他のガードリング１０を超えて、基板６のエッジに向かって拡大させることにより、基板表面において密集する電界の量を減じる役割を果たす。フィールドプレート１１は、表面近くで電位をより均一的に分散させることにより、電位線の集中（「密集」）を回避する役割を果たす。
図２は、ｎチャネルトレンチゲートＭＯＳＦＥＴまたはＩＧＢＴの断面図を示す。図１に示された装置と同様、この装置のアクティブセルエリア３は、基板６の終端エリア４によって拡大している。終端エリア４は、終端エリア４の表面におよび表面近くにあるドリフト層材料６を部分的に置換えたものである表面ｐリング（ガードリング）１０を用いる。フィールドプレート１１は、ｐリング１０各々のエッジにも加えられる。図１の装置の例と同様、ガードリング１０およびフィールドプレート１１は、電位線７を偏向させて、終端エリア４の表面領域に電位線が集中するのを防止する役割を果たす。
図３および図４はそれぞれ、図１および図２に示されている装置と同様の装置を示すが、図３および図４では、図１および図２の表面ｐリング１０の代わりに終端トレンチ４０を用いて終端している。各終端トレンチ４０は、酸化シリコン等の誘電材料またはポリシリコン等の導電材料で充填してもよい。ｐドープ領域４１を、各終端トレンチ４０の端もしくは先端にまたは端もしくは先端近くに形成して、終端トレンチ４０の端の周りの電位線の偏向を改善してもよい。深いまたは埋込みガードリング４１とも呼ばれる深いｐドープ領域４１は、図１および図２を参照しながら説明した表面ガードリング１０の有効な代替物として知られている。
なお、図１〜図４を参照しながら説明した装置は、専用のｐｎ接合がオフ状態で空乏化することによりオフ状態電圧に耐える、空乏モード装置である。言い換えると、この空乏領域が、ｐドープ領域とｎドープ領域を互いに分離する。
図５は、本発明のＭＯＳＦＥＴの第１の実施形態を示す。低濃度でｎドープされた領域６の部分を「ドリフト領域」、「低濃度ドープ領域」または「逆電圧サポート領域」と呼ぶ場合がある。最初に基板のｎドープ濃度を低くして作ったパワーデバイスの場合、最終的に得られるパワーデバイスのドリフト層６は、製造工程でドープ濃度が修正されなかった層になるであろう。典型的に、ドリフト層６は常に低いドープ濃度を有する。ここで、ドリフト層６のドープ濃度が実質的に一定であることは、ドープ濃度がドリフト層６全体において実質的に均一であることを意味するが、これは、たとえばエピタキシャル成長プロセスにおける変動が原因で、ドリフト層内のドープ濃度が約１〜５倍変動する可能性があることを除外している。最終的なドリフト層の厚みおよびドープ濃度を用途の要求に応じて選択する。ドリフト層６の典型的なドープ濃度は、５*１０１２ｃｍ−３と５*１０１４ｃｍ−３の間である。
しかしながら、本発明の実施はこのような装置に限定される訳ではない。他の可能性は、たとえば、終端を必要とする超接合（super junction）（ＳＪ）または他の種類の装置での使用である。ＳＪ装置では、ドリフト領域は一般的に、交互に置かれた高濃度でドープされたｐ層とｎ層に置換えられ、これは、電荷の相互補償において、オフ状態で完全に空乏化することができ装置全体の高電圧をサポートすることができる。
同様に、図面は１つの特定のドープ方式（たとえばｎチャネルＭＯＳＦＥＴ）を示しているが、当然ながら他の（たとえば逆）ドープ方式を用いることも可能である。
図５および図６は、本発明の原理を利用した終端配置の一例を示す。図５および図６に示される装置のアクティブエリア３は、それぞれ図１および図２または図３および図４のアクティブエリアに対応する。基板６は（ｎ−）ドープされたドリフト層を含む。アクティブセルエリアにおいて、装置は、基板の両側の第１の主面と第２の主面上の主電気コンタクトを含む。基板６は、横方向において（すなわち上記主面に平行な面において）終端エリア４によって囲まれたアクティブセルエリア３を含む。終端エリア４は基板のエッジ（基板の側面）まで延びている。
一方、終端エリア４において、図５および図６に示される装置は、終端トレンチ４０の原理を、埋込みガードリング４１および表面ガードリング１０の変形と、組合わせている。このガードリングは、ドリフト層と異なる導電型を有する。この例では、ガードリングはｐドープされている。図５に示す装置例および図６に示す装置例いずれにおいても、終端エリア４は終端トレンチ４０と埋込みガードリング４１とを含み、これによって、電位線７を、横方向においてアクティブエリア３から外側に向かう方向に導くことで、第１の終端効果をもたらす。各終端トレンチ４０には、外側に隣接している表面ガードリング１０がある。この表面ガードリング１０は、終端トレンチ４０の外側に接することにより、電位線７を導く。そうでなければこの電位線７は図３および図４に示されるように終端トレンチの周りでカーブし、各終端トレンチ４０の外側近くにおいて局所的に集中する電位線７を形成してこれらの電位線をさらに終端トレンチ４０から外側に向かって延ばすことができる。このように、終端トレンチ４０の下にｐドープ埋込みガードリング４１が存在していることで、電界の一部を装置のシリコン内に放出し、それによって耐圧が増加する。終端トレンチ４０は、たとえば酸化物またはポリシリコンで充填してもよい。各終端トレンチ４０に隣接する終端エリア４の表面は、表面のｐリング１０を終端トレンチ４０の外側に対して整列させることにより、高電界から保護される状態に保たれる。表面をさらに、各表面ｐリング（１０）のエッジにフィールドプレート（たとえば誘電酸化物）を形成することによって保護してもよい。
終端トレンチ４０は、その埋込みｐリング４１および表面ｐリング１０（第２導電型のリング）とともに、自己整合方式で作ってもよい。ｎドープ基板６を設けてもよい。たとえば、最初に表面ｐリング１０を基板６に（たとえば注入と拡散によって）形成し、次に終端トレンチ４０を、エッチングするか、そうでなければ、終端トレンチのうちの１つの外側のエッジが（アクティブセルエリア３から外側方向にあるエッジ、すなわち基板エッジ側）接触している表面ｐリングの内側部分（アクティブセルエリア３側）と交差するように、形成してもよい。終端トレンチ４０を、従来のやり方で、基板材料を除去することによって形成してもよい。終端トレンチ４０を形成したら、終端トレンチ４０の下に、埋込みｐリング４１を、各終端トレンチ４０の底部に隣接する領域４１内の基板ボディに対する注入（ドーピング）によって形成してもよい。有利なのは、必要なプロセス工程の数および／または必要なマスクの数が、終端エリア４の表面ｐリング１０と、ｐウェルボディ２０またはボディ３２を、同じマスクを用い同じドーピングプロセスで形成することで、減じられることである。よって、図５に示される装置の例の場合、同一のマスクとプロセスを、終端エリア４内の表面ｐリング１０にのみ使用するのではなく、アクティブエリア内の装置セルボディ（ｐウェル）領域２０にも使用するように、有利に製造方法を構成すればよい。加えて、図６に示される装置の例の製造プロセスにおいて、１つのマスクおよび／またはプロセスを、終端エリア４の表面ｐリング１０とアクティブエリア３のｐボディ層３２の形成に、有利に使用してもよい。
表面フィールドプレート１１も形成してもよい。表面フィールドプレート１１は、各終端トレンチ４０の一部または全体を覆うとともにこのトレンチに隣接する表面ガードリング１０を覆い、終端トレンチ４０を分離するドリフト領域６（ｎドープ領域、すなわち第１導電型と異なる第２導電型）の表面上で、表面がガードリング１０を超えて延在している。終端エリア４上の電界分布は、終端トレンチ４０、表面ｐリング１０、および埋込みｐリング４１の寸法と間隔を適切に選択することによって制御してもよい。
図７は、終端トレンチ４０、埋込みｐリング４１、表面ｐリング１０、およびフィールドプレート１１のいくつかの寸法の例を示す。図７には２つの終端トレンチ４０しか示されていないが、終端エリア４全体に分布している終端トレンチの数は遥かに多く、たとえば１５または２０以上である場合があることが、理解されるはずである。
一例として、アクティブエリア３のエッジと第１の終端トレンチ４０との間の距離１６は、たとえば５μｍと１０μｍの間（たとえば７μｍ）であってもよい。メサ幅１５（すなわち隣合う終端トレンチ４０間の分離距離）は、たとえば７〜２０μｍであってもよく、アクティブエリア３から離れる方向に増していてもよい。トレンチ深さ９は、４μｍと７μｍの間（たとえば５．２μｍ）であってもよく、トレンチ幅１７は、たとえば製造プロセスが許容する最小幅と４μｍの間（たとえば１．２μｍ）であってもよい。埋込みｐリング４１のピークドープ濃度は、１０１６ｃｍ−３と１０１８ｃｍ−３の間（たとえば１０１７ｃｍ−３）であってもよく、ドープ深さ２μｍの場所におけるドープ濃度が１０１５ｃｍ−３と１０１６ｃｍ−３の間（たとえば５×１０１５ｃｍ−３）であってもよい。深いｐリング（埋込みガードリング）４１の高さ８は、２μｍと５μｍの間（たとえば３〜４μｍ）であってもよい。表面ｐリング（ガードリング）１０の横方向の範囲は１μｍと５μｍの間であってもよく、好ましくは１μｍと２μｍの間、たとえば１．５μｍであってもよい。一方、表面ｐリング（ガードリング）１０の縦方向の範囲（深さ）は、アクティブエリア３内の装置セルのｐウェル（ボディ領域）２０の深さと実質的に同一であることが好ましい。同様に、表面ｐリング（ガードリング）１０のドーピング濃度は、アクティブエリア３内の装置セルのｐウェル２０のドーピング濃度と実質的に同一であることが好ましい。これらの好ましい寸法を有する装置の場合、フィールドプレートの幅１２は、たとえば３μｍと８μｍの間であってもよく、より好ましくは４μｍと６μｍの間（たとえば４．５μｍ）であってもよい。ガードリング／トレンチ／フィールドプレート終端を、注入、拡散、エッチング、および再充填等の標準的な装置処理技術を用いて作ってもよい。表面ガードリング１０、深いガードリング４１、フィールドプレート１１、および酸化物／ポリシリコンで充填されたトレンチ４０の寸法と距離を、必要な逆耐圧に適したものとなるように変化させてもよい。
表面のリング終端および深いリング終端と、誘電／トレンチ終端と、フィールドプレートとを組合わせることにより、５ｋＶ、６ｋＶまたはそれ以上の逆電圧に耐えることが要求されることがある高電圧装置における有効な接合終端を必要とする終端エリアの面積を、大幅に減じる。電圧がより低い場合（たとえば１．３ｋＶ）、本明細書に記載の終端により、終端エリアの径方向の最小範囲が３０％以上減じられることがわかっている。
図８は、終端トレンチ４０およびフィールドプレート１１を含む終端エリアを簡略化した例の概略平面図を示す。見えていないのは、表面ガードリング１０（フィールドプレート１１によって遮られている）と埋込みガードリング４１（終端トレンチ４０の下にある）である。上記終端配置を現実的に実施する場合、終端構造体（終端トレンチ４０、埋込みガードリング４１、表面ガードリング１０、およびフィールドプレート１１）の数は、図８に示される２個よりも遥かに多いであろう。

Claims (13)

  1. 半導体パワーデバイスを製造する方法であって、
    前記半導体パワーデバイスは、
    第１導電型のドリフト層を含む半導体基板（６）を備え、前記半導体基板（６）は、アクティブセルエリア（３）と、基板エッジまでのエッジ終端エリア（４）とを有し、
    前記方法は、
    前記第１導電型と異なる第２導電型の複数の表面ガードリング（１０）を形成する第１のステップを含み、前記複数の表面ガードリングは、前記エッジ終端エリア（４）の表面において互いに分離されており、
    基板材料を除去することにより、前記エッジ終端エリア（４）の前記半導体基板（６）の表面から下方に延在する複数の終端トレンチ（４０）を形成する第２のステップを含み、前記複数の終端トレンチ（４０）は、各表面ガードリング（１０）が、隣接する終端トレンチ（４０）の、基板エッジに向かって前記終端トレンチ（４０）の側のみに接し、かつ、前記ドリフト層が、前記終端トレンチ（４０）の、アクティブセルエリア（３）に向かって前記終端トレンチ（４０）の側に接するように、形成され、それにより、前記ドリフト層は前記複数の終端トレンチ（４０）を分離し、
    各終端トレンチ（４０）の底部に隣接する基板材料内に前記第２導電型の埋込みガードリング（４１）を形成する第３のステップと、
    各終端トレンチ（４０）を誘電材料または導電材料で充填する第４のステップと、
    終端トレンチ（４０）ごとに、各終端トレンチ（４０）の上面の一部および前記終端トレンチに接する表面ガードリング（１０）の上面の全体ならびに前記ドリフト層の上面の一部を接触により覆うように、フィールドプレート（１１）を形成する第５のステップとを含む、方法。
  2. 前記第５のステップは、前記ドリフト層の表面上において、前記表面ガードリングを超えるように基板エッジの側に延在するフィールドプレート（１１）を形成するステップをさらに含む、請求項１に記載の方法。
  3. 前記第１のステップを前記第２のステップよりも前に実行して、前記複数の終端トレンチ（４０）各々について、前記第２のステップで除去された基板材料が、前記表面ガードリング（１０）のうちの１つの一部を含むようにする、請求項１〜２のいずれか一項に記載の方法。
  4. 前記アクティブセルエリア（３）は、複数のトレンチ−ゲート装置セル（３０、３１、３３）を含み、
    前記第２のステップは、前記トレンチ−ゲート装置セル（３０、３１、３３）のトレンチ（３０）を、前記終端トレンチ（４０）と同一の１つまたは複数の製造プロセス中に形成することを含む、請求項１〜３のいずれか一項に記載の方法。
  5. 前記アクティブセルエリア（３）は、複数のアクティブ装置セル（２０、２１、２３、２４）を含み、前記アクティブ装置セルは各々ボディ領域（２０）を含み、
    前記第１のステップは、前記アクティブ装置セル（２０、２１、２３、２４）の前記ボディ領域（２０）を、前記表面ガードリング（１０）と同一の１つまたは複数の製造プロセス中に形成することを含む、請求項１〜４のいずれか一項に記載の方法。
  6. 終端トレンチ（４０）ごとに、各終端トレンチ（４０）の一部および前記終端トレンチに接する表面ガードリング（１０）の上に、フィールドプレート（１１）を形成する第５のステップをさらに含み、
    各アクティブ装置セル（２０、２１、２３、２４）は、ゲート接続（２３）およびパワー接続（２４）のうちの少なくとも一方を含み、
    前記第５のステップは、前記ゲート接続（２３）および前記パワー接続（２４）のうちの少なくとも一方を、前記フィールドプレート（１１）と同一の１つまたは複数の製造プロセス中に形成することを含む、請求項４または５に記載の方法。
  7. 終端トレンチ（４０）ごとに、各終端トレンチ（４０）の一部および前記終端トレンチに接する表面ガードリング（１０）の上に、フィールドプレート（１１）を形成する第５のステップをさらに含み、前記フィールドプレート（１１）は、前記ドリフト層の表面上において、前記表面ガードリングを超えるように基板エッジの側に延在し、
    各アクティブ装置セル（２０、２１、２３、２４）は、ゲート接続（２３）およびパワー接続（２４）のうちの少なくとも一方を含み、
    前記第５のステップは、前記ゲート接続（２３）および前記パワー接続（２４）のうちの少なくとも一方を、前記フィールドプレート（１１）と同一の１つまたは複数の製造プロセス中に形成することを含む、請求項４または５に記載の方法。
  8. 第１導電型のドリフト層を含む半導体基板（６）を備えた半導体パワー装置であって、前記半導体基板（６）は、アクティブセルエリア（３）と、基板エッジまでのエッジ終端エリア（４）とを有し、
    前記エッジ終端エリア（４）は、
    前記第１導電型と異なる第２導電型の複数の表面ガードリング（１０）を含み、前記複数の表面ガードリング（１０）は、前記エッジ終端エリア（４）の表面に配置され、互いに分離されており、
    前記エッジ終端エリア（４）の前記半導体基板（６）の表面から下方に延在し、誘電材料または導電材料で充填された複数の終端トレンチ（４０）を含み、各表面ガードリング（１０）が、隣接する終端トレンチ（４０）の、基板エッジに向かって前記終端トレンチ（４０）の側のみに接し、かつ、前記ドリフト層が、前記終端トレンチ（４０）の、アクティブセルエリア（３）に向かって前記終端トレンチ（４０）の側に接し、それにより、前記ドリフト層は前記複数の終端トレンチ（４０）を分離し、
    複数の埋込みガードリング（４１）を含み、各埋込みガードリング（４１）は、前記半導体基板（６）内において前記終端トレンチ（４０）のうちの１つの底部に隣接するように配置されており、
    少なくとも１つのフィールドプレート（１１）が、終端トレンチ（４０）の上面の一部および前記終端トレンチに接する表面ガードリング（１０）の上面の全体ならびに前記ドリフト層の上面の一部を接触により覆うように配置されている、半導体パワー装置。
  9. 前記少なくとも１つのフィールドプレート（１１）は、前記ドリフト層の表面上において、前記表面ガードリングを超えるように基板エッジの側に延在する、請求項８に記載の半導体パワー装置。
  10. 前記アクティブセルエリア（３）は、複数のトレンチ−ゲート装置セル（３０、３１、３３）を含み、
    前記終端トレンチ（４０）は、前記トレンチ−ゲート装置セル（３０、３１、３３）のトレンチ（３０）と同一の材料で充填されている、請求項８〜９のいずれか一項に記載の半導体パワー装置。
  11. 前記アクティブセルエリア（３）は、複数のアクティブ装置セル（２０、２１、２３、２４）を含み、前記アクティブ装置セルは各々、第２導電型のボディ領域（２０）を含み、
    前記表面ガードリング（１０）のドーピング濃度プロファイルは、前記アクティブ装置セル（２０、２１、２３、２４）の前記ボディ領域（２０）と同一である、請求項８〜１０のいずれか一項に記載の半導体パワー装置。
  12. 少なくとも１つのフィールドプレート（１１）が終端トレンチ（４０）および前記終端トレンチに接する表面ガードリング（１０）の上に配置されており、
    各アクティブ装置セル（２０、２１、２３、２４）は、ゲート接続（２３）およびパワー接続（２４）のうちの少なくとも一方を含み、
    前記終端トレンチ（４０）、前記表面ガードリング（１０）および前記フィールドプレート（１１）は、前記アクティブ装置セル（２０、２１、２３、２４）の前記ゲート接続（２３）および前記パワー接続（２４）のうちの少なくとも一方と同一の材料を含む、請求項１１に記載の半導体パワー装置。
  13. 前記少なくとも１つのフィールドプレート（１１）は、前記ドリフト層の表面上において、前記表面ガードリングを超えるように基板エッジの側に延在している、請求項１２に記載の半導体パワー装置。
JP2016539924A 2013-12-16 2014-12-03 半導体装置のエッジ終端および対応する製造方法 Active JP6576926B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13197534.4 2013-12-16
EP13197534 2013-12-16
PCT/EP2014/076443 WO2015090971A1 (en) 2013-12-16 2014-12-03 Edge termination for semiconductor devices and corresponding fabrication method

Publications (3)

Publication Number Publication Date
JP2017504964A JP2017504964A (ja) 2017-02-09
JP2017504964A5 JP2017504964A5 (ja) 2018-01-18
JP6576926B2 true JP6576926B2 (ja) 2019-09-18

Family

ID=49765396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016539924A Active JP6576926B2 (ja) 2013-12-16 2014-12-03 半導体装置のエッジ終端および対応する製造方法

Country Status (5)

Country Link
US (1) US9859360B2 (ja)
EP (1) EP3084833B1 (ja)
JP (1) JP6576926B2 (ja)
CN (1) CN105814690B (ja)
WO (1) WO2015090971A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015212464B4 (de) * 2015-07-03 2019-05-23 Infineon Technologies Ag Leistungshalbleiterrandstruktur und Verfahren zu deren Herstellung
US10998443B2 (en) * 2016-04-15 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Epi block structure in semiconductor product providing high breakdown voltage
CN109964319B (zh) * 2016-11-24 2022-06-07 日立能源瑞士股份公司 带有浮置场环终端的功率半导体器件
US10312710B1 (en) * 2017-01-31 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Energy recovery pulse forming network
CN108461541A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 Igbt的终端结构、igbt器件及其制造方法
CN108054196B (zh) * 2017-12-08 2020-09-04 南京溧水高新创业投资管理有限公司 半导体功率器件的终端结构及其制作方法
DE102019103899A1 (de) 2019-02-15 2020-08-20 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zur Verarbeitung eines Leistungshalbleiterbauelements
CN111293172B (zh) * 2020-02-19 2023-10-10 北京工业大学 一种逆阻igbt的终端结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
JP2007109712A (ja) * 2005-10-11 2007-04-26 Shindengen Electric Mfg Co Ltd トランジスタ、ダイオード
JP4735235B2 (ja) * 2005-12-19 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
JP2009088345A (ja) * 2007-10-01 2009-04-23 Toshiba Corp 半導体装置
CN102473721B (zh) * 2009-07-31 2015-05-06 富士电机株式会社 半导体装置
CN101969068A (zh) * 2010-08-06 2011-02-09 浙江大学 一种高压功率半导体器件的边缘终端结构
US8785279B2 (en) * 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) * 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
CN103165604B (zh) * 2011-12-19 2016-11-09 英飞凌科技奥地利有限公司 具有节省空间的边缘结构的半导体部件
CN103715232B (zh) * 2012-09-28 2017-10-10 中国科学院微电子研究所 用于半导体功率器件的沟槽式终端及其制备方法

Also Published As

Publication number Publication date
EP3084833B1 (en) 2017-09-13
CN105814690A (zh) 2016-07-27
US9859360B2 (en) 2018-01-02
WO2015090971A1 (en) 2015-06-25
US20160300904A1 (en) 2016-10-13
CN105814690B (zh) 2020-01-21
JP2017504964A (ja) 2017-02-09
EP3084833A1 (en) 2016-10-26

Similar Documents

Publication Publication Date Title
JP6576926B2 (ja) 半導体装置のエッジ終端および対応する製造方法
JP5196766B2 (ja) 半導体装置
US8742534B2 (en) Semiconductor device having lateral diode
JP5537996B2 (ja) 半導体装置
JP2024073632A (ja) 半導体装置
US10741547B2 (en) Semiconductor device
WO2017099096A1 (ja) 半導体装置
US9064952B2 (en) Semiconductor device
JP2009043966A (ja) 半導体装置及びその製造方法
WO2018147466A1 (ja) 半導体装置
USRE48259E1 (en) Semiconductor device
JP7327672B2 (ja) 半導体装置
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
US10446640B2 (en) Termination implant enrichment for shielded gate MOSFETS
US20150263110A1 (en) Semiconductor device
KR102030464B1 (ko) 레터럴 타입의 전력 반도체 소자
JP2012160601A (ja) 半導体装置の製造方法
JP2012195394A (ja) 半導体装置の製造方法
KR20110128419A (ko) 트렌치 게이트 구조를 가지는 전력 반도체 소자
JP2014195089A (ja) 半導体装置
JP5655052B2 (ja) 半導体装置
US11264491B2 (en) Semiconductor device for improving transistor characteristics during turn-on
US20240234518A9 (en) Transistor device and method of fabricating contacts to a semiconductor substrate
KR20190076622A (ko) 이너 웰을 가진 슈퍼 정션 트랜지스터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190821

R150 Certificate of patent or registration of utility model

Ref document number: 6576926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350