JP6559107B2 - 成膜方法および成膜システム - Google Patents

成膜方法および成膜システム Download PDF

Info

Publication number
JP6559107B2
JP6559107B2 JP2016176421A JP2016176421A JP6559107B2 JP 6559107 B2 JP6559107 B2 JP 6559107B2 JP 2016176421 A JP2016176421 A JP 2016176421A JP 2016176421 A JP2016176421 A JP 2016176421A JP 6559107 B2 JP6559107 B2 JP 6559107B2
Authority
JP
Japan
Prior art keywords
gas
film forming
film
chamber
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016176421A
Other languages
English (en)
Other versions
JP2018041898A (ja
JP2018041898A5 (ja
Inventor
晋 山内
晋 山内
林　軍
軍 林
西村　和晃
和晃 西村
敏夫 長谷川
敏夫 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016176421A priority Critical patent/JP6559107B2/ja
Priority to TW106130567A priority patent/TWI745427B/zh
Priority to US15/698,498 priority patent/US10199268B2/en
Publication of JP2018041898A publication Critical patent/JP2018041898A/ja
Publication of JP2018041898A5 publication Critical patent/JP2018041898A5/ja
Application granted granted Critical
Publication of JP6559107B2 publication Critical patent/JP6559107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Description

本発明は、コバルト膜を成膜する成膜方法および成膜システムに関する。
半導体デバイスの製造過程において、Ｃｕ配線のシードや、ＭＯＳ型半導体におけるＳｉとのコンタクトとしてコバルト膜が検討されている。コバルト膜の成膜方法としては、有機金属化合物ガスを用いた化学蒸着法（ＣＶＤ法）が知られている（例えば特許文献１）。
一方、最近では、コバルトの用途として、ビアホール等を埋め込むタングステンの代替となる用途が注目されている。
特開２０１１−６３８４８号公報
しかしながら、特許文献１のように有機金属を用いたＣＶＤによりコバルト膜を成膜してビアホールを埋め込む場合、ホール開口部付近の成膜速度がホール底の成膜速度よりも大きいため、コバルト膜中に未成膜空間であるシームが生じやすい。
したがって、本発明は、コバルト膜によりビアホール等の凹部を埋め込む際に、シームが生じ難い技術を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、凹部が形成された表面を有する被処理基板上にコバルト膜を成膜し、前記凹部を前記コバルト膜により埋め込む成膜方法であって、被処理基板上に有機金属化合物を用いたＣＶＤ法またはＡＬＤ法によりコバルト膜を成膜し、前記凹部内を部分的に埋め込む第１工程と、前記被処理基板にβ−ジケトンガスと一酸化窒素ガスとを含むエッチングガスを供給し、前記コバルト膜を部分的にエッチングする第２工程と、前記被処理基板上に、再び有機金属化合物を用いたＣＶＤ法またはＡＬＤ法によりコバルト膜を成膜し、前記凹部内をさらに埋め込む第３工程とを有することを特徴とする成膜方法を提供する。
上記第１の観点に係る成膜方法において、前記第２工程と前記第３工程とを２回以上繰り返してもよい。
前記第１工程および前記第３工程は、前記有機金属化合物としてコバルトアミジネートを用い、さらに還元ガスを用いてコバルト膜の成膜を行うようにすることができる。この場合に、前記第１工程および前記第３工程は、被処理基板を３００℃以下に加熱しつつ行うことが好ましい。
前記第２工程は、β−ジケトンとして、分子中のカルボニル基にハロゲン原子を含むアルキル基が結合したものを用いることが好ましい。この場合に、前記β−ジケトンはヘキサフルオロアセチルアセトンを含むことが好ましい。また、ＮＯガス流量／β−ジケトンガス流量で表される、ＮＯガスとβ−ジケトンガスの流量比が、０．０２〜０．５の範囲であることが好ましく、０．１２〜０．５の範囲であることがより好ましい。前記第２工程は、被処理基板を２００〜２５０℃の範囲に加熱しつつ行われることが好ましく、２２０〜２４０℃の範囲に加熱しつつ行われることがより好ましい。
前記第１工程および第３工程を第１のチャンバーで行い、前記第２工程を前記第１のチャンバーとは異なる第２のチャンバーで行い、前記第１工程から前記第３工程までを真空中で行うとともに、前記第１のチャンバーおよび前記第２のチャンバー間の被処理基板の搬送を真空中で行うようにすることができる。また、前記第１工程から前記第３工程を同一のチャンバーで行うようにすることもできる。
本発明の第２の観点は、上記第１の観点の成膜方法を行う成膜システムであって、前記第１工程と前記第３工程を実施する成膜装置と、前記第２の工程を実施するエッチング装置と、前記成膜装置と前記エッチング装置が接続され、前記成膜装置と前記エッチング装置との間で被処理基板の搬送を行う搬送機構を有する真空搬送室とを有することを特徴とする成膜システム。
本発明の第３の観点は、上記第１の観点の成膜方法を行う成膜システムであって、１つのチャンバーと、前記チャンバー内に前記第１工程と前記第３工程の成膜処理を行う成膜用のガスを供給する成膜ガス供給機構と、前記チャンバー内に前記第２工程のエッチング処理を行うエッチング用のガスを供給するエッチングガス供給機構とを有する成膜・エッチング装置を有することを特徴とする成膜システムを提供する。
本発明の第４の観点は、コンピュータ上で動作し、成膜システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点の成膜方法が行われるように、コンピュータに前記成膜システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、凹部が形成された表面を有する被処理基板上にコバルト膜を成膜し、前記凹部を前記コバルト膜により埋め込むにあたり、被処理基板上に有機金属化合物を用いたＣＶＤ法またはＡＬＤ法によりコバルト膜を成膜して凹部内を部分的に埋め込んだ後、β−ジケトンガスと一酸化窒素ガスとを含むエッチングガスによりエッチングし、その後、同様にコバルト膜を成膜するので、オーバーハングが生じ難く、埋め込んだコバルト膜中にシームが生じ難い。
本発明の一実施形態に係る成膜方法を示すフローチャートである。 本発明の一実施形態に係る成膜方法を示す工程断面図である。 従来の成膜方法によりＣｏ膜によりビアホールを埋め込んだ際の埋め込み状態を示す断面図である。 エッチングガスとしてＨｆａｃとＮＯを用いた場合の、Ｈｆａｃガス５００ｓｃｃｍに対するＮＯガスの流量とエッチング量との関係を示す図である。 本発明の成膜方法を実施することができる成膜システムの第１の例を示す概略図である。 図５の成膜システムに搭載された成膜装置を示す断面図である。 図５の成膜システムに搭載されたエッチング装置を示す断面図である。 本発明の成膜方法を実施することができる成膜システムの第２の例を示す概略図である。 図８の成膜システムに搭載された成膜・エッチング装置を示す断面図である。 φ１６０ｎｍのビアホールに対し、Ｃｏ膜の成膜を２回繰り返したサンプル１と、Ｃｏ膜の成膜→エッチング→成膜を行ったサンプル２の表面および断面を示すＳＥＭ写真である。
以下、図面を参照しながら、本発明の実施の形態について説明する。
＜成膜方法の実施形態＞
最初に、成膜方法の一実施形態について、図１のフローチャートおよび図２の工程断面図を参照して説明する。
本実施形態では、最初に、図２（ａ）に示すように、層間絶縁膜１にビアホール２が形成された被処理基板である半導体ウエハＷ（以下単にウエハと記す）に対し、有機金属化合物ガスを用いたＣＶＤ法または原子層堆積法（ＡＬＤ法）によりコバルト（Ｃｏ）膜４ａの成膜を行い、ビアホール２内をシームができない程度に部分的に埋め込む（ステップ１）。
次に、図２（ｂ）に示すように、β−ジケトンと一酸化窒素（ＮＯ）とを含むエッチングガスをウエハＷに供給して、図２（ｂ）に示すように、最初に成膜したＣｏ膜４ａを断面Ｖ字状にエッチングする（ステップ２）。
次に、図２（ｃ）に示すように、再び有機金属化合物ガスを用いたＣＶＤ法またはＡＬＤ法によりＣｏ膜４ｂを成膜し、ビアホール２内をさらに埋め込む（ステップ３）。
その後、ステップ２とステップ３を所定回繰り返すことにより、ビアホール２がほぼ完全に埋め込まれた状態となり、ビアホール２の埋め込みを完了する。図２では、ステップ３の後、図２（ｄ）に示すように再度ステップ２のエッチングを行い、さらに図２（ｅ）に示すように再度ステップ３を行ってＣｏ膜４ｃを埋め込み、ビアホール２の埋め込みを完了する例、すなわち、ステップ２およびステップ３を２回繰り返す例を示している。
従来は、一回のＣｏ膜の成膜によりビアホール内を埋め込んでいたが、この場合は、図３に示すように、ビアホール２の開口部付近の成膜速度がビアホール２の底の成膜速度よりも大きいため、開口部付近でオーバーハングが生じ、ビアホール２の内に埋め込まれたＣｏ膜５の内部にシーム６が発生する。
これに対し、本実施形態では、ステップ１のＣｏ膜４ａの成膜後、ステップ２でβ−ジケトンおよびＮＯを用いてエッチングすることにより、ビアホール２内のＣｏ膜を制御性よく断面Ｖ字状にエッチングすることができ、ステップ３のＣｏ膜４ｂの成膜の際にオーバーハングが生じ難くなり、シームがほとんど形成されることなくビアホール２の埋め込みを行うことができる。
ステップ２およびステップ３は、１回で埋め込みが完成できれば１回でもよいが、本実施形態のように、２回以上繰り返すことが好ましい。２回以上繰り返すことにより、ビアホールを段階的に埋め込むことができ、シームの発生をより確実に防止することができる。
ステップ１およびステップ３のＣｏ膜の成膜は、有機金属化合物ガスを用いてＣＶＤ法またはＡＬＤ法により行われる。このとき、有機金属化合物ガスと還元ガスとを供給し、有機金属化合物ガスを還元することによりＣｏ膜を成膜してもよいし、有機金属化合物ガスを熱分解してＣｏ膜を成膜してもよい。また、ＡＬＤ法の場合は、有機金属化合物ガスと還元ガスとを交互に供給することによりＣｏ膜を成膜する。有機金属化合物ガスの供給後、および還元ガスの供給後には、チャンバー内のパージ等、ウエハ表面からの残存ガスの除去を行う。
有機金属化合物としては、従来、ＣＶＤ法によるＣｏ膜の成膜に用いられているものを用いることができ、例えば、上記特許文献１に開示されたコバルトアミジネートを好適に用いることができる。コバルトアミジネートとしては、例えば、ビス（Ｎ−ターシャリブチル−Ｎ′−エチル−プロピオンアミジネート）コバルト（II）（Ｃｏ（ｔＢｕ−Ｅｔ−Ｅｔ−ａｍｄ）２）を挙げることができる。また、コバルトアミジネートを用いた場合の還元ガスとしては、カルボン酸を含むガス、例えば、蟻酸や酢酸を好適に用いることができる。また、還元ガスとしてアンモニア（ＮＨ３）や水素（Ｈ２）を用いることもできる。また、還元ガスとしてこれらの２種以上を用いてもよい。
成膜温度は、３００℃以下が好ましく、１２０〜２５０℃がより好ましい。また、成膜の際の圧力は、１．３３〜１３３３Ｐａ（１０ｍＴｏｒｒ〜１０Ｔｏｒｒ）が好ましい。有機金属化合物ガスの流量は５０〜５００ｓｃｃｍの範囲が好ましく、還元ガスの流量は５０〜５００ｓｃｃｍの範囲が好ましい。
有機金属化合物として、他に、ビスシクロペンタジエニルコバルト（コバルトセン）（Journal of Crystal Growth 114 1991年,pp364-372）等を用いることもできる。
ステップ２のＣｏ膜のエッチングは、上述したように、β−ジケトンとＮＯガスとを含む処理ガスを用いる。βジケトンとしては、分子中のカルボニル基にハロゲン原子を含むアルキル基が結合したものを用いることが好ましく、例えば、ヘキサフルオロアセチルアセトン（Ｈｆａｃ）が好適である。これは、ハロゲン原子の誘起効果により、カルボニル基の酸素原子の電子密度が小さくなり、酸素原子に結びついている水素原子が水素イオンとして解離しやすくなるからである。ただし、β−ジケトンのみでは、金属であるＣｏはエッチングされず、これにＮＯを加えることによって初めてＣｏを適度にエッチングすることができる。このように、β−ジケトン、特にＨｆａｃのような分子中のカルボニル基にハロゲン原子を含むアルキル基が結合したβ−ジケトンと、ＮＯとの組み合わせにより、ビアホール付近のＣｏ膜をエッチング可能であるのみならず、ＮＯの流量を調整することで、これらがビアホールの底に到達する時間を確保してビアホール底付近のＣｏ膜もエッチング可能となり、制御性よくＣｏ膜をエッチングすることができ、シームを抑制する効果を高めることができる。
β−ジケトンガス（Ｈｆａｃガス）の流量は５〜１０００ｓｃｃｍの範囲が好ましい。また、ＮＯガスの流量は、β−ジケトンガス５００ｓｃｃｍに対して１０〜２５０ｓｃｃｍが好ましく、６０〜２５０ｓｃｃｍがより好ましい。流量比で表すと、ＮＯガス流量／β−ジケトンガス流量＝０．０２〜０．５の範囲が好ましく、０．１２〜０．５の範囲がより好ましい。β−ジケトンとしてＨｆａｃを用いた場合には、図４に示すように、Ｈｆａｃガス５００ｓｃｃｍに対してＮＯガス３０ｓｃｃｍまでの低ＮＯ領域では急激にエッチング量が増加するが、低ＮＯ領域はビアホール開口部でエッチングが集中する傾向にある。これに対して、ＮＯガス流量が６０ｓｃｃｍ以上になるとビアホール底付近にガスが輸送される時間的余裕があり、ビアホール底付近のＣｏ膜もエッチング可能となる。また、ＮＯガスが３０ｓｃｃｍの低ＮＯ領域ではＣｏ膜のエッチング面の表面状態が悪化する傾向にあるが、ＮＯガス流量が６０ｓｃｃｍ以上になるとＣｏ膜のエッチング面の表面状態が良好になる。
エッチングの際の温度は２００〜２５０℃が好ましい。２００℃より低いとエッチングレートが低く生産性が悪くなり、２５０℃以上になるとエッチングレートは高くなるが分解により炭素を取り込みやすくなる。より好ましくは２２０〜２４０℃である。この範囲であれば、エッチングレートが安定し、炭素の取り込みを有効に防止することができる。
また、エッチングの際の圧力は、１３３．３３〜１３３３３Ｐａ（１〜１００Ｔｏｒｒ）が好ましい。
ステップ１およびステップ３のＣｏ膜の成膜と、ステップ２のエッチングは、それぞれ異なる装置（チャンバー）で実施することができる。この場合は、真空搬送室に成膜装置とエッチング装置を接続し、真空搬送室に設けられた搬送装置により成膜装置およびエッチング装置の間でウエハを真空雰囲気中で搬送するような真空システムで処理を行うことが好ましい。
また、Ｃｏ膜成膜の際の好ましい温度とエッチングの際の好ましい温度とはオーバーラップしており、Ｃｏ膜成膜とエッチングとは同じ温度または近接した温度で行うことができるので、ステップ１〜３の処理を１つのチャンバー内で行うことができる。これにより、ステップ１〜３の処理を高スループットで行うことができる。
＜成膜システム＞
次に、本発明の成膜方法を実施することができる成膜システムの例について説明する。
（成膜システムの第１の例）
図５は、本発明の成膜方法を実施することができる成膜システムの第１の例を示す概略図である。
図５に示すように、本例の成膜システム１００は、断面矩形状の真空搬送室１０１を有し、真空搬送室１０１の長辺の一方側に冷却装置１０２、成膜装置１０３、およびエッチング装置１０４がゲートバルブＧを介して接続されている。また、真空搬送室１０１の長辺の他方側にも同様に冷却装置１０２、成膜装置１０３、およびエッチング装置１０４がゲートバルブＧを介して接続されている。真空搬送室１０１内は、真空ポンプにより排気されて所定の真空度に保持される。成膜装置１０３は、Ｃｏ膜の成膜を行うものである。また、エッチング装置１０４は、Ｃｏ膜成膜後にＣｏ膜をエッチングするものである。冷却装置１０２は、エッチング装置１０４でのエッチングが終了後、再び成膜装置１０３によりＣｏ膜を成膜する際に、ウエハＷを冷却するためのものである。
また、真空搬送室１０１の短辺の一方側には２つのロードロック室１０５がゲートバルブＧ１を介して接続されている。ロードロック室１０５を挟んで真空搬送室１０１の反対側には大気搬送室１０６が設けられている。ロードロック室１０５は、ゲートバルブＧ２を介して搬入出室１０６に接続されている。ロードロック室１０５は、大気搬送室１０６と真空搬送室１０１との間でウエハＷを搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室１０６のロードロック室１０５取り付け壁部とは反対側の壁部には、ＦＯＵＰ等のウエハＷを収容するキャリアＣを取り付ける３つのキャリア取り付けポート１０７を有している。また、大気搬送室１０６の側壁には、ウエハＷのアライメントを行うアライメントチャンバ１０８が設けられている。大気搬送室１０６内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室１０１内には、２のウエハ搬送機構１１０が設けられている。一方のウエハ搬送機構１１０は、真空搬送室１０１の長辺の一方側に接続された冷却装置１０２、Ｃｏ膜成膜装置１０３、およびエッチング装置１０４、ならびに一方のロードロック室１０５に対してウエハＷの搬入出を行えるようになっており、他方のウエハ搬送機構１１０は、真空搬送室１０１の長辺の他方側に接続された冷却装置１０２、Ｃｏ膜成膜装置１０３、およびエッチング装置１０４、ならびに他方のロードロック室１０５に対してウエハＷの搬入出を行えるようになっている。
大気搬送室１０６内には、ウエハ搬送機構１１１が設けられている。搬送機構１１１は、キャリアＣ、ロードロック室１０５、アライメントチャンバ１０８に対してシリコンウエハＷを搬送するようになっている。
成膜システム１００は、全体制御部１１２を有している。全体制御部１１２は、冷却装置１０２、成膜装置１０３、エッチング装置１０４の各構成部、真空搬送室１０１の排気機構やウエハ搬送機構１１０、ロードロック室１０５の排気機構やガス供給機構、大気搬送室１０６のウエハ搬送機構１１１、ゲートバルブＧ、Ｇ１、Ｇ２の駆動系等を制御する、ＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。全体制御部１１２の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム１００に、所定の動作を実行させる。
次に、成膜装置１０３について説明する。
図６は成膜装置１０３を示す断面図である。成膜装置１０３は、図６に示すように、密閉構造のチャンバー１２１と、チャンバー１２１の内部に設けられた、ウエハＷを略水平にした状態で載置する載置台１２２と、載置台１２２に対向して設けられたシャワーヘッド１３０と、シャワーヘッド１２０に成膜用のガスを供給するガス供給機構１４０と、排気機構１５０とを有している。
載置台１２２は、平面視略円形をなしており、チャンバー１２１の底部に固定されている。載置台１２２の内部には、ヒーター１２３が埋め込まれている。そして、ヒーター１２３に印加される電圧を制御することにより、ウエハＷを所定の成膜温度に加熱するようになっている。なお、図示はしていないが、載置台１２２には、そのウエハ載置面に対して突没するようにウエハＷを昇降する複数、例えば３本の昇降ピンが設けられている。
チャンバー１２１の天壁１２１ａには、円形の孔１２１ｂが形成されており、そこからチャンバー１２１内へ突出するようにシャワーヘッド１３０が嵌め込まれている。シャワーヘッド１３０は、後述するガス供給機構１４０から供給された成膜用のガスをチャンバー１２１内に吐出するためのものであり、その上部には、第１の導入路１３１と、第２の導入路１３２とを有している。シャワーヘッド１３０は、ベース部材１３３と、シャワープレート１３４と、ベース部材１３３とシャワープレート１３４の間に設けられた円筒状の側壁１３５とを有しており、内部にガス拡散空間１３６が形成されている。シャワープレート１３４には複数のガス吐出孔１３７が形成されている。シャワーヘッド１３０はヒーター（図示せず）により加熱されるようになっている。
ガス供給機構１４０は、コバルトアミジネート（Ｃｏ−ＡＭＤ）、例えば、ビス（Ｎ−ターシャリブチル−Ｎ′−エチル−プロピオンアミジネート）コバルト（II）（Ｃｏ（ｔＢｕ−Ｅｔ−Ｅｔ−ａｍｄ）２）を貯留する成膜原料タンク１４１を有している。成膜原料タンク１４１の周囲にはヒーター（図示せず）が設けられ、成膜原料タンク１４１内の成膜原料を適宜の温度に加熱することができるようになっている。
成膜原料タンク１４１には、上方から例えばＡｒガスやＮ２ガス等の不活性ガスからなるキャリアガスを供給するためのキャリアガス配管１４２が挿入されている。キャリアガス配管１４２には、キャリアガス供給源１４３が接続されており、また、流量制御器としてのマスフローコントローラ１４４およびその前後の開閉バルブ１４５が介装されている。また、成膜原料タンク１４１内には原料ガス送出配管１４６が上方から挿入されており、この原料ガス送出配管１４６の他端はシャワーヘッド１３０の第１の導入路１３１に接続されている。原料ガス送出配管１４６のシャワーヘッド１３０の近傍には開閉バルブ１４７が介装されている。
キャリアガス配管１４２と原料ガス送出配管１４６との間は、バイパス配管１４８により接続されており、この配管１４８にはバルブ１４９が介装されている。一方、キャリアガス配管１４２における配管１４８接続部分の下流側および原料ガス送出配管１４６における配管１４８接続部分の上流側にはそれぞれバルブ１４５ａ，１４７ａが介装されている。したがって、バルブ１４５ａ，１４７ａを閉じてバルブ１４９を開くことにより、キャリアガス供給源１４３からのキャリアガスを、キャリアガス配管１４２、バイパス配管１４８、原料ガス送出配管１４６を経て、パージガス等としてチャンバー１２１内に供給することが可能となっている。
また、ガス供給機構１４０は、カルボン酸を含むガス、ＮＨ３ガス、Ｈ２ガス等からなる還元ガスを供給する還元ガス供給源１６１を有している。還元ガス供給源１６１には還元ガス配管１６２の一端が接続されており、還元ガス配管１６２の他端はシャワーヘッド１３０の第２の導入路１３２に接続されている。還元ガス配管１６２のシャワーヘッド１３０の近傍には開閉バルブ１６３が介装されている。また、還元ガス配管１６２の還元ガス供給源１６１の近傍には、流量制御器としてのマスフローコントローラ１６４およびその前後の開閉バルブ１６５が介装されている。ガス供給機構１４０は、さらに、例えばＡｒガスやＮ２ガス等の不活性ガスからなるパージガスを供給するためのパージガス供給源１７１を有している。パージガス供給源１７１にはパージガス配管１７２の一端が接続されており、パージガス配管１７２の他端は還元ガス配管１６２に合流している。パージガス配管１７２には、流量制御器としてのマスフローコントローラ１７３およびその前後の開閉バルブ１７４が介装されている。
排気機構１５０は、チャンバー１２１の底部に形成された排気口１５１に繋がる排気配管１５２と、排気配管１５２に介装された、チャンバー１３１内の圧力を制御するための自動圧力制御弁（ＡＰＣ）１５３と、排気配管１５２を介してチャンバー１３１内を排気するための真空ポンプ１５４を有している。なお、図示していないが、原料ガス送出配管１４６と排気配管１５２との間、および還元ガス配管１６２と排気配管１５２との間にはプリフローラインが介装されており、これらプリフローラインはバルブにより開閉可能となっている。これにより、Ｃｏ−ＡＭＤガスおよび還元ガスをチャンバー１２１を介さずに排気配管１５２に流すプリフローを行うことができる。
チャンバー１２１の側壁には、ウエハＷの搬入出を行うための搬入出口１８１が形成されており、この搬入出口１８１はゲートバルブＧを介して真空搬送室１０１と接続されている。
次に、エッチング装置１０４について説明する。
図７はエッチング装置１０４を示す断面図である。
成膜装置１０４は、図７に示すように、密閉構造のチャンバー２２１と、チャンバー２２１の内部に設けられた、ウエハＷを略水平にした状態で載置する載置台２２２と、載置台２２２に対向して設けられたシャワーヘッド２３０と、シャワーヘッド２３０にエッチング用のガスを供給するガス供給機構２４０と、排気機構２５０とを有している。
載置台２２２は、平面視略円形をなしており、チャンバー２２１の底部に固定されている。載置台２２２の内部には、ヒーター２２３が埋め込まれている。そして、ヒーター２２３に印加される電圧を制御することにより、ウエハＷを所定のエッチング温度に加熱するようになっている。なお、図示はしていないが、載置台２２２には、そのウエハ載置面に対して突没するようにウエハＷを昇降する複数、例えば３本の昇降ピンが設けられている。
チャンバー２２１の天壁２２１ａには、円形の孔２２１ｂが形成されており、そこからチャンバー２２１内へ突出するようにシャワーヘッド２３０が嵌め込まれている。シャワーヘッド２３０は、後述するガス供給機構２４０から供給されたエッチング用のガスをチャンバー２２１内に吐出するためのものであり、その上部には、第１の導入路２３１と、第２の導入路２３２とを有している。シャワーヘッド２３０は、ベース部材２３３と、シャワープレート２３４と、ベース部材２３３とシャワープレート２３４の間に設けられた円筒状の側壁２３５とを有しており、内部にガス拡散空間２３６が形成されている。シャワープレート２３４には複数のガス吐出孔２３７が形成されている。シャワーヘッド２３０はヒーター（図示せず）により加熱されるようになっている。
ガス供給機構２４０は、エッチングガスの一方の成分であるβ−ジケトン、例えば分子中のカルボニル基にハロゲン原子を含むアルキル基が結合したもの、例えば、ヘキサフルオロアセチルアセトン（Ｈｆａｃ）を貯留するタンク２４１を有している。タンク２４１の周囲にはヒーター（図示せず）が設けられ、タンク２４１内のβ−ジケトンを適宜の温度に加熱することができるようになっている。
タンク２４１には、上方から例えばＡｒガスやＮ２ガス等の不活性ガスからなるキャリアガスを供給するためのキャリアガス配管２４２が挿入されている。キャリアガス配管２４２には、キャリアガス供給源２４３が接続されており、また、流量制御器としてのマスフローコントローラ２４４およびその前後の開閉バルブ２４５が介装されている。また、タンク２４１内にはガス送出配管２４６が上方から挿入されており、このガス送出配管２４６の他端はシャワーヘッド２３０の第１の導入路２３１に接続されている。ガス送出配管２４６のシャワーヘッド２３０の近傍には開閉バルブ２４７が介装されている。
キャリアガス配管２４２とガス送出配管２４６との間は、バイパス配管２４８により接続されており、この配管２４８にはバルブ２４９が介装されている。一方、キャリアガス配管２４２における配管２４８接続部分の下流側およびガス送出配管２４６における配管１４８接続部分の上流側にはそれぞれバルブ２４５ａ，２４７ａが介装されている。したがって、バルブ２４５ａ，２４７ａを閉じてバルブ２４９を開くことにより、キャリアガス供給源２４３からのキャリアガスを、キャリアガス配管２４２、バイパス配管２４８、ガス送出配管２４６を経て、パージガス等としてチャンバー２２１内に供給することが可能となっている。
また、ガス供給機構２４０は、エッチングガスの他方の成分であるＮＯガスを供給するＮＯガス供給源２６１を有している。ＮＯガス供給源２６１にはＮＯガス配管２６２の一端が接続されており、ＮＯガス配管２６２の他端はシャワーヘッド２３０の第２の導入路２３２に接続されている。ＮＯガス配管２６２のシャワーヘッド２３０の近傍には開閉バルブ２６３が介装されている。また、ＮＯガス配管２６２のＮＯガス供給源２６１の近傍には、流量制御器としてのマスフローコントローラ２６４およびその前後の開閉バルブ２６５が介装されている。ガス供給機構２４０は、さらに、例えばＡｒガスやＮ２ガス等の不活性ガスからなるパージガスを供給するためのパージガス供給源２７１を有している。パージガス供給源２７１にはパージガス配管２７２の一端が接続されており、パージガス配管２７２の他端はＮＯガス配管２６２に合流している。パージガス配管２７２には、流量制御器としてのマスフローコントローラ２７３およびその前後の開閉バルブ２７４が介装されている。
排気機構２５０は、チャンバー２２１の底部に形成された排気口２５１に繋がる排気配管２５２と、排気配管２５２に介装された、チャンバー２２１内の圧力を制御するための自動圧力制御弁（ＡＰＣ）２５３と、排気配管２５２を介してチャンバー２２１内を排気するための真空ポンプ２５４を有している。なお、図示していないが、ガス送出配管２４６と排気配管２５２との間、およびＮＯガス配管２６２と排気配管２５２との間にはプリフローラインが介装されており、これらプリフローラインはバルブにより開閉可能となっている。これにより、β−ジケトンガスおよびＮＯガスをチャンバー２２１を介さずに排気配管２５２に流すプリフローを行うことができる。
チャンバー２２１の側壁には、ウエハＷの搬入出を行うための搬入出口２８１が形成されており、この搬入出口２８１はゲートバルブＧを介して真空搬送室１０１と接続されている。
なお、エッチング装置１０４は、ガス供給機構２４０以外のチャンバー２２１、載置台２２２、シャワーヘッド２３０、排気機構２４０は、成膜装置１０３のチャンバー１２１、載置台１２２、シャワーヘッド１３０、排気装置１４０と同様に構成されている。
冷却装置１０２は、チャンバー内に温調機構を有する載置台が設けられており、エッチング装置１０４によるエッチング温度が、成膜装置１０３による成膜温度より高い場合に、エッチング装置１０４でエッチングされたウエハＷを再び成膜装置１０３に搬送する前に、ウエハＷを成膜温度付近まで冷却する機能を有している。
以上のように構成された成膜システム１００においては、まず、ウエハ搬送機構１１１により大気搬送室１０６に接続されたキャリアＣからウエハＷを取り出し、いずれかのロードロック室１０５のゲートバルブＧ２を開けてウエハＷをそのロードロック室１０５に搬入する。ゲートバルブＧ２を閉じた後、ロードロック室１０５内を真空排気する。
そのロードロック室１０５が、所定の真空度になった時点でゲートバルブＧ１を開けて、ウエハ搬送機構１１０によりロードロック室１０５からウエハＷを取り出す。そして、成膜装置１０３のゲートバルブＧを開けて、ウエハ搬送機構１１０に保持されたウエハＷを成膜装置１０３に搬入する。
ウエハ搬送機構１１０により成膜装置１０３のチャンバー１２１内にウエハＷを搬入し、載置台１２２上に載置した後、ウエハ搬送機構１１０を戻し、ゲートバルブＧを閉じる。そして、ヒーター１２３によりウエハＷを所定の温度に加熱するとともに、チャンバー１２１内を排気し、パージガスおよびキャリアガスを供給してチャンバー１２１内の圧力調整を行い、Ｃｏ−ＡＭＤガス、例えばＣｏ（ｔＢｕ−Ｅｔ−Ｅｔ−ａｍｄ）２ガス、および還元ガスのプリフローを行う。その後、プリフローラインから原料ガス送出配管１４６および還元ガス配管１６２に切り替え、シャワーヘッド１３０を介してチャンバー１２１内にＣｏ−ＡＭＤガスおよび還元ガスを供給してＣｏ膜の成膜を行う。このとき、Ｃｏ−ＡＭＤガスおよび還元ガスを同時に供給してＣＶＤ法によりＣｏ膜を成膜してもよく、チャンバー１２１のパージを挟んで、これらを交互に供給するＡＬＤ法でＣｏ膜を供給してもよい。
Ｃｏ膜を成膜して、ビアホール内に所定のＣｏ膜埋め込みがなされた後、Ｃｏ−ＡＭＤガスおよび還元ガスを停止し、チャンバー１２１内をパージした後、成膜装置１０３のゲートバルブＧを開け、ウエハ搬送機構１１０により成膜後のウエハＷをチャンバー１２１から取り出す。そして、エッチング装置１０４のゲートバルブＧを開けて、ウエハ搬送機構１１０に保持されたウエハＷをエッチング装置１０４に搬入する。
ウエハ搬送機構１１０によりエッチング装置１０４のチャンバー２２１内にウエハＷを搬入し、載置台２２２上に載置した後、ウエハ搬送機構１１０を戻し、ゲートバルブＧを閉じる。そして、ヒーター２２３によりウエハＷを所定の温度に加熱するとともに、チャンバー２２１内を排気し、パージガスおよびキャリアガスを供給してチャンバー２２１内の圧力調整を行い、エッチングガスである、β−ジケトンガス、例えばＨｆａｃガス、およびＮＯガスのプリフローを行う。その後、プリフローラインからガス送出配管２４６およびＮＯガス配管２６２に切り替え、シャワーヘッド２３０を介してチャンバー２２１内にエッチングガスであるβ−ジケトンガスおよびＮＯガスを供給してＣｏ膜のエッチングを行う。
Ｃｏ膜が所望の形状にエッチングされた後、β−ジケトンガスおよびＮＯガスを停止し、チャンバー２２１内をパージした後、エッチング装置１０４のゲートバルブＧを開け、ウエハ搬送機構１１０によりエッチング後のウエハＷをチャンバー２２１から取り出す。
その後、必要に応じて、冷却装置１０２によりウエハＷを所定温度に冷却した後、搬送機構１１０により、ウエハを再び成膜装置１０３に搬入し、同様にＣｏ膜の成膜を行い、ビアホール内のＣｏ膜のエッチングした部分を埋め込む。
その後、必要に応じて、エッチング装置１０４によるエッチングおよび成膜装置１０３による成膜を所定回数繰り返す。
このようにして、所定の成膜シーケンスが終了後、ウエハ搬送機構１１０によりウエハＷを取り出し、ゲートバルブＧ１を開けて、ウエハ搬送機構１１０からロードロック室１０５にウエハＷを搬送し、ゲートバルブＧ１を閉じてロードロック室１０５内を大気圧に戻す。その後、ゲートバルブＧ２を開けて、ウエハ搬送機構１１１にてロードロック室１０５内のウエハＷをキャリアＣに戻す。
以上のような処理を、複数のウエハＷについて同時並行的に行って、所定枚数のウエハＷの成膜処理が完了する。
本例では、成膜温度とエッチング温度が異なる場合でも、成膜とエッチングとを真空雰囲気で連続して行うことができ、シームを生じさせず、かつ高スループットでビアホール内のＣｏ膜の埋め込みを行うことができる。
（成膜システムの第２の例）
図８は、本発明の成膜方法を実施することができる成膜システムの第２の例を示す概略図である。
図８に示すように、本例の成膜システム３００は、平面形状が七角形をなす真空搬送室３０１を有し、真空搬送室３０１の４つの壁部にそれぞれゲートバルブＧを介してＣｏ膜の成膜処理とエッチング処理を一括して行える成膜・エッチング装置３０２が接続されている。真空搬送室３０１内は、真空ポンプにより排気されて所定の真空度に保持される。
また、真空搬送室３０１の他の３つの壁部には３つのロードロック室３０３がゲートバルブＧ１を介して接続されている。ロードロック室３０２を挟んで真空搬送室３０１の反対側には大気搬送室３０４が設けられている。３つのロードロック室３０３は、ゲートバルブＧ２を介して大気搬送室３０４に接続されている。ロードロック室３０３は、大気搬送室３０４と真空搬送室３０１との間でウエハＷを搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室３０４のロードロック室３０３取り付け壁部とは反対側の壁部にはウエハＷを収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート３０５を有している。また、大気搬送室３０４の側壁には、シリコンウエハＷのアライメントを行うアライメントチャンバ３０６が設けられている。大気搬送室３０４内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室３０１内には、ウエハ搬送機構３０７が設けられている。ウエハ搬送機構３０７は、成膜・エッチング装置３０２およびロードロック室３０３に対してウエハＷを搬送する。ウエハ搬送機構３０７は、独立に移動可能な２つの搬送アーム３０７ａ，３０７ｂを有している。
大気搬送室３０４内には、ウエハ搬送機構３０８が設けられている。ウエハ搬送機構３０８は、キャリアＣ、ロードロック室３０３、アライメントチャンバ３０６に対してシリコンウエハＷを搬送するようになっている。
成膜システム３００は、全体制御部３１０を有している。全体制御部３１０は、成膜・エッチング装置３０２の各構成部、真空搬送室３０１の排気機構やウエハ搬送機構３０７、ロードロック室３０３の排気機構やガス供給機構、大気搬送室３０４のウエハ搬送機構３０８、ゲートバルブＧ、Ｇ１、Ｇ２の駆動系等を制御する、ＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。全体制御部３１０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム３００に、所定の動作を実行させる。
次に、成膜・エッチング装置３０２について説明する。
図９は成膜・エッチング装置３０２を示す断面図である。成膜・エッチング装置３０２は、第１の例の成膜装置１０３と同様の構成のチャンバー１２１に、成膜装置１０３と同様の成膜ガスを供給するガス供給機構１４０と、エッチング装置１０４と同様のエッチングガスを供給するガス供給機構２４０とを取り付け、チャンバー１２１に成膜ガスとエッチングガスの両方を供給可能としたものである。
なお、チャンバー１２１内の各部材およびガス供給機構（成膜ガス供給機構）１４０およびガス供給機構（エッチングガス供給機構）２４０の各部材についても成膜装置１０３またはエッチング装置１０４と同様のものには同様の符号を付している。シャワーヘッド１３０には、成膜用のガスを導入するための第１のガス導入部１３１および第２のガス導入部１３２の他、エッチング用のガスを導入するための第３のガス導入部２３１および第４のガス導入部２３２が設けられている。
以上のように構成された成膜システム３００においては、まず、ウエハ搬送機構３０８により大気搬送室３０４に接続されたキャリアＣからウエハＷを取り出し、いずれかのロードロック室３０３のゲートバルブＧ２を開けてウエハＷをそのロードロック室３０３に搬入する。ゲートバルブＧ２を閉じた後、ロードロック室３０３内を真空排気する。
そのロードロック室３０３が、所定の真空度になった時点でゲートバルブＧ１を開けて、ウエハ搬送機構３０７によりロードロック室３０３からウエハＷを取り出す。そして、成膜・エッチング装置３０２のゲートバルブＧを開けて、ウエハ搬送機構３０７に保持されたウエハＷを成膜・エッチング装置３０２に搬入する。
ウエハ搬送機構３０７により成膜・エッチング装置３０２のチャンバー１２１内にウエハＷを搬入し、載置台１２２上に載置した後、ウエハ搬送機構３０７を戻し、ゲートバルブＧを閉じる。そして、ヒーター１２３によりウエハＷを所定の温度に加熱するとともに、チャンバー１２１内を排気し、パージガスおよびキャリアガスを供給してチャンバー１２１内の圧力調整を行い、Ｃｏ−ＡＭＤガス、例えばＣｏ（ｔＢｕ−Ｅｔ−Ｅｔ−ａｍｄ）２ガス、および還元ガスのプリフローを行う。その後、プリフローラインから成膜ガス供給機構１４０の原料ガス送出配管１４６および還元ガス配管１６２に切り替え、シャワーヘッド１３０を介してチャンバー１２１内にＣｏ−ＡＭＤガスおよび還元ガスを供給してＣｏ膜の成膜を行う。このとき、Ｃｏ−ＡＭＤガスおよび還元ガスを同時に供給してＣＶＤ法によりＣｏ膜を成膜してもよく、チャンバー１２１のパージを挟んで、これらを交互に供給するＡＬＤ法でＣｏ膜を供給してもよい。
Ｃｏ膜を成膜して、ビアホール内に所定のＣｏ膜埋め込みがなされた後、Ｃｏ−ＡＭＤガスおよび還元ガスを停止し、チャンバー１２１内をパージした後、必要に応じてヒーター１２３の制御温度を調整し、ウエハＷを所定のエッチング温度に加熱するとともに、チャンバー１２１内を排気し、パージガスおよびキャリアガスを供給してチャンバー１２１内の圧力調整を行い、エッチングガスである、β−ジケトンガス、例えばＨｆａｃガス、およびＮＯガスのプリフローを行う。その後、プリフローラインからエッチングガス供給機構２４０のガス送出配管２４６およびＮＯガス配管２６２に切り替え、シャワーヘッド１３０を介してチャンバー１２１内にエッチングガスであるβ−ジケトンガスおよびＮＯガスを供給してＣｏ膜のエッチングを行う。
Ｃｏ膜が所望の形状にエッチングされた後、β−ジケトンガスおよびＮＯガスを停止し、チャンバー１２１内をパージする。
その後、再び、成膜ガス供給機構１４０から、チャンバー１２１内に従前の成膜の際と同様にＣｏ−ＡＭＤガスおよび還元ガスを供給し、ビアホール内のＣｏ膜のエッチングした部分を埋め込む。
その後、成膜・エッチング装置３０２内で、必要に応じて、エッチングおよび成膜を所定回数繰り返す。
このようにして、所定の成膜シーケンスが終了後、ウエハ搬送機構３０７によりウエハＷを取り出し、ゲートバルブＧ１を開けて、ウエハ搬送機構３０７からロードロック室３０３にウエハＷを搬送し、ゲートバルブＧ１を閉じてロードロック室３０３内を大気圧に戻す。その後、ゲートバルブＧ２を開けて、ウエハ搬送機構３０８にてロードロック室３０３内のウエハＷをキャリアＣに戻す。
以上のような処理を、複数のウエハＷについて同時並行的に行って、所定枚数のウエハＷの成膜処理が完了する。
本例では、Ｃｏ膜成膜とエッチングとは同じ温度または近接した温度で行う場合、一つのチャンバー１２１内で載置台１２２の温度変更をほとんど行うことなく、しかもウエハの搬送をともなわずに成膜とエッチングを繰り返し行うことができ、シームを生じさせず、かつ極めて高スループットでビアホール内のＣｏ膜の埋め込みを行うことができる。
＜実験例＞
次に、本発明の実験例について説明する。
本発明の成膜→エッチング→成膜のシーケンスでＣｏ膜によりビアホール内を埋め込んだ際の効果を確認した。
ここでは、φ１６０ｎｍのビアホールに対し、Ｃｏ膜の成膜を２回繰り返したサンプル（サンプル１）と、Ｃｏ膜の成膜→エッチング→成膜を行ったサンプル（サンプル２）とを比較した。Ｃｏ膜の成膜は、プリカーサとしてコバルトアミジネートを用いて、２４０℃で行い、エッチングは、ＨｆａｃとＮＯガスとを用いて、２４０℃で行った。成膜とエッチングの他の条件は、以下のとおりとした。
成膜
圧力：５〜２０Ｔｏｒｒ、還元ガス：ＮＨ３（５０〜５００ｓｃｃｍ）
エッチング
圧力：５〜１００Ｔｏｒｒ
その際の表面および断面のＳＥＭ写真を図１０に示す。図１０（ａ）に示すように、エッチングを行わずにＣｏ膜の成膜を２回繰り返したサンプル１では、ビアホール開口部のオーバーハングが大きく、φ１６０ｎｍのビアホールが最も狭い部分でφ３１．０ｎｍまで縮小していたのに対し、図１０（ｂ）に示すように、本発明に従って成膜→エッチング→成膜を行ったサンプル２では、最も狭い部分でφ５３．２ｎｍであり、ＨｆａｃとＮＯガスによるエッチングを付加することにより、ビアホール開口部のオーバーハングが２２．２ｎｍも減少することが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施形態の成膜システムは例示に過ぎず、種々の構成のシステムにより本発明の成膜方法を実施することができる。
また、被処理基板として半導体ウエハを用いた場合について示したが、半導体ウエハに限らず、ＬＣＤ（液晶ディスプレイ）用基板に代表されるＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
さらに、上記実施形態では、ビアホールの埋め込みに本発明を適用した例を示したが、他の凹部の埋め込みにも適用することができる。
１；層間絶縁膜
２；ビアホール
４ａ，４ｂ，４ｃ；Ｃｏ膜
１００，３００；成膜システム
１０１，３０１；真空搬送室
１０３；成膜装置
１０４；エッチング装置
１２１，２２１；チャンバー
１２２，２２２；載置台
１４０；ガス供給機構（成膜ガス供給機構）
２４０；ガス供給機構（エッチングガス供給機構）
３０２；成膜・エッチング装置
Ｗ；半導体ウエハ

Claims (15)

  1. 凹部が形成された表面を有する被処理基板上にコバルト膜を成膜し、前記凹部を前記コバルト膜により埋め込む成膜方法であって、
    被処理基板上に有機金属化合物を用いたＣＶＤ法またはＡＬＤ法によりコバルト膜を成膜し、前記凹部内を部分的に埋め込む第１工程と、
    前記被処理基板にβ−ジケトンガスと一酸化窒素ガスとを含むエッチングガスを供給し、前記コバルト膜を部分的にエッチングする第２工程と、
    前記被処理基板上に、再び有機金属化合物を用いたＣＶＤ法またはＡＬＤ法によりコバルト膜を成膜し、前記凹部内をさらに埋め込む第３工程と
    を有することを特徴とする成膜方法。
  2. 前記第２工程と前記第３工程とを２回以上繰り返すことを特徴とする請求項１に記載の成膜方法。
  3. 前記第１工程および前記第３工程は、前記有機金属化合物としてコバルトアミジネートを用い、さらに還元ガスを用いてコバルト膜の成膜を行うことを特徴とする請求項１または請求項２に記載の成膜方法。
  4. 前記第１工程および前記第３工程は、被処理基板を３００℃以下に加熱しつつ行うことを特徴とする請求項３に記載の成膜方法。
  5. 前記第２工程は、β−ジケトンとして、分子中のカルボニル基にハロゲン原子を含むアルキル基が結合したものを用いることを特徴とする請求項１から請求項４のいずれか１項に記載の成膜方法。
  6. 前記β−ジケトンはヘキサフルオロアセチルアセトンを含むことを特徴とする請求項５に記載の成膜方法。
  7. ＮＯガス流量／β−ジケトンガス流量で表される、ＮＯガスとβ−ジケトンガスの流量比が、０．０２〜０．５の範囲であることを特徴とする請求項１から請求項６のいずれか１項に記載の成膜方法。
  8. ＮＯガス流量／β−ジケトンガス流量で表される、ＮＯガスとβ−ジケトンガスの流量比が、０．１２〜０．５の範囲であることを特徴とする請求項７に記載の成膜方法。
  9. 前記第２工程は、被処理基板を２００〜２５０℃の範囲に加熱しつつ行われることを特徴とする請求項１から請求項８のいずれか１項に記載の成膜方法。
  10. 前記第２工程は、被処理基板を２２０〜２４０℃の範囲に加熱しつつ行われることを特徴とする請求項９に記載の成膜方法。
  11. 前記第１工程および第３工程を第１のチャンバーで行い、前記第２工程を前記第１のチャンバーとは異なる第２のチャンバーで行い、前記第１工程から前記第３工程までを真空中で行うとともに、前記第１のチャンバーおよび前記第２のチャンバー間の被処理基板の搬送を真空中で行うことを特徴とする請求項１から請求項１０のいずれか１項に記載の成膜方法。
  12. 前記第１工程から前記第３工程を同一のチャンバーで行うことを特徴とする請求項１から請求項１０のいずれか１項に記載の成膜方法。
  13. 請求項１から請求項１２のいずれか１項の成膜方法を行う成膜システムであって、
    前記第１工程と前記第３工程を実施する成膜装置と、
    前記第２の工程を実施するエッチング装置と、
    前記成膜装置と前記エッチング装置が接続され、前記成膜装置と前記エッチング装置との間で被処理基板の搬送を行う搬送機構を有する真空搬送室と
    を有することを特徴とする成膜システム。
  14. 請求項１から請求項１２のいずれか１項の成膜方法を行う成膜システムであって、
    １つのチャンバーと、前記チャンバー内に前記第１工程と前記第３工程の成膜処理を行う成膜用のガスを供給する成膜ガス供給機構と、前記チャンバー内に前記第２工程のエッチング処理を行うエッチング用のガスを供給するエッチングガス供給機構とを有する成膜・エッチング装置を有することを特徴とする成膜システム。
  15. コンピュータ上で動作し、成膜システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１２のいずれかの成膜方法が行われるように、コンピュータに前記成膜システムを制御させることを特徴とする記憶媒体。
JP2016176421A 2016-09-09 2016-09-09 成膜方法および成膜システム Active JP6559107B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016176421A JP6559107B2 (ja) 2016-09-09 2016-09-09 成膜方法および成膜システム
TW106130567A TWI745427B (zh) 2016-09-09 2017-09-07 成膜方法、成膜系統及其記憶媒體
US15/698,498 US10199268B2 (en) 2016-09-09 2017-09-07 Film forming method and film forming system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016176421A JP6559107B2 (ja) 2016-09-09 2016-09-09 成膜方法および成膜システム

Publications (3)

Publication Number Publication Date
JP2018041898A JP2018041898A (ja) 2018-03-15
JP2018041898A5 JP2018041898A5 (ja) 2019-05-16
JP6559107B2 true JP6559107B2 (ja) 2019-08-14

Family

ID=61560362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016176421A Active JP6559107B2 (ja) 2016-09-09 2016-09-09 成膜方法および成膜システム

Country Status (3)

Country Link
US (1) US10199268B2 (ja)
JP (1) JP6559107B2 (ja)
TW (1) TWI745427B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473769A (zh) * 2018-05-11 2019-11-19 圆益Ips股份有限公司 薄膜形成方法
KR102466724B1 (ko) * 2018-06-19 2022-11-15 주식회사 원익아이피에스 박막 형성 방법
US10781519B2 (en) * 2018-06-18 2020-09-22 Tokyo Electron Limited Method and apparatus for processing substrate
CN113498547A (zh) * 2019-03-01 2021-10-12 中央硝子株式会社 干蚀刻方法、半导体设备的制造方法和蚀刻装置
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7471074B2 (ja) * 2019-12-02 2024-04-19 キヤノントッキ株式会社 成膜方法及び成膜装置
KR20220152755A (ko) 2021-05-10 2022-11-17 삼성전자주식회사 원자층 식각 방법 및 이를 이용한 반도체 장치 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159165B2 (ja) * 2007-05-14 2013-03-06 株式会社アルバック 凹部充填方法
TW201124552A (en) * 2009-09-02 2011-07-16 Ulvac Inc Method for forming co film
JP5225957B2 (ja) 2009-09-17 2013-07-03 東京エレクトロン株式会社 成膜方法および記憶媒体
KR101841811B1 (ko) * 2011-10-07 2018-03-23 도쿄엘렉트론가부시키가이샤 코발트계 막 형성 방법, 코발트계 막 형성 재료 및 신규 화합물
US20140046475A1 (en) * 2012-08-09 2014-02-13 Applied Materials, Inc. Method and apparatus deposition process synchronization
JP6142676B2 (ja) * 2013-05-31 2017-06-07 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2019054014A (ja) * 2016-02-02 2019-04-04 セントラル硝子株式会社 エッチング方法及びエッチング装置

Also Published As

Publication number Publication date
US10199268B2 (en) 2019-02-05
JP2018041898A (ja) 2018-03-15
TW201824452A (zh) 2018-07-01
TWI745427B (zh) 2021-11-11
US20180076087A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
JP6559107B2 (ja) 成膜方法および成膜システム
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
JP6706903B2 (ja) タングステン膜の成膜方法
TWI648791B (zh) Etching method
KR101334946B1 (ko) 금속 실리사이드막의 형성 방법
JP2016098406A (ja) モリブデン膜の成膜方法
KR102029538B1 (ko) 성막 장치 및 성막 방법
JP5787488B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2007154297A (ja) 成膜方法および成膜装置
US9536745B2 (en) Tungsten film forming method
JP2016225396A (ja) 金属膜のストレス低減方法および金属膜の成膜方法
JP6391355B2 (ja) タングステン膜の成膜方法
TWI743313B (zh) 成膜方法
KR102589043B1 (ko) 성막 방법
JP2018056227A (ja) ニッケル配線の製造方法
KR101393898B1 (ko) 니켈막의 성막 방법
KR101349423B1 (ko) Ｃｕ막의 성막 방법
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
KR20110120948A (ko) Ｃｕ막의 성막 방법 및 기억 매체
WO2022202315A1 (ja) 埋め込み方法および処理システム
WO2020209081A1 (ja) 成膜方法、半導体装置の製造方法、成膜装置、および半導体装置を製造するシステム
JP2007227804A (ja) 半導体装置の製造方法
JP2006066433A (ja) 基板処理装置
JP2007113041A (ja) 基板処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190328

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190328

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190716

R150 Certificate of patent or registration of utility model

Ref document number: 6559107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250