JP6555907B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP6555907B2
JP6555907B2 JP2015052160A JP2015052160A JP6555907B2 JP 6555907 B2 JP6555907 B2 JP 6555907B2 JP 2015052160 A JP2015052160 A JP 2015052160A JP 2015052160 A JP2015052160 A JP 2015052160A JP 6555907 B2 JP6555907 B2 JP 6555907B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
metal
light emitting
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015052160A
Other languages
English (en)
Other versions
JP2016174020A (ja
Inventor
進 小幡
進 小幡
小島　章弘
章弘 小島
Original Assignee
アルパッド株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルパッド株式会社 filed Critical アルパッド株式会社
Priority to JP2015052160A priority Critical patent/JP6555907B2/ja
Priority to US14/842,162 priority patent/US9705039B2/en
Priority to TW104144308A priority patent/TWI612688B/zh
Priority to TW106139829A priority patent/TWI699011B/zh
Priority to CN201610012015.9A priority patent/CN105990506B/zh
Publication of JP2016174020A publication Critical patent/JP2016174020A/ja
Priority to US15/597,226 priority patent/US9960320B2/en
Priority to US15/918,753 priority patent/US10505075B2/en
Application granted granted Critical
Publication of JP6555907B2 publication Critical patent/JP6555907B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光装置に関する。
チップサイズパッケージ構造の半導体発光装置がある。半導体発光装置は、ＬＥＤ(Light Emitting Diode)素子と蛍光体との組み合わせにより白色光などの可視光やその他の波長帯の光を放射する。このような半導体発光装置においては、生産性の向上が望まれている。
特開２０１４−１６０８７０号公報
本発明の実施形態は、生産性の高い半導体発光装置を提供する。
本発明の実施形態によれば、半導体層と、第１金属ピラーと、第２金属ピラーと、絶縁層と、を含む半導体発光装置が提供される。前記半導体層は、第１面と、前記第１面の反対側の第２面と、発光層と、を含む。前記第１金属ピラーは、前記第２面と電気的に接続される。前記第１金属ピラーは、第１金属層と、第２金属層と、を含む。前記第２金属層の硬さは、前記第１金属層の硬さよりも硬い。前記第１金属層は、前記第２面と前記第２金属層の少なくとも一部との間に設けられ、前記第１面から前記第２面に向かう第１方向に沿う第１側面を含む。前記第２金属ピラーは、前記第１面から前記第２面に向かう第１方向と交差する第２方向において前記第１金属ピラーと並び前記第２面と電気的に接続される。前記第２金属ピラーは、第３金属層と、第４金属層と、を含む。前記第４金属層の硬さは、前記第３金属層の硬さよりも硬い。前記第３金属層は、前記第２面と前記第４金属層の少なくとも一部との間に設けられ、前記第１方向に沿う第２側面を含む。前記絶縁層は、前記第１金属ピラーの側面と前記第２金属ピラーの側面とを囲うように設けられる。前記第２金属層は、前記第１側面と前記絶縁層との間にも設けられており、前記第４金属層は、前記第２側面と前記絶縁層との間にも設けられている。前記絶縁層は、前記第２金属層および前記第４金属層を露出させた表面であって、前記第２面とは反対側の表面を有し、前記絶縁層の前記表面と、前記絶縁層から露出された前記第２金属層の端面と、前記絶縁層から露出された前記第４金属層の端面と、が面一である。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光装置を例示する模式図である。 半導体発光装置の平面レイアウトを例示する模式的平面図である。 第１の実施形態に係る別の半導体発光装置を例示する模式的断面図である。 図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。 図５（ａ）及び図５（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。 図６（ａ）及び図６（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。 図７（ａ）及び図７（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。 図８（ａ）及び図８（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。 図９（ａ）及び図９（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。 図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。 図１１（ａ）及び図１１（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。 第２の実施形態に係る半導体発光装置を例示する模式的断面図である。 第２の実施形態に係る別の半導体発光装置を例示する模式的断面図である。 第３の実施形態に係る半導体発光装置の一部を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光装置を例示する模式図である。
図１（ａ）は、半導体発光装置を例示する模式的断面図である。
図１（ｂ）は、半導体発光装置を例示する模式的平面図である。
図１（ａ）及び図１（ｂ）に示すように、半導体発光装置１１０は、半導体層１５を含む。半導体層１５は、第１導電形の第１半導体層１１と、第２導電形の第２半導体層１２と、発光層１３と、を含む。例えば、第１導電形はｎ形である。第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下においては、第１導電形がｎ形であり、第２導電形がｐ形である場合について説明する。
第１半導体層１１は、例えば、下地バッファ層と、ｎ形ＧａＮ層と、を含む。第２半導体層１２は、例えば、ｐ形ＧａＮ層を含む。発光層１３は、第１半導体層１１の一部１１ａと、第２半導体層１２と、の間に設けられている。発光層１３は、青、紫、青紫、紫外光、などを発光する材料を含む。発光層１３の発光ピーク波長は、例えば、４３０ナノメートル（ｎｍ）以上、４７０ｎｍ以下である。
半導体発光装置１１０は、第１電極１６と、第２電極１７と、層間絶縁層１８と、第１配線層２１と、第２配線層２２と、第１金属ピラー２３と、第２金属ピラー２４と、絶縁層２５と、蛍光体層３０と、を含む。
第１電極１６は、第１半導体層１１の他部１１ｂと電気的に接続される。第１電極１６は、例えば、第１半導体層１１の他部１１ｂと接する。第１電極１６は、ｎ電極である。第２電極１７は、第２半導体層１２と電気的に接続される。第２電極１７は、例えば、第２半導体層１２と接する。第２電極１７は、ｐ電極である。なお、電気的に接続されている状態とは、直接接触する状態のほか、間に他の導電部材などが介在する状態も含む。
半導体層１５は、第１面１５ａと、第１面１５ａと反対の側の第２面１５ｂと、を含む。この例においては、第１面１５ａが半導体層１５の上面、第２面１５ｂが半導体層１５の下面となる。半導体層１５の第２面１５ｂは、発光層１３を含む第１領域１５ｅと、発光層１３を含まない第２領域１５ｆと、を含む。第１領域１５ｅは、半導体層１５のうちで、発光層１３が積層されている領域である。第１領域１５ｅは、発光領域である。第２領域１５ｆは、半導体層１５のうちで、発光層１３が積層されていない領域である。
第１電極１６は、Ｚ軸方向において第２領域１５ｆと重なる。第２電極１７は、Ｚ軸方向において第１領域１５ｅと重なる。なお、「重なる」とは、Ｚ軸方向に対して垂直な平面に投影したときに、少なくとも一部が重なる状態をいう。この例においては、第２領域１５ｆが第１領域１５ｅを囲み、第１電極１６が第２電極１７を囲んでいる。なお、第１電極１６及び第２電極１７の配置は、この例に限らない。
第１電極１６と第２電極１７とを通じて発光層１３に電流が供給され、発光層１３は発光する。そして、発光層１３から放射される光は、第１面１５ａの側から半導体発光装置１１０の外部に出射される。
第１面１５ａの上には、半導体発光装置１１０の出射光に所望の光学特性を与える蛍光体層３０が設けられている。蛍光体層３０は、複数の粒状の蛍光体を含む。複数の粒状の蛍光体は、発光層１３の放射光により励起され、その放射光とは異なる波長の光を放射する。複数の粒状の蛍光体は、結合材により一体化されている。結合材は、発光層１３からの放射光を透過する。「透過」とは、光の一部を吸収する場合も含む。
第２面１５ｂの下には、支持体１００が設けられている。支持体１００は、半導体層１５、第１電極１６及び第２電極１７を含む発光素子を支持する。
半導体層１５、第１電極１６及び第２電極１７の下には、層間絶縁層１８が設けられている。層間絶縁層１８は、半導体層１５、第１電極１６及び第２電極１７を保護している。層間絶縁層１８には、例えば、シリコン酸化膜などの無機絶縁膜が用いられる。
層間絶縁層１８は、発光層１３の側面及び第２半導体層１２の側面にも設けられ、これら側面を保護している。層間絶縁層１８は、第１面１５ａから連続する側面１５ｃにも設けられ、側面１５ｃ、すなわち、第１半導体層１１の側面を保護している。
層間絶縁層１８には、ビア２１ａと、複数のビア２２ａと、が設けられている。第１配線層２１は、ビア２１ａを介して第１電極１６と電気的に接続される。第２配線層２２は、複数のビア２２ａを介して第２電極１７と電気的に接続される。第１金属ピラー２３は、第１配線層２１を介して第１電極１６と電気的に接続される。第２金属ピラー２４は、第２配線層２２を介して第２電極１７と電気的に接続される。
図２は、半導体発光装置の平面レイアウトを例示する模式的平面図である。
第１配線層２１及び第２配線層２２は、第２面１５ｂと重なり層間絶縁層１８の下に広がっている。ここで、図１（ｂ）に示したように、第１電極１６は、細線状の電極部分と、幅が拡大されたパッド部１６ａと、が設けられている。第１配線層２１は、パッド部１６ａに達するビア２１ａを介して、第１電極１６と接続されている。
半導体層１５の側面１５ｃを保護する層間絶縁層１８の下には、反射層５０が設けられている。反射層５０は、発光層１３からの放射光及び蛍光体層３０からの放射光に対して反射性を有する。
半導体層１５の第１面１５ａと、蛍光体層３０と、の間には層間絶縁層１９が設けられている。層間絶縁層１９を設けることにより、半導体層１５と蛍光体層３０との密着性を高めることができる。層間絶縁層１９には、例えば、シリコン酸化膜及びシリコン窒化膜のいずれかを用いることができる。
第１配線層２１と第２配線層２２との間には、絶縁層２５が設けられている。絶縁層２５は、例えば、ブラックカーボンなどの顔料成分を含む樹脂層である。絶縁層２５は、第１金属ピラー２３の側面と第２金属ピラー２４の側面に接するように、第１金属ピラー２３と第２金属ピラー２４との間に設けられている。すなわち、第１金属ピラー２３と第２金属ピラー２４との間に、絶縁層２５が充填されている。また、絶縁層２５は、第１配線層２１と第２配線層２２との間、第１配線層２１と反射層５０との間、及び、第２配線層２２と反射層５０との間に設けられている。また、絶縁層２５は、第１金属ピラー２３の周囲、及び、第２金属ピラー２４の周囲に設けられ、第１金属ピラー２３の側面、及び、第２金属ピラー２４の側面と接する。また、絶縁層２５は、半導体層１５の側面１５ｃの周囲の領域にも設けられ、反射層５０と接する。
実施形態において、第１金属ピラー２３は、第１電極１６を介して第２面１５ｂと電気的に接続されている。第１金属ピラー２３は、第１金属層２３ａと、第２金属層２３ｂと、を含む。第１金属層２３ａは、第２面１５ｂと第２金属層２３ｂの少なくとも一部との間に設けられている。第１金属層２３ａは、例えば、銅（Ｃｕ）を含む。第２金属層２３ｂの硬さは、第１金属層２３ａの硬さよりも硬い。
第２金属層２３ｂは、例えば、ニッケル（Ｎｉ）及びチタン（Ｔｉ）の少なくとも１つの金属を含む。第２金属層２３ｂは、ニッケル及びチタンの少なくとも１つの金属に加え、さらに、亜鉛（Ｚｎ）を含むようにしてもよい。第２金属層２３ｂは、１つの金属でもよく、複数の金属を含む合金でもよい。また、硬さは、例えば、ＪＩＳ Ｚ ２２４４で規定されるビッカース硬さを用いて表すことができる。
第２金属ピラー２４は、第１面１５ａから第２面１５ｂに向かう第１方向と交差する第２方向において第１金属ピラー２３と並ぶ。第２金属ピラー２４は、第２電極１７を介して第２面１５ｂと電気的に接続されている。第２金属ピラー２４は、第３金属層２４ａと、第４金属層２４ｂと、を含む。第３金属層２４ａは、第２面１５ｂと第４金属層２４ｂの少なくとも一部との間に設けられている。第３金属層２４ａは、例えば、銅を含む。第４金属層２４ｂの硬さは、第３金属層２４ａの硬さよりも硬い。第４金属層２４ｂは、例えば、ニッケル及びチタンの少なくとも１つの金属を含む。第４金属層２４ｂは、さらに、亜鉛を含むようにしてもよい。
第１方向は、例えば、Ｚ軸方向に沿う方向である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な１つの方向をＹ軸方向とする。第２方向は、例えば、Ｘ軸方向に沿う方向である。
上記において、ピラー（第１金属ピラー２３及び第２金属ピラー２４のそれぞれ）は、例えば、銅を含む金属層と、銅よりも硬いニッケルを含む金属層と、を含む多層構造を有する。ニッケルを含む金属層は、例えば、電解めっきにより形成することができる。
ピラーは、銅を含む金属層と、銅よりも硬いチタンを含む金属層と、を含む多層構造を有してもよい。ピラーは、銅を含む金属層と、ニッケル及びチタンの合金を含む金属層と、を含む多層構造を有してもよい。さらに、ピラーは、銅を含む金属層と、ニッケル及び亜鉛の合金を含む金属層と、を含む多層構造を有してもよい。ピラーは、銅を含む金属層と、チタン及び亜鉛の合金を含む金属層と、を含む多層構造を有してもよい。ピラーは、銅を含む金属層と、ニッケル、チタン及び亜鉛の合金を含む金属層と、を含む多層構造を有してもよい。
第１金属ピラー及び第２金属ピラーを銅のみの単層構造とした参考例がある。製造工程において、絶縁層（樹脂層）から、第１金属ピラー及び第２金属ピラーの端面を露出させるために、ＢＳＧ(Back Side Grinding)処理と呼ばれる研削処理が行われる。このとき、銅などの比較的柔らかい金属の場合、研削処理時において、均一に加工することが難しく、ピラーの端面の形状が不均一となる場合がある、これにより、製造工程において歩留まりを低下させることがある。この参考例において、ピラーの良好な形状を維持しようとすると、例えば、研削処理のタクトタイムが長くなる場合もある。
これに対して、実施形態においては、第１金属ピラー２３に、例えば、銅を含む金属層と、ニッケルを含む金属層と、を含む多層構造を適用する。研削される部分は、ニッケルを含む。第２金属ピラー２４も、第１金属ピラー２３と同様に、銅を含む金属層と、ニッケルを含む金属層と、を含む多層構造を有する。ニッケルの硬さは、銅の硬さよりも硬い。具体的には、ニッケルのビッカース硬さは、約６３８メガパスカル（ＭＰａ）であり、銅のビッカース硬さは、約３６９ＭＰａである。このため、銅層のみの単層構造と比べて、形状の不均一を抑制することができる。
実施形態において、第１金属ピラー２３及び第２金属ピラー２４のそれぞれにおいて、研削される部分がチタンを含んでもよい。具体的には、チタンのビッカース硬さは、約９７０ＭＰａである。第１金属ピラー２３及び第２金属ピラー２４のそれぞれにおいて、研削される部分が、ニッケルとチタンを含む合金を含んでもよい。
実施形態においては、金属ピラーが、例えば、金属層と、その金属層よりも硬い金属層と、を含む多層構造を有することで、形状の不均一を抑制することができる。従って、製造工程における歩留まりを高めることができる。さらに、例えば、研削処理における条件のウインドウが広がり、例えば、タクトタイムを短くすることができる。このように、実施形態においては、高い生産性が得られる。
金属ピラーにはニッケルを用いることがより好ましい。これにより、後述のはんだ下地層形成工程においてニッケルめっきを省略することができる。
図１（ａ）に示すように、第２金属層２３ｂのＸ軸方向における幅は、第１金属層２３ａの少なくとも一部のＸ軸方向における幅と略同じである。第２金属層２３ｂのＸ軸方向における幅は、第１金属層２３ａの少なくとも一部のＸ軸方向における幅よりも狭くてもよい。第２金属層２３ｂのＸ軸方向における幅は、第１金属層２３ａの少なくとも一部のＸ軸方向における幅と略同じである。第４金属層２４ｂのＸ軸方向における幅は、第３金属層２４ａの少なくとも一部のＸ軸方向における幅よりも狭くてもよい。例えば、第１金属ピラー２３及び第２金属ピラー２４のそれぞれは、断面が階段状に設けられていてもよい。
第１金属層２３ａのＺ軸方向における厚さｄ１は、第２金属層２３ｂのＺ軸方向における厚さｄ２よりも厚い。厚さｄ１は、例えば、３マイクロメートル（μｍ）以上１００μｍ以下である。厚さｄ２は、例えば、２μｍ以上５μｍ以下である。第３金属層２４ａのＺ軸方向における厚さｄ３は、第４金属層２４ｂのＺ軸方向における厚さｄ４よりも厚い。厚さｄ３は、例えば、３μｍ以上１００μｍ以下である。厚さｄ４は、例えば、２μｍ以上５μｍ以下である。
第２金属層２３ｂは、第１端面２３ｃを含む。第１端面２３ｃは、Ｚ軸方向において絶縁層２５と重ならない。第１端面２３ｃは、第１配線層２１とは反対側に位置する。第１端面２３ｃは、絶縁層２５から露出し、実装基板等の外部回路と接続可能な外部端子として機能する。第４金属層２４ｂは、第２端面２４ｃを含む。第２端面２４ｃは、Ｚ軸方向において絶縁層２５と重ならない。第２端面２４ｃは、第２配線層２２とは反対側に位置する。第２端面２４ｃは、絶縁層２５から露出し、実装基板等の外部回路と接続可能な外部端子として機能する。これら第１端面２３ｃ及び第２端面２４ｃは、例えば、はんだ、または導電性の接合材（金など）を介して、実装基板のランドパターンに接合される。
半導体層１５は、後述の基板上にエピタキシャル成長法により形成される。その基板は、支持体１００を形成した後に除去され、基板は第１面１５ａの側に設けられていない。
第１金属層２３ａ及び第３金属層２４ａの材料としては、例えば、銅が用いられる。銅を用いることで、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
絶縁層２５は、第１金属ピラー２３及び第２金属ピラー２４を補強する。絶縁層２５には、実装基板と熱膨張率が同じまたは近い材料を用いるのが望ましい。そのような絶縁層２５として、例えば、エポキシ樹脂を主に含む樹脂、シリコーン樹脂を主に含む樹脂、フッ素樹脂を主に含む樹脂を挙げることができる。また、絶縁層２５におけるベースとなる樹脂に光吸収材が含まれていてもよい。絶縁層２５には、発光層１３の発光光に対して光吸収性を有するカーボンブラックなどの顔料成分を含む黒色樹脂が用いられる。これにより、支持体１００の側面及び実装面側からの光漏れを抑制することができる。
半導体発光装置１１０の実装時の熱負荷により、第１端面２３ｃ及び第２端面２４ｃを実装基板のランドに接合させるはんだ等に起因する応力が半導体層１５に加わる。第１金属ピラー２３、第２金属ピラー２４及び絶縁層２５は、その応力を吸収し緩和する。特に、半導体層１５よりも柔軟な絶縁層２５を支持体１００の一部として用いることで、応力緩和効果を高めることができる。
実施形態に係る半導体発光装置１１０は、チップサイズパッケージ構造の小型の半導体発光装置である。このため、例えば照明用灯具などへの適用に際して、灯具デザインの自由度を高めることができる。
図３は、第１の実施形態に係る別の半導体発光装置を例示する模式的断面図である。
実施形態に係る半導体発光装置１１１は、第１金属ピラー２３と、第２金属ピラー２４と、を含む。第１金属ピラー２３は、さらに、第５金属層２３ｄを含む。第５金属層２３ｄは、金（Ａｕ）を含む。第２金属層２３ｂは、第１金属層２３ａと第５金属層２３ｄとの間に設けられている。第２金属ピラー２４は、さらに、第６金属層２４ｄを含む。第６金属層２４ｄは、金を含む。第４金属層２４ｂは、第３金属層２４ａと第６金属層２４ｄとの間に設けられている。具体的には、例えば、ニッケルを含む第２金属層２３ｂの下に、さらに、金を含む第５金属層２３ｄが設けられる。ニッケルを含む第４金属層２４ｂの下に、さらに、金を含む第６金属層２４ｄが設けられる。第５金属層２３ｄ及び第６金属層２４ｄは、例えば、金めっき層である。金めっき層を設けることで、はんだの濡れ性を向上させることができる。なお、第５金属層２３ｄ及び第６金属層２４ｄのそれぞれの厚みは、例えば、０．０１μｍ以上０．１μｍ以下である。
はんだ下地層形成工程においては、ニッケルめっき層及び金めっき層が設けられる。ニッケルめっき層は、金めっき層の下地となる。しかし、実施形態に係る金属ピラーは、ピラーにニッケル層が設けられている。このため、はんだ下地層形成工程におけるニッケルめっき層及び金めっき層のうち、ニッケルめっき層の形成工程を省略することができる。なお、金めっき層の形成方法は、電解めっきまたは無電解めっきのいずれを用いてもよい。
このように、金属ピラーの多層構造により形状の不均一を抑制できることに加え、はんだ下地層形成工程においてニッケルめっき層の形成工程を省略し、はんだ下地層形成工程の短縮を図ることができる。
図４（ａ）、図４（ｂ）、図５（ａ）、図５（ｂ）、図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）、図８（ａ）、図８（ｂ）、図９（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）、図１１（ａ）及び図１１（ｂ）は、第１の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。
図４（ａ）に示すように、基板１０の主面上に半導体層１５を形成する。例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により、基板１０の主面上に、第１半導体層１１、発光層１３及び第２半導体層１２が順にエピタキシャル成長される。
半導体層１５において、基板１０の側の面が第１面１５ａであり、基板１０の反対側の面が第２面１５ｂである。
基板１０には、例えば、シリコン基板が用いられる。または、基板１０は、サファイア基板でもよい。半導体層１５には、例えば、窒化ガリウム（ＧａＮ）を含む窒化物半導体が用いられる。
第１半導体層１１は、例えば、基板１０の主面上に設けられたバッファ層と、バッファ層上に設けられたｎ形ＧａＮ層と、を有する。第２半導体層１２は、例えば、発光層１３の上に設けられたｐ形ＡｌＧａＮ層と、その上に設けられたｐ形ＧａＮ層と、を有する。発光層１３は、例えば、ＭＱＷ（Multiple Quantum well）構造を有する。
図４（ｂ）に示すように、第２半導体層１２及び発光層１３は、選択的に除去される。例えば、ＲＩＥ（Reactive Ion Etching）法により、第２半導体層１２及び発光層１３を選択的にエッチングし、第１半導体層１１を露出させる。
図５（ａ）に示すように、第１半導体層１１を選択的に除去し、溝９０を形成する。基板１０の主面上で、溝９０によって半導体層１５は複数に分離される。溝９０は、半導体層１５を貫通し、基板１０に達する。エッチング条件によっては、基板１０の主面も少しエッチングされ、溝９０の底面が、基板１０と半導体層１５との界面よりも下方に後退する場合もある。なお、溝９０は、第１電極１６及び第２電極１７を形成した後に形成してもよい。
図５（ｂ）に示すように、第２半導体層１２の表面に第２電極１７（ｐ電極）が形成される。また、第２半導体層１２及び発光層１３が選択的に除去された領域の第１半導体層１１の表面に、第１電極１６（ｎ電極）が形成される。
第１電極１６及び第２電極１７は、例えば、スパッタ法、蒸着法等で形成される。第１電極１６と第２電極１７は、どちらを先に形成してもよいし、同じ材料で同時に形成してもよい。
発光層１３が積層された領域に形成される第２電極１７は、発光層１３の放射光を反射する反射膜を含む。例えば、第２電極１７は、銀、銀合金、アルミニウム及びアルミニウム合金の少なくともいずれか１つを含む。また、反射膜の硫化、酸化防止のため、第２電極１７は、金属保護膜（バリアメタル）を含むようにしてもよい。
図６（ａ）に示すように、基板１０の上に設けられた半導体層１５の上に層間絶縁層１８が形成される。層間絶縁層１８は、第１電極１６及び第２電極１７を保護する。また、層間絶縁層１８は、半導体層１５の第１面１５ａに続く側面１５ｃを保護する。また、層間絶縁層１８は、溝９０の底面の基板１０の表面にも形成される。層間絶縁層１８には、例えば、ＣＶＤ（Chemical Vapor Deposition）法により形成されるシリコン酸化膜またはシリコン窒化膜を用いることができる。
図６（ｂ）に示すように、層間絶縁層１８には、例えば、レジストマスクを用いたウェットエッチングにより、第１開口１８ａと第２開口１８ｂが形成される。第１開口１８ａは第１電極１６に達し、第２開口１８ｂは第２電極１７に達する。
図６（ｂ）に示すように、層間絶縁層１８の表面、第１開口１８ａの内壁（側壁および底面）、及び第２開口１８ｂの内壁（側壁および底面）に、下地金属層６０を形成する。下地金属層６０は、例えば、アルミニウム膜と、チタン膜と、銅膜と、を有する。下地金属層６０は、例えば、スパッタ法により形成される。
図７（ａ）に示すように、下地金属層６０の上に、レジストマスク９１を選択的に形成した後、下地金属層６０の銅膜をシード層として用いた電解銅めっき法により、第１配線層２１、第２配線層２２及び反射層５０を形成する。
第１配線層２１は、第１開口１８ａ内にも形成され、第１電極１６と電気的に接続される。第２配線層２２は、第２開口１８ｂ内にも形成され、第２電極１７と電気的に接続される。レジストマスク９１は、例えば、溶剤または酸素プラズマを使って、図７（ｂ）に示すように除去される。
図８（ａ）に示すように、第１配線層２１、第２配線層２２及び反射層５０の上の全面に樹脂層を形成した後、反射層５０の上の樹脂層を、マスク層５５として残す。マスク層５５は、例えば感光性のポリイミド樹脂であり、全面に形成された樹脂層に対する選択的露光、及び露光後の現像により、反射層５０の上にマスク層５５が残される。マスク層５５は、反射層５０を覆い、半導体層１５の側面１５ｃの周囲の領域に残される。
第１金属ピラー２３及び第２金属ピラー２４を形成する前の、凹凸（段差）が小さい段階でマスク層５５を形成することで、マスク層５５に対するリソグラフィーが容易になる。
図８（ｂ）に示すように、図８（ａ）に示す構造体の上に、レジストマスク９２を選択的に形成した後、第１配線層２１及び第２配線層２２をシード層として用いた電解銅めっき法により、第１金属ピラー２３及び第２金属ピラー２４を形成する。この例では、第１金属ピラー２３は、銅を含む第１金属層２３ａと、ニッケルを含む第２金属層２３ｂと、を含む多層構造を有する。第２金属ピラー２４は、銅を含む第３金属層２４ａと、ニッケルを含む第４金属層２４ｂと、を含む多層構造を有する。
第１金属層２３ａは、第１配線層２１の上に形成される。第１配線層２１と第１金属層２３ａとは同じ銅材料で一体化される。第１金属層２３ａの上に第２金属層２３ｂが形成される。第３金属層２４ａは、第２配線層２２上に形成される。第２配線層２２と第３金属層２４ａとは同じ銅材料で一体化される。第３金属層２４ａの上に第４金属層２４ｂが形成される。なお、反射層５０及びマスク層５５はレジストマスク９２で覆われており、反射層５０及びマスク層５５の上には金属ピラーは設けられない。
図９（ａ）に示すように、図８（ｂ）のレジストマスク９２を、例えば、溶剤または酸素プラズマを用いて、除去する。
この時点で、第１配線層２１と第２配線層２２は下地金属層６０を介してつながっている。また、第１配線層２１と反射層５０も下地金属層６０を介してつながり、第２配線層２２と反射層５０も下地金属層６０を介してつながっている。
そこで、図９（ｂ）に示すように、これらの下地金属層６０をエッチングにより除去する。これにより、第１配線層２１と第２配線層２２との電気的接続、第１配線層２１と反射層５０との電気的接続、及び第２配線層２２と反射層５０との電気的接続が分断される。
図１０（ａ）に示すように、図９（ｂ）に示す構造体の上に、絶縁層２５を形成する。絶縁層２５は、第１配線層２１、第１金属ピラー２３、第２配線層２２及び第２金属ピラー２４の上に形成される。絶縁層２５は、反射層５０の上に設けられたマスク層５５の上にも形成される。
絶縁層２５は、第１配線層２１、第１金属ピラー２３、第２配線層２２及び第２金属ピラー２４とともに支持体１００を構成する。その支持体１００に半導体層１５が支持された状態で、基板１０が除去される。
例えば、シリコン基板である基板１０が、ウェットエッチングにより除去される。基板１０がサファイア基板の場合には、レーザリフトオフ法により除去することができる。
基板１０の上にエピタキシャル成長された半導体層１５は、大きな内部応力を含む場合がある。また、第１金属ピラー２３、第２金属ピラー２４及び絶縁層２５は、例えば、ＧａＮ系材料の半導体層１５に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板１０の剥離時に一気に開放されたとしても、第１金属ピラー２３、第２金属ピラー２４及び絶縁層２５は、その応力を吸収する。このため、基板１０を除去する過程における半導体層１５の破損を回避することができる。
図１０（ｂ）に示すように、基板１０の除去により、半導体層１５の第１面１５ａが露出される。露出された第１面１５ａには、微細な凹凸が形成される。例えば、ＫＯＨ（水酸化カリウム）水溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム）等で、第１面１５ａをウェットエッチングする。このエッチングでは、結晶面方位に依存したエッチング速度の違いが生じる。このため、第１面１５ａに凹凸を形成することができる。第１面１５ａに凹凸を形成することにより、発光層１３の放射光の取り出し効率を向上させることができる。
図１１（ａ）に示すように、第１面１５ａの上には、層間絶縁層１９を介して蛍光体層３０が形成される。蛍光体層３０は、例えば、印刷、ポッティング、モールド、圧縮成形などの方法により形成される。層間絶縁層１９は、半導体層１５と蛍光体層３０との密着性を高める。
蛍光体層３０として、粒状の蛍光体を結合材を介して焼結させた焼結蛍光体を、層間絶縁層１９を介して蛍光体層３０に接着してもよい。
蛍光体層３０は、半導体層１５の側面１５ｃの周囲の領域の上にも形成される。半導体層１５の側面１５ｃの周囲の領域には、マスク層５５が残されている。そのマスク層５５の上に、反射層５０、層間絶縁層１８及び層間絶縁層１９を介して、蛍光体層３０が形成される。
図１１（ｂ）に示すように、蛍光体層３０を形成した後、絶縁層２５の表面が研削され、第１金属ピラー２３及び第２金属ピラー２４が絶縁層２５から露出される。つまり、第１金属ピラー２３の第１端面２３ｃが露出し、第２金属ピラー２４の第２端面２４ｃが露出する。
研削される面となる第１端面２３ｃは、ニッケルである。研削される面となる第２端面２４ｃは、ニッケルである。前述したように、ニッケルは銅よりも硬い。このため、研削時において形状が不均一になることを抑制することができる。
次に、複数の半導体層１５を分離する溝９０が形成された領域で、図１１（ｂ）に示す構造体を切断する。すなわち、蛍光体層３０、層間絶縁層１９、層間絶縁層１８、反射層５０、マスク層５５、及び絶縁層２５が、切断される。これらは、例えば、ダイシングブレード、またはレーザ光により切断される。半導体層１５は、ダイシング領域に存在しないためダイシングによるダメージを受けない。
個片化される前の前述した各工程は、多数の半導体層１５を含むウェーハ状態で行われる。ウェーハは、少なくとも１つの半導体層１５を含む半導体発光装置１１０として個片化される。なお、半導体発光装置１１０は、ひとつの半導体層１５を含むシングルチップ構造を有しても良いし、複数の半導体層１５を含むマルチチップ構造を有しても良い。
個片化される前の前述した各工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線層の形成、ピラーの形成、樹脂層によるパッケージング、および蛍光体層の形成を行う必要がなく、大幅なコストの低減が可能になる。
ウェーハ状態で、支持体１００および蛍光体層３０を形成した後に、それらが切断されるため、蛍光体層３０の側面と、支持体１００の側面（マスク層５５の側面、絶縁層２５の側面）とは揃い、それら側面が個片化された半導体発光装置１１０の側面を形成する。したがって、基板１０がないこともあいまって、チップサイズパッケージ構造の小型の半導体発光装置１１０を提供することができる。
（第２の実施形態）
図１２は、第２の実施形態に係る半導体発光装置を例示する模式的断面図である。
実施形態に係る半導体発光装置１１２は、第１金属ピラー２３ｅと、第２金属ピラー２４ｅと、を含む。第１金属ピラー２３ｅは、例えば、銅を含む第１金属層２３ａと、ニッケルを含む第２金属層２３ｂと、を含む多層構造を有する。第２金属ピラー２４ｅは、例えば、銅を含む第３金属層２４ａと、ニッケルを含む第４金属層２４ｂと、を含む多層構造を有する。
実施形態においては、第１金属層２３ａは、Ｚ軸方向に沿う第１側面２３ｓを含む。第２金属層２３ｂは、第１側面２３ｓと絶縁層２５との間に設けられている。第３金属層２４ａは、Ｚ軸方向に沿う第２側面２４ｓを含む。第４金属層２４ｂは、第２側面２４ｓと絶縁層２５との間に設けられている。つまり、ニッケルを含む金属層が、銅を含む金属層の上面だけではなく、銅を含む金属層の側面に沿って設けられている。ニッケルを含む金属層が介在することで、銅を含む金属層は絶縁層２５と接触しない。ニッケルを含む金属層は、例えば、無電解めっきを用いて形成することができる。ニッケルを含む金属層（第２金属層２３ｂ及び第４金属層２４ｂ）の厚みは、例えば、０．０１μｍ以上２０μｍ以下である。
第２金属層２３ｂは、ニッケル及びチタンの少なくとも１つの金属を含むことが好ましい。第２金属層２３ｂは、さらに、亜鉛を含むようにしてもよい。第４金属層２４ｂは、ニッケル及びチタンの少なくとも１つの金属を含むことが好ましい。第４金属層２４ｂは、さらに、亜鉛を含むようにしてもよい。
第１の実施形態においては、絶縁層２５と第１金属層２３ａの第１側面２３ｓ、及び、絶縁層２５と第３金属層２４ａの第２側面２４ｓは、互いに接触している。第１金属層２３ａ及び第３金属層２４ａは共に銅である。絶縁層２５は、樹脂であるため、銅によって酸化される銅害(copper-induced degradation)が発生する場合がある。銅害により絶縁層２５は劣化する。
金属イオンが樹脂の酸化反応を促進させる触媒的な作用（レドックス反応）により、樹脂が劣化する。銅は特に樹脂に対して影響を及ぼし易い傾向にある。銅は上記の銅害と呼ばれる劣化促進を生じさせる。金属がゴムやプラスチックに及ぼす元素別の影響度は、次のとおりである。これによれば、コバルト（Ｃｏ）が最も樹脂を劣化させ易く、マグネシウム（Ｍｇ）が最も樹脂を劣化させ難い。
Ｃｏ＞Ｍｎ＞Ｃｕ＞Ｆｅ＞Ｖ＞Ｎｉ＞（Ｔｉ、Ｃａ、Ａｇ、Ｚｎ）＞Ａｌ＞Ｍｇ
金属イオン（Ｍｎ＋／Ｍ（ｎ＋1）＋）がハイドロパーオキサイド（ＲＯＯＨ）を、レドックス反応により、フリーラジカル（ＲＯ・、ＲＯＯ・）に接触分解し、連鎖反応を促進させる。
Figure 0006555907
劣化の初期段階では，ポリマー（ＲＨ）と金属イオン（Ｍｎ＋）が直接反応してフリーラジカル（Ｒ・）を生成するようになる。
Figure 0006555907
ニッケル、チタン及び亜鉛は、銅に比べ、絶縁層２５に対する影響度が低い。実施形態においては、第１金属層２３ａ（銅層）の第１側面２３ｓと絶縁層２５との間に第２金属層２３ｂ（例えば、ニッケル層）が設けられる。第３金属層２４ａ（銅層）の第２側面２４ｓと絶縁層２５との間に第４金属層２４ｂ（例えば、ニッケル層）が設けられる。これにより、第１金属層２３ａ（銅層）は絶縁層２５と接触せず、第３金属層２４ａ（銅層）も絶縁層２５と接触しない。このため、第１金属ピラー２３及び第２金属ピラー２４のそれぞれの多層構造により形状の不均一を抑制すると共に、絶縁層２５における銅害の発生を抑制することができる。
図１３は、第２の実施形態に係る別の半導体発光装置を例示する模式的断面図である。
実施形態に係る半導体発光装置１１３は、第１金属ピラー２３ｅと、第２金属ピラー２４ｅと、を含む。第１金属ピラー２３ｅは、さらに、第５金属層２３ｄを含む。第５金属層２３ｄは、金を含む。第２金属層２３ｂは、第１金属層２３ａと第５金属層２３ｄとの間に設けられている。第２金属ピラー２４ｅは、さらに、第６金属層２４ｄを含む。第６金属層２４ｄは、金を含む。第４金属層２４ｂは、第３金属層２４ａと第６金属層２４ｄとの間に設けられている。
具体的には、例えば、ニッケルを含む第２金属層２３ｂの下に、さらに、金を含む第５金属層２３ｄが設けられる。ニッケルを含む第４金属層２４ｂの下に、さらに、金を含む第６金属層２４ｄが設けられる。第５金属層２３ｄ及び第６金属層２４ｄは、例えば、金めっき層である。金めっき層を設けることで、はんだの濡れ性を向上させることができる。第５金属層２３ｄ及び第６金属層２４ｄのそれぞれの厚みは、例えば、０．０１μｍ以上０．１μｍ以下である。
前述したように、はんだ下地層形成工程においては、ニッケルめっき層及び金めっき層が設けられる。ニッケルめっき層は、金めっき層の下地となる。実施形態に係る金属ピラーは、ニッケル層を有している。このため、はんだ下地層形成工程におけるニッケルめっき層及び金めっき層のうち、ニッケルめっき層の形成工程を省略することができる。なお、金めっき層の形成方法は、電解めっきまたは無電解めっきのいずれを用いてもよい。
（第３の実施形態）
図１４は、第３の実施形態に係る半導体発光装置の一部を例示する模式的断面図である。
実施形態に係る半導体発光装置１１４は、第１金属ピラー２３ｆと、第２金属ピラー２４ｆと、含む。第１金属ピラー２３ｆは、第１金属層２３ａと、第２金属層２３ｂと、を含む。第２金属層２３ｂは、第１金属層２３ａの第１側面２３ｓと対向して設けられている。第２金属層２３ｂは、第１金属層２３ａの下面には設けられていない。第２金属ピラー２４ｆは、第３金属層２４ａと、第４金属層２４ｂと、を含む。第４金属層２４ｂは、第３金属層２４ａの第２側面２４ｓと対向して設けられている。第４金属層２４ｂは、第３金属層２４ａの下面には設けられていない。
絶縁層２５は、第２金属層２３ｂと第４金属層２４ｂとの間に設けられる。つまり、第２金属層２３ｂは、第１側面２３ｓと絶縁層２５との間に設けられる。第４金属層２４ｂは、第２側面２４ｓと絶縁層２５との間に設けられる。ニッケルを含む金属層（第２金属層２３ｂ、第４金属層２４ｂ）は、銅を含む金属層（第１金属層２３ａ、第３金属層２４ａ）の側面のみに設けられている。このため、銅を含む金属層は絶縁層２５と接触しない。
このように、銅を含む金属層の側面（周面）と絶縁層との間にのみ、ニッケルを含む金属層を設けるようにしてもよい。これにより、金属ピラーにおける形状の不均一を抑制すると共に、絶縁層における銅害の発生を抑制することができる。また、金属ピラー自体の酸化も抑制することができる。
実施形態によれば、生産性の高い半導体発光装置が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体層、第１金属ピラー、第２金属ピラー及び絶縁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、 １１…第１半導体層、 １１ａ…一部、 １１ｂ…他部、 １２…第２半導体層、 １３…発光層、 １５…半導体層、 １５ａ…第１面、 １５ｂ…第２面、 １５ｃ…側面、 １５ｅ…第１領域、 １５ｆ…第２領域、 １６…第１電極、 １６ａ…パッド部、 １７…第２電極、 １８、１９…層間絶縁層、 １８ａ…第１開口、 １８ｂ…第２開口、 ２１…第１配線層、 ２１ａ、２２ａ…ビア、 ２２…第２配線層、 ２３、２３ｅ、２４ｆ…第１金属ピラー、 ２３ａ…第１金属層、 ２３ｂ…第２金属層、 ２３ｃ…第１端面、 ２３ｄ…第５金属層、 ２３ｓ…第１側面、 ２４、２４ｅ、２４ｆ…第２金属ピラー、 ２４ａ…第３金属層、 ２４ｂ…第４金属層、 ２４ｃ…第２端面、 ２４ｄ…第６金属層、 ２４ｓ…第２側面、 ２５…絶縁層、 ３０…蛍光体層、 ５０…反射層、 ５５…マスク層、 ６０…下地金属層、 ９０…溝、 ９１、９２…レジストマスク、 １００…支持体、 １１０〜１１４…半導体発光装置、 ｄ１〜ｄ４…厚さ

Claims (7)

  1. 第１面と、前記第１面と反対側の第２面と、発光層と、を含む半導体層と、
    前記第２面と電気的に接続される第１金属ピラーであって、前記第１面から前記第２面に向かう第１方向に沿う第１側面を含む第１金属層と、硬さが前記第１金属層の硬さよりも硬い第２金属層と、を含み、前記第１金属層が前記第２面と前記第２金属層の少なくとも一部との間に設けられている、第１金属ピラーと、
    前記第１方向と交差する第２方向において前記第１金属ピラーと並び前記第２面と電気的に接続される第２金属ピラーであって、前記第１方向に沿う第２側面を含む第３金属層と、硬さが前記第３金属層の硬さよりも硬い第４金属層と、を含み、前記第３金属層が前記第２面と前記第４金属層の少なくとも一部との間に設けられている、第２金属ピラーと、
    前記第１金属ピラーの側面と前記第２金属ピラーの側面とを囲うように設けられた絶縁層と、
    を備え、
    前記第２金属層は、前記第１側面と前記絶縁層との間にも設けられており、
    前記第４金属層は、前記第２側面と前記絶縁層との間にも設けられ、
    前記絶縁層は、前記第２金属層および前記第４金属層を露出させた表面であって、前記第２面とは反対側の表面を有し、
    前記絶縁層の前記表面と、前記絶縁層から露出された前記第２金属層の端面と、前記絶縁層から露出された前記第４金属層の端面と、が面一である半導体発光装置。
  2. 前記第１金属層及び前記第３金属層は、銅を含み、
    前記第２金属層及び前記第４金属層は、ニッケル及びチタンの少なくとも１つの金属を含む請求項１記載の半導体発光装置。
  3. 前記第２金属層及び前記第４金属層は、亜鉛をさらに含む請求項２記載の半導体発光装置。
  4. 前記第１金属層は、前記第１方向に沿う第１側面をさらに含み、
    前記第３金属層は、前記第１方向に沿う第２側面をさらに含み、
    前記第２金属層は、前記第１側面と前記絶縁層との間に設けられ、
    前記第４金属層は、前記第２側面と前記絶縁層との間に設けられている請求項１〜３のいずれか１つに記載の半導体発光装置。
  5. 前記第１金属層の前記第１方向における厚さは、前記第２金属層の前記第１方向及び前記第２方向における厚さよりも厚く、
    前記第３金属層の前記第１方向における厚さは、前記第４金属層の前記第１方向及び前記第２方向における厚さよりも厚い請求項１〜４のいずれか１つに記載の半導体発光装置。
  6. 前記第１金属ピラーは、金を含む第５金属層をさらに含み、
    前記第２金属ピラーは、金を含む第６金属層をさらに含み、
    前記第２金属層は、前記第１金属層と前記第５金属層との間に設けられ、
    前記第４金属層は、前記第３金属層と前記第６金属層との間に設けられている請求項１〜５のいずれか１つに記載の半導体発光装置。
  7. 前記第２金属層及び前記第４金属層の厚みは、０．０１μｍ以上２０μｍ以下である請求項５に記載の半導体発光装置。
JP2015052160A 2015-03-16 2015-03-16 半導体発光装置 Expired - Fee Related JP6555907B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015052160A JP6555907B2 (ja) 2015-03-16 2015-03-16 半導体発光装置
US14/842,162 US9705039B2 (en) 2015-03-16 2015-09-01 Semiconductor light emitting device
TW106139829A TWI699011B (zh) 2015-03-16 2015-12-29 半導體發光裝置
TW104144308A TWI612688B (zh) 2015-03-16 2015-12-29 半導體發光裝置
CN201610012015.9A CN105990506B (zh) 2015-03-16 2016-01-08 半导体发光装置
US15/597,226 US9960320B2 (en) 2015-03-16 2017-05-17 Semiconductor light emitting device
US15/918,753 US10505075B2 (en) 2015-03-16 2018-03-12 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052160A JP6555907B2 (ja) 2015-03-16 2015-03-16 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2016174020A JP2016174020A (ja) 2016-09-29
JP6555907B2 true JP6555907B2 (ja) 2019-08-07

Family

ID=56925620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015052160A Expired - Fee Related JP6555907B2 (ja) 2015-03-16 2015-03-16 半導体発光装置

Country Status (4)

Country Link
US (3) US9705039B2 (ja)
JP (1) JP6555907B2 (ja)
CN (1) CN105990506B (ja)
TW (2) TWI699011B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135213B2 (ja) * 2012-04-18 2017-05-31 日亜化学工業株式会社 半導体発光素子
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2018106030A1 (ko) * 2016-12-06 2018-06-14 엘지이노텍 주식회사 발광소자
JP7111457B2 (ja) * 2017-10-27 2022-08-02 新光電気工業株式会社 半導体装置及びその製造方法
US10872861B2 (en) * 2018-02-07 2020-12-22 Advanced Semiconductor Engineering, Inc. Kaohsiung, Taiwan Semiconductor packages
US10811575B2 (en) * 2018-07-30 2020-10-20 Facebook Technologies, Llc Laser lift-off masks
JP2020083429A (ja) * 2018-11-29 2020-06-04 共同印刷株式会社 包装袋
JP2021072341A (ja) * 2019-10-30 2021-05-06 キオクシア株式会社 半導体装置
US20210336090A1 (en) * 2020-04-23 2021-10-28 Epistar Corporation Light-emitting device and manufacturing method thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052977A1 (fr) * 1999-03-03 2000-09-08 Daiwa Co., Ltd. Procede de fabrication d'un panneau de cablage multicouche
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
JP4029843B2 (ja) * 2004-01-19 2008-01-09 豊田合成株式会社 発光装置
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI279934B (en) 2005-11-22 2007-04-21 Yaki Ind Co Ltd Method for fabricating metal layer of diode with electroless plating
WO2007072967A1 (en) * 2005-12-19 2007-06-28 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp
US8187900B2 (en) * 2007-08-10 2012-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Optimization of polishing stop design
JP2010067890A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP5310371B2 (ja) 2009-08-10 2013-10-09 ソニー株式会社 半導体発光素子及びその製造方法
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5325834B2 (ja) * 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
JP5281612B2 (ja) 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP5759790B2 (ja) * 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
JP5657591B2 (ja) * 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
JP4756110B2 (ja) 2011-04-08 2011-08-24 株式会社東芝 発光装置の製造方法
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
JP5844101B2 (ja) * 2011-09-15 2016-01-13 新光電気工業株式会社 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
JP2013115336A (ja) 2011-11-30 2013-06-10 Renesas Electronics Corp 半導体装置及びその製造方法
TWI606618B (zh) * 2012-01-03 2017-11-21 Ｌｇ伊諾特股份有限公司 發光裝置
JP2014036162A (ja) 2012-08-09 2014-02-24 Denki Kagaku Kogyo Kk Ｌｅｄ用回路基板、ｌｅｄモジュール、ｌｅｄ発光装置、発光器具及び照明器具
JP6001956B2 (ja) * 2012-08-10 2016-10-05 株式会社東芝 半導体装置
JP5462378B2 (ja) 2013-01-10 2014-04-02 株式会社東芝 半導体発光装置、発光装置、半導体発光装置の製造方法
JP2014150196A (ja) 2013-02-01 2014-08-21 Toshiba Corp 半導体発光装置およびその製造方法
JP6045999B2 (ja) * 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法
JP6306308B2 (ja) 2013-09-19 2018-04-04 株式会社東芝 半導体発光装置
US10304998B2 (en) * 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
KR102075981B1 (ko) * 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
JP5834109B2 (ja) 2014-05-14 2015-12-16 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法

Also Published As

Publication number Publication date
US20180204980A1 (en) 2018-07-19
US20160276560A1 (en) 2016-09-22
TWI699011B (zh) 2020-07-11
US10505075B2 (en) 2019-12-10
US9960320B2 (en) 2018-05-01
TW201806202A (zh) 2018-02-16
TWI612688B (zh) 2018-01-21
CN105990506B (zh) 2019-06-14
CN105990506A (zh) 2016-10-05
US20170250307A1 (en) 2017-08-31
JP2016174020A (ja) 2016-09-29
TW201707232A (zh) 2017-02-16
US9705039B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP6555907B2 (ja) 半導体発光装置
JP6106120B2 (ja) 半導体発光装置
JP5985782B1 (ja) 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置
TWI595686B (zh) Semiconductor light-emitting device
JP6045999B2 (ja) 半導体発光装置及びその製造方法
JP6182050B2 (ja) 半導体発光装置
JP6074317B2 (ja) 半導体発光装置および光源ユニット
TWI667813B (zh) 氮化物半導體晶圓及其製造方法、及氮化物半導體紫外線發光元件及裝置
JP2015173142A (ja) 半導体発光装置
JP6271380B2 (ja) 半導体装置の製造装置と半導体装置の製造方法
JP5698633B2 (ja) 半導体発光装置、発光モジュール、および半導体発光装置の製造方法
JP2015195332A (ja) 半導体発光装置及びその製造方法
JP6185415B2 (ja) 半導体発光装置
JP2011187679A (ja) 半導体発光装置及びその製造方法
JP2013232503A (ja) 半導体発光装置
US9831379B2 (en) Method of manufacturing light emitting device
JP2014150196A (ja) 半導体発光装置およびその製造方法
WO2017208535A1 (ja) 窒化物半導体紫外線発光装置及びその製造方法
JP5845134B2 (ja) 波長変換体および半導体発光装置
JP5837456B2 (ja) 半導体発光装置及び発光モジュール
JP2015176963A (ja) 半導体発光装置
JP5422760B2 (ja) 半導体発光装置
JP2015216408A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190709

R150 Certificate of patent or registration of utility model

Ref document number: 6555907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees