JP6544807B2 - ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 - Google Patents

ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP6544807B2
JP6544807B2 JP2016525141A JP2016525141A JP6544807B2 JP 6544807 B2 JP6544807 B2 JP 6544807B2 JP 2016525141 A JP2016525141 A JP 2016525141A JP 2016525141 A JP2016525141 A JP 2016525141A JP 6544807 B2 JP6544807 B2 JP 6544807B2
Authority
JP
Japan
Prior art keywords
semiconductor
impurity
layer
film
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016525141A
Other languages
English (en)
Other versions
JPWO2015186625A1 (ja
Inventor
俊明 清野
俊明 清野
直之 小林
直之 小林
工藤　利雄
利雄 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Steel Works Ltd
Original Assignee
Japan Steel Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Steel Works Ltd filed Critical Japan Steel Works Ltd
Publication of JPWO2015186625A1 publication Critical patent/JPWO2015186625A1/ja
Application granted granted Critical
Publication of JP6544807B2 publication Critical patent/JP6544807B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置に関するものである。
シリコンウエハにゲッタリング効果をもたらすゲッタリング技術（非特許文献１参照）は、イントリンシック・ゲッタリング（以下ＩＧという）技術とエクストリンシック・ゲッタリング（以下ＥＧという）技術に分類される。前者は元々シリコンウエハに含まれている酸素を高温熱処理によって凝集析出させ、シリコンウエハ中に欠陥を作り、その周辺に歪み場を形成させることでゲッタリング効果を持たせている。後者はシリコンウエハの外部から歪場や化学作用を与えてゲッタリング効果を持たせるものである。
ＥＧ技術の中にはレーザ照射法があり、レーザ誘起欠陥をゲッタリング源として利用するものである。例えば、超短パルスレーザ（特許文献１参照）や近赤外レーザ（特許文献２参照）やＫｒＦエキシマレーザ（非特許文献１参照）やＱスイッチＮｄ：ＹＡＧレーザ（非特許文献２、３参照）を光源として破砕層（結晶欠陥）をＳｉウエハの表層付近に誘起させ、金属不純物を捕捉（ゲッタリング）、除去することが試みられている。
具体的には、特許文献１では、超短パルスレーザー（パルス幅：１．０Ｅ−１５〜１．０Ｅ−８ｓｅｃ；波長３００〜１２００ｎｍ）を照射して、数十μｍ程度の深さにゲッタリング層（アモルファス層を含む）を作るレーザゲッタリング技術が提案されている。
特許文献２では、近赤外レーザを照射して、厚さ１００μｍ未満のシリコンウエハのある深さに厚さ１μｍ未満の破砕層を作るレーザゲッタリング技術が提案されている。
ＥＧ技術について、非特許文献１ではＫｒＦエキシマレーザによるゲッタリング技術が紹介されており、非特許文献２と非特許文献３ではＱスイッチＮｄ：ＹＡＧレーザによるゲッタリング技術が紹介されている。
特許文献３では、シリコン基板裏面にボロンをイオン注入して、２ｘ１０２０／ｃｍ３以上となるボロンをイオン注入することでＢ１２クラスターをシリコン内部に発生させ、このクラスターがシリコン基板中の金属不純物イオンをゲッタリングする技術が考案されている。
特許文献４「シリコンウェーハの製造方法」では、シリコン基板裏面に酸素、炭素、窒素の何れか１元素以上の不純物をレーザ照射によってドーピングすることで、従来のチョクラルスキー法による単結晶ウエハ製造では不可能な、部分的に高濃度に不純物がドーピングされたウエハを製造している。この技術ではＳｉウエハ中の元素を、酸素は１．０×１０１８から２．０×１０１９／ｃｍ３、炭素は１．０×１０１７から１．０×１０１８／ｃｍ３、窒素は１．０×１０１５から１．０×１０１７／ｃｍ３の濃度で存在させ、このウエハに順次不活性ガス雰囲気で１２００℃の温度で１時間の高温熱処理（スリップ評価熱処理）を実施した後、酸化雰囲気で８００℃の温度で４時間の熱処理に続けて、酸化雰囲気で１０００℃の温度で１６時間の熱処理を行う二段階熱処理（ＢＭＤ密度評価熱処理）を施すことで、ゲッタリング能力が高いウエハを製造する技術が考案されている。
三次元構造ＳｉＰの技術ロードマップ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｏｆ Ｊａｐａｎ：ＳＴＲＪ）によれば、近年にはシリコンウエハの厚さが１０μｍレベルになることが予想され、極薄Ｓｉウエハの表層にあるデバイス構造に熱ダメージを与えないようにその裏面にゲッタリング層を新たに形成する必要がある。そのためゲッタリング技術としては低温プロセスが可能なＥＧ法が既に主流となっている。
特開２０１０−２８３２２０号公報 特開２００７−１６５７０６号公報 特開２０１３−２０１２７５号公報 特開２０１２−４９３９７号公報
Semiconductor World 1987年1月号p88〜95，「超ＬＳＩウエーハの結晶欠陥とゲッタリング技術」 Y.Hayafuji、T.Yanada、and Y.Aoki:JOURNAL OF THE ELECTROCHEMICAL SOCIETY 128（1981）p.1975，「Laser Damage Gettering and Its Application to Lifetime Improvement in Silicon」 C.W.Pearce and V.J.Zaleckas:JOURNAL OF THE ELECTROCHEMICAL SOCIETY 126、No.8（1979）p.1436，「A New Approach to Lattice Damage Gettering」
三次元積層半導体装置で用いられるシリコンウエハのゲッタリング層形成技術において、低温プロセスが可能なＥＧ法においては、表面側のデバイス構造を設ける面として、裏面側を研削して薄化した後、レーザ光の照射を行っている。しかし、シリコンウエハの厚さが１０μｍレベルと極薄くなると、形成された破砕層などのダメージにより割れやすいという問題がある。
特許文献３の技術では、イオン注入を用いているために装置が高価になるという課題があり、必要なドーズ量が３×１０１６／ｃｍ２と多いためプロセス時間がかかるという問題がある。
特許文献４の技術では、Ｓｉウエハ中に酸素、炭素、窒素、を固溶させることがレーザ照射の目的であり、ゲッタリング能力の発現にはその後の高温熱処理が不可欠である。したがって、レーザ非照射面にデバイスを形成後に高温熱処理によるゲッタリング層形成処理を行うことはできないという問題がある。
本発明は、上記事情を背景としてなされたものであり、ゲッタリング処理に際し、不純物含有膜を形成した半導体にレーザ照射を行うことで、半導体への熱ダメージを与えることなく効果的なゲッタリング層を半導体面に形成することができ、シリコンウエハの薄化がなされる場合にも割れなどが生じ難いゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置を提供することを目的の一つとする。
すなわち、本発明のゲッタリング層を持つ半導体の製造方法のうち、第１の本発明は、ゲッタリング層を持つ半導体の製造方法であって、デバイス構造を設ける面の裏面側である前記半導体の一表面上に、酸化ボロン膜である不純物含有膜を形成する膜形成工程と、
前記一表面側から前記半導体にレーザ光を照射して前記半導体表層を溶融する溶融工程とを有し、前記溶融工程において、溶融した前記半導体中に不純物がドーピングされて不純物の高濃度領域を形成することで前記ゲッタリング層を形成するものであり、前記レーザ光が、前記不純物含有膜を透過し、前記半導体の表層で吸収される５１０〜５４０ｎｍの波長を有し、半値幅が３００ｎｓ以下で、０．５〜６．０Ｊ／ｃｍ２のエネルギー密度で前記不純物含有層に照射されることを特徴とする。
第２の本発明のゲッタリング層を持つ半導体の製造方法は、前記第１の本発明において、前記半導体中にドーピングされる不純物は、ボロンと酸素であることを特徴とする。
第３の本発明のゲッタリング層を持つ半導体の製造方法は、ゲッタリング層を持つ半導体の製造方法であって、
デバイス構造を設ける面の裏面側である前記半導体の一表面上に、カーボン含有膜またはボロンとカーボンの含有膜である不純物含有膜を形成する膜形成工程と、
前記一表面側から前記半導体にレーザ光を照射して前記半導体表層を溶融する溶融工程とを有し、
前記溶融工程において、溶融した前記半導体中に不純物がドーピングされて不純物の高濃度領域を形成することで前記ゲッタリング層を形成するものであり、
前記レーザ光が、前記不純物含有膜で吸収される５１０〜５４０ｎｍの波長を有し、半値幅が３００ｎｓ以下で、０．５〜６．０Ｊ／ｃｍ２のエネルギー密度で前記不純物含有層に照射され、該レーザ光の照射によって高温となった前記不純物含有膜からの熱伝導によって前記半導体表層が溶融することを特徴とする。
第４の本発明のゲッタリング層を持つ半導体の製造方法は、前記第３の発明において、前記レーザ光の照射によって前記レーザ光が前記不純物含有膜で吸収されて高温となった前記不純物含有膜からの熱伝導によって前記半導体表層が溶融することを特徴とする。
第５の本発明のゲッタリング層を持つ半導体の製造方法は、前記第３たは第４の発明において、前記半導体中にドーピングされる不純物は、カーボンと酸素、ボロンとカーボンと酸素、のいずれかの組み合わせであることを特徴とする。
第６の本発明のゲッタリング層を持つ半導体の製造方法は、前記第１〜第５の本発明のいずれかにおいて、前記膜形成工程では、前記不純物と溶媒とを有する不純物含有液を前記半導体膜の前記一表面上にコーティングし、その後、焼成して前記不純物含有膜とすることを特徴とする。
第７の本発明のゲッタリング層を持つ半導体の製造方法は、前記第１〜第６の本発明のいずれかにおいて、前記高濃度領域には、高濃度不純物に起因する結晶欠陥が形成されることを特徴とする。
第８の本発明のゲッタリング層を持つ半導体の製造方法は、前記第７の本発明において、前記結晶欠陥は、高濃度の酸素以外の不純物と酸素とによって半導体の結晶面が乱されて、結晶方位または／および結晶格子間隔がずれた積層欠陥を有していることを特徴とする。
第９の本発明のゲッタリング層を持つ半導体の製造方法は、前記第１〜第８の本発明のいずれかにおいて、半導体の他表面に回路を形成する工程と、前記膜形成工程前に、回路を形成した前記半導体の前記一表面側を研磨して薄層化する工程とを有することを特徴とする。
第１０の本発明の半導体装置の製造方法は、前記第１〜第９の本発明のいずれに記載の方法によって製造されたゲッタリング層を持つ半導体を積層し、積層された半導体内部に貫通電極を設け、前記貫通電極により積層した半導体間を電気的に接続することを特徴とする。
第１１の本発明の半導体装置は、主表面に回路が形成され、薄化された半導体の裏面側に、第１〜９のいずれかに記載のゲッタリング層を持つ半導体の製造方法によって不純物がドープされて前記半導体中に不純物の高濃度領域によるゲッタリング層が形成されていることを特徴とする。
第１２の本発明の半導体装置は、前記第１１の本発明において、前記不純物含有膜は酸化ボロン膜またはカーボン含有膜、またはボロンとカーボンの含有膜であり、前記、シリコン中に高濃度にドーピングされる不純物は、ボロンと酸素、カーボンと酸素、ボロンとカーボンと酸素、のいずれかの組み合わせにより構成されていることを特徴とする。
第１３の本発明の半導体装置は、前記第１１または１２の本発明において、前記高濃度領域には、高濃度不純物に起因する結晶欠陥が形成されることを特徴とする。
第１４の本発明の半導体装置は、前記第１３の本発明において、前記結晶欠陥は、高濃度のボロンと酸素によって半導体の結晶面が乱されて、結晶方位または／および結晶格子間隔がずれた積層欠陥を有していることを特徴とする。
第１５の本発明の半導体装置は、前記第１１〜第１４の本発明のいずれかにおいて、裏面にゲッタリング層を有する半導体が積層され、積層された半導体内部に貫通電極を有し、前記貫通電極により積層した半導体間が電気的に接続されていることを特徴とする。
第１６の本発明の半導体装置は、前記第１１〜第１４の本発明のいずれかにおいて、前記半導体が半導体シリコンであることを特徴とする。
本発明では、不純物含有膜などの側からレーザ光を照射して不純物含有膜などと半導体表層を溶融することとしたので、イオン注入を用いることなく安価かつ高スループットで高濃度の不純物を半導体表層にドーピングできる。また、溶融した半導体中に不純物が高濃度にドーピングされることで、不純物の高濃度領域が形成され、半導体表層にゲッタリング能力を付与することができるという優れた効果がある。また、レーザ光の照射によって、低熱負荷の処理が可能なため、他面側に回路が形成されている場合にも、半導体の表面の回路に熱ダメージを与えることなく処理を行うことができる。さらに、レーザ照射面が平坦であるため、ウエハの抗折強度が高く、割れにくいという効果も有する。
本発明では、ドーピングされた不純物の高濃度領域には、高濃度領域に起因する結晶欠陥が形成され、形成された結晶欠陥は、高濃度の不純物によって半導体の結晶面がわずかに乱されることによって、結晶方位または／および結晶格子間隔がわずかにずれた積層欠陥が生じ、半導体に大きな歪を与えることなく、かつ３００℃から５００℃程度の低温でもＣｕなどの金属不純物の強力なゲッタリングサイトとして機能するという非常に優れた効果がある。
本発明では、不純物の高濃度領域は、非常に多くの不純物を含んでいるが半導体基板に大きな歪を与えることなく、かつ３００℃から５００℃程度の低温でもＣｕなどの金属不純物の強力なゲッタリングサイトとして機能するという非常に優れた効果がある。
本発明の実施形態１の工程図である。 本発明のボロンと酸素とＣｕの深さ方向濃度分布である。 本発明のボロン含有膜で形成した高濃度不純物拡散層の表層のＴＥＭ像の図面代用写真である。 本発明の実施形態２の工程図である。 本発明のカーボンと酸素とＣｕの深さ方向濃度分布である。 本発明のカーボン含有膜で形成した高濃度不純物拡散層の表層のＴＥＭ像の図面代用写真である。 本発明の実施形態３の工程図である。 本発明の実施形態４の工程図である。 本発明の実施形態５の工程図である。
（実施形態１）
以下、本発明の実施形態１について図１（ａ）〜（ｅ）に基づいて説明する。図１（ａ）は本実施形態で使用するシリコンウエハ１の図であり、シリコンウエハ１は本発明の半導体に相当する。
シリコンウエハ１は、図示しているように主表面１ａには各種工程を経てデバイス層２（配線層等も含む）が形成されていても良いし、薄化によって数十μｍ（例えば、１００μｍ、さらには例えば５０μｍ以下）の厚みにした薄ウエハを用いても良いし、通常の厚いウエハでも良い。また、シリコンウエハ１はチップごとに分割された状態でも良い。
図１（ｂ）は不純物含有膜の形成工程を示す。この工程では、シリコンウエハ１の裏面１ｂ側に不純物含有膜を形成する。膜の形成には、各種の成膜工程を利用可能である。裏面１ｂは、本発明方法における一表面に相当する。
まずボロン含有膜の形成について説明する。コーティングを用いる手法ではボロン含有膜の原料液を用意し、シリコンウエハ１の裏面１ｂ側にスピンコート等の方法で不純物含有原料液膜３ａを形成する。ボロン含有膜の原料液としては、例えばポリビニルアルコールと酸化ボロンの反応物であるＰＢＦポリマーなどを用いることができる。コーティング方法は、スリットコータなどスピンコート以外の方法でも良い。
次に図１（ｃ）に示すように不純物含有原料液膜３ａの乾燥と焼成のため、１００℃から４００℃以下の温度で膜中のＰＢＦポリマーを分解して酸化ボロン（Ｂ２Ｏ３）を形成する。このようにして不純物含有膜３ｂを得る。この際、分解が不十分で膜中にＰＢＦポリマーやバインダー等の成分が残留していても良い。乾燥・焼成後のボロン含有膜は例えば１００ｎｍ〜２００ｎｍの厚みで形成することができるが、厚みはこの範囲に限定されない。ただし照射するレーザ光４の波長と不純物含有膜３ｂの光学特性や厚みによって入射光に対する反射率が変化するため、反射ロスを少なくするために反射率が最小となる厚みにすることが望ましい。
また、不純物含有膜３ｂの別の形成方法として、真空蒸着やスパッタリングやＣＶＤなど各種の真空成膜プロセスによる形成も可能である。これらの成膜方法では直接不純物含有膜３ｂを形成することができる。形成する膜としては、ボロン（Ｂ）、酸化ボロン（Ｂ２Ｏ３）、シリコンとボロンの混合物（Ｓｉ：Ｂ）、酸化シリコンとボロンの混合物（ＳｉＯ２：Ｂ）、シリコンと酸化ボロンの混合物（Ｓｉ：Ｂ２Ｏ３）、酸化シリコンと酸化ボロンの混合物（ＳｉＯ２＋Ｂ２Ｏ３）を例示することができる。ただし、本発明としては、これらに限らず、ボロンを含んでいればよい。なお、ボロン含有の不純物含有膜３ｂの形成前に各種洗浄によってシリコンウエハ１と膜の密着性を向上させるのが好ましい。例えばシリコンウエハ１の表面を親水性にすると密着性が向上する場合は、アンモニア水と過酸化水素水からなるＳＣ１洗浄などを行うことができる。なお、洗浄方法は特に限定されるものではなく、種々の方法を採用することができる。
図１（ｄ）はレーザ照射工程を示す。本発明の例として、Ｂ２Ｏ３膜を透過する波長のレーザを照射する場合について説明する。一例として、波長５１５ｎｍのレーザ光４を、エネルギー密度６Ｊ／ｃｍ２、パルス半値幅３００ｎｓの条件でシリコンウエハ１の不純物含有膜３ｂの側（裏面１ｂ側）から照射することができる。
なお、レーザ光４のパルス半値幅およびエネルギー密度については、不純物含有膜３ｂを透過してシリコンウエハ１で吸収され、シリコンウエハ１表層及び不純物含有膜の一部以上を溶融させる条件であればよく、適宜選択できる。本発明としては、特定の条件に限定されるものではないが、波長は例えば、好適には５１０〜５４０ｎｍのグリーン域の波長を用いることができる。これにより、スループットを考慮して高出力が得られる。パルス半値幅は、５００ｎｓ以下とするのが望ましく、さらに３００ｎｓ以下とするのが一層望ましい。エネルギー密度は溶融を生じさせるために０．５から６．０Ｊ／ｃｍ２が例示できる。
この実施形態では、レーザ光４は主に不純物含有膜３ｂを透過してシリコンウエハ１表層で吸収される波長としたため、レーザ光照射時に膜がはがれたり、蒸発したり、飛散することを防ぎ、不純物含有膜がシリコンウエハに密着した状態でレーザ照射ができるため、シリコン基板と不純物含有膜の界面を安定して溶融させることができ、結果として再現良く溶融深さと高濃度の不純物ドーピング濃度を実現できるという優れた効果がある。このことは副次的に、例えば光学系のボロン化合物による汚染を防ぐ効果も併せ持つ。
ゲッタリング層の厚さと効果を考慮すれば、溶融深さは２μｍ以下が望ましい。シリコンウエハ１の厚さに対し、溶融深さが相対的に厚くなるとシリコンウエハ１のデバイス層２へ熱影響を与えやすくなるため、溶融深さは１．０μｍ以下がさらに望ましく、０．５μｍ以下が一層望ましい。溶融深さはエネルギー密度とパルス半値幅によってコントロールできる。上記により得られるゲッタリング層の厚さは、シリコンウエハ１表面を基点として最も深い位置が１μｍ以下であるが望ましい。なお、同様の理由でゲッタリング層の厚さは、同様の基準で０．５μｍ以下が望ましく、０．２５μｍ以下が一層望ましい。また、レーザ光４の短軸方向および長軸方向の重複率（オーバーラップ率）は、必要に応じて適宜選定（例えば短軸方向５０〜９０％、例えば長軸方向１０％〜５０％）することができ、本発明としては特に限定されるものではない。
照射された波長５１５ｎｍのレーザ光４はＢ２Ｏ３膜をほぼ透過するため、透過したレーザ光がシリコンウエハへ到達して吸収され、シリコンウエハ１表層を溶融させる。その際に、溶融したシリコン５ａとの境界の不純物含有膜３ｂのＢ２Ｏ３膜の一部またはすべてが溶融する。溶融したシリコン５ａ中にボロンと酸素が不純物として拡散する。
なお、この実施形態では、不純物の一つである酸素は不純物含有膜３ｂに含まれて供給されているが、本発明としては、溶融時に雰囲気中の酸素やＢやＳｉ：Ｂ表層などの自然酸化膜、シリコンウエハ表層の自然酸化膜の酸素から取り込まれるものやＳＣ１洗浄などでシリコンウエハ表層にわずかに形成したＳｉＯ２膜の酸素などから全部または一部が供給されるものであってもよく、これらが複合したものであってもよい。
また、この他に、不純物含有膜としてボロンを有する不純物含有膜を形成した場合は、同様に波長５１５ｎｍのレーザ光４を照射しても透過しない場合に該当する。その場合は、ボロン膜を数十ｎｍ程度に薄く形成して、照射したレーザ光４をボロン膜に吸収させ、高温になったボロン膜からの熱伝導でシリコンウエハ表層を溶融させることができる。その際に溶融したシリコンは高温になり、ボロン膜界面から溶融したシリコン中にボロンが拡散する。このように、不純物含有膜に対するレーザ光照射によって半導体を間接的に溶融させる場合、不純物含有膜の厚さは、例えば１０〜１００ｎｍが望ましい。ただし、本発明としては、その厚さが特定の範囲に限定されるものではない。
図１（ｅ）は、ゲッタリング層の形成を示す。ボロンや酸素と一緒に溶融していた溶融したシリコン５ａは冷却されて単結晶シリコンとして結晶化することで固体に戻り、その際に溶け込んでいたボロンと酸素がシリコンの結晶中に高濃度の不純物として取り込まれる。このようにして高濃度不純物拡散層５ｂが形成される。また、Ｂ膜形成時にバインダー成分からＣ成分が不純物として拡散し、ＢとＣ両方の特性を持つゲッタリング層を形成することもできる。高濃度不純物拡散層５ｂの最表層側にはさらに不純物濃度の高い超高濃度不純物拡散層５ｃが形成される。この超高濃度不純物拡散層５ｃは、冷却時に固体に戻りつつある溶融したシリコン中で最後に結晶化して固体に戻る部分に該当し、結晶中の不純物であるボロンおよび酸素の濃度が非常に高いため、単結晶として結晶化しようとしているシリコンの結晶配列を乱す結果、わずかに格子間隔や結晶方位の異なる積層欠陥が形成される。なお、図では、シリコンウエハ１の裏面１ｂ側には、残存した不純物含有層３ｃが見られる。残存した不純物含有層３ｃは、溶融したシリコン５ａに溶け込んでいたボロンと酸素のうち、最終的にシリコン結晶中に取り込まれなかった分が再び表層で固体化して形成される場合もある。
上記一例における工程を経た半導体について、ボロンと酸素の深さ方向濃度分布についてＳＩＭＳ分析を行った。その結果を図２に示す。
分析前に、不純物含有層３ｃは完全に除去したものをサンプルとして用いた。深さ約１．６μｍより表層ではボロンと酸素濃度が次第に高くなっており、この部分が溶融し、溶融したシリコン５ａ中にボロンと酸素が不純物として高濃度に拡散し、高濃度不純物拡散層５ｂとなる。深さ約１．２μｍより表層のボロン濃度は１Ｅ１７／ｃｍ３以上の高濃度であり、深さ約１．０μｍより表層の酸素濃度は１Ｅ１９／ｃｍ３より高濃度となっている。さらに深さ６０ｎｍより表層の最表層には、ボロンと酸素が非常に高濃度な超高濃度不純物拡散層５ｃが形成されており、この部分が結晶欠陥を含んでいる。深さ約２０ｎｍ付近にボロンと酸素は同様のピークを形成しており、ボロン濃度は最大１Ｅ１８／ｃｍ３程度、酸素濃度は３０ｎｍ深さでは１Ｅ２０／ｃｍ３を超えている。
通常の固体シリコンの密度は約５Ｅ２２／ｃｍ３であることから０．５％が不純物の酸素であり非常に高濃度である。高濃度不純物拡散層５ｂの表層側にある超高濃度不純物拡散層５ｃのＴＥＭ像を図３に示す。表層から約２０ｎｍ付近の深さまで、縞々のモワレ模様が観察され、この領域にわずかに格子間隔や結晶方位の異なる積層欠陥が形成されていることを示している。この種の欠陥は面欠陥として分類される。なお、本実施形態によってゲッタリング層を形成したシリコンウエハは、ＴＥＭ像からわかるように表面はフラットな鏡面状態で十分な抗折強度を有しており、ウエハ内の歪みが大きくないためシリコンウエハの反りは有していない。ゲッタリング層を形成したシリコンウエハは、本発明における、ゲッタリング層を持つ半導体に相当する。
次に、ゲッタリング層を形成したシリコンウエハからボロン含有の不純物含有層３ｃを完全に除去し、両面を洗浄して、ゲッタリング能力の評価を行った。評価方法は次の取りである。
シリコンウエハの両面からＣｕが完全に検出されなくなるまで洗浄を実施し、ゲッタリング層を形成したシリコンウエハ裏面側をＣｕ濃度が約１Ｅ１１／ｃｍ２となるよう定量汚染した。その後、シリコンウエハ裏面を３００℃で３０分間加熱してＣｕの熱拡散を行った。最後にシリコンウエハ表面のＣｕ濃度を測定することで、裏面から表面まで拡散してきたＣｕ濃度を評価した。ゲッタリング能力の評価では、シリコンウエハごとに存在する個体差を加味するため、１枚のシリコンウエハ内の半分のみにゲッタリング層を形成し、半分はゲッタリング層を形成せずにリファレンスとした。まず、リファレンス部では平均１．３Ｅ１０／ｃｍ２のＣｕが検出されたが、ゲッタリング層形成部ではＣｕはいずれの計測ポイントにおいても未検出であった。その後さらに、４００℃および５００℃で各３０分間加熱後に同様にＣｕ濃度を測定したが、ゲッタリング層形成部ではＣｕはいずれの計測ポイントにおいても未検出であった。既に示した図２のＣｕはゲッタリング評価後のＣｕの深さ方向濃度分布であり、ボロンや酸素が非常に高濃度となっていた深さ約２０ｎｍをピークとしてＣｕが捕獲され、表層から２０ｎｍ深さ付近までＴＥＭ像で積層欠陥が観察されていることから、この付近が強いゲッタリングサイトとして働いていることを示している。したがって、本実施形態のゲッタリング層はゲッタリング能力を有している。
本実施形態によれば、ボロンと酸素の高濃度領域には、ボロンと酸素の高濃度領域に起因する結晶欠陥が形成され、形成された結晶欠陥は、高濃度のボロンと酸素によってシリコンの結晶面がわずかに乱されることによって、結晶方位若しくは結晶格子間隔がわずかにずれた積層欠陥を有しているため、半導体基板に大きな歪を与えることなく、かつ３００℃から５００℃程度の低温でもＣｕなどの金属不純物の強力なゲッタリングサイトとして機能するという非常に優れた効果がある。
（実施形態２）
実施形態２では、カーボン含有膜を用いたゲッタリング層の形成について説明する。主要な部分は実施形態１と同様であるため、異なる部分のみを図４に基づいて説明する。
図４（ｂ）は不純物含有膜の形成工程を示す。カーボン含有膜の形成では、カーボン含有膜の原料となる原料液を用意し、シリコンウエハ１の裏面１ｂ側にスピンコート等の方法で不純物含有膜原料液膜６ａを形成する。カーボン含有膜の原料液としては、例えばカーボンブラックと有機バインダーの混合物などを用いることができる。また、アクリル系樹脂をコーティングして形成した各種樹脂膜やポリマー膜も使用可能である。コーティング方法は、スリットコータなどスピンコート以外の方法でも良い。
次に図４（ｃ）に示すように不純物含有膜原料液膜６ａの乾燥のため、室温から１００℃程度の温度で膜中の有機バインダーを乾燥させてカーボン含有膜を形成する。このようにして不純物含有膜６ｂを得る。この際、分解が不十分で膜中にバインダー成分が残留していても良い。乾燥後のカーボン含有膜は例えば１００ｎｍから２００ｎｍの厚みで形成することができるが、厚みはこの範囲に限定されない。ただし照射するレーザ波長とカーボン含有膜の光学特性や厚みによって入射光に対する反射率が変化するため、反射ロスを少なくするために反射率が最少となる厚みにすることが望ましい。なお、カーボン含有膜の形成前に各種洗浄によってシリコンウエハと膜の密着性を向上させるのが好ましい。例えば、シリコンウエハ１の表面を親水性にすると密着性が向上する場合は、アンモニア水と過酸化水素水からなるＳＣ１洗浄を例示することができる。
図４（ｄ）はレーザ照射工程を示す。本発明の例として、カーボンブラックと有機バインダーの混合物で形成した黒色のカーボン含有膜に対し、該膜を透過しない波長のレーザ光を照射する場合について説明する。一例としては、波長５１５ｎｍのレーザ光４を、エネルギー密度３Ｊ／ｃｍ２、パルス半値幅３００ｎｓの条件でシリコンウエハ１の不純物含有膜６ｂの側から照射した。なお、レーザ光４のパルス半値幅およびエネルギー密度については、不純物含有膜６ｂで主に吸収され、シリコンウエハ表層を溶融させる条件であればよく適宜選択できる。本発明としては、特定の条件に限定されるものではないが、波長は例えば５１０〜５４０ｎｍのグリーン域の波長を用いることができる。これにより、スループットを考慮して高出力が得られる。パルス半値幅は、１２００ｎｓ以下とするのが望ましく、さらに３００ｎｓ以下とするのが一層望ましい。エネルギー密度は溶融を生じさせるために０．５から６．０Ｊ／ｃｍ２が例示できる。
ただし、ゲッタリング層の厚さと効果を考慮すれば、溶融深さは２μｍ以下が望ましい。シリコンウエハ１の厚さに対し、溶融深さが相対的に厚くなるとシリコンウエハ１のデバイス層２へ熱影響を与えやすくなるため、溶融深さは１．０μｍ以下がさらに望ましく、０．５μｍ以下が一層望ましい。溶融深さはエネルギー密度とパルス半値幅によってコントロールできる。上記により得られるゲッタリング層の厚さは、シリコンウエハ表面を基点として最も深い位置で１μｍ以下が望ましい。なお、同様の理由でゲッタリング層の厚さは、同じ基準で０．５μｍ以下が望ましく、０．２５μｍ以下が一層望ましい。
また、レーザ光４の短軸方向および長軸方向の重複率（オーバーラップ率）は、必要に応じて適宜選定（例えば短軸方向５０〜９０％、例えば長軸方向１０％〜５０％）することができ、本発明としては特に限定されるものではない。照射された波長５１５ｎｍのレーザ光４はカーボンを含有する不純物含有膜６ｂでほぼ吸収されるため、吸収されたレーザ光４が熱に変換され、その熱がシリコンウエハ１へ到達してシリコンウエハ表層を溶融させる。その際に、溶融したシリコン７ａとの境界のカーボン含有膜から溶融したシリコン７ａ中にカーボンと酸素が不純物として拡散する。
また、不純物含有膜６ｂとしてアクリル系樹脂膜を形成した場合は、同様に波長５１５ｎｍのレーザ光４を照射しても透過する場合に該当する。その場合は、照射した波長５１５ｎｍのレーザ光４はアクリル系樹脂膜をほぼ透過してシリコンウエハ１へ到達して吸収され、シリコンウエハ表層を溶融させる。その際に、溶融したシリコンとの境界のアクリル系樹脂膜の一部またはすべてが溶融したシリコン７ａ中に取り込まれることでカーボンと酸素が不純物として拡散する。
図４（ｅ）はゲッタリング層の形成を示す。カーボンや酸素と一緒に溶融していた溶融したシリコン７ａは冷却されて単結晶シリコンとして結晶化することで固体に戻り、その際に溶け込んでいたカーボンと酸素がシリコンの結晶中に高濃度の不純物として取り込まれる。このようにして高濃度不純物拡散層７ｂが形成される。高濃度不純物拡散層７ｂの最表層側にはさらに不純物濃度の高い超高濃度不純物拡散層７ｃが形成される。この超高濃度不純物拡散層７ｃは、冷却時に固体に戻りつつある溶融したシリコン中で最後に結晶化して固体に戻る部分に該当するが、目立った欠陥は形成されない。なお、図では、シリコンウエハ１の裏面１ｂ側には、残存した不純物含有層６ｃが見られる。残存した不純物含有層６ｃは、溶融したシリコン７ａに溶け込んでいたカーボンのうち、最終的にシリコン結晶中に取り込まれなかった分が再び表層で固体化して形成される場合もある。
上記一例における工程を経た半導体について、カーボンと酸素の深さ方向濃度分布についてＳＩＭＳ分析の結果を図５に示す。分析前に、カーボン含有の不純物含有層６ｃは完全に除去したものをサンプルとして用いた。深さ約１．０μｍより表層ではカーボンと酸素濃度が次第に高くなっており、この部分が溶融したシリコン７ａ中にカーボンと酸素が不純物として高濃度に拡散し、高濃度不純物拡散層７ｂとなる。深さ約０．２２μｍより表層のカーボン濃度は１Ｅ１９／ｃｍ３以上の高濃度となっている。さらに１００ｎｍより表層の最表層には、カーボンと酸素が非常に高濃度な超高濃度不純物拡散層７ｃが形成されている。深さ約３０ｎｍ付近にカーボンと酸素は同様のピークを形成しており、カーボン濃度は最大５Ｅ２１／ｃｍ３程度で５０ｎｍ深さまでは１Ｅ２１／ｃｍ３を超え、酸素濃度は３０ｎｍ深さまで５Ｅ２０／ｃｍ３を超えている。
通常の固体シリコンの密度は約５Ｅ２２／ｃｍ３であることから、１０％がカーボンであり、１％が酸素であるため非常に高濃度である。高濃度不純物拡散層７ｂの表層側にある超高濃度不純物拡散層７ｃのＴＥＭ像を図６に示す。本手法で形成した高濃度不純物拡散層７ｂの表層側に位置する超高濃度不純物拡散層７ｃは、１０ｎｍ程度で若干の表面荒れを有しているため、表層に見える１０ｎｍ程度の構造はこの凹凸によるものであり、そこから２５ｎｍ程度の深さまでは特にカーボンと酸素濃度の高い領域である。高濃度不純物拡散層７ｂ表層から深い部分まで、目立った欠陥は観察されず、転位や積層欠陥は形成されていないと考えられる。ただし、約１０％のカーボンが含まれているため、単結晶シリコンのシリコン原子位置の一部はカーボン原子が占めることで一部を置換した単結晶を形成している可能性があるが定かではない。原子サイズの異なるカーボンがシリコンを置換することで、歪や応力を発生している可能性がある。また、転位や積層欠陥が形成されていないとみられるため、１０％のカーボン原子や１％の酸素原子は格子間原子などの点欠陥となっている可能性もあるが定かではない。なお、本発明で形成したゲッタリング層を形成したシリコンウエハは、ＴＥＭ像からわかるように若干の表面荒れを有しているが十分な抗折強度を有しており、ウエハ内の歪みが大きくないためシリコンウエハの反りは有していない。この実施形態におけるゲッタリング層を形成したシリコンウエハは、本発明のゲッタリング層を持つ半導体に相当する。
次に、ゲッタリング層を形成したシリコンウエハからカーボン含有の不純物含有層６ｃを完全に除去し、両面を洗浄して、ゲッタリング能力の評価を行った。評価方法は次の取りである。シリコンウエハの両面からＣｕが完全に検出されなくなるまで洗浄を実施し、ゲッタリング層を形成したシリコンウエハ裏面側をＣｕ濃度が約１Ｅ１１／ｃｍ２となるよう定量汚染した。その後、シリコンウエハ裏面を３００℃で３０分間加熱してＣｕの熱拡散を行った。最後にシリコンウエハ表面のＣｕ濃度を測定することで、裏面から表面まで拡散してきたＣｕ濃度を評価した。ゲッタリング能力の評価では、シリコンウエハごとに存在する個体差を加味するため、１枚のシリコンウエハ内の半分のみにゲッタリング層を形成し、半分はゲッタリング層を形成せずにリファレンスとした。まず、リファレンス部では平均２．１Ｅ１０／ｃｍ２のＣｕが検出されたが、ゲッタリング層形成部ではＣｕはいずれの計測ポイントにおいても未検出であった。その後さらに、４００℃および５００℃で各３０分間加熱後に同様にＣｕ濃度を測定したが、ゲッタリング層形成部ではＣｕはいずれの計測ポイントにおいても未検出であった。既に示した図５のＣｕはゲッタリング評価後のＣｕの深さ方向濃度分布であり、カーボンや酸素が非常に高濃度となっていた深さ約３０ｎｍをピークとしてＣｕが捕獲されていることから、この付近が強いゲッタリングサイトとして働いていることを示している。したがって、本実施形態のゲッタリング層はゲッタリング能力を有している。
本実施形態によれば、カーボンと酸素の高濃度領域は、非常に多くのカーボンと酸素を含んでいるがシリコン基板に大きな歪を与えることなく、かつ３００℃から５００℃程度の低温でもＣｕなどの金属不純物の強力なゲッタリングサイトとして機能するという非常に優れた効果がある。
また、実施形態１、２では、主表面に回路が形成され、裏面側から薄化されたシリコンウエハの裏面に不純物含有膜を形成する工程と、不純物含有膜の側からレーザ光を照射して不純物含有膜とシリコンウエハ表面を溶融する工程によって、溶融したシリコン中にボロンやカーボンと酸素が高濃度にドーピングされ、ボロンと酸素の高濃度領域に起因する結晶欠陥や、カーボンと酸素の呼応濃度領域を形成することで薄化したシリコンウエハ裏面にゲッタリング層を形成したので、金属汚染が発生してもゲッタリング層に金属不純物がゲッタリングされるため、歩留まりは下がらず、経年使用中の半導体装置の故障や劣化が少ないという産業上優れた効果を有する。
（実施形態３）
実施形態３では、本発明のゲッタリング層を有するシリコンウエハ１を、三次元積層した半導体装置に適用する場合の製造工程の一例について図７に基づいて説明する。
まず、最終厚さよりも厚いシリコンウエハ１（例えば７７５μｍ厚）を用意し、シリコンウエハ１の主表面にデバイス層２を設け、該デバイス層に電極埋め込みとバンプ１０の形成を行う（図７（ａ））。次いで、シリコンウエハ１の裏面側を研削・研磨して、例えば１０μｍ厚程度に薄型化する（図７（ｂ））。その後、研削・研磨した裏面側に不純物含有原料液膜３ａを形成する（（図７（ｃ））。その後、図示しないが不純物含有原料液膜３ａを乾燥および焼成して不純物含有膜３ｂを形成し、大気中で不純物含有膜３ｂを有する面側から上記で説明したレーザ光４を照射し、シリコンウエハ１の表層部を溶融させて溶融したシリコン５ａを生成する（図７（ｄ））。溶融したシリコン５ａは、裏面側表面から２μｍ以下の深さとする。この溶融では不純物含有膜の一部またはすべてを溶融させることで溶融したシリコン５ａ内に表面の不純物含有膜３ｂから不純物であるボロンと酸素が拡散して高濃度の不純物がドーピングされる。
そしてレーザ光４のパルスオフにより急冷によって液相／固相界面から表面に向かって不純物を取り込みながらシリコンが結晶化して高濃度不純物拡散層５ｂおよび超高濃度不純物層５ｃを形成する。最表層である超高濃度不純物層５ｃを形成する。最表層である超高濃度不純物層５ｃには結晶欠陥や％オーダーの超高濃度不純物を含むさらに不純物濃度の高い層が形成され、超高濃度不純物層５ｃを含む高濃度不純物拡散層５ｂがゲッタリング層としての機能を持つ。残存した不純物含有膜は不要な場合は除去する。次いで、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）成形工程に移行し、まずＴＳＶ成形として裏面側にオーバーコート１３を形成するとともに裏面側にビア１４を開口し（図７（ｅ））、次いで、該ビア１４にＣｕを埋め込んで電極１１を形成し（図７（ｆ））、さらに裏面側のオーバーコート１３を研削した後、電極１１に接続された裏バンプ１２を形成し（図７（ｇ））、チップを切り出す。これらのチップを順次縦方向に積層・接合することで、ゲッタリング層を有するシリコンウエハを三次元積層した半導体装置が得られる。
（実施形態４）
また、図８は、不純物含有層として不純物含有原料液膜６ａを用いた工程を示す図である。なお、上記と同様の構成については同一の符号を付して説明を省略する。不純物含有膜６ｂに基づいて高純度不純物拡散層７ｂおよび超高濃度不純物層７ｃを形成して同様の工程により半導体装置を製造することができる。
上記実施形態３、４ではチップをチップに積層するＣ ｔｏ Ｃについて説明したが、チップをウエハに積層するＣ ｔｏ Ｗや、ウエハをウエハに積層するＷ ｔｏ Ｗによってもゲッタリング層を有するシリコンウエハを三次元積層した半導体装置が得られる。さらに、ここではＴＳＶ形成工程をデバイス層（配線工程含む）２形成後にウエハ裏面からビアを開口して形成するいわゆるビアラスト方式で形成する場合について説明したが、ＴＳＶ形成工程をデバイス層（配線工程含まない）形成後にウエハ表面からビア開口して電極を形成後に表面配線工程を行うビアミドル方式で形成する場合も同様に実施できる。
実施形態３、４では、本発明の半導体装置は薄化したシリコンウエハ内部に貫通電極を有し、裏面にゲッタリング層を有するものを積層し、ウエハ内に設けた貫通電極で積層したウエハ間を電気的に接続して使用することができるため、高信頼性の三次元積層半導体が生産できるという優れた効果を有する。
（実施形態５）
実施形態５は、本発明のゲッタリング層を有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウエハに適用する場合の製造工程の一例について図９に基づいて説明する。
まず、本発明で使用するシリコンウエハ２１として、デバイス層形成用にウエハ表層（主表面）にシリコン無欠陥領域２１ａを形成したものを使用する。また、デバイス層形成用にウエハ表層にシリコンエピタキシャル成長層２１ｂを形成したものでもよい（図９（ａ））。
次にシリコンウエハ２１のシリコン無欠陥領域２１ａ又はシリコンエピタキシャル成長層２１ｂの側に、本発明の不純物含有膜３ｂまたは不純物含有膜６ｂを形成し、レーザ光４を照射することで、ゲッタリング層である超高濃度不純物層５ｃを含む高濃度不純物拡散層５ｂまたは超高濃度不純物層７ｃを含む高濃度不純物拡散層７ｂを形成する（図９（ｂ））。なお、不純物含有膜３ｂまたは不純物含有膜６ｂはゲッタリング層形成後に除去する。
次に高濃度不純物拡散層５ｂまたは高濃度不純物拡散層７ｂ上に絶縁膜２２を形成し、絶縁膜２２の表面を平坦化する。この平坦化は、例えば化学的機械研磨によって行う。これによって、上記絶縁膜２２の表面を支持基板との貼り合せに適合した表面状態にする。次に、水素イオン注入によって上記シリコンウエハ２１中にスプリット層２３を形成する。スプリット層２３の位置は、例えばシリコン無欠陥領域２１ａ（またはシリコンエピタキシャル成長層２１ｂ）内部、またはシリコンウエハ２１との境界前後であり、後の工程でシリコンウエハ２１の剥離ができるように形成される。ここではシリコンウエハ２１との境界前後に形成する場合を説明する。水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層２３が形成される（図９（ｃ））。
次に、上記絶縁膜２２上に支持基板２４を張り合わせる。上記支持基板２４には、シリコンウエハを用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。このときの接合には、耐熱性樹脂での接着やプラズマ処理による接着を用いる（図９（ｄ））。
次に、上記スプリット層２３で上記シリコンウエハ２１側を剥離する。この結果、支持基板２４側にシリコン無欠陥領域２１ａまたはシリコンエピタキシャル成長層２１ｂが形成される。スプリット層２３をシリコン無欠陥領域２１ａまたはシリコンエピタキシャル成長層２１ｂとシリコンウエハ２１との境界前後とした場合は、シリコン無欠陥領域２１ａまたはシリコンエピタキシャル成長層２１ｂ上にシリコンウエハ２１が一部残存することとなる。上記シリコンウエハ２１の剥離は、例えば、４００℃未満の熱処理による熱衝撃により行う。または、窒素（Ｎ２）ブロー、もしくは、純水ジェット流を用いた物理的衝撃の付与にて行う。このように、４００℃以下での処理が可能となる。そして、イオン注入による注入イオンの体積膨張により形成されるスプリット層２３は、脆弱な層となっていることから、スプリット層２３でのシリコンウエハ２１の剥離が容易になっている。この時、シリコン無欠陥領域２１ａまたはシリコンエピタキシャル成長層２１ｂの表層にスプリット層の一部であるスプリット面２３ａが残存する（図９（ｅ））。
次に、上記シリコン無欠陥領域２１ａまたはシリコンエピタキシャル成長層２１ｂ表面のスプリット面２３ａを平坦化処理する。この平坦化処理は、例えば、水素アニールと研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。このとき、スプリット面２３ａとシリコンウエハ２１が残存する場合は除去し、シリコン無欠陥領域２１ａまたはシリコンエピタキシャル成長層２１ｂを露出させる（図９（ｆ））。
以上のようにして、ゲッタリング層である高濃度不純物拡散層５ｂまたは高濃度不純物拡散層７ｂを持つＳＯＩウエハを製造できるため、シリコン無欠陥領域２１ａまたはシリコンエピタキシャル成長層２１ｂ中の金属を高濃度不純物拡散層５ｂまたは高濃度不純物拡散層７ｂにゲッタリングすることが容易になり、金属汚染の影響を排除することができる。したがって、本発明の製造方法によるＳＯＩ基板は、デバイス作成工程中のゲッタリング作用が期待でき、工程内の金属汚染レベルにロバストとなり、高歩留りで高品質のデバイス製造が可能となる。
以上、本発明について上記実施形態に基づき説明を行ったが、本発明の範囲を逸脱しない限りは適宜の変更が可能である。
１ シリコンウエハ
１ａ 主表面
１ｂ 裏面
２ デバイス層
３ａ 不純物含有原料液膜
３ｂ 不純物含有膜
３ｃ 不純物含有層
４ レーザ光
５ａ 溶融したシリコン
５ｂ 高濃度不純物拡散層
５ｃ 超高濃度不純物層
６ａ 不純物含有原料液膜
６ｂ 不純物含有膜
６ｃ 不純物含有層
７ａ 溶融したシリコン
７ｂ 高濃度不純物拡散層
７ｃ 超高濃度不純物層
１０ バンプ
１１ 電極
１２ 裏バンプ
１３ オーバーコート
１４ ビア
２１ シリコンウエハ
２１ａ シリコン無欠陥領域
２１ｂ シリコンエピタキシャル成長層
２２ 絶縁膜
２３ スプリット層
２３ａ スプリット面
２４ 支持基板

Claims (16)

  1. ゲッタリング層を持つ半導体の製造方法であって、
    デバイス構造を設ける面の裏面側である前記半導体の一表面上に、酸化ボロン膜である不純物含有膜を形成する膜形成工程と、
    前記一表面側から前記半導体にレーザ光を照射して前記半導体表層を溶融する溶融工程とを有し、
    前記溶融工程において、溶融した前記半導体中に不純物がドーピングされて不純物の高濃度領域を形成することで前記ゲッタリング層を形成するものであり、
    前記レーザ光が、前記不純物含有膜を透過し、前記半導体の表層で吸収される５１０〜５４０ｎｍの波長を有し、半値幅が３００ｎｓ以下で、０．５〜６．０Ｊ／ｃｍ２のエネルギー密度で前記不純物含有層に照射されることを特徴とするゲッタリング層を持つ半導体の製造方法。
  2. 前記半導体中にドーピングされる不純物は、ボロンと酸素であることを特徴とする、請求項１に記載のゲッタリング層を持つ半導体の製造方法。
  3. ゲッタリング層を持つ半導体の製造方法であって、
    デバイス構造を設ける面の裏面側である前記半導体の一表面上に、カーボン含有膜またはボロンとカーボンの含有膜である不純物含有膜を形成する膜形成工程と、
    前記一表面側から前記半導体にレーザ光を照射して前記半導体表層を溶融する溶融工程とを有し、
    前記溶融工程において、溶融した前記半導体中に不純物がドーピングされて不純物の高濃度領域を形成することで前記ゲッタリング層を形成するものであり、
    前記レーザ光が、前記不純物含有膜で吸収される５１０〜５４０ｎｍの波長を有し、半値幅が３００ｎｓ以下で、０．５〜６．０Ｊ／ｃｍ２のエネルギー密度で前記不純物含有層に照射され、該レーザ光の照射によって高温となった前記不純物含有膜からの熱伝導によって前記半導体表層が溶融することを特徴とするゲッタリング層を持つ半導体の製造方法。
  4. 前記レーザ光の照射によって前記レーザ光が前記不純物含有膜で吸収されて高温となった前記不純物含有膜からの熱伝導によって前記半導体表層が溶融することを特徴とする請求項３記載のゲッタリング層を持つ半導体の製造方法。
  5. 前記半導体中にドーピングされる不純物は、カーボンと酸素、ボロンとカーボンと酸素、のいずれかの組み合わせであることを特徴とする、請求項３または４に記載のゲッタリング層を持つ半導体の製造方法。
  6. 前記膜形成工程では、前記不純物と溶媒とを有する不純物含有液を前記半導体膜の前記一表面上にコーティングし、その後、焼成して前記不純物含有膜とすることを特徴とする請求項１〜５のいずれか１項に記載のゲッタリング層を持つ半導体の製造方法。
  7. 前記高濃度領域には、高濃度不純物に起因する結晶欠陥が形成されることを特徴とする請求項１〜６のいずれか１項に記載のゲッタリング層を持つ半導体の製造方法。
  8. 前記結晶欠陥は、高濃度の酸素以外の不純物と酸素とによって半導体の結晶面が乱されて、結晶方位または／および結晶格子間隔がずれた積層欠陥を有していることを特徴とする請求項７記載のゲッタリング層を持つ半導体の製造方法。
  9. 半導体の他表面に回路を形成する工程と、前記膜形成工程前に、回路を形成した前記半導体の前記一表面側を研磨して薄層化する工程とを有することを特徴とする請求項１〜８のいずれか１項に記載のゲッタリング層を持つ半導体の製造方法。
  10. 請求項１〜９のいずれかに記載の方法によって製造されたゲッタリング層を持つ半導体を積層し、積層された半導体内部に貫通電極を設け、前記貫通電極により積層した半導体間を電気的に接続することを特徴とする半導体装置の製造方法。
  11. 主表面に回路が形成され、薄化された半導体の裏面側に、請求項１〜８のいずれかに記載のゲッタリング層を持つ半導体の製造方法によって不純物がドープされて前記半導体中に不純物の高濃度領域によるゲッタリング層が形成されていることを特徴とする半導体装置。
  12. 前記不純物含有膜は酸化ボロン膜またはカーボン含有膜、またはボロンとカーボンの含有膜であり、前記、シリコン中に高濃度にドーピングされる不純物は、ボロンと酸素、カーボンと酸素、ボロンとカーボンと酸素、のいずれかの組み合わせにより構成されていることを特徴とする請求項１１に記載の半導体装置。
  13. 前記高濃度領域には、高濃度不純物に起因する結晶欠陥が形成されることを特徴とする請求項１１または１２に記載の半導体装置。
  14. 前記結晶欠陥は、高濃度のボロンと酸素によって半導体の結晶面が乱されて、結晶方位または／および結晶格子間隔がずれた積層欠陥を有していることを特徴とする請求項１３記載の半導体装置。
  15. 裏面にゲッタリング層を有する半導体が積層され、積層された半導体内部に貫通電極を有し、前記貫通電極により積層した半導体間が電気的に接続されていることを特徴とする請求項１１〜１４のいずれか１項に記載の半導体装置。
  16. 前記半導体が半導体シリコンであることを特徴とする請求項１１〜１４のいずれか１項に記載の半導体装置。
JP2016525141A 2014-06-03 2015-05-29 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 Expired - Fee Related JP6544807B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014115328 2014-06-03
JP2014115328 2014-06-03
PCT/JP2015/065554 WO2015186625A1 (ja) 2014-06-03 2015-05-29 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015186625A1 JPWO2015186625A1 (ja) 2017-06-22
JP6544807B2 true JP6544807B2 (ja) 2019-07-17

Family

ID=54766698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016525141A Expired - Fee Related JP6544807B2 (ja) 2014-06-03 2015-05-29 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
JP (1) JP6544807B2 (ja)
TW (1) TW201606878A (ja)
WO (1) WO2015186625A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972489B2 (en) 2015-05-28 2018-05-15 SemiNuclear, Inc. Composition and method for making picocrystalline artificial borane atoms
US11651957B2 (en) 2015-05-28 2023-05-16 SemiNuclear, Inc. Process and manufacture of low-dimensional materials supporting both self-thermalization and self-localization
EP3549155A4 (en) * 2017-03-15 2020-09-30 Seminuclear, Inc. PROCESSING AND MANUFACTURING OF LOW-DIMENSIONAL MATERIALS SUPPORTING BOTH SELF-THERMALIZATION AND SELF-LOCATION
JPWO2019082235A1 (ja) * 2017-10-23 2020-10-22 ウルトラメモリ株式会社 半導体装置及び半導体装置の製造方法
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
US11232974B2 (en) 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596057B2 (ja) * 1979-10-11 1984-02-08 松下電器産業株式会社 半導体基板の処理方法
JPH04155930A (ja) * 1990-10-19 1992-05-28 Nec Corp 半導体装置の製造方法
JP2003257859A (ja) * 2001-09-25 2003-09-12 Sharp Corp 結晶性半導体膜及びその形成方法、並びに半導体装置及びその製造方法
JP5305431B2 (ja) * 2008-06-19 2013-10-02 国立大学法人東京農工大学 太陽光発電に用いられる半導体への不純物導入方法
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
JP2012244141A (ja) * 2011-05-23 2012-12-10 Naoshi Adachi シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法
KR20130113032A (ko) * 2012-04-05 2013-10-15 에스케이하이닉스 주식회사 반도체 기판, 이를 갖는 반도체 칩 및 적층 반도체 패키지
JP2013247272A (ja) * 2012-05-28 2013-12-09 Seiko Epson Corp 半導体装置の製造方法
JP5918160B2 (ja) * 2013-03-07 2016-05-18 株式会社日本製鋼所 ゲッタリング半導体ウエハおよびその製造方法

Also Published As

Publication number Publication date
WO2015186625A1 (ja) 2015-12-10
TW201606878A (zh) 2016-02-16
JPWO2015186625A1 (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
JP6544807B2 (ja) ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置
TWI700729B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
KR101972914B1 (ko) 산화물층을 포함하는 구조 내에 위치한 결합 인터페이스의 안정화 방법 및 획득된 구조
US10361114B2 (en) Method for preparing substrate with carrier trapping center
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JP5320954B2 (ja) Ｓｏｉウェーハの製造方法
JPS59124136A (ja) 半導体ウエハの処理方法
JP2012244141A (ja) シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法
JP2012160648A (ja) Ｓｏｉウェーハの製造方法
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP2019129233A (ja) Ｓｏｉウェーハの製造方法
JP5200412B2 (ja) Ｓｏｉ基板の製造方法
JP6273322B2 (ja) Ｓｏｉ基板の製造方法
CN101145512A (zh) 贴合晶片的制造方法
JP2019110225A (ja) 貼合せウェーハの製造方法および貼合せウェーハ
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
JP6922851B2 (ja) ゲッタリング層の形成方法
JP2021022730A (ja) 半導体装置の製造方法および半導体基板
JP2013106024A (ja) シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法
JPS6042839A (ja) 半導体ウエハの処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190613

R150 Certificate of patent or registration of utility model

Ref document number: 6544807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees