JP2012039005A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012039005A
JP2012039005A JP2010179564A JP2010179564A JP2012039005A JP 2012039005 A JP2012039005 A JP 2012039005A JP 2010179564 A JP2010179564 A JP 2010179564A JP 2010179564 A JP2010179564 A JP 2010179564A JP 2012039005 A JP2012039005 A JP 2012039005A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
semiconductor substrate
electrode pad
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010179564A
Other languages
English (en)
Inventor
Mitsuyoshi Endo
光芳 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010179564A priority Critical patent/JP2012039005A/ja
Priority to US13/179,682 priority patent/US8324715B2/en
Priority to TW100128163A priority patent/TWI431750B/zh
Publication of JP2012039005A publication Critical patent/JP2012039005A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】貫通ビアを形成する工程の効率化を図り、製造コストの抑制を図ることのできる半導体記憶装置を提供すること。
【解決手段】実施の形態の半導体装置１は、半導体基板１１と、第１絶縁層２０と、電極パッド１４と、貫通孔２１と、支持絶縁層１２と、を備える。半導体基板は、配線層が設けられるとともに上下に貫通する貫通溝が形成される。第１絶縁層は、貫通溝に充填される。電極パッドは、配線層に含まれる配線と一体的に形成される。貫通孔は、電極パッドと第１絶縁層の間に設けられて電極パッドを支持する。
【選択図】図１

Description

本発明の実施形態は半導体装置およびその製造方法に関する。
携帯情報端末やストレージデバイスなどの小型化および高性能化の要求に伴って、半導体チップを高密度実装することが行われている。この半導体チップを高密度実装化する方法として、半導体チップを積層させる方法がある。ここで、半導体チップを積層させる場合、積層数やチップサイズに制約がないなどの利点から、半導体基板に形成された貫通ビアを介して半導体チップ間を電気的に接続する方法がある。
特開２００７−０５３１４９号公報
本発明の実施の形態は、製造コストの抑制を図ることのできる半導体装置およびその製造方法を提供することを目的とする。
実施の形態の半導体装置は、半導体基板と、第１絶縁層と、電極パッドと、貫通孔と、支持絶縁層と、を備える。半導体基板は、配線層が設けられるとともに上下に貫通する貫通溝が形成される。第１絶縁層は、貫通溝に充填される。電極パッドは、配線層に含まれる配線と一体的に形成される。貫通孔は、電極パッドと第１絶縁層の間に設けられて電極パッドを支持する。
第１の実施の形態にかかる半導体装置の断面構造を示す部分横断面である。 図１に示すＡ−Ａ線に沿った半導体装置の部分底面断面図である。 半導体装置の製造手順を説明するためのフローチャートである。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 半導体装置の製造手順を説明するための図である。 図１に示す半導体装置を積層させた積層型の半導体装置の断面構造を示す横断面図である。 第１の実施の形態の変形例に係る半導体装置の断面構造を示す部分横断面図である。
以下に添付図面を参照して、実施の形態にかかる半導体装置およびその製造方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
（第１の実施の形態）
まず、第１の実施の形態にかかる半導体装置の概略構成について説明する。
図１は、第１の実施の形態にかかる半導体装置の断面構造を示す部分横断面である。図２は、図１に示すＡ−Ａ線に沿った半導体装置の部分底面断面図である。半導体装置１は、半導体基板１１、樹脂層（第１絶縁層）２０、電極パッド１４、第２絶縁層（支持絶縁層）１２、第３絶縁層（支持絶縁層）２２、保護膜（第４絶縁層）１７、接着層２３を備える。なお、図２では、接着層２３を省略して示している。
半導体基板１１には、上下に貫通する貫通溝１１ａが形成されている。樹脂層２０は、貫通溝１１ａに合成樹脂が充填されて形成される。電極パッド１４は、樹脂層２０上に複数配置される。樹脂層２０上に設けられた複数の電極パッド１４それぞれには開口部１５が設けられる。第２絶縁層１２は、電極パッド１４と樹脂層２０との間に設けられるとともに、半導体基板１１の第１面１１ｂ側を覆う。
第３絶縁層２２は、樹脂層２０と第２絶縁層１２との間、および樹脂層２０と半導体基板１１との間に設けられる。また、第３絶縁層２２は、半導体基板１１のうち、第１面１１ｂの裏面である第２面１１ｃを覆う。保護膜１７は、半導体基板１１の第１面１１ｂ側に設けられ、第２絶縁層１２と電極パッド１４とを覆うように設けられる。
接着層２３は、半導体基板１１の第２面１１ｃ側に設けられ、樹脂層２０と半導体基板１１とを覆うように設けられる。半導体装置１には、電極パッド１４の開口部１５を突き抜けるように貫通孔２１が形成される。貫通孔２１は、接着層２３、樹脂層２０、第３絶縁層２２、第２絶縁層１２、保護膜１７を貫通するように設けられ、その直径は、電極パッド１４の開口部１５の直径よりも大きく、半導体基板１１の厚さよりも小さい。この構成により、貫通孔２１は、電極パッド１４に接するように配置されることとなる。
次に、半導体装置１の製造工程について説明する。図３は、半導体装置１の製造手順を説明するためのフローチャートである。図４〜図１５は、半導体装置１の製造手順を説明するための図である。
図４および図５において、半導体基板１１上に、第２絶縁層１２を形成し、第２絶縁層１２上には、電極パッド１４が一体的に設けられた配線１３を形成している（ステップＳ１）。ここで、電極パッド１４には開口部１５が形成されている。
また、半導体基板１１はウェハ状に構成され、チップ領域ごとに区画されている。ここで、第２絶縁層１２下の半導体基板１１上には、下層配線層を設けるようにしてもよい。また、半導体基板１１には、チップ領域ごとに電界効果トランジスタを形成するようにしてもよいし、フラッシュメモリ、ＤＲＡＭ、マイクロコンピュータ、ロジック回路あるいはイメージセンサなどを形成するようにしてもよい。また、第２絶縁層１２としては、酸化シリコン膜または窒化シリコン膜などの無機絶縁膜を用いることができる。あるいは、酸化シリコン膜上に窒化シリコン膜が積層された積層構造を用いるようにしてもよい。また、第２絶縁層１２と配線１３の全体の膜厚は、例えば１〜１０μｍの範囲に設定することができる。
次に、図６および図７に示すように、ＣＶＤなどの方法を用いることにより、配線１３および電極パッド１４上に保護膜１７を形成する（ステップＳ２）。なお、保護膜１７としては、酸化シリコン膜または窒化シリコン膜などの無機絶縁膜を用いることができる。保護膜１７には、貫通孔２１の一部に含まれる開口が形成される。
次に、図８に示すように、半導体基板１１の第２面１１ｃを研削する際に半導体基板１１を支持する仮接着層１９ａと支持基板１９ｂを保護膜１７上に形成する（ステップＳ３）。なお、仮接着層１９ａとしては、半導体基板１１に一旦貼り付けた後、半導体基板１１から剥離することが可能な粘着性樹脂シートを用いることができる。あるいは、半導体基板１１に一旦貼り付けた後、半導体基板１１からの剥離を容易化するために、紫外線硬化型樹脂などを用いるようにしてもよい。また、支持基板１９ｂには有機物を用いてもよいし、シリコンやガラスなどのウェハを用いてもよい。
次に、図９に示すように、半導体基板１１の裏面を研削することにより、半導体基板１１を薄膜化する（ステップＳ４）。なお、薄膜化後の半導体基板１１の厚さは、例えば、２０μｍである。また、半導体基板１１を薄膜化する場合、機械研削を行った後、ＣＭＰなどにて半導体基板１１の裏面を鏡面化することが好ましい。
次に、図１０に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、電極パッド１４が設けられた領域の半導体基板１１を除去する（ステップＳ５）。電極パッド１４が設けられた領域の半導体基板１１は、チップ領域内でデバイスとして機能していない場合が多く、電極パッド１４が設けられた領域を除去しても、半導体装置１の性能に与える影響が少なくて済む。半導体基板１１のうち電極パッド１４が設けられた領域が除去されることで、半導体基板１１に対して上下に貫通する貫通溝１１ａが形成される。貫通溝１１ａが形成されることで、第２絶縁層１２の一部および半導体基板１１の側面が露出する。
貫通溝１１ａの溝幅Ｘは、例えば、４０μｍである。貫通溝１１ａの溝幅Ｘと、半導体基板１１の薄膜化後の厚さとの比を示すアスペクト比は、０．５となる。したがって、貫通溝１１ａの側面の垂直性の悪化は問題になりにくいため、ドライエッチングの速度を早くしてもよく、貫通溝１１ａを形成する処理の高速度化に寄与することができる。
ここで、貫通溝１１ａの形成は、薬液を用いたウェットエッチングによって行ってもよい。ウェットエッチングによって貫通溝１１ａを形成する場合には、複数枚の半導体基板１１を同時に処理することが可能となり、生産効率の向上に寄与することができる。
次に、図１１に示すように、ＣＶＤなどの方法を用いることにより、第２絶縁層１２の露出部分、半導体基板１１の側面部分を覆う第３絶縁層２２を形成する（ステップＳ６）。なお、第３絶縁層２２としては、酸化シリコン膜または窒化シリコン膜などの無機絶縁膜を用いることができる。
次に、図１２に示すように、半導体基板１１の貫通溝１１ａを樹脂層２０で充填する（ステップＳ７）。なお、樹脂層２０の材料は、例えば、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどの有機材料を用いることができる。また、樹脂層２０は、熱可塑性を有するものが好ましい。また、樹脂層２０は、感光性を有するものが好ましい。樹脂層２０の充填には、例えば印刷法を用いる。
次に、図１３に示すように、樹脂層２０に貫通孔２１を形成する（ステップＳ８）。ここで、貫通孔２１の直径は、電極パッド１４の開口部の直径よりも大きく形成され、例えば１０μｍである。半導体基板１１の厚さとの比であるアスペクト比は２となる。このようにアスペクト比が比較的大きい場合であっても、感光性樹脂を樹脂層２０に用いていれば、通常の感光および現像を行う方法を用いることができ、生産効率の向上を図りつつ容易に貫通孔２１を形成することができる。なお、樹脂層２０に感光性がない場合、フォトリソグラフィ技術およびエッチング技術を用いることができる。
次に、図１４に示すように、半導体基板１１の第２面１１ｃ側であって貫通孔２１以外の領域に接着層２３を形成する（ステップＳ９）。接着層２３には、例えば感光性樹脂を用いる。感光性樹脂を露光させて仮硬化し、半硬化状態とすることで、熱硬化性の接着材として用いることができる。接着層２３は、例えば半導体基板１１を積層する場合に、半導体基板１１同士を接着するためのものであり、接着材として利用できる材料であれば、感光性樹脂以外の様々な材料を用いることができる。
次に、図１５に示すように、接着層２３をマスクとして、第２絶縁層１２と第３絶縁層２２とをドライエッチングにより除去する（ステップＳ１０）。接着層２３をマスクとしてドライエッチングを行うことで、第２絶縁層１２および第３絶縁層２２のうち電極パッド１４を覆う部分が除去されて、第２絶縁層１２および第３絶縁層２２が貫通孔２１の側壁まで延在する構成となる。また、第２絶縁層１２と第３絶縁層２２とが除去されることで、半導体基板１１の第２面１１ｃ側からも電極パッド１４が露出する。
次に、仮接着層１９ａで貼り付けていた支持基板１９ｂを剥離し、ダイシングなどによってチップ領域を個片化することで、図１に示す構造の半導体装置１を得ることができる（ステップＳ１１）。このように構成された半導体装置１は、例えば、図１６に示すように実装基板２５上に積層された積層型の半導体装置として用いられる。図１６では、実装基板２５上に複数枚の半導体装置１を積層してから、ディスペンス法やメッキ法などの手法を用いて、貫通孔２１内に導電材料２６を充填している。貫通孔２１内に導電材料２６を充填することで、半導体装置１同士が積層方向にビア接続された積層型の半導体装置とすることができる。
以上説明したように、本実施の形態では、貫通溝１１ａに充填された樹脂層２０に、貫通孔２１を形成するので、半導体基板１１に貫通孔を形成する場合に比べて、容易かつ効率的に貫通孔を形成することができる。
また、貫通溝１１ａは、貫通孔２１に比べてアスペクト比が小さく、貫通溝１１ａの側面に垂直度に高い精度が要求されずに済むので、ドライエッチングやウェットエッチングなどを用いて、容易かつ効率的に貫通溝１１ａを形成することができる。特に、ウェットエッチングを用いた場合には、複数枚の半導体基板を同時に処理することで、生産効率の一層の向上に寄与することができる。
上述したように、貫通孔２１を形成するために、貫通溝１１ａの形成や、樹脂層２０の充填などの工程が必要になるが、それぞれの工程の容易化、および効率化により、全体として、半導体基板１１に貫通孔を直接形成する場合に比べて、半導体装置１の生産効率の向上を図ることができる。
また、本実施の形態では、第２絶縁層１２や第３絶縁層２２が、貫通孔２１の側面まで延在して、電極パッド１４と樹脂層２０との間に設けられており、第２絶縁層１２や第３絶縁層２２が電極パッド１４を支持する構成となっている。樹脂層２０よりも高剛性の第２絶縁層１２や第３絶縁層２２によって支持されることで、電極パッド１４の位置精度が向上する。したがって、貫通孔２１同士の間隔を小さくしても、隣接する貫通孔２１との間でショートが発生することを抑制できる。このように、第２絶縁層１２や第３絶縁層２２は、電極パッド１４を支持する支持絶縁層として機能する。
また、第２絶縁層１２や第３絶縁層２２が、貫通孔２１の側面まで延在することで、電極パッド１４と半導体基板１１との間の絶縁信頼性の向上を図ることができる。また、半導体基板１１の第２面１１ｃ側と貫通溝１１ａの側面が第３絶縁層２２に覆われるので、半導体基板１１への不純物の拡散が抑えられ、半導体装置１の信頼性の向上に寄与することができる。
図１７は、第１の実施の形態の変形例に係る半導体装置１の断面構造を示す部分横断面図である。本変形例では、半導体装置１を積層する前に、電極パッド１４の上部に、めっき法によって半田のバンプ３０を形成している。そのため、電極パッド１４には、開口部１５が設けられていない。貫通孔２１は、電極パッド１４に接するように、樹脂層２０、第３絶縁層２２、第２絶縁層１２を貫通して形成される。また、貫通孔２１内にはめっき法などの手法を用いて導電材料２６を充填している。このように構成された半導体装置１も、積層すればバンプ３０と導電材料２６が導通するので、半導体装置１同士が積層方向に接続された積層型の半導体装置とすることができる。
なお、上記実施形態は例示であり、発明の範囲はそれらに限定されない。
１ 半導体装置、１１ 半導体基板、１１ａ 貫通溝、１１ｂ 第１面、１１ｃ 第２面、１２ 第２絶縁層（支持絶縁層）、１３ 配線、１４ 電極パッド、１５ 開口部、１７ 保護膜（第４絶縁層）、１９ａ 仮接着層、１９ｂ 支持基板、２０ 樹脂層（第１絶縁層）、２１ 貫通孔、２２ 第３絶縁層（支持絶縁層）、２３ 接着層、２５ 実装基板、２６ 導電材料、３０ バンプ、Ｘ 溝幅。

Claims (5)

  1. 配線層が設けられるとともに上下に貫通する貫通溝が形成された半導体基板と、
    前記貫通溝に充填された第１絶縁層と、
    前記第１絶縁層上に配置され、前記配線層に含まれる配線と一体的に形成された電極パッドと、
    前記電極パッドに接するように配置され、前記第１絶縁層を貫通する貫通孔と、
    前記電極パッドと前記第１絶縁層の間に設けられて前記電極パッドを支持する支持絶縁層と、を備える半導体装置。
  2. 前記第１絶縁層は、樹脂材料で構成される請求項１に記載の半導体装置。
  3. 前記支持絶縁層は、前記半導体基板の前記電極パッドが形成された１面側を覆う第２絶縁層である請求項１または２に記載の半導体装置。
  4. 前記貫通溝は、前記半導体基板の厚さよりも広い溝幅で形成されている請求項１から３のいずれか１項に記載の半導体装置。
  5. 配線層が設けられた半導体基板の１面側を第２絶縁層で覆い、
    前記第２絶縁層上に、前記配線層に含まれる配線と一体に電極パッドを形成し、
    前記半導体基板の前記電極パッドが設けられた領域に上下に貫通する貫通溝を形成し、
    前記貫通溝に第１絶縁層を充填し、
    前記電極パッドに接するように、前記第１絶縁層に貫通孔を形成する半導体装置の製造方法。
JP2010179564A 2010-08-10 2010-08-10 半導体装置およびその製造方法 Pending JP2012039005A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010179564A JP2012039005A (ja) 2010-08-10 2010-08-10 半導体装置およびその製造方法
US13/179,682 US8324715B2 (en) 2010-08-10 2011-07-11 Semiconductor device and method of manufacturing the same
TW100128163A TWI431750B (zh) 2010-08-10 2011-08-08 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010179564A JP2012039005A (ja) 2010-08-10 2010-08-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012039005A true JP2012039005A (ja) 2012-02-23

Family

ID=45564223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010179564A Pending JP2012039005A (ja) 2010-08-10 2010-08-10 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8324715B2 (ja)
JP (1) JP2012039005A (ja)
TW (1) TWI431750B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015186625A1 (ja) * 2014-06-03 2015-12-10 株式会社日本製鋼所 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221998A (ja) 2011-04-04 2012-11-12 Toshiba Corp 半導体装置ならびにその製造方法
JP5548173B2 (ja) 2011-08-31 2014-07-16 株式会社東芝 半導体基板及びその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257643A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
JP3606785B2 (ja) * 2000-05-26 2005-01-05 日本特殊陶業株式会社 配線基板の製造方法
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI239607B (en) * 2002-12-13 2005-09-11 Sanyo Electric Co Method for making a semiconductor device
TWI239581B (en) * 2003-01-16 2005-09-11 Casio Computer Co Ltd Semiconductor device and method of manufacturing the same
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP2005026405A (ja) 2003-07-01 2005-01-27 Sharp Corp 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
JP2006041512A (ja) 2004-07-27 2006-02-09 Samsung Electronics Co Ltd マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
US7491582B2 (en) * 2004-08-31 2009-02-17 Seiko Epson Corporation Method for manufacturing semiconductor device and semiconductor device
JP2006080400A (ja) 2004-09-10 2006-03-23 Toshiba Corp 半導体素子とその製造方法
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2006080399A (ja) 2004-09-10 2006-03-23 Toshiba Corp 半導体装置および半導体装置の製造方法
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JPWO2008069055A1 (ja) * 2006-11-28 2010-03-18 京セラ株式会社 配線基板およびそれを用いた半導体素子の実装構造体
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
TW200845339A (en) * 2007-05-07 2008-11-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
JP5361156B2 (ja) 2007-08-06 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
JP2010212297A (ja) 2009-03-06 2010-09-24 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2010232514A (ja) * 2009-03-27 2010-10-14 Kyocera Corp 樹脂基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015186625A1 (ja) * 2014-06-03 2015-12-10 株式会社日本製鋼所 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置
JPWO2015186625A1 (ja) * 2014-06-03 2017-06-22 株式会社日本製鋼所 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TW201222761A (en) 2012-06-01
US20120038029A1 (en) 2012-02-16
US8324715B2 (en) 2012-12-04
TWI431750B (zh) 2014-03-21

Similar Documents

Publication Publication Date Title
US8823179B2 (en) Electronic device package and method for fabricating the same
US20180323127A1 (en) Stacked fan-out package structure
US7102238B2 (en) Semiconductor device and manufacturing method thereof
US8716844B2 (en) Chip package and method for forming the same
US9379072B2 (en) Chip package and method for forming the same
TW201639091A (zh) 具有不連續聚合物層之扇出型堆疊式封裝結構
US20180151507A1 (en) Alignment Pattern for Package Singulation
KR20140083657A (ko) 인터포저가 임베디드 되는 전자 모듈 및 그 제조방법
TWI582913B (zh) 半導體封裝件及其製法
US11410932B2 (en) Semiconductor device and method of manufacturing the same
JP2010212297A (ja) 半導体装置および半導体装置の製造方法
US9633935B2 (en) Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same
TWI500132B (zh) 半導體裝置之製法、基材穿孔製程及其結構
US9627307B2 (en) Semiconductor package and fabrication method thereof
US8786093B2 (en) Chip package and method for forming the same
TWI743996B (zh) 封裝結構及其製作方法
JP2005101463A (ja) 半導体装置およびその製造方法
JP2009176978A (ja) 半導体装置
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US9865526B2 (en) Chip package and method for forming the same
JP2012039005A (ja) 半導体装置およびその製造方法
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2005310954A (ja) 半導体パッケージとその製造方法
US11056412B2 (en) Semiconductor package and manufacturing method thereof
TWI710032B (zh) 封裝堆疊結構及其製法暨封裝結構