JP6543888B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP6543888B2
JP6543888B2 JP2014080964A JP2014080964A JP6543888B2 JP 6543888 B2 JP6543888 B2 JP 6543888B2 JP 2014080964 A JP2014080964 A JP 2014080964A JP 2014080964 A JP2014080964 A JP 2014080964A JP 6543888 B2 JP6543888 B2 JP 6543888B2
Authority
JP
Japan
Prior art keywords
layer
substrate
ceramic
electronic component
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014080964A
Other languages
English (en)
Other versions
JP2014241395A (ja
Inventor
広 池田
広 池田
三浦 忠将
忠将 三浦
聖浩 古戸
聖浩 古戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014080964A priority Critical patent/JP6543888B2/ja
Priority to CN201480027185.3A priority patent/CN105210162B/zh
Priority to PCT/JP2014/061958 priority patent/WO2014185270A1/ja
Priority to DE112014002394.9T priority patent/DE112014002394T5/de
Publication of JP2014241395A publication Critical patent/JP2014241395A/ja
Priority to US14/937,969 priority patent/US9831018B2/en
Application granted granted Critical
Publication of JP6543888B2 publication Critical patent/JP6543888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1013Thin film varistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、基板と、該基板上に設けられたセラミック製の特性層と、を備えた電子部品に関する。
従来、この種の電子部品としては、例えば、特許文献1に記載の厚膜サーミスタがある。この厚膜サーミスタは下記の工程により作製される。すなわち、絶縁基板の例としてのアルミナ基板の一方面上に導体ペーストを印刷し焼成して、アルミナ基板上に下側電極を形成する。続いて、下側電極の一部分と重なるように、厚膜サーミスタ用ペーストを印刷して焼成して、厚膜サーミスタを形成する。
特開平7−99101号公報
特許文献1では、焼成済のアルミナ基板上に導体ペーストが印刷された後に焼成されている。しかし、本件発明者が実験したところ、導体ペーストを焼成して得られた下側電極をアルミナ基板に接合させることは難しく、下側電極がアルミナ基板から簡単に剥がれてしまうことが分かった。
それゆえに、本発明の目的は、基板から金属層が剥がれにくい電子部品を提供することである。
上記目的を達成するために、本発明の一局面は、電子部品であって、絶縁性セラミック材料から作製された基板と、セラミック材料から作製され、前記基板と拡散接合するセラミック層と、第一主面と、該第一主面と対向する第二主面と、を有する金属層であって、該第一主面側で前記セラミック層と拡散接合する金属層と、前記金属層の第二主面側と拡散接合する特性層であって、セラミック材料から作製されており、周囲温度または印加電圧に対し抵抗値が変化する特性層と、を備え、前記金属層は、前記第一主面に垂直な方向から見て、前記セラミック層の外縁に内包されるように前記セラミック層上に形成され、前記セラミック層および前記特性層の各々は、Mn 3 4 ,NiO,Fe 2 3 およびTiO 2 を含み、前記セラミック層と前記特性層とは互いに同じ組成を有する
上記局面によれば、基板から金属層が剥がれにくい電子部品を提供することができる。
第一実施形態に係る電子部品の完成品を示す平面図である。 図1の線B−B'に沿う電子部品の断面をW軸負方向側から見た時の縦断面図である。 図2に示す電子部品の等価回路を示す図である。 焼成温度毎のアルミニウム原子の拡散距離を示す図である。 第二実施形態に係る電子部品の完成品を示す平面図である。 図5の線A−A'に沿う電子部品の断面をW軸負方向側から見た時の縦断面図である。 図5に示す電子部品の等価回路を示す図である。
《第一実施形態》
以下、本発明の一実施形態に係る電子部品の説明を行う。以下、図面を参照して、本発明の第一実施形態に係る電子部品の説明を行う。まず、図1や図2に示すL軸、W軸、T軸を定義する。L軸は電子部品の左右方向(長さ方向)を、W軸はその前後方向(奥行き方向)を、T軸はその上下方向(厚さ方向)を示す。L軸、W軸、T軸の定義に関しては他の図でも同様である。
《構成》
図1,図2に示すように、電子部品1aは、基板7と、セラミック層8と、内部電極9と、サーミスタ特性層10と、第一外部電極11と、第二外部電極12と、を備えている。
基板7は、例えばアルミナまたは窒化アルミを基本成分とする絶縁性セラミックスで作製される。この基板7は、上下方向に相対向する第一主面71および第二主面72を有し、上面視で例えば矩形形状を有する。本実施形態では、第二主面72は、第一主面71を基準としてT軸正方向側にあるとする。また、基板7の厚さは、例えば0.635[mm]である。
セラミック層8は、後述のサーミスタ特性層10と同様の材料で作製され、上面視で矩形形状を有する薄膜であって、上下方向に相対向する第一主面81と第二主面82と、を有する。本実施形態では、第二主面82が第一主面81に対しT軸正方向側にあるとする。このセラミック層8は、上面視で基板7の外縁に内包されるように基板7の主面72上に形成される。ここで、セラミック層8は、基板7の主面72側と拡散接合する。このセラミック層8の厚さは、電子部品1aの小型化のためには5[μm]程度であることが好ましい。
内部電極9は、金属層の一例であって、典型的には、単独の貴金属、または複数の貴金属の合金から作製される。本実施形態では、銀およびパラジウムを含有する金属ペーストから作製されるとする。また、内部電極9は、例えば、上面視で矩形形状を有する薄膜であって、上下方向に相対向する第一主面91および第二主面92を有する。本実施形態では、第二主面92は、第一主面91を基準としてT軸正方向側にあるとする。この内部電極9は、上面視でセラミック層8の外縁に内包されるようにセラミック層8上に形成されて、セラミック層8の主面82側と拡散接合する。内部電極9の厚さは、電子部品1aの小型化のためには3[μm]程度であることが好ましい。
サーミスタ特性層10は、ニッケル、マンガン、コバルト、鉄などの酸化物を混合し焼結することで作製され、負の温度係数を有するサーミスタ(つまり、NTCサーミスタ)である。このサーミスタ特性層10は、上面視で矩形形状を有する薄膜であって、上面視で自身の外形線がセラミック層8の外形線と実質的に重なり合うように金属層9上に形成される。ここで、サーミスタ特性層10は、内部電極9の主面92側と拡散接合する。このサーミスタ特性層10の厚さは、電子部品1aの小型化のためには10[μm]程度であることが好ましい
ここで、注意を要するのは、サーミスタ特性層10は、図2に示すように、セラミック層8と接合していても構わないが、基板7とは接合しないようにスクリーン印刷等により形成される。その理由は、下記の通りである。もしサーミスタ特性層10が基板7と当接した状態で焼成されると、溶解して混ざり合った時、互いに酸化物でありかつ結晶構造も似ているため、分子運動エネルギーによって原子が相を越えて置換する現象(拡散)を引き起こしやすい。この場合、基板7から例えばAl原子がサーミスタ特性層10に進入してくる。かかるAl原子により、サーミスタ特性層10の周囲温度に対する抵抗値の特性が変わる可能性があるからである。
外部電極11,12は、上記内部電極9と同様の材料で作製される。外部電極11,12は、縦中心面Cを基準として互いに対称な形状を有しており、間隔をあけて左右方向に並ぶように形成されている。ここで、縦中心面Cとは、電子部品1aのL軸方向中心を含んでおり、かつWT平面に平行な面である。
外部電極11は、基本的には、薄膜部111と、側壁部112と、を含んでいる。薄膜部111は、上面視で例えば矩形形状を有しており、サーミスタ特性層10の上面左側を覆っている。また、この薄膜部111は、サーミスタ特性層10の左側を挟んで、内部電極9の左側の部分とT軸方向に相対向しており、上面視で内部電極9の左側とオーバーラップするように形成されている。また、側壁部112は、薄膜部111と基板7とを繋ぐように、セラミック層8およびサーミスタ特性層10の側面に沿って形成されている。
外部電極12は、基本的には、縦中心面Cを基準として薄膜部111と対称な薄膜部121と、縦中心面Cを基準として側壁部112と対称な側壁部122と、を含んでいる。それゆえ、薄膜部121および側壁部122の詳細な説明を省略する。
《実際の使用》
外部電極11,12は、内部電極9の左側および右側とT軸方向に相対向しており、上面視でオーバーラップするように形成される。外部電極11,12は、入出力端子の機能を有しており、これらの間には、サーミスタ特性層10や内部電極9を経由して、所定値の電流iが流れる(図3を参照)。この場合、外部電極11と内部電極9において相対向するサーミスタ特性層10の部分と、外部電極12と内部電極9の相対向するサーミスタ特性層10の部分とに電界が形成され、これらの部分がNTCサーミスタとしての特性を担う。つまり、サーミスタ特性層10において、外部電極11と内部電極9の間に挟まれた部分と、外部電極12と内部電極9の間に挟まれた部分とが温度特性を有する抵抗R1,R2をなす。よって、例えば入出力端子間の電圧Vを測定することで、電子部品1の周囲温度Tを測定することが可能となる。図3には、実線で等価回路が示され、通電経路に流れる電流iと、入出力端子間の電圧Vとが矢印にて示されている。
《製法》
上記電子部品1aは、大略的には、下記のようにして製造される。なお、以下でも、説明の便宜上、一つの電子部品1の製造工程を説明する。
まず、焼成済みの基板7が準備される。この基板7は、ドクターブレード方式またはロールコンパクション法により作製されており、例えば、約1700[℃]〜約1800[℃]の温度で焼成されている。焼成済みの基板7を準備する理由は下記の通りである。つまり、基板7の焼成温度と、サーミスタ特性層5の焼成温度とは大きく異なり、サーミスタ特性層5を基板7の焼成温度で焼成すると、サーミスタ特性層5の特性が得られないからである。
次に、サーミスタ特性層5の出発原料(つまり素原料)となりうるMn34,NiO,Fe23,TiO2,Co34,Al23,ZnO等の金属酸化物のグループから任意に選択されたものを適量含む粉末が準備される。本説明では、具体例として、Mn34,NiO,Fe23,TiO2,が所定量秤量された後、調合されるとする。
上記工程で得られた秤量粉末は、ジルコニア等の粉砕媒体を内有するボールミルに投入され、十分に湿式粉砕された後、約780℃で二時間仮焼される。これによって、セラミック粉末が作製される。
上記工程で得られたセラミック粉末は、ジルコニア等の粉砕媒体を内有するボールミルに投入され湿式粉砕される。その後、湿式粉砕されたセラミック粉末に有機バインダが添加される。これによって、スクリーン印刷用のセラミックペーストが得られる。
以上のセラミックペーストは、まず、焼成後に厚さ5[μm]のセラミック層8になるべきものとして、基板7の主面72上にスクリーン印刷される。
次に、銀およびパラジウムを含有する金属ペーストが、焼成後に厚さ3[μm]の内部電極9となるべきものとして、セラミックペースト上にスクリーン印刷される。
また、上記セラミックペーストはさらに、焼成後に厚さ10[μm]のサーミスタ特性層10になるべきものとして、内部電極9の主面92となる金属ペースト上にスクリーン印刷される。
次に、金属ペーストが、焼成後にサーミスタ特性層10上で厚さ3[μm]の外部電極11,12となるべきものとして、サーミスタ特性層10となるセラミックペースト上および基板7上にスクリーン印刷される。
上記のようにして得られた積層体は、例えば約1100[℃]〜約1200[℃]で二時間の間、一括焼成される。かかる一括焼成の間、セラミック層8は、基板7からのAl原子の拡散により接合し、セラミック層8およびサーミスタ特性層10は、内部電極9からの銀原子等の拡散により該内部電極9と接合する。同様に、サーミスタ層10はさらに、外部電極11,12からの銀原子等の拡散により、該外部電極11,12と接合する。これにより、図1等に示す電子部品1aが完成する。
《作用・効果》
ところで、特許文献1に記載の電子部品では、下側電極がアルミナ基板から簡単に剥がれてしまうという問題点があった。これは、金属とアルミナ基板とでは、結晶構造が互いに異なると共に、溶解温度が互いに異なっており、それゆえ、金属とアルミナ基板とを拡散接合させることは難しいからであると考えられる。
それに対し、本電子部品1aでは、基板7と内部電極9との間にセラミック層8が介在している。まず、アルミナ等を基本成分とする基板7と、セラミック層8とは、互いに酸化物であり、結晶構造も良く似ている。したがって、約1100[℃]〜約1200[℃]で焼成しても、これらは溶解して混じり合い、その結果、基板7中のAl原子等が相を越えてセラミック層8に拡散する。これによって、基板7とセラミック層8とは拡散接合する。
上記に対し、セラミックと金属とでは、結晶構造および溶解温度が互いに異なるため、一般的には、セラミック同士の場合と比較すると、拡散が起こりにくい。しかし、セラミック層8と内部電極9とに関しては、既に積層チップNTCサーミスタ等が実際の商品化されており、十分な接合強度が得られることが知られている。
以上説明した通り、基板7および内部電極9はセラミック層8に十分な強度で接合される。つまり、基板7と内部電極9の間にセラミック層8を介在させることにより、電子部品1aにおいて内部電極9が基板7から剥がれることを抑制することができる。
なお、基板7に内部電極9を接合させるための手法としては、内部電極9を、ガラスが添加された金属ペーストで作製することも考えられる。しかし、この手法では、ガラスが絶縁性材料であることから、内部電極9の十分な導電性を確保することが難しい。それに対し、本件では、セラミック層8を介在させるだけであるため、内部電極9をガラス添加無しの金属ペーストで作製されるため、十分な導電性を確保することができる。
上記の通り、拡散により、基板7のAl原子はセラミック層8に進入する。この時、Al原子の拡散距離は概ね焼成温度に相関する。ここで、拡散距離は、基板7の主面72を基準として、Al原子がセラミック層8内へ進入した距離を意味する。本件発明者の実験によれば、図4に示すように、1100℃,1150℃,1200℃焼成での拡散距離は1.7[μm],3.2[μm],3.9[μm]であった。よって、セラミック層8は上記の通り5[μm]程度の厚さであれば良い。なお、図4の左側には、電子部品1aの断面を拡大図が示され、図4の右側には、アルミニウム原子のマッピング画像が示されている。
以上のことから、本実施形態では、セラミック層8は、基板7とサーミスタ特性層10との間で発生しうる相互拡散を抑制するための緩衝層として作用し、サーミスタ特性層10への基板7からの原子移動を阻止していることになる。サーミスタ特性層10の温度特性の劣化を低減することが可能となる。このように、本実施形態では、薄膜のセラミック層8(緩衝層)により特性面での影響を排除しつつ、薄膜のサーミスタ特性層10を基板7上に形成可能となるため、従来よりも小型化可能な電子部品1aを提供することが可能となる。
《第二実施形態》
図5,図6に示すように、電子部品1bは、基板2と、第一金属層3と、第二金属層4と、サーミスタ特性層5と、第三金属層6と、セラミック層18と、を備えている。
基板2は、上記基板7と同様の絶縁性セラミックスで作製される。この基板2は、上下方向に相対向する二つの主面21,22を有し、上面視で例えば矩形形状を有する。ここで、本実施形態では、主面22は、主面21を基準としてT軸正方向側にあるとする。
第一金属層3および第二金属層4は、典型的には、単独の貴金属、または複数の貴金属の合金から作製される。本実施形態では、銀およびパラジウムを含有する金属ペーストから作製されるとする。また、金属層3,4は、例えば、上面視で互いに同じ矩形形状を有する薄膜状に、かつ主面22上に間隔をあけて左右方向に並ぶように形成される。ここで、本実施形態では、金属層4は、金属層3を基準としてL軸正方向側にあるとする。この金属層3,4の厚さは、特に限定されるものではないが、10[μm]程度であることが好ましい。
サーミスタ特性層5は、上記サーミスタ特性層10と同様のNTCサーミスタである。このサーミスタ特性層5は、上面視で矩形形状を有する薄膜であって、かつ各金属層3,4上に形成される。このサーミスタ特性層5の厚さは、特に限定されるものではないが、3[μm]程度であることが好ましい。
第三金属層6は、金属層3,4と同じ金属材料から作製され、上面視で矩形形状を有する薄膜である。この金属層6は、上記金属層3,4のいずれともT軸方向に相対向しており、上面視でオーバーラップするように形成される。ここで、以下の説明では、上面視で金属層3,6が互いにオーバーラップする領域を、第一オーバーラップ領域A1といい、金属層6,4が互いにオーバーラップする領域を、第二オーバーラップ領域A2という。なお、これら領域A1,A2は、図5および図6のそれぞれにおいて、太い疎破線で囲まれた領域である。この金属層6の厚さは、特に限定されるものではないが、3[μm]程度であることが好ましい。
セラミック層18は、サーミスタ特性層5と同様の材料で作製され、上面視で主面22と略同じ矩形形状を有する薄膜である。また、セラミック層18は、基板2と金属層3,4の間に介在しているが、このセラミック層18の厚さは、電子部品1bの小型化のためには5[μm]程度であることが好ましい。
上記から分かるように、サーミスタ特性層5は、金属層6と、金属層3,4とで上下から挟まれており、金属層6は、金属層3,4のいずれともT軸方向に相対向している。また、金属層3,4は、入出力端子の機能を有しており、金属層3,4の間には、サーミスタ特性層5や金属層6を経由して、所定値の電流iが流れる(図7を参照)。この場合、金属層3,6において相対向する部分と、金属層6,4の相対向する部分と、に電界が形成され、オーバーラップ領域A1,A2がNTCサーミスタとしての特性を担う。つまり、この部分が温度特性を有する抵抗R1,R2をなす。よって、例えば入出力端子間(つまり、金属層3,4の間)の電圧Vを測定することで、電子部品1の周囲温度Tを測定することが可能となる。図7には、実線で等価回路が示され、通電経路に流れる電流iと、入出力端子間の電圧Vとが矢印にて示されている。
《作用・効果》
第二実施形態でも、第一実施形態と同様に、基板2と金属層3,4の間にセラミック層18を介在させることにより、電子部品1bにおいて金属層3,4が基板2から剥がれることを抑制することができる。
《付記》
また、上記実施形態では、サーミスタ特性層5,10はNTCサーミスタとして説明した。しかし、これに限らず、サーミスタ特性層5,10はPTCサーミスタであっても構わない。また、上記実施形態において、電子部品1a,1bは、サーミスタ特性層5,10に代えて、印加電圧に対して抵抗値が変化するバリスタ特性層を備えていても構わない。
また、上記実施形態および上記変形例では、サーミスタ特性層5,10はスクリーン印刷により形成されると説明した。しかし、これに限らず、サーミスタ特性層5,10は、スパッタリング、蒸着またはAD法(Aerosol Deposition Method)により形成されても構わない。
本発明に係る電子部品は、より小型化可能であり、表面実装型水晶振動子に好適である。
1a,1b 電子部品
2,7 基板
3 第一金属層
4 第二金属層
6 第三金属層
5,10 サーミスタ特性層
8,18 セラミック層
9 内部電極
11,12 第一外部電極,第二外部電極

Claims (4)

  1. 絶縁性セラミック材料から作製された基板と、
    セラミック材料から作製され、前記基板と拡散接合するセラミック層と、
    第一主面と、該第一主面と対向する第二主面と、を有する金属層であって、該第一主面側で前記セラミック層と拡散接合する金属層と、
    前記金属層の第二主面側と拡散接合する特性層であって、セラミック材料から作製されており、周囲温度または印加電圧に対し抵抗値が変化する特性層と、を備え、
    前記金属層は、前記第一主面に垂直な方向から見て、前記セラミック層の外縁に内包されるように前記セラミック層上に形成され
    前記セラミック層および前記特性層の各々は、Mn 3 4 ,NiO,Fe 2 3 およびTiO 2 を含み、前記セラミック層と前記特性層とは互いに同じ組成を有する、電子部品。
  2. 前記セラミック層は、前記基板から前記特性層への原子移動を阻止する、請求項1に記載の電子部品。
  3. 前記基板は、ケイ素系ガラスが添加された絶縁性セラミック材料から作製されるセラミックシートを複数積層した多層基板である、請求項1又は請求項2のいずれかに記載の電子部品。
  4. 前記基板は、Alを含有する絶縁性セラミック材料から作製される、請求項1〜のいずれかに記載の電子部品。
JP2014080964A 2013-05-13 2014-04-10 電子部品 Active JP6543888B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014080964A JP6543888B2 (ja) 2013-05-13 2014-04-10 電子部品
CN201480027185.3A CN105210162B (zh) 2013-05-13 2014-04-30 电子元器件
PCT/JP2014/061958 WO2014185270A1 (ja) 2013-05-13 2014-04-30 電子部品
DE112014002394.9T DE112014002394T5 (de) 2013-05-13 2014-04-30 Elektronische Komponente
US14/937,969 US9831018B2 (en) 2013-05-13 2015-11-11 Electronic component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013101212 2013-05-13
JP2013101212 2013-05-13
JP2014080964A JP6543888B2 (ja) 2013-05-13 2014-04-10 電子部品

Publications (2)

Publication Number Publication Date
JP2014241395A JP2014241395A (ja) 2014-12-25
JP6543888B2 true JP6543888B2 (ja) 2019-07-17

Family

ID=51898250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014080964A Active JP6543888B2 (ja) 2013-05-13 2014-04-10 電子部品

Country Status (5)

Country Link
US (1) US9831018B2 (ja)
JP (1) JP6543888B2 (ja)
CN (1) CN105210162B (ja)
DE (1) DE112014002394T5 (ja)
WO (1) WO2014185270A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786888A (en) * 1986-09-20 1988-11-22 Murata Manufacturing Co., Ltd. Thermistor and method of producing the same
JP3312752B2 (ja) * 1992-08-11 2002-08-12 石塚電子株式会社 薄膜サーミスタ
JP2717054B2 (ja) 1993-09-28 1998-02-18 コーア株式会社 厚膜サーミスタおよび厚膜サーミスタ用の組成物
JP3239713B2 (ja) 1995-10-03 2001-12-17 株式会社明電舎 表面実装形圧電デバイス
JP3916030B2 (ja) 1999-07-15 2007-05-16 芦森工業株式会社 エアバッグ装置
JP4736342B2 (ja) * 2004-04-09 2011-07-27 株式会社村田製作所 ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
JP2007115938A (ja) * 2005-10-21 2007-05-10 Ishizuka Electronics Corp 薄膜サーミスタ
JP2009088214A (ja) * 2007-09-28 2009-04-23 Tdk Corp サーミスタ
JP5347553B2 (ja) * 2009-02-20 2013-11-20 Tdk株式会社 サーミスタ素子
JP2012079976A (ja) * 2010-10-04 2012-04-19 Semitec Corp 薄膜サーミスタ
JP5786320B2 (ja) * 2010-11-29 2015-09-30 Tdk株式会社 サーミスタ、温度センサ及びガスセンサ
JP5668572B2 (ja) * 2011-03-29 2015-02-12 Tdk株式会社 誘電体磁器組成物およびセラミック電子部品

Also Published As

Publication number Publication date
CN105210162A (zh) 2015-12-30
WO2014185270A1 (ja) 2014-11-20
US20160064124A1 (en) 2016-03-03
DE112014002394T5 (de) 2016-01-21
JP2014241395A (ja) 2014-12-25
US9831018B2 (en) 2017-11-28
CN105210162B (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
TWI517186B (zh) Thermistor and its manufacturing method
KR102045104B1 (ko) 온도 탐침 및 그 제조 방법
JP5422052B2 (ja) チップサーミスタ及びその製造方法
JP2014222812A (ja) 発振デバイス
JP2012064960A (ja) 電気的構造素子、その製造法および該構造素子の使用
JP5324390B2 (ja) 積層電子部品
JP5796602B2 (ja) セラミック電子部品およびその製造方法
WO2012114874A1 (ja) 電子部品の実装構造
JP2012049330A (ja) サーミスタ素子
TW200913805A (en) Ceramic electronic component
JP6107062B2 (ja) チップサーミスタ
TWI295472B (ja)
JP6543888B2 (ja) 電子部品
TW200415135A (en) Piezoelectric porcelain composition, piezoelectric element, and method for production thereof
JP5577917B2 (ja) チップバリスタ
JP6497396B2 (ja) 電子部品の製造方法
WO2013073324A1 (ja) サーミスタおよびその製造方法
JP6828256B2 (ja) Ntcサーミスタ素子
JP2001135501A (ja) チップ型サーミスタ
JP5141736B2 (ja) 積層型サーミスタ素子
JP5929998B2 (ja) チップサーミスタ
JP2014187065A (ja) サーミスタ素子の製造方法
JP4655053B2 (ja) サーミスタ素子
CN110998883A (zh) 层叠型热电元件
JP2020010012A (ja) 薄膜温度センサ、圧電振動デバイス、および薄膜温度センサの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190325

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190603

R150 Certificate of patent or registration of utility model

Ref document number: 6543888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150