JP6107062B2 - チップサーミスタ - Google Patents

Description

本発明は、チップサーミスタに関する。

特許文献１は、内部に複数の内部電極が配置された素体と、素体の両端部に配置された一対の外部電極とを備える、チップ状の積層コンデンサを開示している。素体は、直方体形状を呈しており、互いに対向する一対の主面と、互いに対向し且つ各主面と隣り合う一対の側面と、互いに対向し且つ各主面及び各側面と隣り合う一対の端面とを有する。外部電極は、端面の全面を覆うと共に、端面から主面及び側面に回り込んでいる。そのため、一対の端面の対向方向と交差する方向において、外部電極の幅は素体の幅よりも大きくなっている。

特開平６−１４０２７８号公報

しかしながら、特許文献１に開示された積層コンデンサにおける外部電極の構造をチップサーミスタに採用しようとしたところ、次の課題が生じた。

チップサーミスタは、温度変化に対するサーミスタ素体の抵抗値の変化を利用して測温するものである。そのため、個体に応じた抵抗値のばらつきが小さくなるように品質管理することが極めて重要である。ところが、特許文献１に開示された積層コンデンサにおける外部電極の構造をチップサーミスタに採用すると、チップサーミスタを回路基板の電極にはんだ付けする際にはんだが外部電極を回り込み、はんだがサーミスタ素体に付着してしまう虞がある。これにより、チップサーミスタの個体としての抵抗値が管理されていても、実質的な外部電極間の距離が変化することに伴い、回路基板に搭載された後のチップサーミスタの抵抗値が変化することがあり得る。

特許文献１に開示された積層コンデンサにおける外部電極の構造をチップサーミスタに採用すると、サーミスタ素体よりも外部電極の方が幅広であるので、チップサーミスタを回路基板上に載置したときに、サーミスタ素体と回路基板との間が離間してしまう。そのため、測温対象物である回路基板からサーミスタ素体が離れてしまう。従って、チップサーミスタによって測定された温度が、測温対象物の温度を正確に示さない虞がある。

そのため、本発明の目的は、測温対象物への搭載後でも特性が変化し難く、且つ、測温対象物の温度をより正確に測定することが可能なチップサーミスタを提供することにある。

本発明の一側面に係るチップサーミスタは、対向する一対の端面と、一対の端面同士を接続する主面とを有するサーミスタ素体と、一対の端面にそれぞれ配置された一対の外部電極とを備え、一対の外部電極は、一対の端面の対向方向と交差する方向における幅がサーミスタ素体から離れるにつれて狭くなっている。

本発明の一側面に係るチップサーミスタでは、外部電極のうち、一対の端面の対向方向と交差する方向における幅が、サーミスタ素体から離れるにつれて狭くなっている。そのため、主面が測定対象物（例えば、回路基板）に対向するようにチップサーミスタが測定対象物に搭載された場合、測定対象物と主面（サーミスタ素体）とが極めて近接する。従って、測定対象物の電極とチップサーミスタの外部電極とがはんだ付けされる際に、はんだが主面（サーミスタ素体）に回り込みにくい。その結果、実質的な外部電極間の距離の変化が生じ難く、測定対象物に搭載された後であってもチップサーミスタの特性が変化し難い。加えて、測定対象物と主面（サーミスタ素体）とが極めて近接するので、測定対象物の温度をより正確に測定できる。

一対の外部電極はそれぞれ、端面上に配置された下地電極層と、下地電極層を覆うめっき膜とを有し、下地電極層は、対向方向と交差する方向における幅がサーミスタ素体以下であると共に、対向方向と交差する方向における幅がサーミスタ素体から離れるにつれて狭くなっていてもよい。

下地電極層は多孔質状を呈してもよい。この場合、下地電極層の表面が粗面状態であるので、下地電極層上に配置されるめっき膜が下地電極層に強固に付着しやすくなる。そのため、下地電極層とめっき膜との間で効率よく熱伝導が行われる。その結果、チップサーミスタによる温度測定精度の向上を図ることができる。

下地電極層の空隙率は１０％〜８０％であってもよい。下地電極層の空隙率が１０％未満の場合、チップサーミスタの板状の前駆体をダイシングブレードでチップ状に個片化する工程において、下地電極層からバリが発生しやすくなる傾向にある。下地電極層の空隙率が８０％を超える場合、下地電極層における熱伝導の効率が低くなることに起因してチップサーミスタによる温度測定精度が低下し得ると共に、下地電極層の強度が低下する傾向にある。

本発明によれば、測温対象物への搭載後でも特性が変化し難く、且つ、測温対象物の温度をより正確に測定することが可能なチップサーミスタを提供できる。

図１は、本実施形態に係るチップサーミスタを示す斜視図である。 図２は、図１のＩＩ−ＩＩ線断面図である。 図３は、下地電極層の断面を拡大して示す電子顕微鏡写真である。 図４は、本実施形態に係るチップサーミスタの製造工程を説明するための図である。 図５は、本実施形態に係るチップサーミスタが回路基板に搭載された様子を示す図である。

本発明の実施形態について図面を参照して説明するが、以下の本実施形態は、本発明を説明するための例示であり、本発明を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。

まず、図１〜図３を参照して、チップサーミスタ１の構成について説明する。図１及び図２に示されるように、チップサーミスタ１は、略直方体形状を呈するサーミスタ素体１０と、一対の外部電極１２とを備える。チップサーミスタ１は、長手方向の長さが例えば０．４ｍｍ程度であり、幅が例えば０．２ｍｍ程度であり、高さが例えば０．２ｍｍ程度（いわゆる０４０２サイズ）である。チップサーミスタ１は、ＮＴＣ（Negative Temperature Coefficient）サーミスタでもよいし、ＰＴＣ（Positive TemperatureCoefficient）サーミスタでもよい。

サーミスタ素体１０は、互いに対向する主面１０ａ，１０ｂと、互いに対向する側面１０ｃ，１０ｄと、互いに対向する端面１０ｅ，１０ｆとを有する。主面１０ａ又は主面１０ｂは、本実施形態において、回路基板（図示せず）の回路面と対向する実装面となる。主面１０ａ，１０ｂは、側面１０ｃ，１０ｄ及び端面１０ｅ，１０ｆと隣り合っている。側面１０ｃ，１０ｄは、主面１０ａ，１０ｂ及び端面１０ｅ，１０ｆと隣り合っている。サーミスタ素体１０は、長手方向の長さが例えば０．４ｍｍ程度であり、幅が例えば０．２ｍｍ程度であり、高さが例えば０．２ｍｍ程度（いわゆる０４０２サイズ）である。

サーミスタ素体１０は、例えば主成分としてＭｎ、Ｎｉ及びＣｏの各金属酸化物を含んだセラミックスにより構成される。サーミスタ素体１０は、主成分であるＭｎ、Ｎｉ及びＣｏの各金属酸化物の他に、特性の調整のために、Ｆｅ、Ｃｕ、Ａｌ、Ｚｒなどを副成分として含んでいてもよい。サーミスタ素体１０は、Ｍｎ、Ｎｉ及びＣｏの各金属酸化物に代えて、Ｍｎ及びＮｉの各金属酸化物や、Ｍｎ及びＣｏの各金属酸化物により構成されていてもよい。

一対の外部電極１２は、端面１０ｅ，１０ｆ上にそれぞれ配置されている。外部電極１２は、下地電極層１４と、めっき膜１６とを有する。下地電極層１４は、図１及び図２に示されるように、端面１０ｅ，１０ｆの対向方向と交差する方向における幅がサーミスタ素体１０から離れるにつれて狭くなっている。すなわち、下地電極層１４は、四角錐台形状を呈している。本実施形態において、下地電極層１４がサーミスタ素体１０に接する面の面積は、端面１０ｅ，１０ｆの面積と同等である。下地電極層１４の稜部及び角部は、バレル研磨により曲面状を呈している。

下地電極層１４の高さｈ（端面１０ｅ，１０ｆの対向方向における幅）は、例えば７０μｍ〜１７０μｍ程度に設定できる。下地電極層１４の短辺の幅ａ（主面１０ａ，１０ｂ又は側面１０ｃ，１０ｄの対向方向における幅）は、例えば１９５μｍ〜２０５μｍ程度に設定できる。下地電極層１４の長辺の幅ｂ（主面１０ａ，１０ｂ又は側面１０ｃ，１０ｄの対向方向における幅）は、下地電極層１４の高さがｈ／２の位置における下地電極層１４の幅ｃ（主面１０ａ，１０ｂ又は側面１０ｃ，１０ｄの対向方向における幅）よりも小さく設定できる。幅ｃは、幅ａよりも小さく、１９０μｍ〜２００μｍ程度に設定できる。幅ａと幅ｃとの差（ａ−ｃ）は、例えば２μｍ〜５μｍ程度に設定でき、幅ａに対する幅ｃの割合（ｃ／ａ）は、９８％〜９９％程度に設定できる。

下地電極層１４は、図３に示されるように、多孔質状を呈している。下地電極層１４の空隙率は、例えば１０％〜８０％程度に設定できる。下地電極層の空隙率が１０％未満の場合、チップサーミスタ１の板状前駆体１０８をダイシングブレードＤＢで切断してチップ状に個片化する工程（詳しくは後述する）において、下地電極層１４からバリが発生しやすくなる傾向にある。下地電極層１４の空隙率が８０％を超える場合、下地電極層１４における熱伝導の効率が低くなることに起因してチップサーミスタ１による温度測定精度が低下し得ると共に、下地電極層１４の強度が低下する傾向にある。下地電極層１４の空隙率は、好ましくは３０％〜５０％程度に設定でき、より好ましくは３５％〜４５％程度に設定できる。下地電極層１４の空隙率が３５％〜４５％程度である場合、下地電極層１４の熱伝導の効率と、下地電極層１４の強度とのバランスが良好となる。下地電極層１４の空隙率は、下地電極層１４の断面の電子顕微鏡写真（例えば、走査型電子顕微鏡（ＳＥＭ）によって１０００倍程度に拡大して撮像された写真）を画像解析して求めることができる。

下地電極層１４の材質は、例えばＡｇ、Ａｇ−Ｐｄ、Ｎｉ又はＣｕである。下地電極層１４は、さらにガラスフリットを副成分として含んでいてもよい。

めっき膜１６は、下地電極層１４の全面を覆うように、下地電極層１４上に配置されている。めっき膜１６は、例えばＮｉ等の耐はんだ喰われ性を有する材料からなる第１層と、例えばＳｕ、Ｓｕ合金、Ａｇ等のはんだ濡れ性を有する材料からなる第２層とを有する。第１層の厚さは、例えば０．５μｍ〜５μｍ程度に設定することができる。第２層の厚さは、例えば１μｍ〜７μｍ程度に設定することができる。

続いて、図４を参照して、チップサーミスタ１の製造方法について説明する。まず、公知の方法により、サーミスタ素体１０の主成分であるＭｎ、Ｎｉ及びＣｏの各金属酸化物と、副成分であるＦｅ、Ｃｕ、Ａｌ、Ｚｒ等とを所定の割合で混合してサーミスタ材料を調整する。このサーミスタ材料に有機バインダ等を添加してスラリーを得る。

次に、作成したスラリーを、所定の厚さとなるようにフィルム上に塗布して、サーミスタ素体１０に対応するグリーンシートを作成する。このグリーンシートを所定枚数積層して所定の圧力にて圧着し、グリーン積層体を得る。次に、グリーン積層体を、例えば１８０℃〜４００℃程度の温度で０．５時間〜４８時間程度加熱し、脱バインダ処理を行う。次に、空気又は酸素の雰囲気下において８００℃程度以上の温度でグリーン積層体を１２時間〜４８時間程度焼成する。これにより、サーミスタ素体１０の基板１００が得られる（図４（ａ）参照）。焼成により、各グリーンシートは、互いの境界が視認できない程度に一体化される。次に、所望の厚みとなるように基板１００の主面を研磨して、厚みが調整された基板１０２を得る（図４（ｂ）参照）。

次に、Ａｇ、Ａｇ−Ｐｄ、Ｎｉ又はＣｕを主成分とした金属粉末に、必要に応じて副成分としてガラスフリットを添加し、さらに有機バインダ及び有機溶剤を混合した導電性ペーストを用意する。この導電性ペーストを、所定の厚さとなるように、基板１０２の一方の主面上に印刷法により塗布する。次に、塗布した導電性ペーストを、空気又は不活性雰囲気下において６００℃〜９００℃程度の温度で０．５時間〜２時間程度加熱し、焼き付けを行う。この導電性ペーストの塗布から焼き付けまでの工程を複数回繰り返して、基板１０２の一方の主面上に所望の厚さの下地電極層１０４を形成する。同様に、基板１０２の他方の主面上にも、所望の厚さの下地電極層１０４を形成する（図４（ｃ）参照）。これにより、チップサーミスタ１の板状前駆体１０６が得られる。なお、これらの下地電極層１０４は多孔質状を呈している。

次に、ダイシングブレードＤＢにより、チップサーミスタ１の板状前駆体１０６を所望の大きさに切断（ダイシング）してチップ状に個片化する。これにより、基板１０２がサーミスタ素体１０となり、下地電極層１０４が下地電極層１４となった、チップサーミスタ１のチップ状前駆体１０８が得られる（図４（ｄ）参照）。すなわち、チップ状前駆体１０８は、サーミスタ素体１０の各端面１０ｅ，１０ｆにそれぞれ下地電極層１４が配置されたものである。

次に、チップ状前駆体１０８をバレル研磨する。これにより、下地電極層１４は、端面１０ｅ，１０ｆの対向方向と交差する方向における幅がサーミスタ素体１０から離れるにつれて狭くなる。すなわち、チップ状前駆体１０８をバレル研磨することにより、下地電極層１４は四角錐台状となる。

次に、例えばバレルめっき法によって、下地電極層１４の表面を覆うように、下地電極層１４上に所定厚さのめっき膜１６を形成する。これにより、チップサーミスタ１が完成する（図４（ｅ）参照）。

以上のような本実施形態では、外部電極１２のうち、一対の端面１０ｅ，１０ｆの対向方向と交差する方向における幅が、サーミスタ素体１０から離れるにつれて狭くなっている。そのため、主面１０ａ又は主面１０ｂが測定対象物（例えば、図５に示される回路基板２００）に対向するようにチップサーミスタ１が回路基板２００に搭載された場合、回路基板２００と主面１０ａ，１０ｂ（サーミスタ素体１０）とが極めて近接する。従って、回路基板２００の電極２０２とチップサーミスタ１の外部電極１２とがはんだ付けされる際に、はんだ２０４が主面１０ａ，１０ｂ（サーミスタ素体１０）に回り込みにくい。その結果、実質的な外部電極１２間の距離の変化が生じ難く、回路基板２００に搭載された後であってもチップサーミスタ１の特性が変化し難い。加えて、回路基板２００と主面１０ａ，１０ｂ（サーミスタ素体１０）とが極めて近接するので、回路基板２００の温度をより正確に測定できる。

特許文献１に開示された積層コンデンサにおける外部電極の構造をチップサーミスタに採用する場合、チップサーミスタを回路基板の電極にはんだ付けする際にはんだが外部電極を回り込み、はんだがサーミスタ素体に付着してしまう虞がある。はんだがサーミスタ素体に付着してしまうと、チップサーミスタと測定対象物との接続強度が不十分となることがあり得る。しかしながら、本実施形態では、回路基板２００の電極２０２とチップサーミスタ１の外部電極１２とがはんだ付けされる際に、はんだ２０４が主面１０ａ，１０ｂ（サーミスタ素体１０）に回り込みにくい。そのため、チップサーミスタ１を回路基板２００にはんだ付けした際、チップサーミスタ１と回路基板２００との間における強度の向上を図ることができる。

本実施形態では、下地電極層１４が多孔質状を呈している。そのため、下地電極層１４の表面が粗面状態であるので、下地電極層１４上に配置されるめっき膜１６が下地電極層１４に強固に付着しやすくなる。そのため、下地電極層１４とめっき膜１６との間で効率よく熱伝導が行われる。その結果、チップサーミスタ１による温度測定精度の向上を図ることができる。

本実施形態では、下地電極層１４が多孔質状を呈している。そのため、下地電極層１４の表面積が大きくなっているので、続くめっき膜１６の形成工程において電界集中がしやすくめっき膜１６に下地電極層１４が付着しやすい。従って、めっき膜１６の形成にかかる時間を短縮することができる。その結果、めっき液がサーミスタ素体１０に与える影響を小さくすることができると共に、チップサーミスタ１の完成までの時間を短縮することができる。

本実施形態では、下地電極層１０４が多孔質状を呈している。そのため、ダイシングブレードＤＢにより板状前駆体１０６をチップ状に個片化する際に、ダイシングブレードＤＢと下地電極層１０４との接触面積が小さくなる。従って、ダイシング時の下地電極層１０４の変形を抑制することができる。

以上、本発明の実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、本実施形態では、導電性ペーストを基板１０２の主面上に印刷法により塗布することで下地電極層１０４を形成したが、導電性ペーストをフィルム上に塗布してグリーンシートを作成し、このグリーンシートを複数枚積層して焼き付けることにより下地電極層１０４を形成してもよい。

本実施形態では、チップ状前駆体１０８をバレル研磨することにより下地電極層１４を四角錐台状としたが、下地電極層１４を四角錐台状とするために他の種々の方法を用いてもよい。例えば、ダイシング工程において、下地電極層１０４に楔状（三角形状）の切欠きを形成した後に、その切欠きの幅よりも狭い幅のダイシングブレードＤＢを用いて、その切欠きに沿って板状前駆体１０６のダイシングを行ってもよい。

１…チップサーミスタ、１０…サーミスタ素体、１０ａ，１０ｂ…主面、１０ｃ，１０ｄ…側面、１０ｅ，１０ｆ…端面、１２…外部電極、１４…下地電極層、１６…めっき膜。

Claims (3)

1. 互いに略平行に延びるように対向する一対の端面と、前記一対の端面同士を接続する主面とを有する略直方体形状のサーミスタ素体と、
   前記一対の端面にそれぞれ配置された一対の外部電極とを備え、
   前記一対の外部電極は、四角錐台形状を呈すると共に、前記一対の端面の対向方向と交差する方向における幅が前記サーミスタ素体から離れるにつれて狭くなっており、
   前記一対の外部電極はそれぞれ、前記端面上に配置された下地電極層と、前記下地電極層を覆うめっき膜とを有し、
   前記下地電極層は、四角錐台形状を呈すると共に、前記対向方向と交差する方向における幅が前記サーミスタ素体以下であると共に、前記対向方向と交差する方向における幅が前記サーミスタ素体から離れるにつれて狭くなっている、チップサーミスタ。
2. 前記下地電極層は多孔質状を呈する、請求項１に記載のチップサーミスタ。
3. 前記下地電極層の空隙率は１０％〜８０％である、請求項２に記載のチップサーミスタ。