JP6542875B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6542875B2
JP6542875B2 JP2017512171A JP2017512171A JP6542875B2 JP 6542875 B2 JP6542875 B2 JP 6542875B2 JP 2017512171 A JP2017512171 A JP 2017512171A JP 2017512171 A JP2017512171 A JP 2017512171A JP 6542875 B2 JP6542875 B2 JP 6542875B2
Authority
JP
Japan
Prior art keywords
light receiving
imaging device
electrodes
bonding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017512171A
Other languages
English (en)
Other versions
JPWO2016166889A1 (ja
Inventor
中山　高志
高志 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of JPWO2016166889A1 publication Critical patent/JPWO2016166889A1/ja
Application granted granted Critical
Publication of JP6542875B2 publication Critical patent/JP6542875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)

Description

本発明は、受光部と電気的に接続されている複数の電極が列設されている撮像素子と、前記撮像素子の前記複数の電極のそれぞれと接合されている複数の配線が列設されている配線板と、を具備する撮像装置に関する。
ウエハレベルＣＳＰ技術により作製される撮像装置は小型であるため、内視鏡の細径化に大きく寄与している。
ウエハレベルＣＳＰ型の撮像装置の製造方法では、最初に、半導体ウエハの受光面に、複数の受光部と、それぞれの受光部と電気的に接続された複数の受光面電極が形成される。受光部は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ、または、ＣＣＤ（Charge Coupled Device）等からなる画素エリアである。半導体ウエハの受光面にガラスウエハが接着され接合ウエハが作製される。そして、接合ウエハの受光面から対向する対向面まで到達する複数の貫通配線が形成される。
接合ウエハの切断により得られた撮像素子の受光面はカバーガラスで覆われている。しかし、受光部は貫通配線を介して対向面の電極と接続されているため、電気信号を送受信できる。
日本国特開２０１４−７５７６４号公報には、図１に示す撮像装置１０１が開示されている。撮像装置１０１は、複数の貫通配線に替えて、１つの貫通トレンチ１１０Ｔに複数の接続配線を配置している。
撮像装置１０１は、カバーガラス１３０が接着層１２０により接着されている撮像素子１１０と、配線板１４０と、信号ケーブル１５０と、を有する。撮像素子１１０には壁面が傾斜している貫通トレンチ１１０Ｔが形成されている。カバーガラス１３０および接着層１２０は、前記傾斜面の端辺の外側、すなわち、貫通トレンチ１１０Ｔの底面まで延設されている。受光面１１０ＳＡの受光面電極１１２は貫通トレンチ１１０Ｔの底面まで延設されているため、受光面電極１１２の裏面が貫通トレンチ１１０Ｔの底面に露出している。貫通トレンチ１１０Ｔの傾斜している壁面（傾斜面）１１０ＳＳには、それぞれが貫通トレンチ１１０Ｔの底面（受光面電極１１２の直上）から延設された複数の接合電極１１４が列設されている。接合電極１１４にはバンプ１１５が配設されている。なお、傾斜面１１０ＳＳは撮像素子１１０の受光面１０ＳＡに対して鋭角の第１の傾斜角度θ１で傾斜している。
複数の接合電極１１４のそれぞれは、バンプ１１５を介して配線板１４０の主面１４０ＳＡの端部に列設された複数の第１の接合電極１４１と接合されている。すなわち、配線板１４０は主面１４０ＳＡが、撮像素子１１０の対向面１１０ＳＢに対して第１の傾斜角度θ１で傾斜している。そして、配線板１４０のもう一方の端部の第２の接合電極（不図示）には信号ケーブル１５０が接合されている。
なお、可撓性を有する配線板１４０および信号ケーブル１５０は、撮像素子１１０の投影面内に配置されているため、撮像装置１０１の外寸（平面視寸法）は、撮像素子１１０の外寸と同じである。
しかし、撮像装置１０１では、撮像素子１１０と配線板１４０とが、接合電極１１４と接合電極１４１との接合部だけで固定されている。このため、撮像装置１０１は、機械的強度が十分ではなく取り扱うときに破損しやすく、歩留まりが高くはないおそれがあった。
特開２０１４−０７５７６４号公報
本発明は、歩留まりの高い撮像装置を提供することを目的とする。
本発明の実施形態の撮像装置は、受光部が形成されている受光面と、前記受光面と対向している対向面と、前記受光面に対して鋭角の第１の角度で傾斜している傾斜面と、を有し、前記受光面に前記受光部と電気的に接続された複数の受光面電極が形成されている、撮像素子と、前記受光面を覆うように接着されている透明部材と、主面に複数の第２の接合電極を有する配線板と、を具備し、前記透明部材および前記複数の受光面電極が前記傾斜面の端辺の外側まで延設されており、前記複数の受光面電極の裏面が前記対向面側に露出している撮像装置であって、前記撮像素子が、前記複数の受光面電極のそれぞれの裏面上から前記傾斜面を介して、前記対向面まで延設されており、それぞれが前記対向面に第１の接合電極を有する複数の延設配線パターンを有し、前記配線板の前記主面と前記撮像素子の前記対向面とが平行に配置され、前記第１の接合電極と前記第２の接合電極がバンプを介して接合されている。
本発明によれば、歩留まりの高い撮像装置を提供できる。
従来の撮像装置の斜視図である。 第１実施形態の撮像装置の分解図である。 第１実施形態の撮像装置の斜視図である。 第１実施形態の撮像装置の図３のＩＶ−ＩＶ線に沿った断面図である。 第２実施形態の撮像装置の部分斜視図である。 第３実施形態の撮像装置の分解図である。
＜第１実施形態＞
以下、図面を参照して本発明の第１実施形態の撮像装置１を説明する。尚、図面は模式的なものであり、各部材の厚みと幅との関係、それぞれの部材の厚みの比率、接合電極の数、配列ピットなどは現実のものとは異なる。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれている。さらに、一部の構成、例えば、シリコン基板の表面の酸化シリコン層および配線等は図示を省略している、また、電子部品等の図示を省略する場合がある。
図２から図４に示すように、撮像装置１は、シリコン基板からなる撮像素子１０と、透明部材であるカバーガラス３０と、配線板４０と、信号ケーブル５０と、を具備する。撮像素子１０の受光面１０ＳＡは接着層２０を介してカバーガラス３０に覆われている。
撮像素子１０は、すでに説明した従来の撮像装置１０１の撮像素子１１０と類似した構成である。すなわち、シリコンからなる撮像素子１０は、受光部１１が形成された受光面１０ＳＡと、受光面１０ＳＡと対向している対向面１０ＳＢと、受光面１０ＳＡに対して鋭角の第１の角度θ１で傾斜している傾斜面１０ＳＳと、を有する。受光面１０ＳＡには、受光部１１と電気的に接続された複数の受光面電極１２が列設されている。
撮像素子１０には壁面が傾斜面１０ＳＳである貫通トレンチ１０Ｔが形成されている。傾斜面１０ＳＳを有する貫通トレンチの形成には、異方性エッチングを好ましく用いることができる。異方性エッチングとしては、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液、水酸化カリウム（ＫＯＨ）水溶液などを用いるウエットエッチング法が望ましいが、反応性イオンエッチング（ＲＩＥ）、ケミカルドライエッチング（ＣＤＥ）などのドライエッチング法も用いることができる。
たとえば、撮像素子１０として受光面１０ＳＡが（１００）面のシリコン基板を用いた場合には、（１１１）面のエッチング速度が（１００）面に比べて遅い異方性エッチングとなるため、貫通トレンチ１０Ｔの壁面は（１１１）面となり、受光面１０ＳＡである（１００）面との角度θ１が５４．７４度の傾斜面となる。
撮像素子１０のカバーガラス３０、接着層２０および受光面電極１２は、貫通トレンチ１０Ｔの傾斜面１０ＳＳの端辺の外側まで延設されている。製造時には、撮像素子１０となるシリコンウエハの受光面に受光面電極１２が配設され、受光面電極１２上に接着層２０を介してカバーガラス３０となるガラスウエハが接着される。接着層２０は、例えば、透明な紫外線硬化型樹脂からなる。なお、受光部１１の上にマイクロレンズアレイを配設し、受光部１１の周囲を接着層により接着してもよい。
ガラスウエハが接合されたシリコンウエハが、対向面１０ＳＢ側からエッチングされて除去されている。このため、切り欠き１０ＴＴの底面、言い替えれば傾斜面１０ＳＳの端辺の外側には受光面電極１２の裏面が露出している。
そして、撮像素子１０は、対向面側に裏面が露出している受光面電極１２と、電気的に接続された延設配線パターン１３を有する。延設配線パターン１３は、貫通トレンチ１０Ｔの底面から傾斜面１０ＳＳを経由して対向面１０ＳＢまで配設されている。延設配線パターン１３は、金、銅またはアルミニウム等の低電気抵抗材料からなる。そして、対向面１０ＳＢの延設配線パターン１３の所定位置には第１の接合電極１４が配設されている。第１の接合電極１４は、延設配線パターン１３と同じ材料から構成されていてもよいし、延設配線パターン１３の上にニッケル層／金層等のバリア層が形成されていてもよい。第１の接合電極１４には、バンプ１５が配設されている。バンプ１５は、例えば、フレームめっき法もしくはペースト印刷法により形成された半田バンプまたは金バンプ等である。
配線板４０は、例えばポリイミドを絶縁層とする、複数の配線４１を有するフレキシブル配線板である。そして、配線板４０の第２の主面４０ＳＢには、それぞれが配線４１と電気的に接続されている複数の第２の接合電極４４が配設されている。第１の主面４０ＳＡにはチップコンデンサ等の電子部品（不図示）が実装されている。なお、第２の主面４０ＳＢにも電子部品が実装されていてもよい。
配線板４０の第２の主面４０ＳＢの後端部側に列設されたケーブル接合電極４２に、信号ケーブル５０の導線５１が接合されている。信号ケーブル５０も撮像素子１０の投影面内に収容されている。なお、複数のケーブル接合電極４２は、配線板４０の第２の主面４０ＳＢに配設されていてもよいし、第１の主面４０ＳＡおよび第２の主面４０ＳＢに配設されていてもよい。
複数の第１の接合電極１４と複数の第２の接合電極４４とは、それぞれが対向するように格子状に配置されている。そして、第１の接合電極１４と第２の接合電極４４とは、バンプ１５を介して接合されている。格子状に配置されている複数のバンプ１５を介して、撮像素子１０と配線板４０とは、対向面１０ＳＢと第２の主面４０ＳＢとが固定されている。さらに、第１の接合電極１４と第２の接合電極４４との接合部は、封止樹脂１８により封止されている。
撮像装置１は、配線板４０の第２の主面４０ＳＢの先端部と撮像素子１０の対向面１０ＳＢとが、平行に配置された配線板４０の第２の主面４０ＳＢと、撮像素子１０の対向面１０ＳＢとが、複数のバンプ１５により固定されている。このため、撮像装置１は製造時において取り扱う際に破損するおそれが小さく、製造が容易で、かつ、歩留まりが高いため安価である。
なお、撮像装置１では、撮像素子１０は、受光面電極１２が５本の５端子素子である。延設配線パターン１３は５本ある。これに対して、ともに格子状に配置されている第１の接合電極１４と第２の接合電極４４とは、それぞれ９個ある。すなわち、４個の第１の接合電極１４および４個の第２の接合電極４４が、電気的には不要または意味の無い、いわゆるダミー電極として設けられている。
図２に示すように、１本の延設配線パターン１３と接続されている第１の接合電極１４Ａのような５個の第１の接合電極１４が通常の電極である。
これに対して、１本の延設配線パターン１３と接続されていない第１の接合電極１４Ｂのような４個の第１の接合電極１４がダミー電極である。
撮像素子１０は対向面１０ＳＢに受光面電極１２と電気的に接続されていない４個のダミー電極１４B等を有し、４個の第２の接合電極４４B等とそれぞれ接合されている。さらに、延設配線パターン１３と接続された５個の第１の接合電極１４A等が５個の第２の接合電極４４A等とそれぞれ電気的に接続されている。なお、ダミー電極は１本の延設配線パターン１３に接続されていてもよいが、このようなダミー電極に接合する第２の接合電極４４は信号ケーブル５０等と電気的に接続されている必要はない。
第１の接合電極１４のダミー電極は、配線板４０と撮像素子１０とを、より強固に固定するために配設されている。
特に、格子状に配置されている第１の接合電極１４、第２の接合電極４４（４４Ｃ）を有する撮像装置１は、配線板４０と撮像素子１０とが、より強固に固定されているため、製造時において取り扱う際に破損することがないため、歩留まりが高い。
また、配線板４０は、撮像素子１０と接着されていない後端部は折り曲げられている。このため、配線板４０は、撮像素子１０の厚み方向から平面視すると、撮像素子１０の内側の領域、すなわち撮像素子１０の投影面内に、全体が配置されている。配線板４０は、ガラスエポキシ樹脂等からなる非可撓性基板であってもよいが、長さが長い場合には、撮像素子１０の投影面内に収容するためには、少なくとも折り曲げ領域だけは可撓性でなければならない。
撮像装置１は、配線板４０および信号ケーブル５０が撮像素子１０の外形よりも外側にはみ出していないため、細径である。
なお、配線板４０の長さが短い場合には、非可撓性配線板であっても撮像素子１０の投影面内に収容できることは言うまでも無い。
また、配線板４０は先端部が撮像素子１０の対向面１０ＳＢの略全面と接着されていてもよいし、撮像素子１０の投影面内に収容することができれば、折り曲げ角度は鈍角でもよい。さらに、配線板４０は撮像素子１０との接合端部が折り曲げられているだけでなく、後端部がさらに折り曲げられていてもよい。
＜第２実施形態＞
次に第２実施形態の変形例の撮像装置１Ａについて説明する。撮像装置１Ａは、撮像装置１と類似しているため、同じ機能の構成要素には同じ符号を付し説明は省略する。また、図５においては、配線板等の図示は省略する。
図５に示すように、撮像装置１Ａの撮像素子１０Ａは、撮像素子１０と異なり、受光面１０ＳＡに対して第１の角度θ１に傾斜している傾斜面１０ＳＳを壁面とするのは、貫通トレンチ（１０Ｔ）ではなく、切り欠き１０ＴＴである。すなわち、接合ウエハを切断するときの切断線が貫通トレンチの底面にある場合には、切断により貫通トレンチは切り欠き１０ＴＴとなる。
また、撮像素子１０Ａでは、隣り合う２つの延設配線パターン１３において、それらの長手方向において、第１の接合電極１４が交互に配置されている。第１の接合電極１４と対応している第２の接合電極も交互に配置されている。
そして、第１の接合電極１４は、延設配線パターン１３の幅が広くなっている延設配線パターン１３の一部分である。すなわち、第１の接合電極１４は延設配線パターン１３と同一材料から構成されている。
撮像装置１Ａは、撮像装置１の効果を有する。また、第１の接合電極１４と図示しない配線板の第２の接合電極とを接合するときに、隣り合う延設配線パターン１３が短絡するおそれがなく、撮像装置１Ａは、撮像装置１よりも、歩留まりが高い。
＜第３実施形態＞
次に第３実施形態の変形例の撮像装置１Ｂについて説明する。撮像装置１Ｂは、撮像装置１、１Ａと類似しているため、同じ機能の構成要素には同じ符号を付し説明は省略する。
図６に示すように撮像装置１Ｂでは、撮像素子１０Ｂの延設配線パターン１３の端部が第１の接合電極１４を構成している。また、撮像装置１Ｂには、第１の接合電極１４に加えて、ダミー電極である第１の接合電極１４Ｃが配設されている。そして、配線板４０Ｂの複数の第２の接合電極４４のうち、第１の接合電極１４Ｃと対向している第２の電接合極４４Ｃが、第１の接合電極１４Ｃと接合されている。
撮像装置１Ｂは、延設配線パターン１３と接合されている第１の接合電極１４に加えて、ダミー電極である第１の接合電極１４Ｃを有する。また、第１の接合電極１４、１４Ｃおよび第２の接合電極４４（４４Ｃ）は格子状に配置されている。さらに、隣り合う２つの延設配線パターン１３において、それらの長手方向において、第１の接合電極１４が交互に配置されている。
撮像装置１Ｂは、配線板４０Ｂと撮像素子１０Ｂとが強固に固定されているため、製造時において取り扱う際に破損することがないため、歩留まりが高い。
本発明は上述した実施形態、または変形例等に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変、組み合わせ等ができる。
１、１Ａ、１Ｂ…撮像装置
１０…撮像素子
１０ＳＡ…受光面
１０ＳＢ…対向面
１０ＳＳ…傾斜面
１０Ｔ…貫通トレンチ
１１…受光部
１２…受光面電極
１３…延設配線パターン
１４…第１の接合電極
１５…バンプ
１５…接合電極
１８…封止樹脂
２０…接着層
３０…カバーガラス
４０…配線板
４０ＳＡ…第１の主面
４２…ケーブル接合電極
４４…第２の接合電極
５０…信号ケーブル

Claims (7)

  1. 受光部が形成されている受光面と、前記受光面と対向している対向面と、前記受光面に対して鋭角の第１の角度で傾斜している傾斜面と、を有し、前記受光面に前記受光部と電気的に接続された複数の受光面電極が形成されている、撮像素子と、
    前記受光面を覆うように接着されている透明部材と、
    主面に複数の第２の接合電極を有する配線板と、を具備し、
    前記透明部材および前記複数の受光面電極が前記傾斜面の端辺の外側まで延設されており、前記複数の受光面電極の裏面が前記対向面側に露出している撮像装置であって、
    前記撮像素子が、前記複数の受光面電極のそれぞれの裏面上から前記傾斜面を介して、前記対向面まで延設されており、それぞれが前記対向面に第１の接合電極を有する複数の延設配線パターンを有し、
    前記配線板の前記主面と前記撮像素子の前記対向面とが平行に配置され、前記第１の接合電極と前記第２の接合電極がバンプを介して接合されていることを特徴とする撮像装置。
  2. 前記バンプが、半田バンプであることを特徴とする請求項１に記載の撮像装置。
  3. 前記撮像素子が、前記対向面に前記受光面電極と電気的に接続されていないダミー電極を有し、
    前記複数の第２の接合電極のいずれかが、前記ダミー電極と接合されていることを特徴とする請求項２に記載の撮像装置。
  4. 前記複数の第１の接合電極のいずれかが、前記延設配線パターンを介して他の第１の接合電極と電気的に接続されていることを特徴とする請求項２または請求項３に記載の撮像装置。
  5. 前記複数の第２の接合電極が、格子状に配置されていることを特徴とする請求項１から請求項４のいずれか１項に記載の撮像装置。
  6. 隣り合う２つの前記延設配線パターンにおいて、それらの長手方向において、第１の接合電極が交互に配置されていることを特徴とする請求項１から請求項４のいずれか１項に記載の撮像装置。
  7. 前記配線板が、可撓性配線板であり、
    前記複数の第２の接合電極が配設されている領域よりも後端部が折れ曲がっていることを特徴とする請求項１から請求項６のいずれか１項に記載の撮像装置。
JP2017512171A 2015-04-17 2015-04-17 撮像装置 Active JP6542875B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/061865 WO2016166889A1 (ja) 2015-04-17 2015-04-17 撮像装置

Publications (2)

Publication Number Publication Date
JPWO2016166889A1 JPWO2016166889A1 (ja) 2018-02-08
JP6542875B2 true JP6542875B2 (ja) 2019-07-10

Family

ID=57125798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017512171A Active JP6542875B2 (ja) 2015-04-17 2015-04-17 撮像装置

Country Status (4)

Country Link
US (1) US10249676B2 (ja)
JP (1) JP6542875B2 (ja)
CN (1) CN107534712A (ja)
WO (1) WO2016166889A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6697021B2 (ja) 2018-04-03 2020-05-20 株式会社フジクラ 内視鏡
WO2020188687A1 (ja) * 2019-03-18 2020-09-24 オリンパス株式会社 内視鏡の先端枠及び先端ユニット

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956671A (ja) * 1995-08-24 1997-03-04 Olympus Optical Co Ltd 撮像装置
JP5452273B2 (ja) * 2010-02-15 2014-03-26 オリンパス株式会社 半導体装置
JP2013123628A (ja) * 2011-12-16 2013-06-24 Olympus Medical Systems Corp 内視鏡用撮像ユニット
US8916980B2 (en) * 2012-02-16 2014-12-23 Omnivision Technologies, Inc. Pad and circuit layout for semiconductor devices
JP5881577B2 (ja) * 2012-10-05 2016-03-09 オリンパス株式会社 撮像装置、該撮像装置を具備する内視鏡
JP6076048B2 (ja) * 2012-11-12 2017-02-08 オリンパス株式会社 撮像装置及び内視鏡
EP2913850B1 (en) 2012-10-23 2018-09-12 Olympus Corporation Image pickup apparatus and endoscope

Also Published As

Publication number Publication date
JPWO2016166889A1 (ja) 2018-02-08
CN107534712A (zh) 2018-01-02
US10249676B2 (en) 2019-04-02
US20180040659A1 (en) 2018-02-08
WO2016166889A1 (ja) 2016-10-20

Similar Documents

Publication Publication Date Title
US9455358B2 (en) Image pickup module and image pickup unit
WO2016166888A1 (ja) 撮像装置
JP5452273B2 (ja) 半導体装置
JP5450295B2 (ja) 撮像装置および撮像装置の製造方法
US8194162B2 (en) Imaging device
JP6076048B2 (ja) 撮像装置及び内視鏡
JP6401237B2 (ja) 撮像装置および撮像装置の製造方法
JP4855168B2 (ja) 固体撮像装置
JP6542875B2 (ja) 撮像装置
JP6535087B2 (ja) 撮像モジュール、および撮像モジュールの製造方法
US10321814B2 (en) Image pickup apparatus and endoscope
JP2006245359A (ja) 光電変換装置及びその製造方法
JP6002062B2 (ja) 半導体光検出装置
JP6655710B2 (ja) 撮像装置、内視鏡、及び、撮像装置の製造方法
KR101020876B1 (ko) 관통홀 상호 연결에 의한 반도체 소자의 웨이퍼 레벨 칩스케일 패키지 및 제조방법
JP6542876B2 (ja) 撮像モジュール
WO2019077980A1 (ja) 固体撮像装置
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
JP5965984B2 (ja) 撮像装置
JP2010205915A (ja) 半導体装置
JP2020005216A (ja) 固体撮像装置
JP2005347556A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190312

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190613

R151 Written notification of patent or utility model registration

Ref document number: 6542875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250