JP6525855B2 - 半導体素子パッケージおよび半導体装置 - Google Patents

Description

本発明は、半導体素子を収納する半導体素子パッケージおよび半導体装置に関する。

半導体素子は、半導体素子を保護するとともに、半導体素子と外部の信号配線とを接続するために半導体素子パッケージに収納される。特許文献１には、半導体素子パッケージの一例として高周波半導体素子用のパッケージが記載されている。

特許文献１記載の半導体素子収納用パッケージは、基体と、枠体と、絶縁端子部材と、蓋体とを備え、枠体には、絶縁端子部材が接合される切欠部が設けられ、切欠部から上面にかけて溝が形成されている。

特開２００１−１６８２２０号公報

半導体素子が動作するとジュール熱が発生し、発生した熱によって半導体素子収納用パッケージの温度が上昇する。発生した熱を半導体素子収納用パッケージの外部に放熱することで半導体素子を冷却するために、半導体素子収納用パッケージを、実装基板やヒートシンクなどの冷却部材に基体を固定し、基体裏面から冷却部材に伝熱させる。半導体素子が高周波素子、高出力素子のような発熱量が大きい素子の場合には、基体を大きくして伝熱面積を大きくするとともに、パッケージを冷却部材にねじ止めして、基体裏面と冷却部材との密着性を高くし、基体から冷却部材への熱抵抗を小さくする。

しかしながら、ねじ止めの際にパッケージに加わる力によってセラミック材料からなる絶縁端子部材にクラックや割れが生じるという問題があった。

本発明の実施形態に係る半導体素子パッケージは、半導体素子が載置される主面を有する矩形板状の基体であって、四隅に、厚み方向に貫通する第１貫通孔が設けられる基体と、前記基体の主面の、前記第１貫通孔よりも内方の領域に設けられる、金属材料からなる矩形状の枠部材であって、対向する一対の長辺壁体および対向する一対の短辺壁体を有し、該一対の短辺壁体には、前記主面側の端部の中央において前記主面側から切欠かれた矩形状の切欠き溝が設けられ、前記一対の短辺壁体は、前記主面側の端部の、前記切欠き溝を挟む両側の外壁に、長辺方向に平行かつ外方に突出し、前記主面に直交する方向に貫通して前記第１貫通孔に連通する第２貫通孔が設けられた突出片を有し、前記切り欠き溝は、底面が前記主面に平行であり、側面が前記主面に垂直であり、前記短辺壁体の前記主面側の端部の、前記底面を含む部分の厚みが、前記短辺壁体の前記主面側の端部の、前記側面を含む部分の厚みよりも薄い枠部材と、セラミックス材料からなる誘電体層、および前記半導体素子と電気的に接続する接続端子を有する矩形板状の端子部材であって、一方主面の一部が前記底面を含む部分に接合し、互いに平行な側面の一部が前記側面を含む部分に接合し、他方主面が前記基体の主面に接合する端子部材と、を備えることを特徴とする。

また本発明の実施形態に係る半導体装置は、半導体素子パッケージと、前記基体の前記
主面に載置された半導体素子と、前記枠部材の開口を塞ぐ蓋体と、を備えることを特徴とする。

本発明によれば、端子部材が接合される切り欠き溝において、短辺壁体の主面側の端部の、切欠き溝の底面を含む部分の厚みが、短辺壁体の主面側の端部の、側面を含む部分の厚みよりも薄いので、半導体素子パッケージを製造する際や、ねじまたはボルト等による締結時、もしくは蓋体を枠部材に接合する際に、端子部材に伝わる力を低減させてクラックや割れの発生を抑制することができ、信頼性の高い半導体素子パッケージおよび半導体装置を提供することができる。

本発明の実施形態である半導体素子パッケージ１の構成を示す斜視図である。 半導体素子パッケージ１の分解斜視図である。 半導体素子パッケージ１の平面図である。 図３の切断面線Ｘ−Ｘにおける半導体素子パッケージ１の断面図である。 図４に示した断面図の短辺壁体３ｂ近傍を拡大した拡大断面図である。 本発明の実施形態である半導体装置１００の構成を示す分解斜視図である。 半導体装置１００の短辺壁体３ｂ近傍を拡大した拡大断面図である。

図１は、本発明の実施形態である半導体素子パッケージ１の構成を示す斜視図であり、図２は、半導体素子パッケージ１の分解斜視図である。また、図３は、半導体素子パッケージ１の平面図であり、図４は、図３の切断面線Ｘ−Ｘにおける半導体素子パッケージ１の断面図である。なお、本発明の実施形態である半導体素子パッケージ１は、例えば光通信、マイクロ波通信またはミリ波通信等の高周波数で作動する各種半導体素子を収容するパッケージである。

半導体素子パッケージ１は、基体２と枠部材３と端子部材４とを備える。本実施形態では、半導体素子パッケージ１に収納される半導体素子は、特に限定されないが、例えば動作周波数が１ＧＨｚ〜４０ＧＨｚの高周波素子、発熱量が０．１Ｗ〜１０００Ｗの高出力素子であってもよい。

基体２は、矩形板状に形成されており、主面２ａに半導体素子を載置するとともに、枠部材３が設けられる。基体２の四隅には、ねじ止めまたはボルト止めのために、ねじまたはボルトが挿通される第１貫通孔２ｂが設けられている。

本実施形態の基体２は、半導体素子を冷却するために、熱伝導性に優れた材料からなるものであればよく、セラミックス材料または金属材料を用いることができる。セラミックス材料としては、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体等を用いることができ、ガラスセラミック材料を用いることもできる。金属材料としては、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅−タングステン合金、銅−モリブデン合金、鉄−ニッケル−コバルト合金などを用いることができる。金属材料を用いることで、基体２の放熱性をより高めることができる。

基体２がセラミック材料からなる場合は、上記材料のガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。
この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製する。第１貫通孔２ｂは、セラミックグリーンシートまたは積層体にパンチング、レーザ加工などで予め貫通孔を形成しておく。貫通孔が形成された積層体を約１６００度の温度で焼成することにより基体２が作製される。

基体２が金属材料からなる場合は、合金のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって矩形板状に作製される。第１貫通孔２ｂは、例えば、打ち抜き加工時に外形の打ち抜きと同時に形成することができたり、切削加工によって形成することができる。

なお、基体２がセラミック材料からなる場合、複数積層された構成に限られるものではない。一つのセラミック基板により基体２が構成されていてもよい。また、基体２として、矩形板状の異なる金属材料を積層したり、金属材料とセラミック材料とを積層するなど、複数の材料を用いてもよい。

枠部材３は、平面視において矩形状の枠体であり、基体２の主面に設けられている。枠部材３は、基体２の金属材料と同様の金属材料からなり、枠部材３と基体２とは、枠部材３の下面と基体の主面２ａとの間で、銀ろうなどのろう材によって接合される。

枠部材３は、対向する一対の長辺壁体３ａおよび対向する一対の短辺壁体３ｂを有しており、長辺壁体３ａと短辺壁体３ｂは、基体２の主面２ａのうち、４つの第１貫通孔２ｂよりも内側の領域に設けられる。本実施形態では、短辺壁体３ｂの長さと基体２の短辺との長さが同じであり、長辺壁体３ａの長さよりも基体２の長辺の長さの方が長い。平面視したときに、基体２は、枠部材３よりも長辺方向両側に延出している。この延出した部分には、長辺壁体３ａと短辺壁体３ｂとによって形成される角部に近接して、４つの第１貫通孔２ｂがそれぞれ設けられている。この一対の短辺壁体３ｂは、基体２の主面２ａ側の端部の中央において主面２ａ側から切り欠かれた矩形状の切欠き溝３１を有しており、主面２ａ側の端部の、切欠き溝３１を挟む両側の外壁において、長辺壁体３ａが延びる長辺方向に平行かつ外方に突出する突出片３０を有している。１つの短辺壁体３ｂが２つの突出片３０を有しており、一対の短辺壁体３ｂは合計４つの突出片３０を有している。この４つの突出片３０は、それぞれ基体２の四隅に設けられた４つの第１貫通孔２ｂの位置にそれぞれ対応している。

４つの突出片３０には、基体２の主面２ａに直交する方向に貫通する第２貫通孔３０ａが設けられており、第２貫通孔３０ａは、基体２に設けられた第１貫通孔２ｂに連通する。基体２に設けられた４つの第１貫通孔２ｂと、枠部材３の突出片３０に設けられた４つの第２貫通孔３０ａとが各々連通して、ねじ止めまたはボルト止めのために、ねじまたはボルトが挿通され、基体２および枠部材３が、実装基板またはヒートシンクなどの冷却部材に締結されて固定される。

枠部材３の短辺壁体３ｂに形成された切欠き溝３１は、基体２の主面側から矩形状に切り欠かれており、切欠き溝３１の底面を含む部分である底面部３１ａが基体２の主面２ａに平行であり、切欠き溝３１の側面を含む部分である側面部３１ｂが基体２の主面２ａに垂直である。短辺壁体３ｂにおいて、切欠き溝３１の底面部３１ａの厚みは、側面部３１ｂの厚みよりも薄い。

枠部材３の切欠き溝３１に嵌合して切欠き溝３１を塞ぐように端子部材４が設けられる。端子部材４は、切欠き溝３１の底面部３１ａおよび側面部３１ｂに接合されるとともに、基体２の主面２ａに接合される。

図５は、図４に示した断面図の短辺壁体３ｂ近傍を拡大した拡大断面図である。端子部材４は、セラミックス材料からなる矩形板状の第１誘電体層４１と、第１誘電体層４１の表層に設けられ、半導体素子パッケージ１に収納された半導体素子と電気的に接続する接続端子４３と、接続端子４３の略中央部において、接続端子を覆う、セラミック材料からなる帯状の第２誘電体層４２とを有し、端子部材４全体として矩形板状に構成されている。

帯状の第２誘電体層４２は、枠部材３の切欠き溝３１に接合される場合に、枠部材３の切欠き溝３１と接続端子４３とが接触して短絡しないように、枠部材３の切欠き溝３１と接続端子４３との間に介在する。また、第２誘電体層４２は、帯状に限らず、第１誘電体層４１と同形状の矩形状に設けられていてもよいが、その場合は、接続端子４３が第１誘電体層４１と第２誘電体層４２との間に内層されるので、接続端子４３の両端部が露出するように第２誘電体層４２の一部を切り欠く、または貫通導体および表面接続端子などを設ける等、接続端子４３と半導体素子とを接続できるような構成とすればよい。

端子部材４によって、枠部材３の枠内から枠外へまたは枠外から枠内へと電気信号を入出力させることができる。接続端子４３の一方端が枠部材３の枠内に位置し、収納される半導体素子と枠内で電気的に接続される。接続端子４３の他方端は、枠外に位置し、外部の実装基板などと電気的に接続される。

第１誘電体層４１および第２誘電体層４２は、基体２で説明したセラミック材料と同様のセラミックス材料から構成される。接続端子４３は、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料からなり、第１誘電体層４１および第２誘電体層４２の表層または内層にメタライズ層の形態で同時焼成されたり、これらのメタライズ層に金属めっきされてなるものでもよい。また、接続端子４３は、金属材料の線材が所定の形状に加工されて作製され、第１誘電体層４１の表層に設けられためっき層にろう材等の接合材を介して接合されたものがリード端子として接続されていてもよく、この場合、第１誘電体層４１または第２誘電体層４２との同時焼成が可能な金属材料に限らず、例えば、鉄、ニッケル、コバルトおよびクロム等からなる金属合金が所定のリード端子の形状に加工され、第１誘電体層４１の表層に設けられためっき層にＡｕ（金）−Ｓｎ（錫）合金から成るろう材で接合されたものも使用できる。

第１誘電体層４１が、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製することができる。まず酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形して矩形シート状の複数のセラミックグリーンシートを作製する。次にこれらのセラミックグリーンシートを積層して積層体を作製する。その後、この積層体を１３００〜１６００℃の温度で焼成することによって第１誘電体層４１を作製することができる。なお、セラミックグリーンシートは必ずしも複数層を積層する必要はなく、第１誘電体層４１としての機械的な強度等の点で支障がなければ、１層のみでも構わない。

また、第１誘電体層４１が酸化アルミニウム質焼結体からなる場合は、接続端子４３は、例えばタングステンを含んでなる。タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを第１誘電体層４１となるセラミックグリーンシートの表面（主面）に、所定のパターン形状となるように、スクリーン印刷法等の方法で印刷する。その後、第２誘電体層４２となる帯状のセラミックグリーンシートを金属ペーストのパターン上に積層し、これらのセラミックグリーンシートおよび金属ペーストを同時焼成する方法で、端子部材４を形成することができる。

また、端子部材４が貫通導体を含む場合も、上記と同様の金属材料を用い、同様の方法で形成することができる。貫通導体の場合には、予め第１誘電体層４１、第２誘電体層４２となるセラミックグリーンシートに厚み方向に貫通する貫通孔を設けておいて、この貫通孔内に金属ペーストを充填し、セラミックグリーンシートおよび金属ペーストを同時焼成すればよい。

このようにして得られる矩形板状の端子部材４は、枠部材３に形成される切欠き溝３１に嵌合して切欠き溝３１を塞ぐように、枠部材３および基体２に接合される。

端子部材４の一方主面の一部、すなわち枠部材３の切欠き溝３１の底面部３１ａに対向する第２誘電体層４２の表面の一部が、枠部材３の切欠き溝３１の底面部３１ａに接合され、端子部材４の平行な側面の一部、すなわち第２誘電体層４２の表面の底面部３１ａに接合された部分に連なる、枠部材３の切欠き溝３１の側面部３１ｂに対向する第２誘電体層４２の側面の部分とそれに連なる第１誘電体層４１の側面の部分とが、切欠き溝３１の側面部３１ｂに接合され、端子部材４の他方主面、すなわち基体２の主面２ａに対向する第１誘電体層４１の表面が、基体２の主面２ａに接合される。

枠部材３と端子部材４との、切欠き溝３１における接合は、銀銅ろうなどのろう材を用いればよく、基体２と端子部材４との、主面２ａにおける接合は、前述と同様に銀銅ろうなどのろう材を用い、端子部材４が基体２および切欠き溝３１に接合されればよい。

上記のように、本実施形態の半導体素子パッケージ１は、基体２の第１貫通孔２ｂおよび枠部材３の突出片３０の第２貫通孔３０ａに、ねじまたはボルトを挿通して冷却部材に締結固定される。締結時には、半導体素子パッケージ１の四隅に外力が加わり、外力が加わる位置により近く、突出片３０を有する短辺壁体３ｂに接合された端子部材４には、外力がより伝わり易い。枠部材３が金属材料からなり、端子部材４は接続端子４３を除きセラミック材料からなるので、締結時の外力によって端子部材４にクラックや割れが生じるおそれがある。これに対して、本実施形態では、直接端子部材４に接合されている切欠き溝３１の底面部３１ａの厚みを側面部３１ｂの厚みよりも薄くすることにより、半導体素子パッケージ１の四隅に加えられた外力が短辺壁体３ｂを介して端子部材４に伝わる力を低減させ、端子部材４のクラックや割れの発生を抑制している。

また、切欠き溝３１を設けるとともに、底面部３１ａの厚みより側面部３１ｂの厚みを厚くすることで、例えば、半導体素子パッケージ１の組立時において、端子部材４を枠部材３の切欠き溝３１に嵌合させて接合する際に、端子部材４の側面が側面部３１ｂに当接する面積を比較的大きくして、端子部材４の両側面を側面部３１ｂによって保持するので、前述の作用効果に加え、端子部材４が主面に直交する軸線まわりに回転して、基体２の主面２ａにろう材を介して接合されてしまうことを抑制することができる。

本実施形態では、底面部３１ａの厚みは、側面部３１ｂの厚みよりも薄ければよいが、例えば、底面部３１ａ厚みの側面部３１ｂに対する比率が０．２〜０．８とすればよい。

本実施形態では、短辺壁体３ｂにおいて、外壁が内方に凹んだ凹部３２が設けられることによって、底面部３１ａの厚みが薄くなっている。底面部３１ａの厚みが、側面部３１ｂの厚みより薄ければ、端子部材４におけるクラックや割れの発生を抑制することができるので、例えば、短辺壁体３ｂにおいて、内壁が外方に凹んでいてもよく、外壁および内壁が双方とも凹んでいてもよい。さらに、凹部３２は、枠部材３の短辺方向に平行な方向の幅が底面部３１ａの幅より広い方が好ましい。これにより、半導体素子パッケージ１は、凹部３２によって半導体素子パッケージ１の四隅、すなわち突出片３０に加えられる外力が短辺壁体３ｂを介して端子部材４に伝わることをより低減させることができ、端子部材４に生じるクラックや割れをより抑制することができる。また、凹部３２は、基体２の主面２ａに直交する方向の高さが、突出片３０の基体２の主面２ａに直交する方向の高さより高い方が好ましい。これにより、半導体素子パッケージ１は、凹部３２によって半導体素子パッケージ１の四隅、すなわち突出片３０に加えられる外力が短辺壁体３ｂを介して端子部材４に伝わることをより低減させることができ、端子部材４に生じるクラックや割れをより抑制することができる。

また、本実施形態のように、この凹部３２は、底面部３１ａ近傍だけではなく、短辺壁体３ｂの基体２の主面２ａ側の端部とは反対側の端部、すなわち上部側の端部近傍を除く領域に広く設けていてもよい。短辺壁体３ｂの上部側の端部の厚みは、短辺壁体３ｂの主面側の端部の、側面を含む部分の厚みとしての側面部３１ｂの厚みと同じとしてもよい。

図６は、本発明の実施形態である半導体装置１００の構成を示す分解斜視図である。図７は、半導体装置１００の短辺壁体３ｂ近傍を拡大した拡大断面図である。

半導体装置１００は、半導体素子パッケージ１と、基体２の主面２ａに載置された半導体素子１０，１１と、枠部材３の基体２とは反対側に接合される蓋体５と、枠部材３と蓋体５とを接合するシールリング６と、を備える。なお、蓋体５およびシールリング６は、半導体装置１００において必須の構成ではなく、たとえば封止樹脂など他の保護部材で半導体素子１０，１１を保護できる構成であれば蓋体５を備えなくてもよく、蓋体５を枠部材３の上面にシーム溶接やはんだ等で接合すればシールリング６を備えなくてもよい。

半導体装置１００が、半導体素子パッケージ１を備えることにより、端子部材４にクラックなどが発生することを抑制することができ、信頼性の高い半導体素子装置を提供することができる。

半導体素子１０，１１は、上記のように、半導体素子パッケージ１に収納可能なものであればよく、本実施形態では、高周波信号を処理する複数の高周波素子である。半導体素子１０，１１は、端子部材４の接続端子４３と、ボンディングワイヤ１２などの接続部材で電気的に接続されており、半導体素子１０，１１と外部との電気信号の入出力が可能となっている。端子部材４と半導体素子１０，１１とを接続するために、例えば、サブマウント７を介して基体２の主面２ａに搭載されていてもよい。

半導体素子と端子部材４の接続端子４３との接続は、電気信号が伝送できればどのような接続でもよく、ボンディングワイヤ１２による接続に限らず、フリップチップ接続、異方性導電フィルム（ＡＣＦ）による接続などであってもよい。

蓋体５は、半導体装置１００の内部に水分や微粒子などの侵入を防止できるものであればよく、枠部材３と同様の金属材料や端子部材４の第１誘電体層４１と同様のセラミックス材料などを板状に加工、成形したものを用いることができる。

蓋体５は、枠部材３の上面にシールリング６によって固定される。半導体装置１００を組み立てる場合、予め半導体素子パッケージ１を準備し、基体２に半導体素子１０，１１を載置して基体２に固定し、半導体素子１０，１１と端子部材４の接続端子４３とを電気的に接続する。その後、蓋体５を、シールリング６によって枠部材３に固定する。蓋体５をシーム溶接によって枠部材３の上面に固定するために蓋体５の周縁部をローラ電極によって加熱するが、シーム溶接のために加えた力がシールリング６を介して枠部材３や端子部材３に伝導する。このときには、短辺壁体３ｂの上部側の端部の厚み、すなわち、シールリング６を支持する支持部の厚みが、側面部３１ｂの厚みと同じであれば、ローラ電極による力に抗する十分な機械的強度を有し、さらに、底面部３１ａの厚みが薄いことで、端子部材４に伝わる力が緩和されて、端子部材４のクラックや割れの発生を抑制することができる。

また、枠部材３の側面部３１ｂがシーム溶接時に加えられる力に抗する十分な機械的強度を有する場合には、蓋体５は、シールリング６を介さずに枠部材３の上面に接合されてもよく、上記と同様に、底面部３１ａの厚みが薄いことで、蓋体５を枠部材３にシーム溶接する際や、はんだで接合する際に生じる力が端子部材３に伝わることを緩和することができ、端子部材４のクラックや割れの発生を抑制することができる。

上記の実施形態では、２つの短辺壁体３ｂのいずれにも切欠き溝３１を設け、端子部材４を有する構成としたが、これは、収納する半導体素子１０，１１のそれぞれに対応する２つの端子部材４を有する構成としている。収納する半導体は、２つに限らず、１つであってもよく、３つ以上であってもよい。

さらに、長辺壁体３ａに切欠き溝を設けて端子部材４を接合するようにしてもよい。この場合、ねじまたはボルトにより締結時に端子部材４に加わる外力は、短辺壁体３ｂ側に設けた端子部材４に加わる力よりも小さいので、短辺壁体３ｂに設けた切欠き溝３１のように、底面部３１ａの厚みを側面部３１ｂの厚みよりも薄くする必要はないが、底面部３１ａの厚みを側面部３１ｂの厚みよりも薄くしてもよい。

１ 半導体素子パッケージ
２ 基体
２ａ 主面
２ｂ 第１貫通孔
３ 枠部材
３ａ 長辺壁体
３ｂ 短辺壁体
４ 端子部材
５ 蓋体
６ シールリング
７ サブマウント
１０ 半導体素子
１２ ボンディングワイヤ
３０ 突出片
３０ａ 第２貫通孔
３１ 切欠き溝
３１ａ 底面部
３１ｂ 側面部
３２ 凹部
４１ 第１誘電体層
４２ 第２誘電体層
４３ 接続端子
１００ 半導体装置

Claims (5)

1. 半導体素子が載置される主面を有する矩形板状の基体であって、四隅に、厚み方向に貫通する第１貫通孔が設けられる基体と、
   前記基体の主面の、前記第１貫通孔よりも内方の領域に設けられる、金属材料からなる矩形状の枠部材であって、対向する一対の長辺壁体および対向する一対の短辺壁体を有し、該一対の短辺壁体には、前記主面側の端部の中央において前記主面側から切欠かれた矩形状の切欠き溝が設けられ、前記一対の短辺壁体は、前記主面側の端部の、前記切欠き溝を挟む両側の外壁に、長辺方向に平行かつ外方に突出し、前記主面に直交する方向に貫通して前記第１貫通孔に連通する第２貫通孔が設けられた突出片を有し、前記切り欠き溝は、底面が前記主面に平行であり、側面が前記主面に垂直であり、前記短辺壁体の前記主面側の端部の、前記底面を含む部分の厚みが、前記短辺壁体の前記主面側の端部の、前記側面を含む部分の厚みよりも薄い枠部材と、
   セラミックス材料からなる誘電体層、および前記半導体素子と電気的に接続する接続端子を有する矩形板状の端子部材であって、一方主面の一部が前記底面を含む部分に接合し、互いに平行な側面の一部が前記側面を含む部分に接合し、他方主面が前記基体の主面に接合する端子部材と、を備えることを特徴とする半導体素子パッケージ。
2. 前記枠部材は、前記短辺壁体の外壁面が内方に凹んでいることを特徴とする請求項１記載の半導体素子パッケージ。
3. 前記短辺壁体の前記主面側の端部と反対側の端部の厚みは、前記側面を含む部分の厚みと同じであることを特徴とする請求項１または２記載の半導体素子パッケージ。
4. 請求項１〜３のいずれか１つに記載の半導体素子パッケージと、
   前記基体の主面に載置された半導体素子と、
   前記枠部材の開口を塞ぐ蓋体と、を備えることを特徴とする半導体装置。
5. 前記半導体素子は、複数の高周波素子を含むことを特徴とする請求項４記載の半導体装置。

Images