JP6525828B2 - バイポーラ動作型の半導体装置およびその使用方法 - Google Patents
バイポーラ動作型の半導体装置およびその使用方法 Download PDFInfo
- Publication number
- JP6525828B2 JP6525828B2 JP2015177593A JP2015177593A JP6525828B2 JP 6525828 B2 JP6525828 B2 JP 6525828B2 JP 2015177593 A JP2015177593 A JP 2015177593A JP 2015177593 A JP2015177593 A JP 2015177593A JP 6525828 B2 JP6525828 B2 JP 6525828B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- emitter
- ratio
- gate capacitance
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
以下、本発明の第1実施形態について、図1〜図11を参照して説明する。
図2(a)、(b)はトレンチゲート型のIGBT(insulated gate bipolar transistor)1のチップ上面の一部のXY平面の配置パターンと、X方向の断面構造を示している。図2(b)において、IGBT1は、シリコンなどの半導体基板2に形成されている。半導体基板2は、下面側からp型コレクタ層2a、n型バルク層2b、p型ベース層2cが積層形成されている。上面には表面からn型バルク層2bに達する深さにトレンチ3がY方向に延びるように形成され、絶縁膜4を介してゲート5が埋め込み形成されている。ゲート5に隣接するようにn型エミッタ層2dが形成されている。
図12〜図15は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、使用するIGBTが決まっている場合に、回路に適用して損失を低減させるための駆動条件を最適にする使用方法を提供するものである。
図16は第3実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。
この実施形態においては、IGBT10の内部構造として、図2に示したものに対して、p型ベース層2cのうちのn型エミッタ層2dが設けられていない領域に、さらにトレンチ3を複数本形成し、ゲート5を設ける構成としたものである。図示の構成では、例えば2本のゲート5e、5fを等間隔で設けている。
また、上記構成は、例えばゲート5はn型エミッタ層2dの形成の如何にかかわらず例えばWemiの等間隔で配置し、設計の結果に応じて設定すべきWfloに最も近い距離となるようにゲート5の本数を選んでn型エミッタ層2dを形成することができる。これによって、設計を予め決められたトレンチ3の配置パターンに設定しておき、n型エミッタ層2dを形成する部分のパターンを選択することで所望の特性を得ることができ、設計の簡略化を図ることができる。
図17は第4実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態においては、図17(a)に示すように、図中Y方向すなわちゲート5の延伸方向に沿ってn型エミッタ層2ddを設ける部分と設けない部分とを配置するようにしている。
なお、上記実施形態では、n型エミッタ層2ddを等間隔Lfloで配置する例を示したが、間隔Lfloは場所によって変えることもできる。
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
第3実施形態および第4実施形態のものは、第2実施形態にも適用することができる。
負荷回路は、コイル11以外に、他の素子を設けるものでも適用可能で、インダクタンス成分を含む素子全般に適用することができる。
Claims (4)
- 隣接するゲート(5)の間の領域に、エミッタ(2d、2dd)が形成される領域と、エミッタが形成されない領域(2c)とを有し、
前記ゲートとエミッタとの間に直流電圧を印加したときのゲート容量を基準ゲート容量(Cs)とし、
前記ゲートとエミッタとの間に駆動周波数にてオンオフを繰り返しながら電圧を上昇したときに負性を有するゲート容量の最小値(Cm)が前記基準ゲート容量に対する割合をゲート容量割合(RC)とすると、
インダクタンス成分を含む負荷回路(11)を指定の駆動周波数でスイッチングで通断電するときの前記ゲート容量割合は、前記ゲート容量割合に応じて変化するサージ電流レベルがサージ電流上限値以下で、且つスイッチング損失レベルがスイッチング損失上限値以下となるように構成されていることを特徴とするバイポーラ動作型の半導体装置(1、20、21)。 - 請求項1に記載のバイポーラ動作型の半導体装置において、
前記隣接するゲートの間にエミッタが形成されない領域は、前記ゲート容量割合を満たすように幅寸法が設定されることを特徴とするバイポーラ動作型の半導体装置(1、20、21)。 - 請求項2に記載のバイポーラ動作型の半導体装置において、
前記エミッタが形成されない領域の幅寸法をWfloとし、前記エミッタが形成される領域の幅寸法をWemiとしたときに、
Wlfo/Wemi<15
を満たすように形成されていることを特徴とするバイポーラ動作型の半導体装置(1、20、21)。 - 隣接するゲート(5)の間の領域に、エミッタ(2d)が形成される領域と、エミッタが形成されない領域(2c)とを有するバイポーラ動作型の半導体装置の使用方法であって、
前記ゲートとエミッタとの間に直流電圧を印加したときのゲート容量を基準ゲート容量(Cs)とし、
前記ゲートとエミッタとの間に駆動周波数にてオンオフを繰り返しながら電圧を上昇したときに負性を有するゲート容量の最小値(Cm)が前記基準ゲート容量に対する割合をゲート容量割合(RC)とし、
ターンオン後にコレクタ電流が一定電流に落ち着く前に一定電流を超えて流れる電流を電流サージ(ΔA)とすると、
インダクタンス成分を含む負荷回路をスイッチングで通断電するときの駆動周波数は、
許容されるターンオン損失割合の上限値以下で、且つ許容される電流サージの上限値以下となる周波数を用いることを特徴とするバイポーラ動作型の半導体装置(1)の使用方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177593A JP6525828B2 (ja) | 2015-09-09 | 2015-09-09 | バイポーラ動作型の半導体装置およびその使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177593A JP6525828B2 (ja) | 2015-09-09 | 2015-09-09 | バイポーラ動作型の半導体装置およびその使用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017054919A JP2017054919A (ja) | 2017-03-16 |
JP6525828B2 true JP6525828B2 (ja) | 2019-06-05 |
Family
ID=58317284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015177593A Active JP6525828B2 (ja) | 2015-09-09 | 2015-09-09 | バイポーラ動作型の半導体装置およびその使用方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6525828B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3545590B2 (ja) * | 1997-03-14 | 2004-07-21 | 株式会社東芝 | 半導体装置 |
JP4765000B2 (ja) * | 2003-11-20 | 2011-09-07 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
JP6182875B2 (ja) * | 2012-12-05 | 2017-08-23 | サンケン電気株式会社 | 半導体装置及びその駆動方法 |
-
2015
- 2015-09-09 JP JP2015177593A patent/JP6525828B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017054919A (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7075168B2 (en) | Semiconductor device | |
JP5742672B2 (ja) | 半導体装置 | |
JP4742828B2 (ja) | 電圧駆動型スイッチング回路 | |
US9742277B2 (en) | Switching converter with an adjustable transistor component | |
JP6228542B2 (ja) | 電力変換用スイッチング素子および電力変換装置 | |
JP7068981B2 (ja) | 半導体装置 | |
JP5779025B2 (ja) | 半導体装置 | |
JP6656414B2 (ja) | 半導体装置の駆動方法および駆動回路 | |
JP4915158B2 (ja) | 電力用スイッチング素子の駆動装置 | |
JP2019012813A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4967568B2 (ja) | 電圧駆動型素子のゲート駆動回路 | |
JP6439460B2 (ja) | 駆動装置 | |
JP2001251173A (ja) | 電流制御型半導体素子用駆動回路 | |
JP3961946B2 (ja) | 半導体装置 | |
JP2018129350A (ja) | 半導体装置の制御装置、及び半導体装置とその半導体装置を制御する制御装置を含むシステム | |
JP6340841B2 (ja) | 絶縁ゲート型デバイスの駆動回路 | |
JP5939281B2 (ja) | 駆動制御装置 | |
JP6302767B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP2017147468A (ja) | 電力変換用スイッチング素子 | |
JP5092761B2 (ja) | 半導体試験装置 | |
JP6525828B2 (ja) | バイポーラ動作型の半導体装置およびその使用方法 | |
JP2019062737A (ja) | 駆動装置 | |
JP5935768B2 (ja) | 駆動制御装置 | |
JP6187697B2 (ja) | 半導体装置 | |
JP5069735B2 (ja) | 電圧駆動型スイッチングデバイスの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6525828 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |