JP6182875B2 - 半導体装置及びその駆動方法 - Google Patents
半導体装置及びその駆動方法 Download PDFInfo
- Publication number
- JP6182875B2 JP6182875B2 JP2013010372A JP2013010372A JP6182875B2 JP 6182875 B2 JP6182875 B2 JP 6182875B2 JP 2013010372 A JP2013010372 A JP 2013010372A JP 2013010372 A JP2013010372 A JP 2013010372A JP 6182875 B2 JP6182875 B2 JP 6182875B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- region
- semiconductor region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明の半導体装置は、第1の導電型をもつ第1の半導体領域の上に前記第1の導電型と逆の第2の導電型をもつ第2の半導体領域が形成され、当該第2の半導体領域を表面に具備し、前記第2の半導体領域の表面に前記第1の導電型をもつ第3の半導体領域が局所的に形成され、前記表面から前記第2の半導体領域を貫通し前記第1の半導体領域に達する溝が並行に複数形成された半導体基板と、前記溝が延伸する方向を中心とした両側面に形成されたゲート絶縁膜を介して前記溝の中に形成されたゲート電極と、前記半導体基板の上に形成された層間絶縁層と、当該層間絶縁層に設けられた開口を介して前記第3の半導体領域及び前記第2の半導体領域と接する共通電極と、前記第1の半導体領域の下側に形成された裏面電極と、を具備し、前記第1の半導体領域と前記第3の半導体領域との間に流れる電流のオン・オフが前記ゲート電極の電位で制御される半導体装置であって、隣接する前記溝に挟まれた領域には、隣接する前記溝の間において、隣接する前記溝と接するように前記第3の半導体領域が前記第2の半導体領域の表面に形成され、前記開口を介して前記共通電極が前記第3の半導体領域及び前記第2の半導体領域と電気的に接する第1の溝間領域と、隣接する前記溝の間において、前記第3の半導体領域が形成されず、前記開口を介して前記共通電極が前記第2の半導体領域と電気的に接する第2の溝間領域と、が含まれ、前記第1の溝間領域、前記第2の溝間領域のどちらにおいても前記第2の半導体領域は前記ゲート絶縁膜を介して前記ゲート電極と容量結合し、前記第1の溝間領域において前記共通電極は前記開口を介して第1の接触面積をもって前記第2の半導体領域と接し、前記第2の溝間領域において前記共通電極は前記開口を介して前記第1の接触面積よりも小さな第2の接触面積をもって前記第2の半導体領域と接し、前記第1の溝間領域における前記第1の接触面積をもつ前記開口は、前記溝の延伸方向に沿って複数周期的に配列して形成されたことを特徴とする。
本発明の半導体装置は、前記第1の溝間領域における前記第1の接触面積をもつ前記開口と、前記第2の溝間領域における前記第2の接触面積をもつ前記開口とが、それぞれ複数形成され、前記第1の溝間領域における前記第1の接触面積をもつ前記開口は前記溝の延伸方向と垂直な方向に沿って前記第2の溝間領域を挟んで隣接するように形成され、前記第1の溝間領域における前記第1の接触面積をもつ前記開口の前記溝の延伸方向に垂直な方向における間隔αに対する、前記第2の溝間領域における前記第2の接触面積をもつ前記開口の前記溝の延伸方向における間隔βの比率β/αは、25〜70の範囲とされたことを特徴とする。
本発明の半導体装置は、前記第1の半導体領域の下側に前記第2の導電型をもつ第4の半導体領域が形成され、前記裏面電極が前記第4の半導体領域と電気的に接続されたことを特徴とする。
本発明の半導体装置は、前記第1の半導体領域の下側に前記第2の導電型をもつ第4の半導体領域が形成され、前記裏面電極が前記第4の半導体領域と電気的に接続され、前記溝の中心を基準とした前記第1の溝間領域の間隔(D1)に対する、前記溝の中心を基準とした前記第2の溝間領域の間隔(D2)の比率が、0.5〜3.0の範囲であることを特徴とする。
本発明の半導体装置の駆動方法は、前記半導体装置の駆動方法であって、前記ゲート電極に印加する電圧を閾値電圧未満とした状態で前記裏面電極と前記共通電極との間に印加する電圧を上昇させた後で、前記ゲート電極に印加する電圧を閾値電圧以上とすることを特徴とする。
以下、本発明の第1の実施の形態に係る半導体装置について説明する。この半導体装置は、IGBTである。図1は、この半導体装置10の構成を示す断面図である。また、図2は、この半導体装置10の上面透視図であり、図1は、その中のA−A断面に相当する。
このように、第1の実施の形態となる半導体装置10は、オン動作の高速化が図れる、IGBTの場合には、更に、オン抵抗を小さくすることができるという効果を奏する。しかしながら、一方で、浮遊p−層252(第2の半導体領域の第2の部分)が電気的に浮遊している場合においては、ノイズの影響を受けやすくなることは明らかである。特に、素子全体において浮遊p−層252の占める面積が大きい場合には、この影響は大きくなり、ゲート電極の電位(スイッチング動作)がノイズの影響を受けやすくなる。このため、前記の図3(b)に示されたオン時の動作は、ノイズの影響を受けやすく、誤動作の確率が高くなる。
20、80 半導体基板
21、81 p+層(第4の半導体領域)
22、82 n+層(バッファ領域)
23、83 n−層(第1の半導体領域)
24、84 n+層(蓄積層)
25、85 p−層(第2の半導体領域)
26、86 溝(トレンチ)
27、87 酸化膜(ゲート絶縁膜)
28、88 ゲート電極
29、89 n+層(第3の半導体領域)
30、90 コレクタ電極(裏面電極)
31、91 エミッタ電極(共通電極)
32、92 層間絶縁膜
50 チャネル
251 電位固定p−層(第2の半導体領域の第1の部分)
251a p+層
252 浮遊p−層(第2の半導体領域の第2の部分))
253 疑似浮遊p−層(第2の半導体領域の第2の部分)
321 エミッタ接続開口部
322 浮遊層電位調整開口部
Claims (5)
- 第1の導電型をもつ第1の半導体領域の上に前記第1の導電型と逆の第2の導電型をもつ第2の半導体領域が形成され、当該第2の半導体領域を表面に具備し、前記第2の半導体領域の表面に前記第1の導電型をもつ第3の半導体領域が局所的に形成され、前記表面から前記第2の半導体領域を貫通し前記第1の半導体領域に達する溝が並行に複数形成された半導体基板と、
前記溝が延伸する方向を中心とした両側面に形成されたゲート絶縁膜を介して前記溝の中に形成されたゲート電極と、
前記半導体基板の上に形成された層間絶縁層と、
当該層間絶縁層に設けられた開口を介して前記第3の半導体領域及び前記第2の半導体領域と接する共通電極と、
前記第1の半導体領域の下側に形成された裏面電極と、を具備し、前記第1の半導体領域と前記第3の半導体領域との間に流れる電流のオン・オフが前記ゲート電極の電位で制御される半導体装置であって、
隣接する前記溝に挟まれた領域には、
隣接する前記溝の間において、隣接する前記溝と接するように前記第3の半導体領域が前記第2の半導体領域の表面に形成され、前記開口を介して前記共通電極が前記第3の半導体領域及び前記第2の半導体領域と電気的に接する第1の溝間領域と、
隣接する前記溝の間において、前記第3の半導体領域が形成されず、前記開口を介して前記共通電極が前記第2の半導体領域と電気的に接する第2の溝間領域と、
が含まれ、
前記第1の溝間領域、前記第2の溝間領域のどちらにおいても前記第2の半導体領域は前記ゲート絶縁膜を介して前記ゲート電極と容量結合し、
前記第1の溝間領域において前記共通電極は前記開口を介して第1の接触面積をもって前記第2の半導体領域と接し、前記第2の溝間領域において前記共通電極は前記開口を介して前記第1の接触面積よりも小さな第2の接触面積をもって前記第2の半導体領域と接し、
前記第1の溝間領域における前記第1の接触面積をもつ前記開口は、前記溝の延伸方向に沿って複数周期的に配列して形成されたことを特徴とする半導体装置。 - 前記第1の溝間領域における前記第1の接触面積をもつ前記開口と、前記第2の溝間領域における前記第2の接触面積をもつ前記開口とが、それぞれ複数形成され、
前記第1の溝間領域における前記第1の接触面積をもつ前記開口は前記溝の延伸方向と垂直な方向に沿って前記第2の溝間領域を挟んで隣接するように形成され、
前記第1の溝間領域における前記第1の接触面積をもつ前記開口の前記溝の延伸方向に垂直な方向における間隔αに対する、前記第2の溝間領域における前記第2の接触面積をもつ前記開口の前記溝の延伸方向における間隔βの比率β/αは、25〜70の範囲とされたことを特徴とする請求項1に記載の半導体装置。 - 前記第1の半導体領域の下側に前記第2の導電型をもつ第4の半導体領域が形成され、前記裏面電極が前記第4の半導体領域と電気的に接続されたことを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1の半導体領域の下側に前記第2の導電型をもつ第4の半導体領域が形成され、前記裏面電極が前記第4の半導体領域と電気的に接続され、前記溝の中心を基準とした前記第1の溝間領域の間隔(D1)に対する、前記溝の中心を基準とした前記第2の溝間領域の間隔(D2)の比率が、0.5〜3.0の範囲であることを特徴とする請求項1又は2に記載の半導体装置。
- 請求項1から請求項4までのいずれか1項に記載の半導体装置の駆動方法であって、
前記ゲート電極に印加する電圧を閾値電圧未満とした状態で前記裏面電極と前記共通電極との間に印加する電圧を上昇させた後で、前記ゲート電極に印加する電圧を閾値電圧以上とすることを特徴とする、半導体装置の駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013010372A JP6182875B2 (ja) | 2012-12-05 | 2013-01-23 | 半導体装置及びその駆動方法 |
CN201310454639.2A CN103855205A (zh) | 2012-12-05 | 2013-09-29 | 半导体装置及其驱动方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012266430 | 2012-12-05 | ||
JP2012266430 | 2012-12-05 | ||
JP2013010372A JP6182875B2 (ja) | 2012-12-05 | 2013-01-23 | 半導体装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014132625A JP2014132625A (ja) | 2014-07-17 |
JP6182875B2 true JP6182875B2 (ja) | 2017-08-23 |
Family
ID=51411562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013010372A Active JP6182875B2 (ja) | 2012-12-05 | 2013-01-23 | 半導体装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6182875B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6515484B2 (ja) * | 2014-10-21 | 2019-05-22 | 株式会社デンソー | 半導体装置 |
JP6525828B2 (ja) * | 2015-09-09 | 2019-06-05 | 株式会社デンソー | バイポーラ動作型の半導体装置およびその使用方法 |
WO2018074425A1 (ja) * | 2016-10-17 | 2018-04-26 | 富士電機株式会社 | 半導体装置 |
CN110692140B (zh) * | 2017-12-14 | 2023-07-04 | 富士电机株式会社 | 半导体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153611A (ja) * | 1995-12-01 | 1997-06-10 | Toshiba Corp | 半導体装置 |
JP2000164859A (ja) * | 1998-11-25 | 2000-06-16 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP4581179B2 (ja) * | 2000-04-26 | 2010-11-17 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
JP4676125B2 (ja) * | 2002-07-03 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
JP4765000B2 (ja) * | 2003-11-20 | 2011-09-07 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
-
2013
- 2013-01-23 JP JP2013010372A patent/JP6182875B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014132625A (ja) | 2014-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10892352B2 (en) | Power semiconductor device | |
CN112993039B (zh) | Ldmos晶体管及相关***和方法 | |
US9362393B2 (en) | Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device | |
US9653596B2 (en) | Superjunction device and semiconductor structure comprising the same | |
JP5762689B2 (ja) | 半導体装置 | |
US9564425B2 (en) | Integrated transistor structure having a power transistor and a bipolar transistor | |
JP5637188B2 (ja) | 横型素子を有する半導体装置 | |
US8912632B2 (en) | Semiconductor device | |
US9136381B1 (en) | Super junction MOSFET with integrated channel diode | |
JP6182875B2 (ja) | 半導体装置及びその駆動方法 | |
JP2012089824A (ja) | 半導体素子およびその製造方法 | |
US8159026B2 (en) | Lateral high-voltage semiconductor devices with majorities of both types for conduction | |
CN102694024A (zh) | 半导体器件 | |
JP2013145903A (ja) | 半導体装置 | |
KR20150061202A (ko) | 전력 반도체 소자 | |
JP2014154739A (ja) | 半導体装置 | |
JP2015181178A (ja) | 半導体装置 | |
JP6627452B2 (ja) | 半導体装置 | |
JP6173987B2 (ja) | 半導体装置 | |
JP2012099696A (ja) | 半導体装置 | |
JP2016207829A (ja) | 絶縁ゲート型スイッチング素子 | |
CN107591445B (zh) | 超结器件及其制造方法 | |
JP2013251468A (ja) | 半導体装置および半導体装置の制御方法 | |
JP6406021B2 (ja) | 半導体装置 | |
JP6089070B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6182875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |