JP2019012813A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2019012813A JP2019012813A JP2018035431A JP2018035431A JP2019012813A JP 2019012813 A JP2019012813 A JP 2019012813A JP 2018035431 A JP2018035431 A JP 2018035431A JP 2018035431 A JP2018035431 A JP 2018035431A JP 2019012813 A JP2019012813 A JP 2019012813A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- igbt
- gate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 239000010410 layer Substances 0.000 claims description 346
- 239000012535 impurity Substances 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 15
- 230000000052 comparative effect Effects 0.000 description 48
- 230000004888 barrier function Effects 0.000 description 38
- 238000009825 accumulation Methods 0.000 description 33
- 230000007423 decrease Effects 0.000 description 20
- 230000000694 effects Effects 0.000 description 16
- 108091006146 Channels Proteins 0.000 description 11
- 239000000969 carrier Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- 238000007599 discharging Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 108091006149 Electron carriers Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
図1を用いて、本発明の第1の実施形態に係る絶縁ゲート型バイポーラトランジスタ(以下、IGBT)を説明する。図1に示すとおり、本実施形態に係るIGBT1は、コレクタ電極10(第1電極)と、エミッタ電極11(第2電極)と、p+形コレクタ層12(第1半導体層)と、n−形ベース層13(第2半導体層)と、n形バリア層14(第3半導体層)と、p形ベース層15(第4半導体層)と、n+形エミッタ層16(第5半導体層)と、ゲート電極17(第3電極)と、第1フィールドプレート電極19(第4電極)と、を備える。
図9を用いて、本発明の第1の実施形態の変形に係るIGBT1aを説明する。第1の実施形態に係るIGBT1は、トレンチ21内にゲート電極17及び第1フィールドプレート電極19がエミッタ電極11からコレクタ電極10方向に向かって積層されている。この変形例では、ゲート電極17のコレクタ電極10方向の長さをtg1、第1フィールドプレート電極19のコレクタ電極10方向の長さをtg2とするとき、tg1>tg2としている。このようにすることで、ゲート電極17がn−形ベース層13中にまで延伸し、n−形ベース層13中にn形蓄積層を形成し伝導度変調を引き起こすので、オン電圧を低減することができる。逆に、tg1を短くするとオン電圧が増加する。これに対して、第1フィールドプレート電極19の長さtg2は、短くてもゲート−コレクタ間容量Cgcの低減効果は十分であり、スイッチング損失が効果的に低減できる。以上のことから、tg1>tg2がより良好な構造となる。
図10を用いて、本発明の第2の実施形態に係るIGBT2を説明する。本実施形態に係るIGBT2は、第2絶縁膜25を介してn−形ベース層13、n形バリア層14、及びp形ベース層15上にゲート電極17と第1フィールドプレート電極19とに対向して設けられ、エミッタ電極11に電気的に接続された第2フィールドプレート電極26(第5電極)を備えている点で、第1の実施形態に係るIGBT1とは異なる。すなわち、第2フィールドプレート電極26は、p形ベース層15の表面から、n形バリア層14を抜けてn−形ベース層13中に延伸するトレンチ24中に第2絶縁膜25を介して埋め込まれている。
図11を用いて、本発明の第3の実施形態に係るIGBT3を説明する。第2の実施形態と異なる点を中心に説明する。図11は、本実施形態に係るIGBT3の断面図である。本実施形態に係るIGBT3は、第2の実施形態に係るIGBT2においてn形バリア層14が存在しない点で、第2の実施形態に係るIGBT2と異なる。
図12を用いて、本発明の第4の実施形態に係るIGBT4を説明する。第2の実施形態と異なる点を中心に説明する。図12は、本実施形態に係るIGBT4の断面図である。本実施形態に係るIGBT4は、第2の実施形態に係るIGBT2において第1のトレンチゲート構造をさらに第2のトレンチゲート構造で置換して、1つの第1のトレンチゲート構造の次に3つの第2のトレンチゲート構造からなる構造をユニットとし、このユニットを周期的に複数回繰り返して有する点で、第2の実施形態に係るIGBT2と異なる。
図13を用いて、本発明の第5の実施形態に係るIGBT5を説明する。第4の実施形態に係るIGBT4と異なる点を中心に説明する。図13は、本実施形態に係るIGBT5の断面図である。本実施形態に係るIGBT5は、第4の実施形態に係るIGBT5において、隣り合う第2のトレンチゲート構造との間に、p形ベース層15を覆う第2層間絶縁膜30を有する点で、第4の実施形態に係るIGBT4と異なる。
図14を用いて、本発明の第6の実施形態に係るIGBT6を説明する。第2の実施形態に係るIGBT2と異なる点を中心に説明する。図14は、本実施形態に係るIGBT6の斜視断面図である。本実施形態に係るIGBT6は、第2の実施形態に係るIGBT2において、n+形エミッタ層16が、ゲート電極17と第2フィールドプレート電極26が交互に配置されている方向とp形ベース層15内で垂直な方向に沿って、周期的に離間して複数設けられる。この複数のn+形エミッタ層16のそれぞれは、ゲート電極17とゲート絶縁膜18を介して接続し、第2フィールドプレート電極26と第2絶縁膜25を介して接続する。以上の点で、本実施形態に係るIGBT6は、第2の実施形態に係るIGBT2と異なる。
本発明の実施形態7に係るIGBTについて、図15乃至図19を用いて説明する。図15は、本実施形態に係るIGBTを示す断面図である。本実施形態が実施形態1と同様の部分の説明は省略し、異なる点について説明する。本実施形態が実施形態1と異なる点は、第4電極もゲート電極と同様に電位を変化させられるようにした点にある。その他に関しては、実施形態1と同様である。
時間t0と時間t1の間はIGBT50がオン状態(定常状態)であり、時間t1と時間t2の間はIGBT50がオン状態ではあるがn−ベース層13のキャリア濃度を調整する期間であることを示している。時間t2と時間t3の間はIGBT50がオン状態からオフ状態に至るターンオフ期間であり、時間t3以降はIGBT50がオフ状態であることを示している。
なお、第2ゲート電圧Vg2を負電圧にした場合、第2ゲート電極19下のn−形ベース層13に形成されていたn形蓄積層が消失した後にp形反転層が形成される。これにより、正孔がp形ベース層15にさらに抜け易くなるので、ターンオフにおけるスイッチング速度の向上に役立つ。
時間t0と時間t1の間はIGBT50がオフ状態であり、時間t1と時間t2の間はIGBT50がオフ状態からオン状態に至るターンオン期間であることを示している。時間t2と時間t3の間はIGBT50がオン状態であることを示し、時間t3と時間t4の間はIGBT50がオン状態であるが、n−ベース層13のキャリア濃度を調整する期間であることを示している。
第1ゲート電極17に第1ゲート電圧Vg1が与えられると、第1ゲート電極17下のトレンチ21の側壁に設けられたゲート絶縁膜18近傍のp形ベース層15にn形チャネル層(反転層)が形成される。これにより、n+形エミッタ層16からn形チャネル層、n形バリア層14を介して電子がn−形ベース層13に流れ込むとともに、p+形コレクタ層12から正孔がn−形ベース層13に流れ込み、伝導度変調によりn−形ベース層13の抵抗値が低下してオン状態(導通状態)になる。
その結果、n形蓄積層による効果とn形バリア層14による効果とが合わさって、オン状態ではより低いオン抵抗が得られ、ターンオフされる際にはターンオフ損失をより低減することができる。従って、オン電圧が低くスイッチングロスが低減されたIGBTが得られる。
さらに、ここでは第1ゲート電極17より先に第2ゲート電極19をLowにする場合を記載したが、その順序は逆であってもよい。第2ゲート電極19をあとからLowにすることで、ターンオフ動作時の急峻な電圧、電流の変化を抑制し、オーバーシュート電圧を抑制する効果が得られる。
即ち、第1ゲート電圧Vg1および第2ゲート電圧Vg2を与えるタイミングは、必ずしも図16および図18に示すタイミングに限られるものではなく、目的に応じて適宜設定することができる。
本発明の実施形態8に係るIGBTについて、図20を用いて説明する。図20は、本実施形態に係るIGBTを示す断面図である。本実施形態が実施形態7と同様の部分の説明は省略し、異なる点について説明する。本実施形態が実施形態7と異なる点は、複数の第4電極うち、一部をゲート電極として機能させつつ、他部をフィールドプレート電極として機能させるようにした点にある。その他に関しては、実施形態1と同様である。
言うなれば、本実施形態に係るIGBTは、図1に示すIGBT1と図15に示すIGBT50とを混載したIGBTである。
なお、第2ゲート電極19と第1フィールドプレート電極19とは、1:1に配置される必要はない。所望の特性に応じて、配置する比率を自由に設定することができる。即ちn:m(n、mは正の整数)に配置することができる。
本発明の実施形態9に係るIGBTについて、図21を用いて説明する。図21は、本実施形態に係るIGBTを示す断面図である。本実施形態が実施形態7と同様の部分の説明は省略し、異なる点について説明する。本実施形態が実施形態7と異なる点は、第1、第2ゲート電極に対向するように第2フィールドプレート電極を設けた点にある。その他に関しては、実施形態7と同様である。
第2フィールドプレート電極26は、エミッタ電極11側からp形ベース層15、及びn形バリア層14を抜けて、n−形ベース層13中に延伸するトレンチ24中に第2絶縁膜25を介して埋め込まれている。
第1、第2ゲート電極17、19と第2フィールドプレート電極26とは、1:1に配置される必要はない。所望の特性に応じて、配置する比率を自由に設定することができる。即ちn:m(n、mは正の整数)に配置することができる。
10 コレクタ電極(第2電極)
11 エミッタ電極(第1電極)
12 p形コレクタ層
13 n形ベース層
14 n形バリア層
15 p形ベース層
16 エミッタ層
17、117 ゲート電極(第3電極)
18、118 ゲート絶縁膜
19 第1フィールドプレート電極(第2ゲート電極、第4電極)
20 電極間絶縁膜
21、24、27 トレンチ
22 第1絶縁膜
23、123 第1層間絶縁膜
25 第2絶縁膜
26 第2フィールドプレート電極
28 第3フィールドプレート電極
29 第3絶縁膜
30 第2層間絶縁膜
Claims (17)
- 第1電極と、
第2電極と、
前記第1電極と前記第2電極との間に設けられた第1導電形の第1半導体層と、
前記第2電極と前記第1半導体層との間に設けられた第2導電形の第2半導体層と、
前記第2電極と前記第2半導体層との間に設けられ前記第2半導体層よりも不純物濃度が高い前記第2導電形の第3半導体層と、
前記第2電極と前記第3半導体層との間に設けられ前記第2電極に電気的に接続された前記第1導電形の第4半導体層と、
前記第2電極と前記第4半導体層との間に選択的に設けられ、前記第2電極と電気的に接続され、前記第2半導体層よりも不純物濃度が高い前記第2導電形の第5半導体層と、
前記第3半導体層、前記第4半導体層、及び前記第5半導体層上にゲート絶縁膜を介して設けられ、前記第1電極及び前記第2電極と絶縁された第3電極と、
前記第3電極と前記第2半導体層との間に設けられ、前記第3電極及び前記第2半導体層とは絶縁された第4電極と、
を備えた絶縁ゲート型バイポーラトランジスタ。 - 前記第4電極は、前記第2電極に電気的に接続されている請求項1に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第4電極は、前記第2電極側の前記第2半導体層のキャリア濃度を制御するための電圧が与えられる請求項1に記載の絶縁ゲート型バイポーラトランジスタ。
- 第1電極と、
第2電極と、
前記第1電極と前記第2電極との間に設けられた第1導電形の第1半導体層と、
前記第2電極と前記第1半導体層との間に設けられた第2導電形の第2半導体層と、
前記第2電極と前記第2半導体層との間に設けられ前記第2半導体層よりも不純物濃度が高い前記第2導電形の第3半導体層と、
前記第2電極と前記第3半導体層との間に設けられ前記第2電極に電気的に接続された前記第1導電形の第4半導体層と、
前記第2電極と前記第4半導体層との間に選択的に設けられ、前記第2電極と電気的に接続され、前記第2半導体層よりも不純物濃度が高い前記第2導電形の第5半導体層と、
前記第3半導体層、前記第4半導体層、及び前記第5半導体層上にゲート絶縁膜を介して設けられ、前記第1電極及び前記第2電極と絶縁された第3電極と、
前記第3電極と前記第2半導体層との間に設けられ、前記第3電極及び前記第2半導体層とは絶縁され、前記第2電極に電気的に接続された第4電極と、を備えた絶縁ゲート型バイポーラトランジスタ。 - 前記第1電極から前記第2電極に向かう方向において、前記第3電極の長さが、前期第4電極の長さよりも長いことを特徴とする請求項4に記載の絶縁ゲート型バイポーラトランジスタ。
- 絶縁膜を介して前記第2半導体層、前記第3半導体層、及び前記第4半導体層上に前記第3電極及び前記第4電極に対向して設けられ、前記第2電極に電気的に接続された第5電極をさらに備えた、請求項4または5に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第4電極の前記第1電極側の一端と前記第2電極との間の距離は、前記第5電極の前記第1電極側の一端と前記第2電極との間の距離と同じである請求項6記載の絶縁ゲート型バイポーラトランジスタ。
- 絶縁膜を介して前記第2半導体層、前記第3半導体層、及び前記第4半導体層上に設けられ、前記第2の電極に電気的に接続された第6電極を、前記第3電極と前記第5電極との間にさらに備えた請求項6または7に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第5電極と前記第6電極との間で、前記第2電極と前記第4半導体層との間に設けられ、前記第4半導体層を覆う層間絶縁膜をさらに備える請求項8に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第5電極は前記絶縁膜を介して前記第5半導体層上に接続している請求項6乃至9のいずれか1項に記載の絶縁ゲート型バイポーラトランジスタ。
- 第1電極と、
第2電極と、
前記第1電極と前記第2電極との間に設けられた第1導電形の第1半導体層と、
前記第2電極と前記第1半導体層との間に設けられた第2導電形の第2半導体層と、
前記第2電極と前記第2半導体層との間に設けられ前記第2半導体層よりも不純物濃度が高い前記第2導電形の第3半導体層と、
前記第2電極と前記第3半導体層との間に設けられ前記第2電極に電気的に接続された前記第1導電形の第4半導体層と、
前記第2電極と前記第4半導体層との間に選択的に設けられ、前記第2電極と電気的に接続され、前記第2半導体層よりも不純物濃度が高い前記第2導電形の第5半導体層と、
前記第3半導体層、前記第4半導体層、及び前記第5半導体層上にゲート絶縁膜を介して設けられ、前記第1電極及び前記第2電極と絶縁された第3電極と、
少なくとも前記第2半導体層および前記第3電極上に絶縁膜を介して設けられる第4電極と、
を備え、
ターンオン、もしくは、ターンオフ動作の際に、前記第4電極と前記第3電極とは所定時間の間隔をもって電圧が与えられる絶縁ゲート型バイポーラトランジスタ。 - 前記第4電極は、前記第3半導体層上にも前記絶縁膜を介して設けられている請求項11に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第1電極から前記第2電極に向かう方向において、前記第3電極の長さが、前期第4電極の長さよりも長いことを特徴とする請求項11に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第3電極および前記第4電極はそれぞれ複数設けられ、一部の前記第4電極は前記第2電極に電気的に接続されている請求項11に記載の絶縁ゲート型バイポーラトランジスタ。
- 絶縁膜を介して前記第2半導体層、前記第3半導体層、及び前記第4半導体層上に前記第3電極及び前記第4電極に対向して設けられ、前記第2電極に電気的に接続された第5電極をさらに備えた請求項11に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第4電極の前記第1電極側の一端と前記第2電極との間の距離は、前記第5電極の前記第1電極側の一端と前記第2電極との間の距離と同じである請求項15に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第5半導体層は複数であり、前記複数の第5半導体層は、前記第3電極および前記第4電極の延伸方向に沿って離間している請求項1乃至16のいずれか1項に記載の絶縁ゲート型バイポーラトランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/916,518 US10439054B2 (en) | 2017-06-29 | 2018-03-09 | Insulated gate bipolar transistor |
JP2022128402A JP2022145934A (ja) | 2017-06-29 | 2022-08-10 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017127476 | 2017-06-29 | ||
JP2017127476 | 2017-06-29 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022128402A Division JP2022145934A (ja) | 2017-06-29 | 2022-08-10 | 絶縁ゲート型バイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019012813A true JP2019012813A (ja) | 2019-01-24 |
Family
ID=65226960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018035431A Pending JP2019012813A (ja) | 2017-06-29 | 2018-02-28 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019012813A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111725309A (zh) * | 2019-03-19 | 2020-09-29 | 株式会社东芝 | 半导体装置及其控制方法 |
CN112447824A (zh) * | 2019-08-30 | 2021-03-05 | 株式会社东芝 | 半导体装置及半导体模块 |
CN113345958A (zh) * | 2020-03-03 | 2021-09-03 | 株式会社东芝 | 半导体装置的控制方法 |
JP2021150431A (ja) * | 2020-03-18 | 2021-09-27 | 株式会社東芝 | 半導体装置およびその制御方法 |
US11411104B2 (en) | 2020-03-10 | 2022-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
US11437503B2 (en) | 2020-03-23 | 2022-09-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP7466482B2 (ja) | 2021-03-16 | 2024-04-12 | 三菱電機株式会社 | 半導体装置 |
JP7472068B2 (ja) | 2021-03-19 | 2024-04-22 | 株式会社東芝 | 半導体装置及び半導体回路 |
US11984495B2 (en) | 2020-09-16 | 2024-05-14 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
JP2003188382A (ja) * | 1997-03-14 | 2003-07-04 | Toshiba Corp | 半導体装置及びその制御方法 |
WO2011101955A1 (ja) * | 2010-02-16 | 2011-08-25 | トヨタ自動車株式会社 | 半導体装置 |
US20120104555A1 (en) * | 2010-10-31 | 2012-05-03 | Alpha And Omega Semiconductor Incorporated | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances |
JP2013251395A (ja) * | 2012-05-31 | 2013-12-12 | Denso Corp | 半導体装置 |
JP2014060386A (ja) * | 2012-08-21 | 2014-04-03 | Rohm Co Ltd | 半導体装置 |
JP2014060362A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
-
2018
- 2018-02-28 JP JP2018035431A patent/JP2019012813A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188382A (ja) * | 1997-03-14 | 2003-07-04 | Toshiba Corp | 半導体装置及びその制御方法 |
JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
WO2011101955A1 (ja) * | 2010-02-16 | 2011-08-25 | トヨタ自動車株式会社 | 半導体装置 |
US20120104555A1 (en) * | 2010-10-31 | 2012-05-03 | Alpha And Omega Semiconductor Incorporated | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances |
JP2013251395A (ja) * | 2012-05-31 | 2013-12-12 | Denso Corp | 半導体装置 |
JP2014060386A (ja) * | 2012-08-21 | 2014-04-03 | Rohm Co Ltd | 半導体装置 |
JP2014060362A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111725309A (zh) * | 2019-03-19 | 2020-09-29 | 株式会社东芝 | 半导体装置及其控制方法 |
CN112447824A (zh) * | 2019-08-30 | 2021-03-05 | 株式会社东芝 | 半导体装置及半导体模块 |
CN112447824B (zh) * | 2019-08-30 | 2024-05-28 | 株式会社东芝 | 半导体装置及半导体模块 |
CN113345958A (zh) * | 2020-03-03 | 2021-09-03 | 株式会社东芝 | 半导体装置的控制方法 |
US11411104B2 (en) | 2020-03-10 | 2022-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2021150431A (ja) * | 2020-03-18 | 2021-09-27 | 株式会社東芝 | 半導体装置およびその制御方法 |
JP7387501B2 (ja) | 2020-03-18 | 2023-11-28 | 株式会社東芝 | 半導体装置およびその制御方法 |
US11437503B2 (en) | 2020-03-23 | 2022-09-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
US11984495B2 (en) | 2020-09-16 | 2024-05-14 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
JP7466482B2 (ja) | 2021-03-16 | 2024-04-12 | 三菱電機株式会社 | 半導体装置 |
JP7472068B2 (ja) | 2021-03-19 | 2024-04-22 | 株式会社東芝 | 半導体装置及び半導体回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10439054B2 (en) | Insulated gate bipolar transistor | |
JP2019012813A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP5742672B2 (ja) | 半導体装置 | |
JP6896673B2 (ja) | 半導体装置 | |
JP5762689B2 (ja) | 半導体装置 | |
JP5228800B2 (ja) | 絶縁ゲート型半導体装置の駆動回路 | |
JP6946219B2 (ja) | 半導体装置 | |
JP7210342B2 (ja) | 半導体装置 | |
JP2006245477A (ja) | 半導体装置 | |
JP7373600B2 (ja) | 半導体装置 | |
JP2013251296A (ja) | 半導体装置 | |
JP2023087117A (ja) | 半導体装置 | |
JP2018014418A (ja) | 半導体装置 | |
JP3984227B2 (ja) | 半導体装置 | |
JP2017168638A (ja) | 半導体装置 | |
JP2021150544A (ja) | 半導体装置及び半導体回路 | |
JP2021002620A (ja) | 半導体装置 | |
JP7472068B2 (ja) | 半導体装置及び半導体回路 | |
KR102004768B1 (ko) | 전력 반도체 소자 | |
JP7387501B2 (ja) | 半導体装置およびその制御方法 | |
JP7352437B2 (ja) | 半導体装置 | |
JP3617950B2 (ja) | 半導体素子 | |
JP7346170B2 (ja) | 半導体装置及び半導体モジュール | |
JP3617938B2 (ja) | 半導体素子 | |
JP6995722B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180316 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211217 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220510 |