JP6521799B2 - ハロゲン除去方法および半導体装置の製造方法 - Google Patents

ハロゲン除去方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP6521799B2
JP6521799B2 JP2015170873A JP2015170873A JP6521799B2 JP 6521799 B2 JP6521799 B2 JP 6521799B2 JP 2015170873 A JP2015170873 A JP 2015170873A JP 2015170873 A JP2015170873 A JP 2015170873A JP 6521799 B2 JP6521799 B2 JP 6521799B2
Authority
JP
Japan
Prior art keywords
film
fluorine
halogen
organic solvent
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015170873A
Other languages
English (en)
Other versions
JP2017050339A (ja
JP2017050339A5 (ja
Inventor
竜一 浅子
竜一 浅子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015170873A priority Critical patent/JP6521799B2/ja
Priority to KR1020160106916A priority patent/KR101908192B1/ko
Priority to US15/245,335 priority patent/US9892934B2/en
Publication of JP2017050339A publication Critical patent/JP2017050339A/ja
Publication of JP2017050339A5 publication Critical patent/JP2017050339A5/ja
Application granted granted Critical
Publication of JP6521799B2 publication Critical patent/JP6521799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01111—Halogens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Inorganic Chemistry (AREA)

Description

本発明は、所定の膜にフッ素等のハロゲンを含むガスにより処理した際に膜中に残留するハロゲンを除去するハロゲン除去方法および半導体装置の製造方法に関する。
半導体デバイスの製造工程においては、半導体ウエハ上に形成された層間絶縁膜等の被エッチング膜に対し、フォトレジスト膜等をマスクとしてプラズマエッチングを行って所定のパターンを形成した後、Ｃｕ等の金属を埋め込んで配線を形成する。
プラズマエッチング工程ではフッ素含有ガスを使用するため、被エッチング膜にフッ素含有物質が付着するとともに、被エッチング膜中や下層配線中にもフッ素が残留する。フッ素が残留すると半導体デバイスの信頼性を低下させるため、フッ素の残留量を低減させることが要求されている。
被エッチング膜等に付着したフッ素含有物質は、アッシング処理や洗浄処理である程度除去することができるが、アッシング処理や洗浄処理では膜中に入り込んだフッ素はこれらでは除去することが困難である。また、塩素等の他のハロゲンを含有するエッチングガスを用いることもあり、これらについても少なからずデバイスに悪影響をおそれがあるが、膜中に入り込んだ塩素等も同様に除去することが困難である。
一方、フッ素等のハロゲンを除去する技術として、例えば特許文献１〜３のようなものが知られている。具体的には、特許文献１には、固体表面に形成されたハロゲン原子吸着層またはハロゲン化合物吸着層を、真空装置中で加熱することにより除去することが記載されている。特許文献２には、処理すべき半導体基板の入れられた処理室を超高真空にした後、微量の水素ガスを処理室３に導入し、水素圧力を１０−５〜１０−４トールに維持しながら３００℃程度の温度で半導体基板を熱処理することが記載されている。また、特許文献３には、アッシング後の金属表面上の残余フッ素汚染をＮＨ３／Ｏ２プラズマに露出させて除去することが記載されている。
特開平３−０２５９３４号公報 特開平５−３２６４７７号公報 特開平１０−１８９５５４号公報
しかしながら、特許文献１〜３はいずれも気体中の処理であり、膜表面のハロゲンの除去には有効であるが、膜中に入り込んだハロゲンを有効に除去することは困難である。また、特許文献３のようにプラズマを用いる場合には、近時、被エッチング膜である層間絶縁膜として多用されている低誘電率膜（Ｌｏｗ−ｋ膜）がハロゲン除去対象膜であるような場合は、膜を劣化させるおそれがある。
したがって、本発明は、ハロゲンを含む膜に対して、膜の劣化を抑制しつつ膜中のハロゲンを除去することができるハロゲン除去方法、およびそれを用いた半導体装置の製造方法を提供することを課題とする。
すなわち、本発明の第１の観点は、ハロゲンを含む膜に対し、液体状をなし極性を有する有機溶媒を前記膜の表面に接触した状態を保ちつつ、１ａｔｍより高い圧力および１００℃以上の温度で、前記膜の劣化を抑制するように加熱処理を施す工程を有することを特徴とするハロゲン除去方法を提供する。
前記膜として、Ｓｉ含有膜を用いることができる。この場合に、前記膜は、半導体基板上に形成されたＬｏｗ−ｋ膜であり、フッ素含有ガスによるプラズマエッチングにより膜中にハロゲンが含有されたものが好適である。前記膜中のハロゲンは、化学反応を介することなく前記極性を有する有機溶媒への拡散により溶出除去される。前記極性を有する有機溶媒として、メタノールまたはイソプロピルアルコールを好適に用いることができる。
前記膜として、金属膜を用いることもできる。この場合に、前記膜は、半導体基板上に形成されたＣｕ膜であり、ハロゲン含有ガスによるプラズマエッチングにより膜中にハロゲンが含有されたものが好適である。前記膜中のハロゲンは、膜中の金属フッ化物を還元する化学反応を利用して除去される。前記極性を有する有機溶媒として、イソプロピルアルコールを好適に用いることができる。
上記第１の観点において、加熱処理を施す工程は、溶媒を交換して２回以上繰り返してもよく、また、前記ハロゲンとしてはフッ素を挙げることができる。
本発明の第２の観点は、半導体基板上に所定の膜を形成した構造を準備する工程と、前記所定の膜にフッ素含有ガスを用いたプラズマエッチングを施す工程と、前記プラズマエッチングにより前記所定の膜に含有されたフッ素を除去する工程とを有し、前記フッ素を除去する工程は、前記所定の膜に対し、液体状をなし極性を有する有機溶媒を前記膜の表面に接触した状態を保ちつつ、１ａｔｍより高い圧力および１００℃以上の温度で、前記所定の膜の劣化を抑制するように加熱処理を施すものであることを特徴とする半導体装置の製造方法を提供する。
前記所定の膜として、Ｌｏｗ−ｋ膜を挙げることができる。この場合には、前記所定の膜中のフッ素は、化学反応を介することなく前記極性を有する有機溶剤への拡散により溶出除去される。前記極性を有する有機溶媒として、メタノールまたはイソプロピルアルコールを好適に用いることができる。
前記所定の膜として、Ｃｕ膜を挙げることができる。この場合には、前記所定の膜中のフッ素は、膜中のＣｕＦ２を還元する化学反応を利用して除去される。前記極性を有する有機溶媒として、イソプロピルアルコールを好適に用いることができる。
本発明の第３の観点は、半導体基板上に下層Ｌｏｗ−ｋ膜および下層Ｃｕ配線が形成され、その上に被エッチング膜としての上層Ｌｏｗ−ｋ膜が形成された構造を準備する工程と、前記上層Ｌｏｗ−ｋ膜にフッ素含有ガスを用いたプラズマエッチングを施す工程と、前記プラズマエッチングにより前記上層Ｌｏｗ−ｋ膜および前記下層Ｃｕ配線に含有されたフッ素を除去する工程とを有し、前記フッ素を除去する工程は、前記上層Ｌｏｗ−ｋ膜および前記下層Ｃｕ配線に対し、液体状をなし極性を有する有機溶媒を前記膜の表面に接触した状態を保ちつつ、１ａｔｍより高い圧力および１００℃以上の温度で、前記上層Ｌｏｗ−ｋ膜および前記下層Ｃｕ配線の劣化を抑制するように加熱処理を施すものであることを特徴とする半導体装置の製造方法を提供する。
この場合に、前記極性を有する有機溶媒は、イソプロピルアルコールを好適に用いることができる。
また、第２および第３の観点において、前記フッ素を除去する工程は、前記加熱処理を、溶媒を交換して２回以上繰り返してもよい。
本発明によれば、ハロゲンを含む膜に対し、液体状をなし極性を有する有機溶媒を前記膜の表面に接触した状態を保ちつつ、１ａｔｍより高い圧力で、１００℃以上の温度で加熱処理を施すことにより、膜の劣化を抑制しつつ膜中のハロゲンを除去することができる。
本発明の第１の実施形態に係るハロゲン除去方法を示すフローチャートである。 溶媒による加熱処理を施すための装置の一例を示す断面図である。 本発明の第２の実施形態に係るハロゲン除去方法を示すフローチャートである。 本発明の第３の実施形態に係るハロゲン除去方法を示すフローチャートである。 実験例における実験のフローを示す図である。 実験例１におけるサンプル１〜３の加熱処理の条件を示す図である。 実験例１におけるサンプル１〜３およびエッチング直後のサンプルについて、昇温脱離ガス分析測定装置により温度に対するフッ素（Ｆ）のデガス量および水（Ｈ２Ｏ）のデガス量を測定した結果を示す図である。 実験例１におけるサンプル１〜３およびエッチング直後のサンプルについて、ｋ値を測定した結果を示す図である。 実験例１におけるサンプル１〜３およびエッチング直後のサンプルの、１ＭＶ／ｃｍの電界を印加したときの電流密度を示す図である。 実験例１におけるサンプル１〜３の断面のＳＥＭ写真である。 実験例２におけるサンプル４の加熱処理の条件を示す図である。 実験例２におけるサンプル４とエッチング直後のサンプルのＬｏｗ−ｋ膜のｋ値を測定した結果を示す図である。 実験例２におけるサンプル４およびエッチング直後のサンプルについて、昇温脱離ガス分析測定装置により温度に対する水（Ｈ２Ｏ）のデガス量およびＦのフッ素（Ｆ）のデガス量を測定した結果を示す図である。 実験例３におけるサンプル５〜７の加熱処理の条件を示す図である。 実験例３におけるサンプル５〜７、ならびにエッチング前のイニシャルのサンプルおよびエッチング後のサンプルについて、ＳＩＭＳにより深さ方向のフッ素（Ｆ）濃度を測定した結果を示す図である。 実験例３におけるサンプル５〜７、ならびにエッチング前のイニシャルのサンプルおよびエッチング後のサンプルについて、ＳＩＭＳにより深さ方向の酸素（Ｏ）濃度を測定した結果を示す図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜第１の実施形態＞
最初に第１の実施形態について説明する。
図１は本発明の第１の実施形態に係るハロゲン除去方法を示すフローチャートである。
第１の実施形態では、半導体基板上に被エッチング膜としてのＬｏｗ−ｋ膜を有する構造を準備し（工程１）、Ｌｏｗ−ｋ膜に対し、フッ素含有ガスによるプラズマエッチングを施す（工程２）。
このエッチング処理により、Ｌｏｗ−ｋ膜表面にはフッ素を含有したエッチングデポが形成され、Ｌｏｗ−ｋ膜中にはフッ素が拡散し、膜中にフッ素が残留した状態となる。
Ｌｏｗ−ｋ膜はＳｉを含有しており、ＳｉＯＣ、ＳｉＣＨＯ、ＳｉＯＦを典型的なものとして挙げることができる。また、エッチングガスとして用いられるフッ素含有ガスとしては、特に限定されず、一般的なＦ含有ガス、例えばＣＦ４やＣ4Ｆ８等のＣｘＦｙ系のガスを挙げることができる。
次に、液体状をなし極性を有する有機溶媒にＬｏｗ−ｋ膜表面が常に接触する状態を保つようにし、１ａｔｍ（１．０１×１０５Ｐａ）より高い圧力および１００℃以上の温度での加熱処理を施す（工程３）。
具体的には、図２に示すように、容器１内に設けられた保持台２の上にＬｏｗ−ｋ膜を有する半導体基板Ｗを載置し、液体状をなし極性を有する有機溶媒Ｌを容器（オートクレーブ）１内に入れ、半導体基板Ｗが有機溶媒中に浸漬するようにし、容器１に蓋３をねじ等により固定し、容器１内のヒーター４により加熱処理する。ヒーターは容器１の外側に巻いてもよい。容器１内の圧力は圧力計５で測定し、容器１内の温度は、温度計６により温度測定しつつ、温調器７により温調可能となっている。そして、制御器８により、１ａｔｍ（１．０１×１０５Ｐａ）より高い圧力で、溶媒温度が１００℃以上になるように制御しつつ所定時間加熱処理を施す。このとき、Ｌｏｗ−ｋ膜は常に液体状の溶媒が接触するようにされる。
これにより、化学反応を利用することなく、溶媒へのフッ素の拡散を利用して膜中のフッ素を除去する。すなわち、常温常圧ではＬｏｗ−ｋ膜から溶媒中のフッ素の移動は起こりにくいが、このように、極性を有する有機溶媒を液体状態に保ったまま、加圧状態で１００℃以上に保持することにより、極性を有する有機溶媒中に対するＬｏｗ−ｋ膜中のフッ素の拡散速度が速くなり、比較的短時間でＬｏｗ−ｋ膜中のフッ素を溶出させることができる。有機溶媒が液体状態を保っている限り、温度および圧力が高いほどフッ素の拡散速度が速くなるので短時間でフッ素を溶媒中へ溶出させることができる。
工程３の加熱処理は１回でもよいが、溶媒へのフッ素溶出量は飽和するので、１回の加熱処理によるフッ素の溶出量が不十分な場合には、溶媒を交換して同様の加熱処理を２回以上繰り返すことが好ましい。
極性を有する有機溶媒としては、適切な極性を有し、Ｌｏｗ−ｋ膜を劣化させないものが選択され、例えばメタノール、イソプロピルアルコール（ＩＰＡ）を好適に用いることができる。水も極性を有し、フッ素を溶出する効果を得ることができるが、水を用いるとＬｏｗ−ｋ膜の表面を変質させて劣化し、誘電率が上昇してしまう。
この加熱処理の条件としては、２〜３ａｔｍおよび１００〜１５０℃（例えば１２０℃）であることが好ましい。
加熱処理が終了後、適宜の方法で乾燥処理を行い（工程４）、一連の工程を終了する。
このように、メタノールやＩＰＡのように適切な極性を有する有機溶媒を用い、この有機溶媒が加圧状態で１００℃以上になるように、かつこの有機溶剤が常に液体状態でＬｏｗ−ｋ膜に接触する状態が維持されるように加熱処理を施すことにより、Ｌｏｗ−ｋ膜を劣化させることなく、Ｌｏｗ−ｋ膜中のフッ素の量を低減することができる。
＜第２の実施形態＞
図３は本発明の第２の実施形態に係るハロゲン除去方法を示すフローチャートである。
第２の実施形態では、半導体基板上に被エッチング膜としてのＣｕ膜を有する構造を準備し（工程１１）、Ｃｕ膜に対し、フッ素含有ガスによるプラズマエッチングを施す（工程１２）。
このエッチング処理により、Ｃｕ膜表面にはフッ素を含有したエッチングデポが形成され、Ｃｕ膜中にはフッ素が拡散し、膜中にフッ素が残留した状態となる。
次に、液体状をなし極性を有する有機溶媒にＣｕ膜表面が常に接触する状態を保つようにし、１ａｔｍ（１．０１×１０５Ｐａ）より高い圧力および１００℃以上の温度での加熱処理を施す（工程１３）。このとき、第１の実施形態と同様、図２の装置を用いることができる。
ただし、Ｌｏｗ−ｋ膜の場合とは異なり、化学反応を利用して膜中のフッ素を除去する。すなわち、極性を有する有機溶媒（ＲＯＨ）を用い、加圧状態で加熱処理することにより、常温常圧では生じ難い以下の（１）式に示す酸化還元反応が生じると考えられる。
２ＲＯＨ＋ＣｕＦ２ ⇔ ２Ｒ（Ｏ）＋Ｃｕ＋２ＨＦ ・・・（１）
具体的には、加圧状態で１００℃以上の高温に加熱することで、上記（１）式の右方向への反応がわずかに生じ、わずかに金属フッ化物であるフッ化銅（ＣｕＦ２）が還元されてＣｕとなり、フッ素がＨＦとなってＣｕ膜から離脱する。このとき、有機溶媒が液体状態を保っている限り、温度および圧力が高いほど反応性を良好にすることができる。
工程１３の加熱処理は１回でもよいが、上記（１）の反応はわずかであるため、溶媒を交換して２回以上繰り返すことが好ましい。溶媒（ＲＯＨ）を交換して同時に生じたＨＦを除去すると、平衡を保つためにＨＦの濃度が増加するように再び右方向への反応がわずかに生じる。したがって、これを２回以上繰り返すことでＣｕ膜中のフッ素量を次第に低減することができる。
加熱処理の繰り返し回数が多いほどフッ素の除去量を増加させることができるが、要求されるフッ素濃度とスループットの兼ね合いから加熱処理の回数を決定すればよい。
極性を有する有機溶媒としては、適切な極性を有し、Ｃｕの酸化による膜の劣化を抑制できるものが選択され、例えばＩＰＡを好適に用いることができる。水やメタノールも極性を有し、フッ素を低減する効果を得ることができるが、これらを用いるとＣｕの酸化を十分に抑制することができない。
加熱処理の条件としては、第１の実施形態と同様、２〜３ａｔｍおよび１００〜１５０℃（例えば１２０℃）であることが好ましい。
加熱処理が終了後、適宜の方法で乾燥処理を行い（工程１４）、一連の工程を終了する。
このように、ＩＰＡのように適切な極性を有する有機溶媒を用い、この有機溶媒が加圧状態で１００℃以上になるように、かつこの有機溶剤が常に液体状態でＣｕ膜の表面に接触する状態が維持されるように加熱処理を施すことにより、Ｃｕ膜の酸化を抑制しつつ、Ｃｕ膜中のフッ素の量を低減することができる。
＜第３の実施形態＞
図４は本発明の第３の実施形態に係るハロゲン除去方法を示すフローチャートである。
第３の実施形態では、半導体基板上に下層Ｌｏｗ−ｋ膜および下層Ｃｕ配線（Ｃｕ膜）が形成され、その上に被エッチング膜としての上層Ｌｏｗ−ｋ膜が形成された構造を準備し（工程２１）、上層Ｌｏｗ−ｋ膜に対し、所定パターンのマスクを介してフッ素含有ガスによりプラズマエッチングを施し、下層Ｃｕ配線を露出させる（工程２２）。
このエッチング処理により、上層Ｌｏｗ−ｋ膜および下層Ｃｕ配線の表面にはフッ素を含有したエッチングデポが形成され、上層Ｌｏｗ−ｋ膜および下層Ｃｕ配線中にフッ素が拡散し、これらの中にフッ素が残留した状態となる。
次に、液体状をなし極性を有する有機溶媒に上層Ｌｏｗ−ｋ膜の表面および下層Ｃｕ配線の表面が常に接触する状態を保つようにし、１ａｔｍ（１．０１×１０５Ｐａ）より高い圧力および１００℃以上の温度での加熱処理を施す（工程２３）。このとき、第１の実施形態と同様、図２の装置を用いることができる。
これにより、上層Ｌｏｗ−ｋ膜については、第１の実施形態のＬｏｗ−ｋ膜と同様、化学反応を利用することなく、溶媒へのフッ素の拡散を利用して膜中のフッ素を除去し、下層Ｃｕ配線については、第２の実施形態のＣｕ膜と同様、（１）の酸化還元反応を利用して配線中のフッ素を除去する。
工程２３の加熱処理は１回でもよいが、１回の加熱処理ではフッ素の低減量が不十分な場合には、加熱処理を２回以上繰り返すことが好ましい。
第３の実施形態において用いる有機溶媒としては、適切な極性を有し、Ｌｏｗ−ｋ膜を劣化させず、かつＣｕの酸化を抑制できるものが選択され、例えばＩＰＡを好適に用いることができる。上述したように水やメタノールも極性を有し、フッ素を低減する効果を得ることができるが、これらを用いるとＣｕの酸化（酸化銅への変質）を十分に抑制することができない。
第３の実施形態においても、加熱処理の条件としては、第１の実施形態と同様、２〜３ａｔｍおよび１００〜１５０℃（例えば１２０℃）であることが好ましい。
加熱処理が終了後、適宜の方法で乾燥処理を行い（工程２４）、一連の工程を終了する。
このように、ＩＰＡのように適切な極性を有する有機溶媒を用い、有機溶媒が加圧状態で１００℃以上になるように、かつこの有機溶剤が常に液体状態で上層Ｌｏｗ−ｋ膜の表面および下層Ｃｕ配線に接触する状態が維持されるように加熱処理を施すことにより、上層Ｌｏｗ−ｋ膜の劣化および下層Ｃｕ配線の酸化を抑制しつつ、上層Ｌｏｗ−ｋ膜の表面および下層Ｃｕ配線のフッ素の量を低減することができる。
＜実験例＞
次に、実験例について説明する。
（実験例１）
ここでは、Ｓｉ基板上にブランケットのＬｏｗ−ｋ膜（ＳｉＣＨＯ）を成膜したサンプルを複数枚準備し、Ｌｏｗ−ｋ膜に対し、フッ素含有ガスとして一般的なＣｘＦｙ系のエッチングガスを用いてＬｏｗ−ｋ膜の膜厚が半分程度になるまでプラズマエッチング処理を実施した。これらサンプルについて、オートクレーブ中で３種類の条件の溶媒中の加熱処理を行った後、２００℃で真空乾燥を行った（サンプル１〜３）。図５に実験のフローを示し、図６にサンプル１〜３の加熱処理の条件を示す。
サンプル１は、溶媒として純水を用い、圧力：２〜３ａｔｍ、温度：１２０℃、時間：１２時間の処理を冷却および溶媒交換を挟んで３回行ったものである。サンプル２は溶媒としてメタノールを用い、圧力：２〜３ａｔｍ、温度：１２０℃、時間：１２時間の処理を冷却および溶媒交換を挟んで２回を行った後、溶媒を純水に交換し、常圧および５０℃で１０分程度の洗浄処理を行ったものである。サンプル３は、溶媒として純水を用い、圧力：２〜３ａｔｍ、温度：１２０℃、時間：３６時間の処理を１回行ったものである。
これらサンプル１〜３およびエッチング直後のサンプルについて、昇温脱離ガス分析測定装置により温度に対するフッ素（Ｆ）のデガス量および水（Ｈ２Ｏ）のデガス量を測定した。その結果を図７に示す。図７（ａ）は温度に対するＦのデガス量を示す図であり、図７（ｂ）は温度に対するＨ２Ｏのデガス量を示す図である。
図７（ａ）に示すように、純水を用いて加熱処理を行ったサンプル１、３では、エッチング直後に比べて高温までＦのデガス量が低減されており、完全ではないがＦが除去されていることがわかる。メタノールを用いて加熱処理を行ったサンプル２では、５００℃まではＦのデガス量が低減されており、一定のＦ除去効果が見られることがわかる。ただし、それより高温のデガス成分は十分には除去できていない。
また、図７（ｂ）に示すように、純水を用いて加熱処理を行ったサンプル１、３はＨ２Ｏのデガス量が多く、特に、連続処理したサンプル３では大幅に増加していることがわかる。これは膜が劣化して吸水されたためであると考えられる。これに対してメタノールを用いて加熱処理を行ったサンプル２はＨ２Ｏのデガス量がサンプル１、３よりも低く、特に低温側で少ないことがわかる。
次に、これらサンプル１〜３およびエッチング直後のサンプルについて、電気特性を評価した。図８は各サンプルのＬｏｗ−ｋ膜のｋ値を測定した結果を示す図であり、図９は各サンプルの１ＭＶ／ｃｍの電界を印加したときの電流密度を示す図である。
これらの図に示すように、純水を用いて加熱処理を行ったサンプル１、３は、Ｌｏｗ−ｋ膜表面の荒れに起因してｋ値を測定するためのＣＶ計測が不能であった。また、Ｌｏｗ−ｋ膜の電流密度が高く、絶縁性が低下していることがわかる。このことからも、サンプル１、３では膜が劣化していることがわかる。これに対して、メタノールを用いて加熱処理を行ったサンプル２では、エッチング直後のサンプルよりもＬｏｗ−ｋ膜のｋ値がわずかに上昇しているのみであり、電流密度はエッチング直後のサンプルと同等であった。
図１０は、サンプル１〜３の断面の走査型顕微鏡（ＳＥＭ）写真である。図１０から、純水を用いて断続的な加熱処理を行ったサンプル１は、Ｌｏｗ−ｋ膜表面に二層の変質層が形成されており、純水を用いて連続的な加熱処理を行ったサンプル３は、Ｌｏｗ−ｋ膜表面に荒れた一層の変質層が形成されているのに対し、メタノールを用いて加熱処理を行ったサンプル２は、Ｌｏｗ−ｋ膜に変化が見られないことがわかる。
以上の結果から、純水を用いて加熱処理したサンプル１、３は、Ｌｏｗ−ｋ膜からフッ素を除去する効果は高いが、膜が劣化してしまうのに対し、メタノールを用いて加熱処理したサンプル２は、サンプル１、３よりは劣るもののＬｏｗ−ｋ膜からフッ素を除去する効果を得ることができ、しかも膜がほとんど劣化しないことが確認された。
（実験例２）
ここでは、実験例１と同様、Ｓｉ基板上にブランケットのＬｏｗ−ｋ膜（ＳｉＣＨＯ）を成膜したサンプルを準備し、Ｌｏｗ−ｋ膜に対し、フッ素含有ガスとして一般的なＣｘＦｙ系のエッチングガスを用いてＬｏｗ−ｋ膜の膜厚が半分程度になるまでプラズマエッチング処理を実施し、オートクレーブ中で溶媒としてＩＰＡを用い図１１に示す条件の加熱処理を行った後、２００℃で真空乾燥を行い、サンプル４を作製した。サンプル４は実験例１のサンプル２のメタノールをＩＰＡに置き換えたものであり、他の条件はサンプル２と同様である。
図１２は、サンプル４とエッチング直後のサンプルのＬｏｗ−ｋ膜のｋ値を測定した結果を示す図である。この図に示すように、ＩＰＡを用いて加熱処理したサンプル４は、Ｌｏｗ−ｋ膜のｋ値がエッチング直後のサンプルと同等であった。
図１３はサンプル４およびエッチング直後のサンプルについて、昇温脱離ガス分析測定装置により温度に対する水（Ｈ２Ｏ）のデガス量およびＦのフッ素（Ｆ）のデガス量を測定した結果を示す図であり、（ａ）がＨ２Ｏのデガス量、（ｂ）がＦのデガス量を示す。これらから、ＩＰＡを用いて加熱処理したサンプル４は、吸水量はエッチング直後のサンプルと同等であり、Ｆのデガスが少ないことから、Ｌｏｗ−ｋ膜中のＦを膜を劣化させずに除去できることが確認された。
（実験例３）
ここでは、Ｓｉ基板上にブランケットのＣｕ膜を成膜したサンプルを複数枚準備し、Ｃｕ膜に対し、フッ素含有ガスとして一般的なＣｘＦｙ系のエッチングガスを用いてプラズマエッチング処理を実施した。これらサンプルについて、オートクレーブ中で３種類の条件の溶媒中の加熱処理を行った後、２００℃で真空乾燥を行った（サンプル５〜７）。実験のフローは図５と同様である。サンプル５はメタノールを用いてサンプル２と同様の加熱処理を行ったもの、サンプル６はＩＰＡを用いてサンプル４と同様の加熱処理を行ったもの、サンプル７はＩＰＡを用いて
サンプル４の加熱処理条件において、各ＩＰＡ処理時間を２４時間に変更した条件で加熱処理したものである。図１４にサンプル５〜７の加熱処理条件をまとめて示す。
これらサンプル５〜７、ならびにエッチング前のイニシャルのサンプルおよびエッチング後のサンプルについて、ＳＩＭＳにより深さ方向のフッ素（Ｆ）濃度および酸素（Ｏ）濃度を測定した。その結果を図１５および図１６に示す。
図１５に示すようにＦ濃度については、サンプル５〜７においてＣｕ膜表面付近でエッチング後のサンプルよりもＦ濃度が低下しており、メタノールやＩＰＡを用いた加熱処理によりＣｕ膜中からＦを除去されることが確認された。また、図１６に示すようにＯ濃度については、ＩＰＡを用いて加熱処理したサンプル６、７ではイニシャルに比べて大きな上昇は見られないが、メタノールを用いて加熱処理したサンプル５ではよりＣｕ膜中のＯ濃度が高く、メタノールではＣｕ膜の酸化が進んでいることが確認された。
以上の結果から、Ｃｕ膜の場合は、メタノールを用いて加熱処理することにより、膜中のＦを除去することができるが、Ｃｕ膜の酸化が進みＣｕ膜を劣化させることが確認された。これに対しＩＰＡを用いて加熱処理した場合、膜中のＦを除去することができ、かつＣｕ膜の酸化による劣化が少ないことが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、膜中のフッ素を除去する例について示したが、塩素等の他のハロゲンでも同様の手法で除去できることは明らかである。すなわち、ハロゲンの中ではフッ素が最も原子半径が小さく除去し難い元素であるから、フッ素を除去することが可能な条件では他のハロゲンも除去可能である。
また、上記実施形態ではＬｏｗ−ｋ膜およびＣｕに本発明を適用した例について示したが、Ｌｏｗ−ｋ以外の他のＳｉ含有物質およびＣｕ以外の他の金属において、Ｌｏｗ−ｋ膜およびＣｕと同様の原理でフッ素等のハロゲンを除去することができる。
また、上記実施形態では、フッ素含有ガスを用いたプラズマエッチングによりフッ素が残留する膜に対してフッ素の除去処理を行った例について示したが、プラズマエッチングに限らず、何等かの処理でハロゲンが残留した材料であれば適用可能である。
さらに、基板として半導体基板を用いた例を示したが、本発明の原理上、半導体基板に限るものでないことはいうまでもない。
１；容器（オートクレーブ）
２；保持台
３；蓋
４；ヒーター
５；圧力計
６；温度計
７；温調器
８；制御器
Ｌ；極性を有する有機溶媒
Ｗ；半導体ウエハ

Claims (21)

  1. ハロゲンを含む膜に対し、液体状をなし極性を有する有機溶媒を前記膜の表面に接触した状態を保ちつつ、１ａｔｍより高い圧力および１００℃以上の温度で、前記膜の劣化を抑制するように加熱処理を施す工程を有することを特徴とするハロゲン除去方法。
  2. 前記膜は、Ｓｉ含有膜であることを特徴とする請求項１に記載のハロゲン除去方法。
  3. 前記膜は、半導体基板上に形成されたＬｏｗ−ｋ膜であり、フッ素含有ガスによるプラズマエッチングにより膜中にハロゲンが含有されたものであることを特徴とする請求項２に記載のハロゲン除去方法。
  4. 前記膜中のハロゲンは、化学反応を介することなく前記極性を有する有機溶媒への拡散により溶出除去されることを特徴とする請求項２または請求項３に記載のハロゲン除去方法。
  5. 前記極性を有する有機溶媒は、メタノールまたはイソプロピルアルコールであることを特徴とする請求項２から請求項４のいずれか１項に記載のハロゲン除去方法。
  6. 前記膜は、金属膜であることを特徴とする請求項１に記載のハロゲン除去方法。
  7. 前記膜は、半導体基板上に形成されたＣｕ膜であり、ハロゲン含有ガスによるプラズマエッチングにより膜中にハロゲンが含有されたものであることを特徴とする請求項６に記載のハロゲン除去方法。
  8. 前記膜中のハロゲンは、膜中の金属フッ化物を還元する化学反応を利用して除去されることを特徴とする請求項６または請求項７に記載のハロゲン除去方法。
  9. 前記極性を有する有機溶媒は、イソプロピルアルコールであることを特徴とする請求項６から請求項８のいずれか１項に記載のハロゲン除去方法。
  10. 加熱処理を施す工程は、溶媒を交換して２回以上繰り返すことを特徴とする請求項１から請求項９のいずれか１項に記載のハロゲン除去方法。
  11. 前記ハロゲンはフッ素であることを特徴とする請求項１から請求項１０のいずれか１項に記載のハロゲン除去方法。
  12. 半導体基板上に所定の膜を形成した構造を準備する工程と、
    前記所定の膜にフッ素含有ガスを用いたプラズマエッチングを施す工程と、
    前記プラズマエッチングにより前記所定の膜に含有されたフッ素を除去する工程とを有し、
    前記フッ素を除去する工程は、前記所定の膜に対し、液体状をなし極性を有する有機溶媒を前記膜の表面に接触した状態を保ちつつ、１ａｔｍより高い圧力および１００℃以上の温度で、前記所定の膜の劣化を抑制するように加熱処理を施すものであることを特徴とする半導体装置の製造方法。
  13. 前記所定の膜は、Ｌｏｗ−ｋ膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記所定の膜中のフッ素は、化学反応を介することなく前記極性を有する有機溶剤への拡散により溶出除去されることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記極性を有する有機溶媒は、メタノールまたはイソプロピルアルコールであることを特徴とする請求項１３または請求項１４に記載の半導体装置の製造方法。
  16. 前記所定の膜は、Ｃｕ膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
  17. 前記所定の膜中のフッ素は、膜中のＣｕＦ２を還元する化学反応を利用して除去されることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記極性を有する有機溶媒は、イソプロピルアルコールであることを特徴とする請求項１６または請求項１７に記載の半導体装置の製造方法。
  19. 半導体基板上に下層Ｌｏｗ−ｋ膜および下層Ｃｕ配線が形成され、その上に被エッチング膜としての上層Ｌｏｗ−ｋ膜が形成された構造を準備する工程と、
    前記上層Ｌｏｗ−ｋ膜にフッ素含有ガスを用いたプラズマエッチングを施す工程と、
    前記プラズマエッチングにより前記上層Ｌｏｗ−ｋ膜および前記下層Ｃｕ配線に含有されたフッ素を除去する工程とを有し、
    前記フッ素を除去する工程は、前記上層Ｌｏｗ−ｋ膜および前記下層Ｃｕ配線に対し、液体状をなし極性を有する有機溶媒を前記膜の表面に接触した状態を保ちつつ、１ａｔｍより高い圧力および１００℃以上の温度で、前記上層Ｌｏｗ−ｋ膜および前記下層Ｃｕ配線の劣化を抑制するように加熱処理を施すものであることを特徴とする半導体装置の製造方法。
  20. 前記極性を有する有機溶媒は、イソプロピルアルコールであることを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 前記フッ素を除去する工程は、前記加熱処理を、溶媒を交換して２回以上繰り返すことを特徴とする請求項１２から請求項２０のいずれか１項に記載の半導体装置の製造方法。
JP2015170873A 2015-08-31 2015-08-31 ハロゲン除去方法および半導体装置の製造方法 Active JP6521799B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015170873A JP6521799B2 (ja) 2015-08-31 2015-08-31 ハロゲン除去方法および半導体装置の製造方法
KR1020160106916A KR101908192B1 (ko) 2015-08-31 2016-08-23 할로겐 제거 방법 및 반도체 장치의 제조 방법
US15/245,335 US9892934B2 (en) 2015-08-31 2016-08-24 Method for removing halogen and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015170873A JP6521799B2 (ja) 2015-08-31 2015-08-31 ハロゲン除去方法および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2017050339A JP2017050339A (ja) 2017-03-09
JP2017050339A5 JP2017050339A5 (ja) 2018-07-26
JP6521799B2 true JP6521799B2 (ja) 2019-05-29

Family

ID=58096652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015170873A Active JP6521799B2 (ja) 2015-08-31 2015-08-31 ハロゲン除去方法および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9892934B2 (ja)
JP (1) JP6521799B2 (ja)
KR (1) KR101908192B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11209877B2 (en) * 2018-03-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module
JP7486601B2 (ja) 2020-11-09 2024-05-17 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325934A (ja) 1989-06-23 1991-02-04 Nec Corp 固体表面に吸着したハロゲン含有層の除去方法
JPH0748482B2 (ja) * 1989-10-14 1995-05-24 大日本スクリーン製造株式会社 酸化膜等の被膜除去処理後における基板表面の洗浄方法
JPH05326477A (ja) 1992-05-26 1993-12-10 Ulvac Japan Ltd 半導体基板表面のハロゲン除去方法
JPH07321117A (ja) * 1994-05-25 1995-12-08 Toshiba Corp 半導体基板の処理方法
JP3526961B2 (ja) * 1995-05-24 2004-05-17 松下電器産業株式会社 半導体装置の製造方法
KR19980064028A (ko) 1996-12-12 1998-10-07 윌리엄비.켐플러 금속의 사후 에칭 탈플루오르 저온 공정
JP3932636B2 (ja) * 1997-12-08 2007-06-20 ソニー株式会社 半導体装置の製造方法
JP4482217B2 (ja) * 2000-10-25 2010-06-16 ソニー株式会社 半導体装置用洗浄剤及び半導体装置の洗浄方法
JP2005026277A (ja) * 2003-06-30 2005-01-27 Sony Corp 低誘電率膜の成膜方法
US7713885B2 (en) * 2005-05-11 2010-05-11 Micron Technology, Inc. Methods of etching oxide, reducing roughness, and forming capacitor constructions
KR20080023346A (ko) * 2005-06-16 2008-03-13 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 경화된 포토레지스트, 에칭 후 잔류물 및/또는 바닥 반사방지 코팅 층의 제거를 위한 고밀도 유체 조성물
JP2007220882A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 埋込配線の形成方法
SG170760A1 (en) * 2006-04-05 2011-05-30 Asahi Glass Co Ltd Method for washing device substrate
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
US8153533B2 (en) 2008-09-24 2012-04-10 Lam Research Methods and systems for preventing feature collapse during microelectronic topography fabrication
JP5064423B2 (ja) * 2009-02-16 2012-10-31 Ｄｏｗａエレクトロニクス株式会社 銀の粒子粉末および分散液

Also Published As

Publication number Publication date
US9892934B2 (en) 2018-02-13
KR20170026180A (ko) 2017-03-08
KR101908192B1 (ko) 2018-10-15
US20170062237A1 (en) 2017-03-02
JP2017050339A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP4805862B2 (ja) 基板処理装置、基板処理方法、及び半導体装置の製造方法
KR101908737B1 (ko) 작은-ｋ 절연체를 위한 저손상 포토레지스트 스트립 방법
JP5537657B2 (ja) 配線構造の形成方法、半導体装置の製造方法、基板処理装置
JP2007324350A (ja) 熱処理方法および熱処理装置、ならびに基板処理装置
IL247182A (en) Liquid preparations for cleaning a semiconductor device and a method for cleaning a semiconductor device
TW201241895A (en) Supercritical drying method and apparatus for semiconductor substrates
CN107078043B (zh) 抑制了包含钽的材料的损伤的半导体元件的清洗液、及使用其的清洗方法
TWI392023B (zh) Treatment of amorphous carbon film
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
JP6521799B2 (ja) ハロゲン除去方法および半導体装置の製造方法
TWI244130B (en) Method of reclaiming silicon wafers
KR102071794B1 (ko) 붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법
US20110045171A1 (en) Multi-Step Method to Selectively Deposit Ruthenium Layers of Arbitrary Thickness on Copper
KR20210136102A (ko) 드라이 에칭 방법 및 반도체 디바이스의 제조 방법
JP4699719B2 (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
TW201718841A (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
US6652666B2 (en) Wet dip method for photoresist and polymer stripping without buffer treatment step
US20100167538A1 (en) Method for removing native oxide remaining on a surface of a semiconductor device during manufacturing
JPS6345821A (ja) 蒸気処理装置
JP2019062089A (ja) 基板処理方法及びコンピュータ記憶媒体
TWI836358B (zh) 蝕刻鉬之方法
JP5138291B2 (ja) アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
JP4085162B2 (ja) シリコン基板の表面処理方法
JP2021141269A (ja) シリコン部材及びその製造方法
JP4889376B2 (ja) 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190423

R150 Certificate of patent or registration of utility model

Ref document number: 6521799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250