JP6502193B2 - シリコン微結晶複合体膜、熱電材料及びそれらの製造方法 - Google Patents

シリコン微結晶複合体膜、熱電材料及びそれらの製造方法 Download PDF

Info

Publication number
JP6502193B2
JP6502193B2 JP2015129045A JP2015129045A JP6502193B2 JP 6502193 B2 JP6502193 B2 JP 6502193B2 JP 2015129045 A JP2015129045 A JP 2015129045A JP 2015129045 A JP2015129045 A JP 2015129045A JP 6502193 B2 JP6502193 B2 JP 6502193B2
Authority
JP
Japan
Prior art keywords
silicon
microcrystalline
composite film
silicide
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015129045A
Other languages
English (en)
Other versions
JP2017017068A (ja
Inventor
吉宣 宮▲崎▼
吉宣 宮▲崎▼
紀行 内田
紀行 内田
多田 哲也
哲也 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2015129045A priority Critical patent/JP6502193B2/ja
Publication of JP2017017068A publication Critical patent/JP2017017068A/ja
Application granted granted Critical
Publication of JP6502193B2 publication Critical patent/JP6502193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、鉄原子とシリコン原子からなるシリコン微結晶複合体膜、該シリコン微結晶複合体膜を用いた熱電材料、及びそれらの製造方法に関する。
金属とシリコンからなる遷移金属シリサイドを含有する膜は、近年に研究開発が進められている。金属としての特性を利用した遷移金属シリサイド膜は、耐熱性、耐酸化性、耐食性、電気伝導特性等に優れ、電極、高温構造物、耐環境用コーティングなどの材料として期待される。半導体としての特性を利用した遷移金属シリサイド含有膜は、発光素子、太陽電池、熱電変換素子等の材料として期待される。また、半導体装置の技術分野では、遷移金属シリサイド含有膜は、シリコンを用いるLSI等のプロセスにマッチングのよい材料として知られている。
熱電変換材料では、高い電気伝導特性と低い熱伝導特性が求められる。Si系熱電変換材料は、Siにリン(P)やホウ素(B)等の不純物をドーピングすることにより、高い電気伝導特性が得られるものの、高い熱伝導性を有する欠点から、熱電変換材料開発の中心ではなかった。しかし、Siナノワイヤーやナノ結晶などのナノ材料の熱伝導が、バルクのSiよりも低く、熱電変換材料として注目されている(非特許文献1参照)。
本発明者らは、先に、直径10nm以下のシリコンナノ結晶と金属シリサイドナノ結晶が凝集していることを特徴とする半導体材料を実現した(特許文献1参照)。特許文献1では、金属とシリコンの合金を熱処理(550℃〜900℃程度)して、シリコンナノ結晶と金属シリサイドナノ結晶に相分離することにより、前記半導体材料を製造することを示した。特許文献1では、金属シリサイドを構成する金属として、マグネシウムMg、チタンTi、バナジウムV、クロムCr、マンガンMn、鉄Fe、コバルトCo、ニッケルNi、ジルコニウムZr、ニオブNb、モリブデンMo、ルテニウムRu、ロジウムRh、バリウムBa、ハフニウムHf、タンタルTa、タングステンW、レニウムRe、オスミウムOs、イリジウムIrが挙げられている。
また、本発明者らは、先に、上記半導体材料のうちSiとNiSi2からなる複合材料の高い熱電特性とナノ構造制御によるさらなる高性能化についての研究を、報告している(非特許文献2、3、4、5参照)。
特開2012−84870号公報
Wang et al., Appl. Phys. Lett. 93, 193121, 2008). N. Uchida et al., J. Appl. Phys. 114, 134311 (2013). N. Uchida et al., ICT2013 (32th annual international conference on thermoelectrics) abstract,C1_05. N. Uchida et al., ICT2014 (33th annual international conference on thermoelectrics) abstract,C6_07. N. Uchida et al., ECS Meeting (The society for solid-state and electrochemical science and technology) abstract MA2014-02, 1861
シリコンナノ材料の場合、ナノ構造界面で平均自由行程が20nm以上のフォノンが散乱され熱伝導率の減少が生じる一方で、ヘビードープされた結晶Si中の伝導電子の平均自由行程が室温で数nmである。このことから、ナノ結晶のサイズが数nmから20nmのとき、電気伝導には影響を与えずに熱伝導のみを低減させることができ、高性能な熱電変換材料を供給することが可能になる。ただし、これまでに報告されている材料では、バルクSiをミリングして作製したSiナノ結晶を凝集しているために、ナノ結晶界面に僅かではあるものの酸化膜などの界面層が形成され、隣り合うナノ結晶との接合が悪く、電気伝導特性に影響を与えていた。実際、熱電変換性能指数(ZT)は、n型のSiナノ結晶凝集材料において、室温で0.02であり、バルクSi(ZT=0.01)の2倍程度にすぎない(非特許文献1参照)。
なお、熱電変換性能指数(ZT)は、次のように定義される。S:ゼーベック係数、σ:導電率、κ:熱伝導度、T:動作温度(絶対温度K)とするとき、
ZT=S2σT/κ
本発明者らは、Si系熱電変換材料として、サイズが直径10nm以下に揃ったシリコンナノ結晶とシリサイドナノ結晶を凝集した材料を使用することにより、サイズ効果により熱伝導率を低減すると同時に、シリサイドナノ結晶を含有することにより電気伝導の高い、高性能な熱電変換材料を供給可能であることを示した(特許文献1参照)。特許文献1では、従来のシリコンナノ結晶熱電材料と異なり、ナノ結晶同士を、酸化膜などの界面層なしに接合することができるので、電気伝導性の高い界面を形成できた。
特許文献1記載の方法と同様の方法で、本発明者らが実際に作製したところ、ニッケル(Ni)シリサイドナノ結晶とSiナノ結晶の凝集半導体材料の場合、ZTは、p型が室温で0.13、n型が室温で0.06であった。このZT値は、Siナノ結晶凝集材料と比較して大幅に向上した値であった。しかしながら、上記のNiシリサイドナノ結晶とSiナノ結晶の混晶材料のキャリア移動度は、結晶方位がランダムに配向した多結晶であるため、同じキャリア(電子・正孔)濃度を持つ単結晶Siの、それぞれ55%と34%以下に抑えられている(非特許文献2参照)。そこで、電気伝導度を向上する必要があった。
その後、Niシリサイドナノ結晶とSiナノ結晶の混晶材料のキャリア移動度を向上するために、結晶Si層からエピタキシャル成長したSiナノ結晶とNiシリサイドナノ結晶の方位が配向した凝集材料を形成する手法が開発された(非特許文献5参照)。この手法により、Siナノ結晶の結晶方位が揃うことにより移動度が向上すると共に、熱伝導率も低減できた。即ち、エピタキシャル成長が影響し、Niシリサイド結晶、Si結晶界面に面欠陥が多数導入されることで、フォノンを効果的に散乱し、ランダム配向したケースよりも熱伝導率を低減することができた。その結果、ZTが、室温で0.23−0.36、500℃で0.65まで向上することが、実証された(非特許文献5参照)。
しかしながら、Niシリサイドナノ結晶とSiナノ結晶の凝集材料以外の場合については高いZTを示す材料は実現されておらず、報告されてもいない。
また、ニッケル(Ni)シリサイドナノ結晶とSiナノ結晶の凝集半導体材料の場合は、上述のように、Siナノ結晶凝集材料と比較して優れたZT値を示すので、開発対象として有望視されるのに対して、鉄(Fe)シリサイドナノ結晶とSiナノ結晶の凝集半導体材料の場合は、試作をしたものの、Niに比べかなり劣っていた。
鉄はNiと比較しても資源豊富で安価な元素で環境親和性も高いが、従来、鉄シリサイドナノ結晶とシリコンナノ結晶の複合体膜からなり、ZTが室温で0.1以上を示す材料は、実現できていなかった。
本発明は、これらの問題を解決しようとするものであり、本発明は、高い電気伝導特性と、低い熱伝導特性を有する、シリコン微結晶と鉄シリサイド微結晶とからなるシリコン微結晶複合体膜を提供することを目的とする。また、本発明は、熱電特性の優れた、シリコン微結晶複合体膜を備える熱電材料を提供することを目的とする。また、本発明は、シリコン微結晶複合体膜の製造方法及び熱電材料の製造方法を提供することを目的とする。
本発明は、前記目的を達成するために、以下の特徴を有するものである。
本発明は、シリコン微結晶複合体膜に関し、結晶配向したシリコン微結晶からなる領域、及び鉄シリサイド微結晶からなる領域を備えることを特徴とする。前記鉄シリサイド微結晶が正方晶鉄シリサイドであることを特徴とする。前記シリコン微結晶複合体膜には、複数のナノボイドが存在することが好ましい。
本発明の熱電材料は、前記シリコン微結晶複合体膜を備える。前記シリコン微結晶は、リン、ヒ素、アンチモンのいずれかを含有するn型半導体であることが好ましい。前記シリコン微結晶は、ホウ素、アルミニウムのいずれかを含有するp型半導体であることが好ましい。
本発明は、シリコン微結晶複合体膜の製造方法に関し、表面にシリコン結晶を有する基板に成膜した、非晶質の鉄とシリコンの合金膜を、熱処理して、シリコン微結晶と鉄シリサイド微結晶に相分離させることを特徴とする。また、本発明は、熱電材料の製造方法に関し、前記シリコン微結晶複合体膜を製造することにより熱電材料を製造する。
本発明では、シリコン微結晶複合体膜が、結晶配向したシリコン微結晶からなる領域と鉄シリサイド微結晶からなる領域とからなるので、優れた電気伝導度を示す。本発明では、結晶配向を制御したことにより、Siナノ結晶の結晶方位が揃い、キャリア移動度が向上した。また、微結晶同士は、酸化膜等の界面層なしに接合しているので、電気伝導性の高い界面が形成されている。
本発明によれば、微結晶を結晶配向させる制御のためのエピタキシャル成長の過程で、鉄シリサイド微結晶及びシリコン微結晶の界面に、面欠陥が多数導入され、その結果、フォノンが効果的に散乱し、従来のランダムに配向した膜よりも熱伝導率が低減した。即ち、本発明によれば、鉄シリサイド微結晶領域及びシリコン微結晶領域の界面に、多数のナノサイズのボイドが分散しているので、フォノン散乱効果が増大した。
特に、鉄シリサイドは、ニッケルシリサイドよりも、Si結晶との格子ミスマッチが大きいので、本発明では、鉄シリサイドを用いることにより、面欠陥を効果的に導入でき、その結果、熱伝導率の低減に大きな効果を奏した。
本発明によれば、これまでに報告された単にシリコンナノ結晶とシリサイドナノ結晶を凝集した材料よりも、キャリア移動度を増加することで電気伝導度を向上し、かつ、フォノン散乱による熱伝導率低減効果を同時に得ることで、熱電変換特性が向上できた。
本発明の場合は、格段に優れた熱電変換性能指数ZTを示す。即ち、ニッケルシリサイドナノ結晶とシリコンナノ結晶の凝集材料の場合は、ランダム配向のものでp型が室温で0.13、n型が室温で0.06であり、結晶配向させたものであっても、ZTが、室温で0.23−0.36、500℃で0.65であった。一方、鉄シリサイドナノ結晶とシリコンナノ結晶の複合体膜のランダム配向の場合は、0.15であり、これに対して、本発明の場合は、室温で0.42以上、500℃の高温で1.0まで到達するという、結晶配向性により、改善効果の格段に優れた特性を示す。
本発明では、鉄とシリコンを原料として使用するので、Niに比して、Feの方が、地殻に多く存在するため、材料コストの面で有利であり、産業上の利用価値が大である。
本発明では、Si結晶を有する基板に成膜した、非晶質の鉄とシリコンの合金膜を、熱処理するので、非晶質の合金膜が結晶化する際に、鉄シリサイドとシリコンへの相分離と共に、Si結晶からのエピタキシャル成長による結晶配向が生じるため、本発明のシリコン微結晶複合体膜を実現することができる。
また、本発明では、Si結晶を有する基板に成膜した、非晶質の鉄とシリコンの合金膜を、熱処理するので、非晶質の合金膜が結晶化する際に、Si結晶からのエピタキシャル成長による結晶配向と共に、多数のナノサイズのボイドが生じるため、熱伝導率の低い、熱電特性の優れた、シリコン微結晶複合体膜を実現することができる。
本発明の製造方法は、従来の非晶質合金膜の成膜方法と、熱処理工程により、本発明のシリコン微結晶複合体膜を作製できるので、工業的製造に有利である。
第1の実施の形態におけるシリコン微結晶複合体膜の製造工程を示す説明図である。 第1の実施の形態におけるシリコン微結晶複合体膜のSEM像及びその説明図である。 第1の実施の形態における、配向制御したシリコン微結晶複合体膜のX線回折の図であり、(a)はθ−2θ法による測定、(b)は回折角をSiの400反射に固定したロッキングカーブ測定による図である。 第1の実施の形態におけるシリコン微結晶複合体膜及び比較例の、熱電性能指数の温度依存性を示す図である。
本発明の実施の形態について以下説明する。
本発明者らは、Si結晶層上に形成したFe−Si非晶質層を熱処理することにより、Si結晶層からエピタキシャル成長したシリコン微結晶複合体膜を実現したものである。本発明のシリコン微結晶複合体膜は、結晶配向したSi微結晶と、鉄シリサイド微結晶からなる複合体膜である。
シリコン微結晶複合体膜は、シリコン基微結晶複合体膜、シリコンベースのナノ結晶コンポジット膜(Si based nanocrystal composite film)とも呼ぶことができる。「微結晶」とは、単結晶サイズが、2nm以上1000nm未満の結晶をいう。これをナノ結晶と呼ぶこともできる。
Si結晶層は、単結晶層、又はマイクロメートルサイズのグレインを持つ多結晶を用いるとよい。Si結晶層は、熱処理の工程で、複合体膜に浸食されて消滅する場合もある。
本発明のシリコン微結晶複合体膜を構成するSi微結晶は、下地のSi結晶層の結晶方向により配向制御されてエピタキシャル成長する。結晶配向方位は、Siの輸送物性に異方性が小さいため、任意のものを用いることができる。結晶粒の十分に大きな多結晶を用いても良い。
本発明のシリコン微結晶複合体を構成する鉄シリサイド微結晶の配向の有無は特に限定されない。本発明の実施の形態では、鉄シリサイド微結晶は、α−FeSi2相(正方晶)であり、これは金属相である。組成は、FeSi2からFeSi2.5まで取りうる。半導体・熱電材料として知られるβ−FeSi2(斜方晶)ではない。
本実施の形態では、シリコン微結晶複合体を構成するシリコン微結晶領域と鉄シリサイド微結晶領域の境界に空孔(ボイドとも呼ぶ。)が存在する。ボイドはナノサイズのボイドであり、熱伝導率を低減するためには直径1nmから100nmのボイドが有効であるが、本実施で確認されているサイズは20nmから100nmである。
シリコン微結晶からなる領域とは、シリコン微結晶が、単体又は複数個で1つ領域を形成していることをいう。又、鉄シリサイド微結晶からなる領域も、同様である。
本発明のシリコン微結晶複合体膜は、n型半導体とするためには、リン、ヒ素、アンチモンのいずれかを不純物としてシリコン微結晶に含有させることが好ましい。また、p型半導体とするためには、ホウ素、アルミニウムのいずれかを不純物としてシリコン微結晶に含有させることが好ましい。熱電材料として高性能を得るためには、それぞれ1019/cm3以上1021/cm3以下の濃度が必要である。
(第1の実施の形態)
本発明の第1の実施の形態について、図1を参照して以下説明する。
図1は、本実施の形態のシリコン微結晶複合体膜の製造過程を示す模式図である。
図1(1)に示すように、Si結晶層2を表面に備える基板1を準備する。Si結晶層を表面に持つ基板としては、シリコンオンインシュレータ(SOI)基板、シリコンオンクォーツ(SOQ)基板、シリコンオンサファイア(SOS)基板が挙げられる。Si結晶層の表面は、清浄化しておくことが好ましい。例えば、結晶層鏡面のSi自然酸化膜を除去するために、0.5%のフッ化水素溶液で1分間洗浄する。
図1(2)に示すように、Si結晶層2を表面に備える基板1上に、リン(P)、ヒ素(As)、アンチモン(Sb)、ホウ素(B)、アルミニウム(Al)のいずれかを添加したFe−Siアモルファス薄膜を堆積する。堆積方法としては、既知の方法を用いることができる。例えば、蒸着、スパッタリング、CVD法等である。
図1(3)に示すように、図1(2)の、Si結晶層2を表面に備える基板1上に形成されたFe−Si非晶質層を熱処理して、Fe−Si層の結晶化を行う。結晶化の過程で、相分離し、下地のSi結晶層から固相エピタキシャル成長することにより、結晶配向したSi微結晶と鉄シリサイド微結晶からなる複合結晶層4が形成される。熱処理は、800℃以上である。二段階で熱処理する場合は、800℃以上1200℃未満で熱処理することにより、非晶質層が結晶化する。なお、1200℃未満という制限は後述のキャリア活性化処理温度より下という意味である。結晶化処理を1200℃以上で行いキャリア活性化およびボイド形成と兼用する方法も考えられる。
図1(4)に示すように、キャリアの活性化を行う。キャリアの活性化は、1200℃以上1300℃以下での熱処理で実施し、ボイドの形成と兼用する。1200℃以上で熱処理することによりキャリア源として添加された元素が活性化され、熱電材料として最適なキャリア濃度(1019/cm3以上1021/cm3以下)が達成されると同時に、ボイドが形成される。FeSi2の融点より高い温度で急速熱処理することによりボイドを導入する。1300℃を超えると、ボイドの拡大により膜形状が破壊され、電気的性質が大幅に低下する可能性がある。
図1(3)及び(4)の熱処理工程は、例えば、窒素ガス雰囲気で800℃で5−10分、その後、1200−1245℃で10−20秒加熱する。複合結晶層は、Si−FeSi2複合結晶層4である。Si結晶層の厚さは、Fe−Si非晶質合金の厚さの1%−15%を用いることが好ましい。熱処理後のSi結晶層は、その厚みの一部又は全てに、Feが拡散して、シリサイド微結晶とSi微結晶の領域になる。その結果、Si結晶層2は、複合結晶層に浸食されて、膜厚が減少する。また、Si結晶層2が消滅する場合もある。図1の(3)及び(4)に、本実施の形態の複合結晶層4の微細構造を示す。Si−FeSi2結晶層4は、横縞線で表すSi微結晶を複数含む領域と、該領域中に分散する、斜め格子線で表す鉄シリサイド微結晶からなる。また、図1(4)図には、白抜き円でナノボイドの分散状態を模式的に示す。
図1で説明した工程で実際に作製した実施例について説明する。FeSi20−2%Bの組成のターゲットを用いて、Ar雰囲気下、出力50Wで直流スパッタを行い、SOQ基板上に合金アモルファス薄膜を堆積した。用いたSOQ基板はSi結晶層の方位が<100>で厚さは75nmであり、堆積した合金アモルファス薄膜の膜厚は515nm、1025nmとした。Bはp型ドーパントとして添加された。赤外ランプ加熱式RTA(高速熱アニール)炉を用いて、N2雰囲気下、800℃で5分間熱処理することで結晶化させ、さらに1230℃で20秒熱処理を施し、最終的な微細組織構造をもつシリコン微結晶複合体膜を得た。
[微細構造]
図2に、Si<100>結晶層上にエピタキシャル成長させた本実施の形態のシリコン微結晶複合体膜のSEM(走査型電子顕微鏡)像を示す。前記実施例の合金膜が515nmの場合の例である。図2(1)は実際のSEM像で、(2)は、この像の微細構造を説明するための絵である。図2に示すように、SEM像において白く見える20nm−300nmの鉄シリサイド相((2)ではドット模様)と、グレーにコントラストされたSi相((2)ではグレーもしくは細かいドット模様)と、黒くコントラストされたボイド(孔)((2)では黒)とが、分布した組織となっている。Si相に、鉄シリサイド相とボイドが分散している様子がわかる。
図3に、前記実施例のシリコン微結晶複合体膜のX線回折の結果を示す。前記実施例の合金膜の膜厚が515nmの場合である。(a)はθ−2θ法による測定、(b)は回折角をSiの400反射に固定したロッキングカーブ測定の結果である。
図3(a)に示すように、Si相のピークは400反射のみが非常に強く、その他の反射は検出されない。Si相は、下地に用いたSi層の結晶方位<100>に強く選択配向した組織であり、エピタキシャル成長していることが分かる。また、図3(a)で、縦軸(強度)を部分的に30倍に拡大してみると、下向きの三角矢印で示した位置に、正方晶FeSi2相によるピークが検出された。
図3(b)に示す400反射のロッキングカーブを見ると、半値幅が0.16°とシャープに収束しており、Si相はほぼ単結晶といえる。Si単結晶の中にボイドや鉄シリサイドの微結晶を包含する構造であると解釈できる。
これに対して、膜厚1025nmの場合の試料では、400反射は強いものの、その他の反射もわずかに計測されることや、400反射のロッキングカーブがブロードになっていることから、配向性はやや緩く、ランダムな、あるいは小さな傾角を持った粒界が存在することがわかる。配向制御を効果的に実施するには適正な膜厚範囲が存在することがわかる。
また、いずれの実施例でも、FeSi2相も、主として、実質的に<001>方位に配向していると考えられる。なお、他の配向領域があってもよい。
[熱伝導率]
ナノボイドを導入したシリコン微結晶複合体膜において、膜厚が500〜600nmの薄膜を複数作製して、走査型熱プローブ法による室温熱伝導率の測定を行った。測定結果は、およそ1.7W/mKであった。Si−Niシリサイドの微結晶複合体膜では、2.3W/mK以上の値を示すので、Si−Feシリサイドの微結晶複合体膜は、熱伝導率低減効果が高い。
[熱電特性]
図4に、前記実施例のシリコン微結晶複合体膜の熱電性能指数(ZT)の温度依存性を示す。前記実施例の合金膜が515nmの場合である。図中、本実施の形態は、FeSi20−2%Bの配向制御有り(黒四角印)であった。ZTは、室温で0.42、500℃の高温で1.0である。FeSi20−2%Bの配向制御無し(白抜き四角印)の場合(比較例1という。)、ZTは、室温で0.15、500℃の高温で0.48であった。NiSi20−2%Bの配向制御有り(黒三角印)の場合(比較例2という。)、ZTは、室温で0.25、500℃の高温で0.65であった。
なお、ZT算出に用いた電気抵抗率の測定値については、次の傾向があった。前記実施例の合金膜が515nmの場合の熱処理後のシリコン微結晶複合体膜が、バルクSi並みに低い値を示すのに対して、膜厚が増加すると抵抗率が大きく上昇する。前記の515nmの場合のキャリア移動度は25cm2/Vsであるのに対して、700nmの試料では15cm2/Vs程度となる。膜厚の増加で基板からのエピタキシャル成長による配向制御が弱まると界面抵抗が増大し、移動度が低下することが考えられる。これに対して、ゼーベック係数に大きな違いはない。結果としてエピタキシャル成長による配向制御が強く働く515nm程度で出力因子が最も高く、2.5mW/mK2程度の値となる。室温でのZTはおよそ0.42である。膜厚575nmの試料では、ほぼ515nmと同様の電気的性質が得られているが、膜厚が330nmでの試料では、キャリア濃度が低下し電気伝導率が低下する。Fe−Siシリコンナノ熱電薄膜の作製のために、500nm以上600nm以下の膜厚を持つことが、配向制御によるZT向上効果を最適化する。
実施例では、FeSi20−2%Bの組成の場合で説明したが、この組成比、不純物の種類、不純物の添加量には、特に限定されない。実施例で実現したような微細構造であれば、同様の熱電特性が得られる。熱処理前のFeSi非晶質膜は、Si/Feが15以上25以下であることが好ましい。Si/Fe=15よりFeが多いと、FeSi2のみによる電気伝導パスができてしまい、FeSi2相そのものはSi相よりもはるかに熱起電力(ゼーベック係数)が低いために性能が低下する。また、Si/Fe=25よりFeが少ない場合は、微細組織形成が不十分となり熱伝導率が上昇し、性能が低下する。なお、熱処理後のシリコン微結晶複合体膜は、熱処理前のFeSi非晶質膜の組成比と比較して基板のSi層の分だけ増加する可能性があるため、膜全体の組成は、およそSi/Feが15以上30以下であることが好ましい。
なお、上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
本発明のシリコン微結晶複合体膜は、電気伝導度を高くし、かつ熱伝導率を低くすることができるので、半導体材料として、また、熱電材料として期待できるので、産業上有用である。
1 基板
2 基板表面のSi結晶層
3 Si−Fe非晶質層
4 シリコン微結晶と鉄シリサイド微結晶の複合結晶層

Claims (8)

  1. 結晶配向したシリコン微結晶からなる領域、及び鉄シリサイド微結晶からなる領域を備えることを特徴とするシリコン微結晶複合体膜。
  2. 前記鉄シリサイド微結晶が正方晶鉄シリサイドであることを特徴とする請求項1記載のシリコン微結晶複合体膜。
  3. 複数のナノボイドが存在することを特徴とする請求項1記載のシリコン微結晶複合体膜。
  4. 請求項1乃至3のいずれか1に記載の前記シリコン微結晶複合体膜を備える熱電材料。
  5. 前記シリコン微結晶は、リン、ヒ素、アンチモンのいずれかを含有するn型半導体であることを特徴とする請求項4記載の熱電材料。
  6. 前記シリコン微結晶は、ホウ素、アルミニウムのいずれかを含有するp型半導体であることを特徴とする請求項4記載の熱電材料。
  7. 表面にシリコン結晶を有する基板に成膜した、非晶質の鉄とシリコンの合金膜を、熱処理して、シリコン微結晶と鉄シリサイド微結晶に相分離させることを特徴とする、シリコン微結晶複合体膜の製造方法。
  8. 請求項7記載の方法によりシリコン微結晶複合体膜を製造することを特徴とする熱電材料の製造方法。
JP2015129045A 2015-06-26 2015-06-26 シリコン微結晶複合体膜、熱電材料及びそれらの製造方法 Active JP6502193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015129045A JP6502193B2 (ja) 2015-06-26 2015-06-26 シリコン微結晶複合体膜、熱電材料及びそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015129045A JP6502193B2 (ja) 2015-06-26 2015-06-26 シリコン微結晶複合体膜、熱電材料及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2017017068A JP2017017068A (ja) 2017-01-19
JP6502193B2 true JP6502193B2 (ja) 2019-04-17

Family

ID=57828294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015129045A Active JP6502193B2 (ja) 2015-06-26 2015-06-26 シリコン微結晶複合体膜、熱電材料及びそれらの製造方法

Country Status (1)

Country Link
JP (1) JP6502193B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6657889B2 (ja) * 2015-12-08 2020-03-04 富士通株式会社 熱電変換素子及びその製造方法
JP6768556B2 (ja) * 2017-02-27 2020-10-14 株式会社日立製作所 熱電変換材料及びその製造方法
JP6966100B2 (ja) * 2017-12-26 2021-11-10 国立研究開発法人科学技術振興機構 シリコンバルク熱電変換材料
JP2021020842A (ja) * 2019-01-18 2021-02-18 東ソー株式会社 珪化物系合金材料及びそれを用いた素子
WO2020149304A1 (ja) 2019-01-18 2020-07-23 東ソー株式会社 珪化物系合金材料及びそれを用いた熱電変換素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57169283A (en) * 1981-04-11 1982-10-18 Tdk Corp Thermoelectric element
JPH06144825A (ja) * 1992-09-21 1994-05-24 Isuzu Motors Ltd 熱発電素子の製造方法
JP3348924B2 (ja) * 1993-08-04 2002-11-20 株式会社テクノバ 熱電半導体材料
JP3603087B2 (ja) * 2001-05-25 2004-12-15 独立行政法人科学技術振興機構 β−FeSi2素子の電極形成方法
JP5750727B2 (ja) * 2010-09-16 2015-07-22 国立研究開発法人産業技術総合研究所 ナノ結晶半導体材料及びその製造方法

Also Published As

Publication number Publication date
JP2017017068A (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6502193B2 (ja) シリコン微結晶複合体膜、熱電材料及びそれらの製造方法
JP5818853B2 (ja) n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
Kurokawa et al. Influences of substrate types and heat treatment conditions on structural and thermoelectric properties of nanocrystalline Bi2Te3 thin films formed by DC magnetron sputtering
WO2014196475A1 (ja) ナノ粒子の製造方法、熱電材料の製造方法および熱電材料
TW200947522A (en) Semiconductor substrate, method for manufacturing the same and electronic device
TW200941559A (en) Semiconductor substrate and method of making same
JP2013539234A (ja) 改良されたp−nヘテロ接合を有する亜酸化銅半導体を含むマイクロエレクトロニクス構造
Andzane et al. Structure and Doping Determined Thermoelectric Properties of Bi 2 Se 3 Thin Films Deposited by Vapour–Solid Technique
KR101767242B1 (ko) 수소 원자 또는 수소 이온을 함유하는 단결정 금속막 및 그 제조방법
Kim et al. Fabrication of full-color GaN-based light-emitting diodes on nearly lattice-matched flexible metal foils
CN106653822A (zh) 在{110}<100>取向的衬底上的基于半导体的大面积的柔性电子器件
JP5896494B2 (ja) 触媒金属層の製造方法及びグラフェン素材の製造方法
Serban et al. Structural and compositional evolutions of InxAl1− xN core–shell nanorods grown on Si (111) substrates by reactive magnetron sputter epitaxy
KR101303859B1 (ko) 코어/쉘 구조를 갖는 열전 나노와이어의 제조 방법
Wang et al. Two-step molecular beam epitaxy growth of bismuth telluride nanoplate thin film with enhanced thermoelectric properties
Yamaha et al. Effect of Sn on crystallinity and electronic property of low temperature grown polycrystalline-Si1− x− yGexSny layers on SiO2
JP6177588B2 (ja) 金属酸化物半導体基板の作製方法及び発光デバイスの作製方法
JP2006073579A (ja) 結晶性酸化亜鉛(ZnO)薄膜の形成方法
JP7076096B2 (ja) シリコン系薄膜及びその製造方法
JP4508761B2 (ja) 半導体デバイスの製造方法
Goyal et al. Fabrication of ultrathin poly-crystalline SiGe-on-insulator layer for thermoelectric applications
Liu et al. Arsenic doping of n-type β-FeSi2 films by sputtering method
TWI777469B (zh) 寬頻隙半導體裝置以及寬頻隙半導體裝置的製造方法
TWI765829B (zh) 以碲化鉍為主的n型熱電複合材料及其製法
WO2022030114A1 (ja) 半導体積層体、半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190320

R150 Certificate of patent or registration of utility model

Ref document number: 6502193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250