JP6469705B2 - エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法 - Google Patents

エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法 Download PDF

Info

Publication number
JP6469705B2
JP6469705B2 JP2016541966A JP2016541966A JP6469705B2 JP 6469705 B2 JP6469705 B2 JP 6469705B2 JP 2016541966 A JP2016541966 A JP 2016541966A JP 2016541966 A JP2016541966 A JP 2016541966A JP 6469705 B2 JP6469705 B2 JP 6469705B2
Authority
JP
Japan
Prior art keywords
substrate
barrier layer
dielectric barrier
etching
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016541966A
Other languages
English (en)
Other versions
JP2016530729A (ja
Inventor
シュリーニヴァース ディー． ネマニ，
シュリーニヴァース ディー． ネマニ，
プラバラム ゴパルラジャ，
プラバラム ゴパルラジャ，
武仁 越澤
武仁 越澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2016530729A publication Critical patent/JP2016530729A/ja
Application granted granted Critical
Publication of JP6469705B2 publication Critical patent/JP6469705B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明の実施形態は、広くは、半導体デバイスの形成方法に関する。より詳細には、本発明の実施形態は、一般に、半導体デバイス製造のインターフェース保護層の堆積処理が後続する、誘電体バリア層のエッチング方法に関する。
半導体デバイスの次世代型超大規模集積（ＶＬＳＩ）及び超々大規模集積（ＵＬＳＩ）においては、半ミクロンを切り更に小さなフィーチャを高信頼で生産することが重要な技術的課題の１つである。しかしながら、回路技術の限界が押し広げられるにつれ、ＶＬＳＩ及びＵＬＳＩの配線技術の寸法縮小によって処理能力に対する要求が更に高まっている。ＶＬＳＩ及びＵＬＳＩの達成にとって、また、回路密度及び個々の基板やダイの品質強化に対する継続的な努力にとって、基板上に高信頼のゲート構造を形成することは重要である。
ゲート構造、シャロートレンチアイソレーション（ＳＴＩ）、ビット線、又はバックエンドデュアルダマシン構造などの構造を基板上にエッチングする間、通常は、フォトレジスト層などのパターニングされたマスクが使用される。従来、パターニングされたマスクは、所望の限界寸法を有するパターンをフォトレジスト層に光学的に転写するリソグラフィ処理を用いて製造されている。次いで、フォトレジストの不要な部分を除去するためにフォトレジスト層が現像され、これにより、残存するフォトレジスト中に開口部が作成される。
集積回路部品の寸法が（例えば、サブミクロン寸法まで）小さくなると、それら部品の製造に用いる材料は、満足できるレベルの電気的性能を得るべく慎重に選択されねばならない。例えば、隣接する金属配線間の距離及び／又は誘電体バルク絶縁材料の厚さがサブミクロンの寸法を有する場合、金属配線間の容量結合発生の潜在性が高まる。隣接する金属配線間の容量結合は、集積回路の全体的な性能を低下させ回路が機能不全となり得る、クロストーク及び／又は抵抗−キャパシタンス（ＲＣ）遅延を生じ得る。隣接する金属配線間の容量結合を最小限に抑えるために、低誘電率（例えば、約４．０未満の誘電率）のバルク絶縁材料が必要とされる。低誘電率バルク絶縁材料の例には、他にもあり得るが、二酸化ケイ素（ＳｉＯ２）、ケイ酸塩ガラス、フッ化ケイ酸塩ガラス（ＦＳＧ）、及び炭素がドープされた酸化ケイ素（ＳｉＯＣ）が含まれる。
更に、金属配線を誘電体バルク絶縁材料から分離するのに、誘電体バリア層がしばしば利用される。誘電体バリア層は、配線材料から誘電体バルク絶縁材料内への金属の拡散を最小限に抑える。そのような拡散は集積回路の電気的性能に悪影響を及ぼすか、或いは回路が機能不全となり得るので、誘電体バルク絶縁材料中への金属拡散は望ましくない。導電線間で誘電体スタックの低誘電率特性を維持するために、誘電体層は低い誘電率を有する必要がある。誘電体バリア層はまた、下層の金属がエッチング環境に晒されないよう、誘電体バルク絶縁層のエッチング工程においてエッチング停止層として作用する。誘電体バリア層は約５．５以下の誘電率を有する。誘電体バリア層の例は、他にもあり得るが、炭化ケイ素（ＳｉＣ）、及び窒素含有炭化ケイ素（ＳｉＣＮ）である。
誘電体バリア層のエッチング工程後、下層にある金属の上面が空気に晒される。露出した金属上にインターコネクションを形成するための後続するメタライゼーション処理の前に、種々の処理ステップを実施するために基板が種々の真空環境間を移送され得る。移送中、基板は、キュータイム（Ｑ−ｔｉｍｅ）と称される期間、処理チャンバ又は制御された環境の外側に滞在しなければならないことがある。Ｑ−ｔｉｍｅ中、基板は、大気圧下且つ室温の酸素及び水を含む周囲環境条件に晒される。結果として、周囲環境内で酸化状態に晒された基板は、銅配線を形成する銅電気メッキ処理などの後続するメタライゼーション処理の前に、金属表面上に自然酸化物又は汚染物が蓄積されている。
エッチング工程後に金属が周囲環境条件に晒される場合は常に、基板上への酸化物層の蓄積量を制限するために、厳格なＱ−ｔｉｍｅ制約が適用される。一般に、Ｑ−ｔｉｍｅが長いほどより厚い酸化物層が形成される。過剰な自然酸化物の蓄積又は汚染物により、後続するメタライゼーション処理中に基板表面に付着する金属要素の核形成能力が悪影響を受けることがある。更には、インターフェースにおける付着不良によって接触抵抗の高さが不要に高くなり、これにより、デバイスの電気的特性の不良という望ましくない結果となる。更に、バックエンド配線中の金属要素の核形成不良により、デバイスの電気的性能のみならず、後でその上に形成される導電性のコンタクト材料の集積化にも影響が生じ得る。
従って、基板の酸化を最小限に抑えたより長いＱ−ｔｉｍｅを提供するような、誘電体バリアエッチング工程の後に露出する金属のための、インターフェースの良好な品質制御を伴う改善された誘電体バリア層のエッチング方法に対する需要が存在する。
基板上に配置された誘電体バリア層の低温エッチング工程、及び後続するインターフェース保護層の堆積処理を用いたエッチング方法が、提供される。一実施形態で、基板上に配置された誘電体バリア層のエッチング方法は、誘電体バリア層が配置された基板を、エッチング処理チャンバ内へ移送すること、誘電体バリア層に処理工程を実施すること、基板上に配置された処理された誘電体バリア層をエッチングするために、エッチング処理チャンバ内に供給されるエッチング混合ガス中にプラズマを遠隔で発生させること、誘電体バリア層を基板から除去するために誘電体バリア層をプラズマアニーリングすること、及び、誘電体バリアが基板から除去された後にインターフェース保護層を形成すること、を含む。
別の実施形態で、基板上に配置された誘電体バリア層をエッチングする方法は、基板上のデュアルダマシン構造中に誘電体バリア層が配置された基板を、エッチング処理チャンバ内に移送すること、基板上に配置された誘電体バリア層をエッチングするために、エッチング処理チャンバ内に供給されるエッチング混合ガス中にプラズマを発生させることであって、エッチング混合ガスはアンモニウムガス及び三フッ化窒素を含む、発生させること、基板から誘電体バリア層を除去するために誘電体バリア層をプラズマアニーリングすること、及び、誘電体バリアが基板から除去された後にインターフェース保護層を形成すること、を含む。
更に別の実施形態で、基板上に配置された誘電体バリア層をエッチングする方法は、基板上のデュアルダマシン構造中に誘電体バリア層が配置された当該基板を、エッチング処理チャンバ内へ移送すること、誘電体バリア層を処理するために、エッチング処理チャンバ内の処理混合ガス中に第１の低いＲＦバイアス電力を印加すること、エッチング混合ガス中に、エッチング処理チャンバから遠隔でＲＦソース電力を印加することであって、エッチング混合ガスはアンモニウムガス及び三フッ化窒素を含む、印加すること、エッチングされた誘電体バリア層をアニーリングして誘電体バリア層を基板から除去するために、エッチング処理チャンバ内のアニーリング混合ガス中に第２の低いＲＦバイアス電力を印加すること、及び、誘電体バリアが基板から除去された後にインターフェース保護層を形成すること、を含む。
本発明の上述のような特徴が詳細に理解されるよう、上記で簡単に概説した本発明のより具体的な記載が、実施形態を参照することによって得られる。これら実施形態の幾つかは添付の図面で示される。しかしながら、本発明は他の等しく有効な実施形態も許容し得ることから、付随する図面はこの発明の典型的な実施形態のみを例示しており、従って発明の範囲を限定すると見なすべきではないことに、留意されたい。
本発明の実施形態が具現化され得る処理チャンバを示す断面図である。 例示的なマルチチャンバ処理システムの概略上面図である。 本発明の一実施形態による、インターフェース保護層の堆積処理が後続する、低温エッチング工程を用いた誘電体バリア層のエッチングのフロー図である。 本発明の一実施形態による、誘電体バリア層のエッチングとエッチング工程後のインターフェース保護層の堆積とのシーケンスで、半導体基板上に配置された誘電体バリア層の断面図である。 本発明の一実施形態による、誘電体バリア層のエッチングとエッチング工程後のインターフェース保護層の堆積とのシーケンスで、半導体基板上に配置された誘電体バリア層の断面図である。
理解を容易にするため、可能な場合には、図に共通する同一の要素を示すのに同一の参照番号を使用した。一実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれ得ることが企図されている。
しかしながら、本発明は他の等しく有効な実施形態も許容し得ることから、添付図面はこの発明の典型的な実施形態のみを例示しており、従って発明の範囲を限定すると見なすべきではないことに留意されたい。
本明細書で、インターフェース保護層の堆積処理が後続する、誘電体バリア層のエッチング方法が開示される。本方法は、エッチングの高選択性とエッチング工程後のインターフェース保護とを有するエッチング工程を提供する。一実施形態で、誘電体バリア層のエッチング工程は、導電層までオーバーエッチングすることなく誘電体バリア層を選択的にエッチングするために、低温エッチング工程を用いることを含む。後続して、誘電体バリア層のエッチング工程後に露出した下層の導電層を保護するために、インターフェース保護層が実施される。高いエッチング選択性を有するエッチング工程を、エッチング後のインターフェース保護層の堆積と共に利用することによって、良好なインターフェース制御が得られ得る。更に、後続の処理を実施する前のＱ−ｔｉｍｅ制御が、酸化物又は汚染物の生成を最小限に抑えて延長され得、これによりデバイスの性能が劣化することなく製造における柔軟性が向上する。
図１は、下記で更に説明するエッチング工程の実行に適した例示的な処理チャンバ１００の断面図である。チャンバ１００は、基板表面上に配置された材料層から材料を除去するように構成されている。チャンバ１００は、プラズマ支援型ドライエッチ処理の実施に特に有用である。本発明の実施に適した処理チャンバ１００の１つは、Ｃａｌｉｆｏｒｎｉａ州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから入手可能なＳｉｃｏｎｉ（商標）処理チャンバである。他の製造者から入手可能な他の真空処理チャンバも、本発明の実施に適応され得ることに留意されたい。
処理チャンバ１００は、基板表面の加熱及び冷却を、真空を破ることなく提供する。一実施形態で、処理チャンバ１００は、チャンバ本体１１２、リッドアセンブリ１４０、及び支持アセンブリ１８０を含む。リッドアセンブリ１４０はチャンバ本体１１２の上端に配置され、支持アセンブリ１８０は少なくとも部分的にチャンバ本体１１２内に配置されている。
処理チャンバ１００の内部へのアクセスを提供するためのスリットバルブ開口１１４が、チャンバ本体１１２の側壁に形成されている。スリットバルブ開口１１４は、ウエハ操作ロボット（図示せず）によるチャンバ本体１１２の内部へのアクセスを可能にするために、選択的に開閉される。
一又は複数の実施形態で、チャンバ本体１１２には、熱伝導流体が通流するためのチャネル１１５が形成されている。熱伝導流体は加熱流体又は冷却剤であり得、処理中のチャンバ本体１１２の温度を制御するのに用いられる。チャンバ本体１１２内部へのガス又は副生成物の望ましくない凝集を防止するために、チャンバ本体１１２の温度の制御は重要である。例示的な熱伝導流体は、水、エチレングリコール、又はそれらの混合物を含む。例示的な熱伝導流体は窒素ガスも含み得る。
チャンバ本体１１２は、支持アセンブリ１８０を囲むライナー１２０を更に含み得る。ライナー１２０は、保守及び洗浄のために取り外し可能である。ライナー１２０は、アルミニウムなどの金属、セラミック材料、又は処理に適合する任意の他の材料で作製され得る。ライナー１２０は、その上に堆積する任意の材料の付着が増すよう、表面粗さ及び／又は表面積を増大させるためにビードブラストされ得、これにより、処理チャンバ１００の汚染の原因となる材料のフレーキング（ｆｌａｋｉｎｇ）を防止する。一又は複数の実施形態で、ライナー１２０には、一又は複数の開孔１２５と、真空ポート１３１と流体連通しているポンピングチャネル１２９とが形成されている。開孔１２５はポンピングチャネル１２９内へのガスの流路を提供し、ポンピングチャネル１２９は処理チャンバ１００内のガスに真空ポート１３１への出口を提供している。
真空ポート１３１に真空システムが連結されている。真空システムは、真空ポンプ１３０、及び処理チャンバ１００を通るガス流を調節するためのスロットルバルブ１３２を含み得る。真空ポンプ１３０は、チャンバ本体１１２内に配置された真空ポート１３１に連結されており、従って、ライナー１２０内に形成されたポンピングチャネル１２９と流体連通している。用語「ガス」及び「複数のガス（ｇａｓｅｓ）」は他に断りのない限り交換可能に用いられており、一又は複数の前駆体、リアクタント、触媒、キャリア、パージ、洗浄、それらの組み合わせ、及びチャンバ本体１１２に導入される任意の他の流体を表す。
リッドアセンブリ１４０は、スタックされた少なくとも２つの部品を含み、それら部品は互いの間にプラズマ容積又はキャビティを形成するように構成されている。一又は複数の実施形態で、リッドアセンブリ１４０は第２の電極１４５（「下方電極」）の上に垂直に配置された第１の電極１４３（「上方電極」）を含み、これら電極間にはプラズマ容積又はキャビティ１５０が画定されている。第１の電極１４３はＲＦ給電などの電源１５２に接続され、第２の電極１４５は接地に接続され、２つの電極１４３、１４５間でキャパシタンスが形成されている。
一又は複数の実施形態で、リッドアセンブリ１４０は、少なくとも部分的に第１の電極１４３の上方区域１５６内に形成された一又は複数のガス注入口１５４（１つのみ図示）を含む。一又は複数の処理ガスが、一又は複数のガス注入口１５４を通じてリッドアセンブリ１４０に入る。一又は複数のガス注入口１５４は、第１の端部でプラズマキャビティ１５０と流体連通しており、第２の端部で、一又は複数の上流源及び／又はガスミキサなどの他のガス送達部品に連結されている。
一又は複数の実施形態で、第１の電極１４３は、プラズマキャビティ１５０を境界付ける伸長区域１５５を有する。一又は複数の実施形態で、伸長区域１５５は、上方部分１５５Ａからその下方部分１５５Ｂまで徐々に増大する内面又は直径１５７を有する環状の部材である。従って、第１の電極１４３と第２の電極１４５との間の距離は、伸長区域１５５全体にわたり可変である。距離が変化することにより、プラズマキャビティ１５０内で生成されるプラズマの形成及び安定性の制御が支援される。
一又は複数の実施形態で、伸長区域１５５は、反転した円錐台又は「じょうご（ｆｕｎｎｅｌ）」に似ている。一又は複数の実施形態で、伸長区域１５５の内面１５７は、伸長区域１５５の上方部分１５５Ａから下方部分１５５Ｂまで徐々に傾斜している。内径１５７の傾斜又は角度は、プロセス要件及び／又はプロセス制約に依存して変化し得る。伸長区域１５５の長さ又は高さもまた、具体的なプロセス要件及び／又は制約に依存して変化し得る。
上述のように、第１の電極１４３の内面１５７が徐々に増大するので、第１の電極１４３の伸長区域１５５は、第１の電極１４３と第２の電極１４５との間の垂直な距離、変化する。この可変距離は、プラズマキャビティ１５０内の電力レベルに直接影響する。理論に縛られることを意図していないが、２つの電極１４３、１４５間の距離の変化により、プラズマが、プラズマキャビティ１５０の（プラズマキャビティ１５０の全体ではなくとも）幾らかの部分内で自身を維持するのに必要な電力レベルを見出すことを可能にする。従って、プラズマキャビティ１５０内のプラズマの圧力への依存が低下し、より広い動作ウィンドウ内でプラズマが生成及び維持されることが可能となる。従って、反復性及び信頼性の増したプラズマがリッドアセンブリ１４０内で形成され得る。プラズマキャビティ１５０内で生成されたプラズマが、支持アセンブリ１８０の上方の処理領域１４１内（ここに基板が進む）に入る前に、リッドアセンブリ１４０内で規定されるので、プラズマが処理領域１４１から離れて生成されることによりリッドアセンブリ１４０は遠隔プラズマ源とみなされる。
上述のように、伸長区域１５５はガス注入口１５４と流体連通している。一又は複数のガス注入口１５４の第１の端部が、伸長区域１５５の内径の最上点で、プラズマキャビティ１５０へと開口し得る。同様に、一又は複数のガス注入口１５４の第１の端部は、伸長区域１５５の内径１５７に沿った任意の高さ方向の距離において、プラズマキャビティ１５０へと開口していてよい。図示していないが、伸長区域１５５内への旋回フローパターン又は「渦（ｖｏｒｔｅｘ）」フローを作りだすために、２つのガス注入口１５４が伸長区域１５５の対向する両側に配置され得る。これらフローはプラズマキャビティ１５０内のガスの混合を助ける。
リッドアセンブリ１４０は、第１の電極１４３を第２の電極１４５から電気的に絶縁する絶縁リング１６０を更に含み得る。絶縁リング１６０は、アルミニウム酸化物又は任意の他の絶縁性の、プロセスに適合した材料から作製され得る。絶縁リング１６０は、少なくとも伸長区域１５５を囲んでいるか、又は実質的に囲んでいる。
リッドアセンブリ１４０は、第２の電極１４５に隣接した分配板１７０及び遮蔽板１７５を更に含み得る。第２の電極１４５、分配板１７０、及び遮蔽板１７５はスタックされ、チャンバ本体１１２に接続されたリッドリム１７８上に配置され得る。リッドリム１７８をチャンバ本体１１２に接続するのにヒンジアセンブリ（図示せず）が用いられ得る。リッドリム１７８は、熱伝導媒体を循環させるための埋め込まれたチャネル又は通路１７９を含み得る。熱伝導媒体は、プロセス要件に応じて、加熱、冷却、又はそれら両方のために用いられ得る。
一又は複数の実施形態で、第２の電極又は上部板１４５は、プラズマキャビティ１５０の下に形成された、プラズマキャビティ１５０からのガスが通流することを可能にする複数のガス通路又は開孔１６５を含み得る。分配板１７０は実質的にディスク形状であり、通流するガス流を分配するための複数の開孔１７２又は通路も含む。処理されるべき基板が位置するチャンバ本体１１２の処理領域１４１に、制御された均等なフロー分布をもたらすために、開孔１７２は、分配板１７０に合わせたサイズとされ且つその周囲に配置され得る。更に、開孔１７２は、ガス流の速度プロファイルを遅くし方向転換することにより、ガス（一又は複数）が基板表面に直接衝突することを防止し、且つ、ガス流を均等に分配することによって基板表面全体にわたる均等なガス分布をもたらす。
一又は複数の実施形態で、分配板１７０は、リッドアセンブリ１４０の温度制御を提供するためのヒータ又は加熱流体を収容する一又は複数の埋め込まれたチャネル又は通路１７４を含む。分配板１７０を加熱するために、抵抗加熱要素（図示せず）が通路１７４内に挿入され得る。分配板１７０の温度を調節するために、熱電対が分配板１７０に接続され得る。上述のように、加熱要素に印加される電流を制御するために、熱電対はフィードバックループで用いられ得る。
代替的に、熱伝導媒体が通路１７４内を通過させられてもよい。一又は複数の通路１７４は、チャンバ本体１１２内のプロセス要件に応じて、分配板１７０のより良好な温度制御のために、必要な場合には冷却媒体を収容し得る。例えば、窒素、水、エチレングリコール、又はそれらの混合物などの任意の適切な熱伝導媒体が用いられてよい。
一又は複数の実施形態で、リッドアセンブリ１４０は、一又は複数のヒートランプ（図示せず）を用いて加熱され得る。典型的に、ヒートランプは、分配板１７０を含むリッドアセンブリ１４０の部品を照射によって加熱するために、分配板１７０の上面の上に配置される。
遮蔽板１７５は、オプションで、第２の電極１４５と分配板１７０との間に配置されてもよい。遮蔽板１７５は、第２の電極１４５の下方表面に取り外し可能に取り付けられる。遮蔽板１７５は、第２の電極１４５と熱的及び電気的に良好に接触していてよい。一又は複数の実施形態で、遮蔽板１７５は、ボルト又は同様の締結具を用いて第２の電極１４５に連結され得る。遮蔽板１７５はまた、第２の電極１４５の外径にねじ留め又は螺合され得る。
遮蔽板１７５は、第２の電極１４５から分配板１７０まで複数のガス通路を提供するための複数の開孔１７６を含む。開孔１７６は、制御された均等なガス流分布を分配板１７０に提供するために、遮蔽板１７５に合わせたサイズとされ且つその周囲に配置され得る。
支持アセンブリ１８０は、チャンバ本体１１２内での処理のために基板（図１に図示せず）を支持するための支持部材１８５を含み得る。支持部材１８５は、チャンバ本体１１２の底面に形成された中央に位置する開口１１４を貫通して伸びるシャフト１８７を介して、リフト機構１８３に連結され得る。リフト機構１８３は、シャフト１８７周囲からの真空漏れを防ぐべローズ１８８によって、チャンバ本体１１２にフレキシブルに封止され得る。リフト機構１８３は、チャンバ本体１１２内で支持部材１８５が、処理位置と、より下方の移送位置との間で垂直に動くことを可能にする。基板が基板支持部材１８５からロボット制御により除去され得るよう、移送位置は、チャンバ本体１１２の側壁に形成されたスリットバルブ開口１１４のやや下方である。
一又は複数の実施形態で、支持部材１８５は、処理されるべき基板を支持部材１８５の上で支持するための平坦な円形表面、又は実質的に平坦な円形表面を有する。支持部材１８５はアルミニウムで構成され得る。支持部材１８５は、基板の裏側の汚染を低減するために、例えばシリコン又はセラミック材料などの何らかの他の材料で作製された取り外し可能な上部板１９０を含み得る。
一又は複数の実施形態で、基板（図示せず）は、真空チャックを用いて支持部材１８５に固定され得る。一又は複数の実施形態で、基板（図示せず）は、静電チャックを用いて支持部材１８５に固定され得る。典型的に、静電チャックは、電極１８１を囲む誘電体材料を少なくとも含み得、電極１８１は支持部材１８５上に位置するか、又は支持部材１８５の一体部分として形成されていてもよい。チャックの誘電部分は、基板から、及び支持アセンブリ１８０のその他の部分からチャック電極１８１を電気的に絶縁する。
一実施形態で、電極１８１は複数のＲＦ電力バイアス源１８４、１８６に連結されている。ＲＦバイアス電力源１８４、１８６は、チャンバ本体１１２の処理領域１４１に配置されたガスから形成されたプラズマ放電を励起及び維持するＲＦ電力を、電極１８１に供給する。
図１に示す実施形態で、デュアルＲＦバイアス電源１８４、１８６は、支持部材１８５に配置された電極１８１に、整合回路１８９を介して連結されている。プラズマ処理チャンバ１００内に供給される混合ガスをイオン化するために、ＲＦバイアス電源１８４、１８６によって生成された信号が、整合回路１８９を通って単一給電を介して支持部材１８５に送達され、これにより、堆積、エッチング、又は他のプラズマ支援型の処理を実施するのに必要なイオンエネルギーを提供する。ＲＦバイアス電源１８４、１８６は一般に、約５０ｋＨｚ〜約２００ＭＨｚの周波数、及び約０ワット〜約５０００ワットの電力を有するＲＦ信号を生成できる。必要に応じて、プラズマの特性を制御するために追加のバイアス電源が電極１８１に連結されてもよい。
支持部材１８５を貫通して、リフトピン１９３（図１に１本のみ示す）を収容するためのボア１９２が形成され得る。各リフトピン１９３はセラミック又はセラミック含有材料で構成されており、基板の操作及び搬送に用いられる。リフトピン１９３は、チャンバ本体１１２内に配置された環状のリフトリング１９５に係合すると、それぞれのボア１９２内で可動である。リフトリング１９５が上方位置にあるときリフトピン１９３の上面が支持部材１８５の基板支持面の上に伸び得るように、リフトリング１９５は可動である。反対に、リフトリング１９５が下方位置にあるとき、リフトピン１９３の上面は支持部材１８５の基板支持面の下に位置する。従って、リフトリング１９５が下方位置と上方位置との間で動くと、各リフトピン１９３は支持部材１８５中のそれぞれのボア１９２内で動く。
支持アセンブリ１８０は、支持部材１８５の周囲に配置されたエッジリング１９６を更に含み得る。一又は複数の実施形態で、エッジリング１９６は、支持部材１８５の外周を覆い、支持部材１８５を堆積から保護するように適合された環状の部材である。エッジリング１９６は、支持部材１８５の外径とエッジリング１９６の内径との間に環状のパージガスチャネルを形成するために、支持部材１８５上に又はこれに隣接して位置し得る。環状のパージガスチャネルは、支持部材１８５及びシャフト１８７を貫通して形成されたパージガス導管１９７と流体連通し得る。パージガス導管１９７は、パージガスをパージガスチャネルに供給するためのパージガス供給（図示せず）と流体連通している。窒素、アルゴン、又はヘリウムなどの任意の適切なパージガスが、単独で或いは組み合わせて使用され得る。動作時、パージガスは前記導管１９７を通りパージガスチャネルへ、及び支持部材１８５上に配置された基板のエッジ周囲へ流れる。従って、パージガスはエッジリング１９６と協働して、基板のエッジ及び／又は裏側における堆積を防止する。
支持アセンブリ１８０の温度は、支持部材１８５の本体に埋め込まれた流体チャネル１９８を通って循環する流体によって制御され得る。一又は複数の実施形態で、流体チャネル１９８は、支持アセンブリ１８０のシャフト１８７を貫通して配置された熱伝導導管１９９と流体連通している。支持部材１８５の基板受容面に均一な熱伝導を提供するために、流体チャネル１９８は支持部材１８５の周囲に位置する。流体チャネル１９８及び熱伝導導管１９９は、支持部材１８５とその上に配置された基板とを加熱又は冷却するために、熱伝導流体を流すことができる。水、窒素、エチレングリコール、又はその混合物などの任意の適切な熱伝導流体が用いられてよい。支持部材１８５は、支持部材１８５の支持面の温度（支持部材１８５上に配置された基板の温度を示す）を監視するために、埋め込まれた熱電対（図示せず）を更に含み得る。例えば、流体チャネル１９８を通って循環する流体の温度又は流量を制御するために、熱電対からの信号がフィードバックループで使用され得る。
支持部材１８５とリッドアセンブリ１４０との間の距離が制御されるように、支持部材１８５はチャンバ本体１１２内で垂直に動かされ得る。センサ（図示せず）は、支持部材１８５のチャンバ１００内の位置に関する情報を供給できる。
動作時、処理されている基板の温度を制御するために、支持部材１８５がリッドアセンブリ１４０の近傍まで上昇され得る。従って、基板は、分配板１７０から放出される照射を介して加熱され得る。代替的に、基板は、加熱されたリッドアセンブリ１４０の近傍まで、リフトリング１９５によって駆動されるリフトピン１９３を用いて支持部材１８５から離れるように持ち上げられ得る。
処理チャンバ１００の動作を調節するためにシステムコントローラ（図示せず）が使用され得る。システムコントローラは、コンピュータのメモリ内に記憶されたコンピュータプログラムの制御下で動作し得る。コンピュータプログラムは、後述するプロセスが処理チャンバ１００内で実施されることを可能にする命令を含み得る。例えば、コンピュータプログラムは、処理シーケンス及びタイミング、ガスの混合、チャンバ圧、ＲＦ電力レベル、サセプタの位置決め、スリットバルブの開閉、基板冷却、及び具体的なプロセスの他のパラメータを指示し得る。
図２は、本明細書に記載のプロセスを実施するように適合され得る例示的なマルチチャンバ処理システム２００であって、処理チャンバ１００が連結されたシステムの概略上面図である。システム２００は、基板をシステム２００の内外に移送するための一又は複数のロードロックチャンバ２０２、２０４を含み得る。典型的に、システム２００は真空下にあるので、ロードロックチャンバ２０２、２０４は、システム２００内に導入されている基板を「ポンプダウン」し得る。第１のロボット２１０が、ロードロックチャンバ２０２、２０４と、一又は複数の基板処理チャンバ２１２、２１４、２１６、１００（４つを図示する）の第１のセットとの間で、基板を移送し得る。各処理チャンバ２１２、２１４、２１６、１００は、エッチング工程、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、ガス抜き、配向、及びその他の基板処理などの基板処理工程のうちの少なくとも１つを実施するように構成されている。エッチング工程の実施に用いられる処理チャンバ１００の、他のチャンバ２１２、２１４、２１６に対する位置は、例示のための位置であり、処理チャンバ１００の位置が、任意選択的に、所望であれば処理チャンバ２１２、２１４、２１６のうちの任意の１つと交換されてもよい。
第１のロボット２１０はまた、一又は複数の移送チャンバ２２２、２２４へ／一又は複数の移送チャンバ２２２、２２４から基板を移送し得る。移送チャンバ２２２、２２４は、超高真空状態を維持しながら、基板がシステム２００内で移送されることを可能にするために用いられ得る。第２のロボット２３０は、移送チャンバ２２２、２２４と一又は複数の処理チャンバ２３２、２３４、２３６、２３８の第２のセットとの間で基板を移送し得る。処理チャンバ２１２、２１４、２１６、１００と同様、処理チャンバ２３２、２３４、２３６、２３８は、本明細書に記載のドライエッチ処理、及び例えば、堆積、前洗浄、ガス抜き、及び配向を含む任意の他の適切な処理を含む様々な基板処理工程を実施するように装備され得る。システム２００によって実施される特定の処理に必要でない場合には、基板処理チャンバ２１２、２１４、２１６、１００、２３２、２３４、２３６、２３８のうちの任意のものがシステム２００から取り除かれ得る。
図３は、基板上に配置された誘電体バリア層を高いエッチング選択性でエッチングするエッチング工程を実施するのに使用される処理シーケンス３００を示す。図３に示すシーケンスは、図４Ａ〜４Ｅに示す製造段階に対応しており、誘電体バリア層４０８のエッチングの種々の段階中にデュアルダマシン構造４０２が形成されている基板４００の概略断面図を示しており、インターフェース保護層の堆積処理が後続する。
処理シーケンス３００は、ブロック３０２で、図４Ａに示す基板４００などの基板を、図１に示す処理チャンバ１００などの処理チャンバ、又はその他の適切な処理チャンバ内へ移送することにより開始される。基板４００は、実質的に平面の表面、非均一な表面、又は、上部に構造が形成された実質的に平面の表面を有し得る。図４Ａに示す基板４００は、基板４００上に形成されたデュアルダマシン構造４０２を含む。一実施形態で、基板４００は、結晶シリコン（例えばＳｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコンウエハ、パターン化された又はパターン化されていないウエハ、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料であり得る。基板４００は、直径２００ｍｍ、３００ｍｍ、又は４５０ｍｍウエハ、並びに長方形又は正方形のパネルなどの、様々な、形状寸法を有し得る。別途記載のない限り、本明細書に記載の実施形態及び実施例は、３００ｍｍ直径又は４５０ｍｍ直径を有する基板に対して行われる。
一実施形態で、デュアルダマシン構造４０２は、バックエンド半導体処理に用いられる配線構造である。デュアルダマシン構造４０２は、基板４００上に配置された誘電体バリア層４０８を含む。図４Ａに示すように、誘電体スタック４４４が、開口４１１が形成された基板４００上に配置されており、開口４１１は、誘電体層によって境界付けされて横方向に配置された銅線などの少なくとも１つの導電層を有するように構成されている。誘電体スタック４４４は、誘電体バリア層４０８上に配置された誘電体バルク絶縁層４０６を含む。誘電体バルク絶縁層４０６の上部にハードマスク層４０４が配置され得る。開口４１１は、デュアルダマシンエッチング工程などの適切なエッチング工程によって誘電体バルク絶縁層４０６内のビア４０７上に形成されたトレンチ４０５を含み得る。一実施形態で、誘電体バルク絶縁層４０６は、４．０未満の誘電率を有する誘電体材料（例えば、低誘電率材料）である。適切な材料の例としては、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．，から入手可能なブラックダイアモンド（登録商標）誘電体材料などの炭素含有酸化ケイ素（ＳｉＯＣ）、及びポリアミドなどのその他の低誘電率ポリマーを含む。誘電体バルク絶縁層４０６上に配置されたハードマスク層４０４は、酸化ケイ素、ＴＥＯＳ、酸窒化ケイ素、アモルファスカーボンなどからなる群から選択された誘電体層であり得る。図４Ａ〜Ｅに示す実施形態で、誘電体バルク絶縁層４０６は炭素含有酸化ケイ素（ＳｉＯＣ）層であり、ハードマスク層４０４はＴＥＯＳ層、酸化ケイ素層、又はアモルファスカーボン層である。
誘電体バリア層４０８は約５．５以下の誘電率を有する。一実施形態で、誘電体バリア層４０８は、炭素含有シリコン層（ＳｉＣ）、窒素がドープされた炭素含有シリコン層（ＳｉＣＮ）などである。図４Ａに示す実施形態で、誘電体バリア層はＳｉＣＮフィルムである。誘電体バリア層材料の一例は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃから入手可能なＢＬＯＫ（登録商標）誘電体材料である。
図４Ａに示す実施形態で、誘電体スタック４２０は開口４１１を通ってエッチングされ、これにより、前記誘電体バリア層４０８上で前記誘電体バルク絶縁層４０６内に、ビア４０７上のトレンチ４０５（又はその逆）が画定される。誘電体バリア層４０８の表面４１０を露出するために、誘電体バルク絶縁層４０６の一部分が除去される。インターフェース層４４０中に存在する導電層４４２は、誘電体バリア層４０８中に形成されたビア４０７の下にある。一実施形態で、フッ素及び炭素から形成されたプラズマを用いて誘電体バルク絶縁層４０６がエッチングされる。誘電体バルク絶縁層４０６は、処理チャンバ１００又は他の適切なリアクタ内でエッチングされ得る。
ブロック３０４で、後続する化学エッチング工程中に誘電体バリア層４０８の除去が容易となるよう、誘電体バリア層４０８の露出した表面４１０を処理して当該表面の特性を改変するための処理工程が実施される。ブロック３０４で実施される処理工程は、処理混合ガスをチャンバ１００内に供給することを含む。次いで、誘電体バルク絶縁層４０６によって露出された誘電体バリア層４０８の表面４１０をプラズマ処理するために、処理混合ガスからプラズマが形成される。図４Ｃに示すように、この処理工程によって誘電体バリア層４０８が励起状態へと活性化され、誘電体バルク絶縁層４０６によって保護されていないエリアに、処理された誘電体バリア層４１２が形成される。次いで、処理された誘電体バリア層４１２は、後にブロック３０６で処理チャンバ１００内に供給される化学エッチングガスに容易に反応し得、処理チャンバ１００の外へ容易にポンプアウトされる揮発性のガス副生成物が形成される。
一実施形態で、処理混合ガスは水素含有ガス、窒素含有ガス、又は不活性ガスのうちの少なくとも一種を含む。処理混合ガス中に供給される水素含有ガス、窒素含有ガス、又は不活性ガスは、処理混合ガスから形成されたプラズマ中のイオンのライフタイム増加を支援し得ると考えられている。イオンのライフタイムが延びることにより、基板４００上の誘電体バリア層４０８との反応及びその活性化がより徹底して支援され得、これにより、後続する化学エッチング工程中、活性化された誘電体バリア層４１２の基板４００からの除去が強化される。処理混合ガス内で水素含有ガスが用いられる実施形態では、水素含有ガスからの水素原子が誘電体バリア層４０８内に含まれるシリコン原子と反応し得、これにより、Ｓｉ−Ｈの弱結合及び未結合手、又はＳｉ−ＯＨ結合が、処理された誘電体バリア層４１２上に形成される。Ｓｉ−Ｈ又はＳｉ−ＯＨ結合の末端を有する処理された誘電体バリア層４１２は、後で処理チャンバ１００に供給される他のエッチャントに容易に吸着され得、これにより、処理された誘電体バリア層４１２の基板表面からの除去を容易にすることを助ける。
一実施形態で、処理チャンバ１００内に供給される水素含有ガスは、Ｈ２、Ｈ２Ｏなどのうちの少なくとも一種を含む。処理チャンバ１００内に供給される窒素含有ガスは、Ｎ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３などを含む。処理チャンバ１００内に供給される不活性ガスは、Ａｒ、Ｈｅ、Ｋｒなどのうちの少なくとも一種を含む。例示的な実施形態で、処理工程の実施のために処理チャンバ１００内に供給される水素含有ガスはＨ２ガスであり、処理工程の実施のために処理チャンバ１００内に供給される窒素含有ガスはＮ２ガスであり、不活性ガスはＨｅ又はＡｒである。
プラズマ処理工程中、処理工程を制御するために幾つかの処理パラメータが調節され得る。例示的な一実施形態で、処理チャンバ１００内の処理圧力が、約１０ｍＴｏｒｒ〜約５０００ｍＴｏｒｒ、例えば約１０ｍＴｏｒｒ 〜約２００ｍＴｏｒｒなどで調節される。処理混合ガス中のプラズマを維持するために、約１３ＭＨｚ周波数のＲＦバイアス電力が印加され得る。例えば、処理チャンバ１００内のプラズマを維持するために、約２０ワット〜約２００ワットのＲＦバイアス電力が印加され得る。チャンバ内に処理混合ガスが約２００ｓｃｃｍ〜約８００ｓｃｃｍの流量で流入され得る。基板温度は、摂氏約２５度〜摂氏約３００度、例えば、摂氏約５０度〜摂氏約１４０度（例えば、摂氏約５０度〜摂氏約１１０度）に維持される。
一実施形態で、動作温度、圧力、及びガス流量に応じて、基板４００は約５秒〜約５分間、当該処理工程に晒される。例えば、基板は、約３０秒〜約９０秒間、当該前処理工程に晒される。例示的な実施形態で、基板は、約９０秒間以下、当該処理工程に晒される。
ブロック３０６で、図４Ｃに示すように、基板４００上の処理された誘電体バリア層４１２をエッチングするために、遠隔プラズマエッチング工程が基板４００上に実施される。遠隔プラズマエッチング工程は、基板４００上の誘電体バルク絶縁層４０６によって露出された処理された誘電体バリア層４１２をゆっくりと除去するための化学的工程である。遠隔プラズマエッチング工程は、処理された誘電体バリア層４１２のエッチングのための処理ガスを流す前に、プラズマキャビティ１５０内で、エッチング混合ガスを処理チャンバ１００内のプラズマキャビティ１５０内へ供給して処理混合ガスから遠隔プラズマ源を形成することによって実施される。
一実施形態で、処理された誘電体バリア層４１２の除去に用いられるエッチング混合ガスは、アンモニア（ＮＨ３）ガスと三フッ化窒素（ＮＦ３）ガスとの混合物である。処理チャンバに導入される各ガスの量は、例えば、除去されるべき処理された誘電体バリア層４１２の厚さ、処理されている基板の形状寸法、プラズマキャビティの容積、チャンバ本体の容積、及びチャンバ本体に連結されている真空システムの容積に適合するよう、変更及び調整され得る。
プラズマは処理された誘電体バリア層４１２と、ゆっくり、なだらかに且つ徐々に下層の導電層４４２が露出するまで化学反応するよう、プラズマキャビティ１５０内で遠隔で発生されるので、遠隔源プラズマからのエッチング混合ガスから解離されるエッチャントは、比較的マイルド且つ穏和（ｇｅｔｌｅ）である。遠隔プラズマ源において、遠隔プラズマキャビティ１５０内でアンモニア（ＮＨ３）ガス及び三フッ化窒素（ＮＦ３）ガスが分離され、フッ化アンモニウム（ＮＨ４Ｆ）及び／又はＨＦを含むフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）を形成すると考えられている。フッ化アンモニウム（ＮＨ４ＦとＨＦ
を含むフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）とのエッチャントが処理チャンバ１００の処理領域１４１に導入され基板表面上に達すると、フッ化アンモニウム（ＮＨ４Ｆ）とＨＦを含むフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）とのエッチャントは、材料層４０４の酸化ケイ素などの誘電体材料と反応し得、大部分は固体の（ＮＨ４）２ＳｉＦ６を形成する。フッ化アンモニウム（ＮＨ４Ｆ）とＨＦを含むフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）とのエッチャントは、処理された誘電体バリア層４１２と化学反応し、固体の（ＮＨ４）２ＳｉＦ６を形成し、これが後に、ブロック３０８で更に後述する低温昇華処理を用いて基板表面から除去される。
一又は複数の実施形態で、エッチング混合ガスを提供するために添加されるガスは、少なくとも１：１のアンモニア（ＮＨ３）：三フッ化窒素（ＮＦ３）モル比を有する。一又は複数の実施形態で、エッチング混合ガスのモル比は、少なくとも約３：１（アンモニア：三フッ化窒素）である。ガスは、約５：１（アンモニア：三フッ化窒素）〜約３０：１のモル比でチャンバ１００に導入される。更に別の実施形態で、エッチング混合ガスのモル比は約５：１（アンモニア：三フッ化窒素）〜約１０：１である。エッチング混合ガスのモル比はまた、約１０：１（アンモニア：三フッ化窒素）〜約２０：１であり得る。
一実施形態で、真空処理チャンバ１００の処理領域１４１内にエッチング混合ガスを運ぶことを支援するために、不活性ガス又はキャリアガスなどの他のタイプのガスもエッチング混合ガス中に供給され得る。不活性ガス又はキャリアガスの適切な例としては、Ａｒ、Ｈｅ、Ｎ２、Ｏ２、Ｎ２Ｏ、ＮＯ２、ＮＯなどのうちの少なくとも一種が含まれる。一実施形態で、不活性ガス又はキャリアガスは、Ａｒ又はＨｅであり、約２００ｓｃｃｍ〜約１５００ｓｃｃｍの体積流量で真空処理チャンバ１００内に供給される。
遠隔プラズマ源エッチング工程を実施するためにエッチング混合ガスを供給する間、基板温度は、摂氏約１００度未満など、例えば、摂氏約４０度〜摂氏約１００度などの低い範囲に維持され得る。基板温度を摂氏１００度未満などの低い範囲に維持することにより、エッチング工程のエッチング速度増加が支援されると考えられている。所望のエッチャント、即ち、エッチングのためのフッ化アンモニウム（ＮＨ４Ｆ）及び／又はＨＦを含むフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）を形成するための、アンモニア（ＮＨ３）と三フッ化窒素（ＮＦ３）との間の化学反応は、過度な高温によって制限されると考えられている。三フッ化窒素（ＮＦ３）は、比較的、高温で熱力学的に安定しており、エッチング工程中に用いられる低温は、エッチングされる処理された誘電体バリア層４１２上へのプラズマ核種のプラズマの表面吸着において好都合である。従って、基板温度を摂氏約１００度未満の範囲で制御することにより、エッチング工程中のエッチング速度が望ましく強化され得、これにより、全体としてエッチング工程のスループットが向上する。
エッチング混合ガスが処理チャンバに導入され、摂氏約１００度未満などの低温の基板に晒された後、図４Ｃに示すように、処理された誘電体バリア層４１２がエッチングされ得、ケイフッ化アンモニウム（ＮＨ４）２ＳｉＦ６などの固体のエッチング副生成物４１４が基板表面上に形成される。基板４００上に残っているエッチング副生成物４１４即ち（ＮＨ４）２ＳｉＦ６は、摂氏約１００度などの比較的低い融点を有し、これにより、ブロック３０８で更に後述する昇華処理によって、副生成物４１４が基板から除去されることが可能となる。基板４００上に配置された処理された誘電体バリア層４１２がすべて反応してエッチング副生成物４１４への変換されるまで、エッチング工程は継続して実施され得る。
エッチング工程中、エッチング工程を制御するために幾つかの処理パラメータが調節され得る。例示的な一実施形態で、処理チャンバ１００内の処理圧力が、約１０ｍＴｏｒｒ〜約５０００ｍＴｏｒｒで、例えば、約８００ｍＴｏｒｒ〜約５Ｔｏｒｒで調節される。化学エッチング混合ガス中のプラズマを維持するために、約８０ｋＨｚの周波数のＲＦソース電力が印加され得る。例えば、約２０ワット〜約７０ワットのＲＦソース電力がエッチング混合ガスに印加され得る。ここでいうＲＦソース電力とは、電源１５２から電極１４３、１４５に供給されるＲＦ電力である。一実施形態で、ＲＦソース電力は約８０ｋＨｚの周波数を有し得る。更に、バイアス電力を生成するために、ＲＦバイアス電力が電極１８１に供給される。例えば、約１３又は６０ＭＨｚの周波数、約１０ワット〜約１０００ワットのＲＦバイアス電力がエッチング混合ガスに印加され得る。エッチング混合ガスは、約４００ｓｃｃｍ〜約２０００ｓｃｃｍの流量でチャンバに流入し得る。一実施形態で、エッチング工程は、約６０秒〜約２０００秒間実施され得る。
ブロック３０８で、エッチング工程後が完了し、処理された誘電体バリア層４１２が実質的に反応してエッチング副生成物へ変換された後、エッチング副生成物４１４を処理チャンバ１００の外へポンプアウト可能な揮発性状態へと昇華するための昇華処理が実施される。昇華処理によりエッチング副生成物４１４が基板４００から除去され、図４Ｄに示すように、下層の導電層４４２が露出する。昇華処理は、ブロック３０６の遠隔プラズマエッチング工程が実施されたチャンバと同じチャンバ（上述の処理チャンバ１００など）内で実施され得る。代替的に、昇華処理が、必要に応じてシステム２００の別の処理チャンバで実施されてもよい。
昇華処理は、エッチング副生成物４１４を基板４００から昇華するためにプラズマエネルギーを用いたプラズマアニーリング処理であり得る。ケイフッ化アンモニウム（ＮＨ４）２ＳｉＦ６などのエッチング副生成物４１４への低い融（昇華）点という性質によって、プラズマからの熱エネルギーは、従来型の高温アニーリング処理を使用せずにエッチング副生成物４１４を効率的に除去し得る。
一実施形態で、基板表面を損傷することなく基板をなだらかに且つ緩やかに処理するために、昇華処理は低いＲＦバイアス電力でのプラズマ処理工程を使用し得る。一実施形態で、エッチング副生成物４１４を基板表面から昇華するために、低温プラズマ処理には約３００ワット未満などの低いＲＦバイアス電力が用いられ得、且つ、基板温度が摂氏約２０度〜摂氏約１５０度、例えば摂氏約１１０度などで制御され得る。
昇華処理は、プラズマアニーリング混合ガスをチャンバ１００内に供給することにより実施される。次いで、基板４００をプラズマアニーリングするためにプラズマアニーリング混合ガスからプラズマが形成され、処理チャンバ１００の外へ容易にポンプアウトされる揮発性のガス副生成物が形成される。
一実施形態で、プラズマアニーリング混合ガスは、水素含有ガス、窒素含有ガス、又は不活性ガスのうちの少なくとも一種を含む。プラズマアニーリング混合ガス中に供給される水素含有ガス、窒素含有ガス、又は不活性ガスは、プラズマアニーリング混合ガスから形成されたプラズマ中のイオンのライフタイムを増大することを支援し得、これにより、効率的にエッチング副生成物４１４を基板４００から除去し得ると考えられている。イオンのライフタイムが延びることにより、基板４００上のエッチング副生成物４１４との反応及びその活性化がより徹底して支援され得、これにより、基板４００からのエッチング副生成物４１４の除去が強化される。
一実施形態で、処理チャンバ１００内に供給される水素含有ガスは、Ｈ２、Ｈ２Ｏなどのうちの少なくとも一種を含む。処理チャンバ１００内に供給される窒素含有ガスは、Ｎ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３などのうちの少なくとも一種を含む。処理チャンバ１００内に供給される不活性ガスは、Ａｒ、Ｈｅ、Ｋｒなどのうちの少なくとも一種を含む。例示的な実施形態で、当該処理工程の実施のために処理チャンバ１００内に供給される水素含有ガスはＨ２ガスであり、当該処理工程の実施のために処理チャンバ１００内に供給される窒素含有ガスはＮ２ガスであり、不活性ガスはＨｅ又はＡｒである。
プラズマアニーリング処理中、当該前処理工程を制御するために幾つかの処理パラメータが調節され得る。例示的な一実施形態で、処理チャンバ１００内の処理圧力が、約１０ｍＴｏｒｒ〜約５０００ｍＴｏｒｒ、例えば約１０ｍＴｏｒｒ〜約２００ｍＴｏｒｒなどで調節される。処理混合ガス中のプラズマを維持するために、約１３ＭＨｚ周波数のＲＦバイアス電力が印加され得る。例えば、処理チャンバ１００内のプラズマを維持するために、約２０ワット〜約３００ワットのＲＦバイアス電力が印加され得る。プラズマアニーリング混合ガスが約１００ｓｃｃｍ〜約１０００ｓｃｃｍの流量でチャンバに流入され得る。基板温度は摂氏約２０度〜摂氏約１５０度、例えば摂氏１１０度などで維持される。幾つかの実施形態では、電極１４３、１４５に電力が印加されない。
ブロック３１０で、下層の導電層４４２を露出させるためにエッチング副生成物４１４が基板から除去された後、エッチングされた誘電体バルク絶縁層４０６の表面及び導電層４４２上に、図４Ｅに示すようにインターフェース保護層４２２が形成される。インターフェース保護層４２２は、処理混合ガスを処理チャンバ１００へ流入させることによって堆積される。処理チャンバ１００へ流入する処理混合ガスは、周囲環境に滞在しているときに、導電層４４２の露出された表面を更なる汚染物又は酸化から保護するインターフェース保護層４２２を形成するための堆積処理を実施し、これによりプロセスのＱ−ｔｉｍｅに増大が可能となる。処理混合ガスは、炭素及びケイ素の元素を含有するポリマーガスを含み得る。一実施形態で、処理混合ガスは、アルゴンガス（Ａｒ）、ヘリウムガス（Ｈｅ）、一酸化窒素（ＮＯ）、一酸化炭素（ＣＯ）、亜酸化窒素（Ｎ２Ｏ）、酸素ガス（Ｏ２）、窒素ガス（Ｎ２）などの少なくとも一種のキャリアガスに随伴するポリマーガスを含むがこれらに限定されない。ポリマーガスの適切な例は、他にもあり得るが、フルオロアルキルポリオキシエチレン、ポリジメチルシロキサン、トリメチルシラン（ＴＭＳ又は３ＭＳ）、テトラメチルシラン（ＴＭＳ又は４ＭＳ）、オクタメチルシクロテトラシラン（ＯＭＣＴＳ）、ヘキサメチルジシリアン（ＨＭＤＳ）を含む。一実施形態で、インターフェース保護層４２２は酸化ケイ素層などのシリコン含有層である。
処理混合ガスがエッチリアクタ内に供給される間、幾つかの処理パラメータが調節される。一実施形態で、エッチリアクタ内の処理混合ガスの圧力が約１０ｍＴｏｒｒ〜約５００ｍＴｏｒｒで調節され、基板温度が摂氏約０度〜摂氏約１００度で維持される。ＲＦソース電力が約０ワット〜約１０００ワットの電力で印加され得る。処理混合ガスは、約１ｓｃｃｍ〜約１００ｓｃｃｍの流量で流され得る。
インターフェース保護層４２２の厚さは、任意の適切な方法で決定されてよい。一実施形態で、約１Å〜約２００Åの厚さを有するインターフェース保護層４２２が堆積され得る。別の実施形態では、インターフェース保護層４２２の厚さが、光放射の監視、所定の期間の満了、又は保護層が十分に形成されたことを測定する別の指標によって、決定されてもよい。
デュアルダマシン構造４０２上のインターフェース保護層の堆積処理は、処理チャンバ１００内でｉｎ−ｓｉｔｕ（その場で）堆積されて完了する。代替的な実施形態で、インターフェース保護層の堆積処理は、任意選択として、ｅｘ−ｓｉｔｕ（外部で）堆積されるか、又は他の真空処理チャンバ内でエッチングされてもよい。
こうして、インターフェース保護層の堆積処理が後続する、高いエッチング選択性を有するエッチング工程のための方法及び装置がもたらされる。本方法により、良好なインターフェース制御を伴う高いエッチング選択性で誘電体バリア層がエッチングされ得る一方、エッチング工程後に露出された導電層を保護するためのインターフェース保護層を提供することができる。インターフェース保護層の堆積を用いることによって良好なインターフェース制御が得られ、且つ、より広い処理ウィンドウ及び高信頼の製造予測可能性がもたらされるようプロセスのＱ−ｔｉｍｅもまた延長され得る。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他の更なる実施形態を考案することもでき、本発明の範囲は以下の特許請求の範囲によって決定される。

Claims (15)

  1. 基板上に配置された誘電体バリア層をエッチングする方法であって、
    誘電体バリア層が配置された基板を、エッチング処理チャンバ内へ移送すること、
    前記誘電体バリア層に処理工程を実施すること、
    前記基板上に配置された前記処理された誘電体バリア層をエッチングするために、前記エッチング処理チャンバ内に供給されるエッチング混合ガス中にプラズマを遠隔で発生させること、
    前記誘電体バリア層を前記基板から除去するために、エッチングされた前記誘電体バリア層をプラズマアニーリングすること、及び
    前記誘電体バリア層が前記基板から除去された後にインターフェース保護層を形成すること
    を含む、方法。
  2. 前記エッチング混合ガス中に前記プラズマを遠隔で発生させることが、
    前記エッチング混合ガス中に、アンモニウムガス及び三フッ化窒素を、約５：１から約３０：１のモル比で供給すること
    を更に含む、請求項１に記載の方法。
  3. 前記エッチング混合ガス中に前記プラズマを遠隔で発生させることが、
    基板温度を摂氏約１００度未満で維持することを更に含む、請求項１に記載の方法。
  4. エッチングされた前記誘電体バリア層をプラズマアニーリングすることが、
    前記基板からエッチング副生成物を昇華させることを更に含む、請求項１に記載の方法。
  5. 前記誘電体バリア層が炭化ケイ素層である、請求項１に記載の方法。
  6. 前記エッチング混合ガス中に前記プラズマを遠隔で発生させることが、
    前記エッチング混合ガスから前記プラズマを遠隔で発生させるために、ＲＦソース電力を印加することを更に含む、請求項１に記載の方法。
  7. 前記ＲＦソース電力が約８０ｋＨｚの周波数を有する、請求項６に記載の方法。
  8. 前記インターフェース保護層を形成することが、
    少なくとも一種のキャリアガスに随伴するポリマーガスを、前記エッチング処理チャンバ内に供給することを更に含む、請求項１に記載の方法。
  9. 前記キャリアガスが、アルゴンガス（Ａｒ）、ヘリウムガス（Ｈｅ）、一酸化窒素（ＮＯ）、一酸化炭素（ＣＯ）、亜酸化窒素（Ｎ２Ｏ）、酸素ガス（Ｏ２）、又は窒素ガス（Ｎ２）のうちの少なくとも一種である、請求項８に記載の方法。
  10. 前記ポリマーガスが、フルオロアルキルポリオキシエチレン、ポリジメチルシロキサン、トリメチルシラン、テトラメチルシラン、オクタメチルシクロテトラシラン（ＯＭＣＴＳ）、又はヘキサメチルジシリアン（ＨＭＤＳ）のうちの少なくとも一種である、請求項８に記載の方法。
  11. 前記インターフェース保護層が酸化ケイ素層である、請求項１に記載の方法。
  12. 前記基板上の前記誘電体バリア層を除去するために、エッチングされた前記誘電体バリア層を前記プラズマアニーリングすることが、
    前記誘電体バリア層が除去された後に、前記基板中に配置された導電層を露出すること
    を更に含む、請求項１に記載の方法。
  13. エッチングされた前記誘電体バリア層をプラズマアニーリングすることが、
    前記基板をプラズマアニーリングするためのプラズマを発生させるために、３００ワット未満のＲＦバイアス電力を印加すること
    を更に含む、請求項１に記載の方法。
  14. エッチングされた前記誘電体バリア層をプラズマアニーリングすることが、
    基板温度を摂氏約２０度から摂氏約１５０度に維持すること
    を更に含む、請求項１に記載の方法。
  15. 基板上に配置された誘電体バリア層をエッチングする方法であって、
    基板上のデュアルダマシン構造中に誘電体バリア層が配置された基板を、エッチング処理チャンバ内に移送すること、
    前記誘電体バリア層を処理するために、前記エッチング処理チャンバ内の処理混合ガス中に、第１の低いＲＦバイアス電力を印加すること、
    エッチング混合ガス中に、前記エッチング処理チャンバから遠隔で、ＲＦソース電力を印加することであって、前記エッチング混合ガスがアンモニウムガス及び三フッ化窒素を含む、印加すること、
    エッチングされた前記誘電体バリア層をアニーリングして前記誘電体バリア層を前記基板から除去するために、前記エッチング処理チャンバ内のアニーリング混合ガス中に、第２の低いＲＦバイアス電力を印加すること、並びに
    前記誘電体バリア層が前記基板から除去された後にインターフェース保護層を形成すること
    を含む、方法。
JP2016541966A 2013-09-17 2014-07-28 エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法 Expired - Fee Related JP6469705B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/029,771 US20150079799A1 (en) 2013-09-17 2013-09-17 Method for stabilizing an interface post etch to minimize queue time issues before next processing step
US14/029,771 2013-09-17
PCT/US2014/048491 WO2015041746A1 (en) 2013-09-17 2014-07-28 Methods for stabilizing an interface post etch to minimize queue time issues before next processing step

Publications (2)

Publication Number Publication Date
JP2016530729A JP2016530729A (ja) 2016-09-29
JP6469705B2 true JP6469705B2 (ja) 2019-02-13

Family

ID=52668322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016541966A Expired - Fee Related JP6469705B2 (ja) 2013-09-17 2014-07-28 エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法

Country Status (6)

Country Link
US (1) US20150079799A1 (ja)
JP (1) JP6469705B2 (ja)
KR (1) KR20160055227A (ja)
CN (1) CN105745740B (ja)
TW (1) TWI640040B (ja)
WO (1) WO2015041746A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015099789A1 (en) 2013-12-27 2015-07-02 Intel Corporation Technologies for selectively etching oxide and nitride materials and products formed using the same
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US20160138161A1 (en) * 2014-11-19 2016-05-19 Applied Materials, Inc. Radical assisted cure of dielectric films
US10373850B2 (en) * 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
US10276469B2 (en) * 2015-04-17 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor device structure
CN108352317A (zh) * 2016-02-05 2018-07-31 应用材料公司 具有多重类型腔室的积层蚀刻***
CN106206422B (zh) * 2016-08-19 2019-05-31 上海华力微电子有限公司 降低金属硬质掩模大马士革一体化刻蚀缺陷生长的方法
CN112204169A (zh) * 2018-05-16 2021-01-08 应用材料公司 原子层自对准的基板处理和整合式成套工具
KR102554014B1 (ko) * 2018-06-15 2023-07-11 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
WO2020033405A1 (en) * 2018-08-08 2020-02-13 Tokyo Electron Limited Method utilizing using post etch pattern encapsulation
CN109559988A (zh) * 2018-11-30 2019-04-02 德淮半导体有限公司 硅片的制备方法及装置
KR20210035449A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US20230031381A1 (en) * 2021-07-31 2023-02-02 Applied Materials, Inc. Apparatus for removing etch stop layers

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5626775A (en) * 1996-05-13 1997-05-06 Air Products And Chemicals, Inc. Plasma etch with trifluoroacetic acid and derivatives
US6613682B1 (en) * 1999-10-21 2003-09-02 Applied Materials Inc. Method for in situ removal of a dielectric antireflective coating during a gate etch process
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US7132369B2 (en) * 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
JP2004319917A (ja) * 2003-04-18 2004-11-11 Matsushita Electric Ind Co Ltd 絶縁膜除去方法および配線構造形成方法
JP3866694B2 (ja) * 2003-07-30 2007-01-10 株式会社日立ハイテクノロジーズ Ｌｓｉデバイスのエッチング方法および装置
US20070111519A1 (en) * 2003-10-15 2007-05-17 Applied Materials, Inc. Integrated electroless deposition system
US7521362B2 (en) * 2003-12-23 2009-04-21 Lam Research Corporation Methods for the optimization of ion energy control in a plasma processing system
US8222155B2 (en) * 2004-06-29 2012-07-17 Lam Research Corporation Selectivity control in a plasma processing system
US20060196527A1 (en) * 2005-02-23 2006-09-07 Tokyo Electron Limited Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
JP2009515319A (ja) * 2005-09-23 2009-04-09 エヌエックスピー ビー ヴィ 半導体デバイス用構造体の製造方法
US7396762B2 (en) * 2006-08-30 2008-07-08 International Business Machines Corporation Interconnect structures with linear repair layers and methods for forming such interconnection structures
DE102007046846A1 (de) * 2007-09-29 2009-04-09 Advanced Micro Devices, Inc., Sunnyvale Seitenwandschutzschicht
US20100099263A1 (en) * 2008-10-20 2010-04-22 Applied Materials, Inc. Nf3/h2 remote plasma process with high etch selectivity of psg/bpsg over thermal oxide and low density surface defects
US8211808B2 (en) * 2009-08-31 2012-07-03 Applied Materials, Inc. Silicon-selective dry etch for carbon-containing films
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110253670A1 (en) * 2010-04-19 2011-10-20 Applied Materials, Inc. Methods for etching silicon-based antireflective layers
US8771536B2 (en) * 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films

Also Published As

Publication number Publication date
CN105745740A (zh) 2016-07-06
TW201515103A (zh) 2015-04-16
US20150079799A1 (en) 2015-03-19
WO2015041746A1 (en) 2015-03-26
KR20160055227A (ko) 2016-05-17
CN105745740B (zh) 2019-11-26
TWI640040B (zh) 2018-11-01
JP2016530729A (ja) 2016-09-29

Similar Documents

Publication Publication Date Title
JP6469705B2 (ja) エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法
TWI654683B (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
JP6440716B2 (ja) 周期的エッチング工程を用いたエッチング停止層のエッチング方法
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
TWI685017B (zh) 在針對半導體應用之整合群集系統中形成互連結構的方法
TWI645469B (zh) 使用氣體分配板熱之溫度躍升
EP3038142A1 (en) Selective nitride etch
US8772162B2 (en) Method for removing native oxide and associated residue from a substrate
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
US20230377958A1 (en) Cluster processing system for forming a metal containing material
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
US9269563B2 (en) Methods for forming interconnect structure utilizing selective protection process for hardmask removal process
TWI842772B (zh) 用於形成過渡金屬材料的群集處理系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190116

R150 Certificate of patent or registration of utility model

Ref document number: 6469705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees