JP6459304B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6459304B2 JP6459304B2 JP2014170965A JP2014170965A JP6459304B2 JP 6459304 B2 JP6459304 B2 JP 6459304B2 JP 2014170965 A JP2014170965 A JP 2014170965A JP 2014170965 A JP2014170965 A JP 2014170965A JP 6459304 B2 JP6459304 B2 JP 6459304B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulating film
- forming
- film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
.0μm以下であり、前記メサ部の幅をLmとし、前記トレンチの幅をLgとしたとき
に、Lm/(Lg+Lm)<0.5を満たすことを特徴とする。
実施の形態1にかかる半導体装置の構造について、トレンチ型IGBTを例に説明する。図1は、実施の形態1にかかる半導体装置の活性部の構造を示す断面図である。図2は、図1の基板おもて面側のメサ部の構造を拡大して示す断面図である。活性部とは、オン状態のときに電流が流れる領域であり、半導体装置の電流駆動を担う領域である。図1に示すように、実施の形態1にかかる半導体装置は、隣り合うトレンチ2間のメサ部1aが層間絶縁膜(第2絶縁膜)8とエミッタ電極(第1電極)9との界面からエミッタ電極9側へ突出した構成のトレンチ型のMOSゲート構造を備える。メサ部1a上の層間絶縁膜8に微細なパターニングによるコンタクトホールは設けられておらず、メサ部1aの、基板おもて面側の面(以下、上面とする)全面がエミッタ電極9と接している。また、メサ部1aの、トレンチ2の側壁に露出する部分(側面)もエミッタ電極9と接している。
次に、実施の形態2にかかる半導体装置の構造について説明する。図19は、実施の形態2にかかる半導体装置の要部の構造を示す斜視図である。実施の形態2にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、メサ部1aがストライプ状に延びる方向(図19においては紙面奥行方向)に、n+型エミッタ領域16とp+型コンタクト領域17とが交互に繰り返し配置されたIGBT構造を備える点である。すなわち、n+型エミッタ領域16およびp+型コンタクト領域17は、ともにトレンチ2の側壁に沿って設けられたゲート絶縁膜3に接する。エミッタ電極9は、メサ部1aの上面においてn+型エミッタ領域16およびp+型コンタクト領域17に接するとともに、トレンチ2の側壁においてn+型エミッタ領域16およびp+型コンタクト領域17に接する。
次に、実施の形態3にかかる半導体装置の構造について説明する。図22は、実施の形態3にかかる半導体装置の要部の構造を示す断面図である。実施の形態3にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、トレンチ2の内部に、層間絶縁膜18によって電気的に絶縁された2つのゲート電極14を備える点である。具体的には、トレンチ2の対向する側壁には、それぞれ側壁に沿ってゲート電極14が設けられている。各ゲート電極14は、それぞれ、ゲート絶縁膜3を介してメサ部1a(p型ベース領域5およびn+型エミッタ領域6)に対向する。トレンチ2の内部において、ゲート電極14の表面上および2つのゲート電極14間には、層間絶縁膜18が埋め込まれている。
次に、実施の形態4にかかる半導体装置の構造について、図1,2を参照して説明する。実施の形態4にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、ゲート絶縁膜3の材料として、シリコン酸化膜(SiO2)に代えて、シリコン酸化膜よりも誘電率の高い高誘電率(High−K)材料を用いている点である。High−K材料とは、例えば酸化ハフニウム(HfO2)、ハフニウムシリケート(HfSiO)、酸化ランタン(La2O3)、ランタンアルミネート(LaAlO3)、酸化セリウム(CeO2)である。一般的に、IGBTはゲート絶縁膜を薄くすることでチャネルに電子を多く集めることができ、電気駆動力を増大させることができるが、ゲート絶縁膜を薄くすることでゲート耐圧の確保が難しくなる。そこで、実施の形態4においては、ゲート絶縁膜3の材料としてHigh−K材料を用いる。このようにゲート絶縁膜3の材料としてHigh−K材料を用いることで、ゲート絶縁膜3の厚さを薄くすることなくチャネルに電子を多く集めることができるため、電気駆動力を増大させることができる。また、ゲート絶縁膜3の厚さを薄くしないため、ゲート耐圧を確保することができる。
次に、実施の形態5にかかる半導体装置の構造について説明する。図26は、実施の形態5にかかる半導体装置の要部の構造を示す断面図である。実施の形態5にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、ゲート絶縁膜3の、トレンチ2の底面に沿った部分の少なくとも一部の厚さを厚くしている点である。具体的には、図26に示すように、ゲート絶縁膜3の、トレンチ2の底面に沿った部分の少なくとも一部を、ゲート絶縁膜3の他の部分よりも厚さの厚い局部酸化(LOCOS)膜33とする。ゲート絶縁膜3の他の部分とは、ゲート絶縁膜3の、トレンチ2の側壁に沿った部分、およびゲート絶縁膜3の、トレンチ2の底面に沿った部分のLOCOS膜33以外の部分である。このようにLOCOS膜33を設けることで、ゲート−コレクタ間容量を低減することができるため、スイッチング特性を向上させることができる。
次に、実施の形態6にかかる半導体装置の構造について説明する。図27は、実施の形態6にかかる半導体装置の要部の構造を示す断面図である。実施の形態6にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、シリコン酸化膜(SiO2)からなるゲート絶縁膜の一部を、シリコン酸化膜に代えてシリコン酸化膜よりも誘電率の低い低誘電率(Low−K)材料からなるLow−K膜とする点である。Low−K材料とは、例えば炭素を含む二酸化珪素(SiOC、SiOCH)である。具体的には、図27に示すように、ゲート絶縁膜3の、トレンチ2の底面に沿った部分をLow−K膜34とし、トレンチ2の側壁に沿った部分をシリコン酸化膜35とする。このように、ゲート絶縁膜の、ゲート電極4の直下の部分を酸化膜ではなくLow−K膜34とすることで、実施の形態5と同様にゲート−コレクタ間容量を低減することができる。
次に、実施の形態7にかかる半導体装置の構造について説明する。図28は、実施の形態7にかかる半導体装置の要部の構造を示す断面図である。実施の形態7にかかる半導体装置が実施の形態3にかかる半導体装置と異なる点は、n-型ドリフト層1の内部の、トレンチ2の底面との境界に、ゲート絶縁膜3を介してゲート電極14の少なくとも一部と対向するようにp型領域19を設けている点である。具体的には、図28に示すように、p型領域19は、トレンチ2の一方の側壁側のゲート電極14の直下から、トレンチ2の他方の側壁側のゲート電極14の直下にわたって設けられ、ゲート絶縁膜3を介してゲート電極14および層間絶縁膜18に対向する。このようにp型領域19を設けることにより、n-型ドリフト層1に空乏層が伸びるため、所望の耐圧を確保することができる。
次に、実施の形態8にかかる半導体装置の構造について説明する。図29は、実施の形態8にかかる半導体装置の要部の構造を示す断面図である。実施の形態8にかかる半導体装置が実施の形態3にかかる半導体装置と異なる点は、トレンチ2の対向する側壁に沿ってそれぞれ設けられた2つのゲート電極(以下、第1ゲート電極とする)14間に、さらに複数の第2ゲート電極41を備える点である。すなわち、トレンチ2の内部に、層間絶縁膜18によって電気的に絶縁された少なくとも3つのゲート電極が設けられている。第1ゲート電極14と第2ゲート電極41との間および隣り合う第2ゲート電極41間には、層間絶縁膜18が埋め込まれている。
次に、実施の形態9にかかる半導体装置の製造方法について説明する。図30,31は、実施の形態9にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態9にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、基板おもて面側にトレンチ2を形成する前に、基板おもて面の表面層にp型ベース領域15を形成する点である。実施の形態9においては、p型ベース領域15を形成するための第1イオン注入を、例えば基板おもて面に対して略垂直する注入角度で行う。第1イオン注入の注入角度を基板おもて面に対して略垂直とした場合、p型ベース領域15の、メサ部1aの上面からの深さは、メサ部1aの中央部側および側面側ともに略等しくなる。
1a メサ部
2 トレンチ
3 ゲート絶縁膜
4 ゲート電極
5 p型ベース領域
6 n+型エミッタ領域
7 p+型コンタクト領域
8 層間絶縁膜
9 エミッタ電極
10 n型フィールドストップ層
11 p型コレクタ層
12 コレクタ電極
Lg トレンチの幅
Lm メサ部の幅
Claims (9)
- 第1導電型の半導体基板のおもて面に選択的に第1膜を形成する第1工程と、
前記半導体基板のおもて面および前記第1膜上に第2膜を形成する第2工程と、
前記半導体基板のおもて面上の前記第2膜の、前記第1膜の側面に接する部分を所定の幅で残す第3工程と、
前記第3工程の後、前記第1膜を除去する第4工程と、
前記第4工程の後、前記第2膜をマスクとして前記半導体基板のおもて面に複数のトレンチを形成する第5工程と、
前記トレンチの内部に、前記トレンチの内壁に沿って第1絶縁膜を形成する第6工程と、
前記トレンチの内部の、前記第1絶縁膜の内側にゲート電極を形成する第7工程と、
前記トレンチの側壁に沿って設けられた前記第1絶縁膜を介して前記ゲート電極に対向するように、隣り合う前記トレンチの間のメサ部に第2導電型の第1半導体領域を形成する第8工程と、
前記第1半導体領域の内部に第1導電型の第2半導体領域を形成する第9工程と、
熱処理により、前記ゲート電極の上部に第2絶縁膜を形成する第10工程と、
前記第10工程の後、前記第1半導体領域および前記第2半導体領域に接する第1電極を形成する第11工程と、
前記第11工程の後、前記半導体基板の裏面に第2導電型半導体層を形成する第12工程と、
前記第2導電型半導体層に接する第2電極を形成する第13工程と、
を含み、
前記第3工程では、前記第2膜をエッチングし、前記第2膜の、エッチングされずに前記第1膜の側面に残る部分を残し、
前記第7工程では、前記ゲート電極の表面が前記メサ部の表面よりも下方に位置するように前記ゲート電極を形成し、
前記第8工程では、前記メサ部の突出した部分を含む領域に前記第1半導体領域を形成し、
前記第9工程では、前記メサ部の突出した部分を含む領域に前記第2半導体領域を形成し、
前記第11工程では、前記メサ部の突出した部分の表面全体に接する前記第1電極を形成することを特徴とする半導体装置の製造方法。 - 前記第7工程は、
前記ゲート電極を堆積する堆積工程と、
前記ゲート電極を研磨する研磨工程と、
前記研磨工程の後、前記ゲート電極をエッチングするエッチング工程と、を含み、
前記研磨工程および前記エッチング工程によって、前記ゲート電極の表面が前記メサ部の表面よりも下方に位置するように前記ゲート電極の厚さを薄くすることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記研磨工程では、前記第2膜を研磨ストッパとして前記ゲート電極の、前記第2膜の表面よりも上の部分を研磨することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記エッチング工程では、前記第2膜をマスクとして前記ゲート電極をエッチングすることを特徴とする請求項2または3に記載の半導体装置の製造方法。
- 第1導電型の半導体基板のおもて面に複数のトレンチを形成する第1工程と、
前記トレンチの内部に、前記トレンチの内壁に沿って第1絶縁膜を形成する第2工程と、
前記トレンチの内部の、前記第1絶縁膜の内側にゲート電極を形成する第3工程と、
前記第3工程後、熱処理により、前記ゲート電極の上部に第2絶縁膜を形成する第4工程と、
前記トレンチの側壁に沿って設けられた前記第1絶縁膜を介して前記ゲート電極に対向するように、隣り合う前記トレンチの間のメサ部に第2導電型の第1半導体領域を形成する第5工程と、
前記第1半導体領域の内部に第1導電型の第2半導体領域を形成する第6工程と、
前記第6工程の後、前記第1半導体領域および前記第2半導体領域に接する第1電極を形成する第7工程と、
前記第7工程の後、前記半導体基板の裏面に第2導電型半導体層を形成する第8工程と、
前記第2導電型半導体層に接する第2電極を形成する第9工程と、
を含み、
前記第3工程では、前記ゲート電極の表面が前記メサ部の表面よりも下方に位置するように前記ゲート電極を形成し、
前記第5工程では、イオン注入法を用いて、前記トレンチの側壁から第2導電型不純物を導入することにより、前記メサ部の突出した部分を含む領域に前記第1半導体領域を形成し、
前記第6工程では、イオン注入法を用いて、前記トレンチの側壁から第1導電型不純物を導入することにより、前記メサ部の突出した部分を含む領域に前記第2半導体領域を形成し、
前記第7工程では、前記メサ部の突出した部分の表面全体に接する前記第1電極を形成し、
前記第5工程は、
前記メサ部の一方の側面をなす前記トレンチの側壁に、前記半導体基板のおもて面に対して10°以上80°以下の第1注入角で斜めの方向から第2導電型不純物をイオン注入する第1イオン注入工程と、
前記メサ部の他方の側面をなす前記トレンチの側壁に、前記半導体基板のおもて面に対して−80°以上−10°以下の第2注入角で斜めの方向から第2導電型不純物をイオン注入する第2イオン注入工程と、の2回のイオン注入工程を含むことを特徴とする半導体装置の製造方法。 - 前記第6工程の後、前記第7工程の前に、熱処理により、前記第1半導体領域および前記第2半導体領域を活性化させる熱処理工程をさらに含み、
前記熱処理工程では、800℃以上1100℃以下で1秒以内の熱処理を行うことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記熱処理工程では、前記熱処理として、スパイク高速アニールまたはフラッシュランプアニールを行うことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第6工程の後、前記第7工程の前に、熱処理により前記第1絶縁膜を局所的に酸化し、前記第1絶縁膜の一部の厚さを、前記第1絶縁膜の他の部分の厚さよりも厚くする工程をさらに含むことを特徴とする請求項1〜4のいずれか一つに記載の半導体装置の製造方法。
- 前記第2工程の後、前記第3工程の前に、熱処理により前記第1絶縁膜を局所的に酸化し、前記第1絶縁膜の一部の厚さを、前記第1絶縁膜の他の部分の厚さよりも厚くする工程をさらに含むことを特徴とする請求項5〜7のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170965A JP6459304B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170965A JP6459304B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018205899A Division JP6627948B2 (ja) | 2018-10-31 | 2018-10-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016046445A JP2016046445A (ja) | 2016-04-04 |
JP6459304B2 true JP6459304B2 (ja) | 2019-01-30 |
Family
ID=55636715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014170965A Active JP6459304B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6459304B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7462587B2 (ja) | 2021-03-25 | 2024-04-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5155369A (en) * | 1990-09-28 | 1992-10-13 | Applied Materials, Inc. | Multiple angle implants for shallow implant |
JP2002026274A (ja) * | 2000-05-01 | 2002-01-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
JP2007043123A (ja) * | 2005-07-01 | 2007-02-15 | Toshiba Corp | 半導体装置 |
JP5017823B2 (ja) * | 2005-09-12 | 2012-09-05 | 富士電機株式会社 | 半導体素子の製造方法 |
JP2008042166A (ja) * | 2006-07-12 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 縦型ゲート半導体装置及びその製造方法 |
JP2011159763A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | 電力用半導体装置 |
JP5729331B2 (ja) * | 2011-04-12 | 2015-06-03 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
JP5686033B2 (ja) * | 2011-04-27 | 2015-03-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2014060362A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
JP6220122B2 (ja) * | 2012-11-28 | 2017-10-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-08-25 JP JP2014170965A patent/JP6459304B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016046445A (ja) | 2016-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3954541B2 (ja) | 半導体装置及びその製造方法 | |
US10777548B2 (en) | Method for manufacturing semiconductor device | |
JP2010153864A (ja) | 半導体ダイ上に製造されるパワートランジスタデバイス | |
JP2010147477A (ja) | シリコンウェハ上にパワートランジスタデバイスを製造する方法 | |
JP6561611B2 (ja) | 半導体装置 | |
JP2012080074A (ja) | 半導体装置 | |
JP2013125827A (ja) | 半導体装置およびその製造方法 | |
WO2013080806A1 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2000299464A (ja) | パワートレンチmosゲート装置およびその製造方法 | |
JP6509673B2 (ja) | 半導体装置 | |
US8084817B2 (en) | Semiconductor device and method for fabricating the same | |
JP2007311557A (ja) | 半導体装置及びその製造方法 | |
JP6319508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016063072A (ja) | 半導体装置の製造方法 | |
JP2010147475A (ja) | 半導体ダイ上に製造されるパワートランジスタデバイス | |
US9711627B2 (en) | Power semiconductor device and fabrication method thereof | |
JP2012009545A (ja) | 半導体装置の製造方法 | |
JP2013058575A (ja) | 半導体装置及びその製造方法 | |
JP2013182935A (ja) | 半導体装置およびその製造方法 | |
US9780187B2 (en) | Semiconductor device including an IGBT as a power transistor and a method of manufacturing the same | |
JP2020038986A (ja) | 半導体装置 | |
CN111384162A (zh) | 半导体器件及其制造方法 | |
JP2005347367A (ja) | 半導体装置とその製造方法 | |
WO2012088774A1 (zh) | 一种soi型p-ldmos | |
JP6627948B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20181107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6459304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |