JP6458551B2 - シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ - Google Patents

シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ Download PDF

Info

Publication number
JP6458551B2
JP6458551B2 JP2015035646A JP2015035646A JP6458551B2 JP 6458551 B2 JP6458551 B2 JP 6458551B2 JP 2015035646 A JP2015035646 A JP 2015035646A JP 2015035646 A JP2015035646 A JP 2015035646A JP 6458551 B2 JP6458551 B2 JP 6458551B2
Authority
JP
Japan
Prior art keywords
silicon wafer
heat treatment
device manufacturing
manufacturing process
cri
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015035646A
Other languages
English (en)
Other versions
JP2016157865A (ja
Inventor
淳 藤瀬
淳 藤瀬
小野 敏昭
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015035646A priority Critical patent/JP6458551B2/ja
Priority to TW105102636A priority patent/TWI604532B/zh
Priority to KR1020160021934A priority patent/KR101882290B1/ko
Priority to US15/052,235 priority patent/US9748112B2/en
Publication of JP2016157865A publication Critical patent/JP2016157865A/ja
Application granted granted Critical
Publication of JP6458551B2 publication Critical patent/JP6458551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/24Investigating strength properties of solid materials by application of mechanical stress by applying steady shearing forces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)

Description

本発明は、シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハに関し、特に、デバイス作製工程の熱処理が施された後にスリップ転位が発生するか否かを高精度に判定できるシリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハに関するものである。
例えば、チョクラルスキー(Czochralski,CZ)法により作成したポリッシュドウェーハに不可避に含まれる酸素は、デバイス作製工程においてその一部が析出してゲッタリングサイトが形成されるのが通例である。
ここで、シリコンウェーハに熱処理が施されると、ウェーハに含まれる酸素がシリコンと反応して酸素析出物(Bulk Micro Defect,BMD)が発生する。この酸素析出が過剰に進行すると、シリコンウェーハの機械的強度が低下し、デバイス作製工程において低い負荷応力の下でもスリップ転位が発生し、ウェーハに反りが発生することが知られている(例えば、非特許文献1および2参照)。さらに、非特許文献3には、BMDサイズが大きくなると、ウェーハに熱応力を負荷した際のスリップ転位の発生が増加する旨が記載されている。
こうしたデバイス作製工程におけるスリップ転位の発生により、シリコンデバイスの歩留まりが低下するため、デバイス作製工程の熱処理が施された後にもスリップ転位が発生することのないシリコンウェーハを提供することが肝要である。このスリップ転位の抑制に関して、特許文献1には、BMDサイズを小さくすることにより、BMDから発生するスリップ転位の発生応力が増加し、酸素析出によるシリコンウェーハの強度低下が抑制されることが記載されている。
また、特許文献2には、ウェーハ中に小さなサイズを有するBMDを高密度に形成し、大きなサイズを有するBMDの密度を低く抑えることが、スリップ転位の発生の抑制に有効である旨が記載されている。
国際公開第2006/003812号パンフレット 特開第2008−103673号公報
B.Leroy and C.Plougonven,Journal of the Electrochemical Society,1980,Vol.127,p.961 Hirofumi Shimizu,Tetsuo Watanabe and Yoshiharu Kakui,Japanese Journal of Applied Physics,1985,Vol.24,p.815 Koji Sueoka,Masanori Akatsuka,Hisashi Katahama and Naoshi Adachi,Japanese Journal of Applied Physics,1997,Vol.36,p.7095
ところで、近年、シリコンのデバイス作製工程では、高速昇降温プロセスが多用されており、シリコンウェーハは従来よりも過酷な熱応力に晒されるため、シリコンウェーハ内にスリップ転位が発生し易い環境になっている。
しかしながら、特許文献1および2は、BMDサイズや密度とスリップ転位の発生との関係について記載しているものの、かような過酷な環境下においてスリップ転位の発生を回避するには特許文献1および2の方法では不十分である。
そこで、本発明の目的は、デバイス作製工程の熱処理が施された後にスリップ転位が発生するか否かを高精度に判定できるシリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハを提案することにある。
本発明者らは、上記課題を解決するための方途について鋭意究明した。本発明者らは、先の出願(特開2011−238664号、特許第5533210号)において、ウェーハ製造段階でシリコンウェーハに対して適切な熱処理を施すことにより、デバイス作製工程においてスリップ転位を発生させない熱処理方法を提案し、デバイス作製工程においてスリップ転位が発生する臨界せん断応力τcriは、ウェーハ製造段階で施す熱処理を経たウェーハにおけるBMDサイズLに対する残存酸素濃度Cの比(すなわち、Lの逆数1/LとCとの積)C/Lに密接に関係していることを見出した。
しかし、シリコンウェーハ中のBMDサイズLは、時間が経過するにつれて増大する一方、残存酸素濃度Cは減少する。つまり、スリップ転位が発生する臨界せん断応力τcriは、時間が経過するにつれて低下し、スリップ転位は発生し易くなる。よって、デバイス作製工程においてスリップ転位が発生しないシリコンウェーハを製造するためには、デバイス作製工程におけるBMDサイズLおよび残存酸素濃度Cの変化を考慮して、「デバイス作製工程において施される熱処理後」のBMDサイズLおよび残存酸素濃度Cに基づいて臨界せん断応力τcriを求めることが肝要である。
また、本発明者らは、臨界せん断応力τcriをより高精度に求めるべく検討を進めた結果、臨界せん断応力τcriを、デバイス作製工程において施される熱処理後のシリコンウェーハにおけるBMDサイズLの逆数1/Lと、残存酸素濃度Cとの和として定式化することが極めて有効であることを見出した。そして、このように定式化した式から求めた臨界せん断応力τcriと、デバイス作製工程の熱処理においてシリコンウェーハに与えられる熱応力τとを比較することにより、デバイス作製工程においてスリップ転位が発生するか否かを高精度に判定して、シリコンウェーハの良否を判定できることも見出し、本発明を完成させるに至った。
すなわち、本発明の要旨構成は以下の通りである。
(1)シリコンウェーハにおける、デバイス作製工程において施される熱処理後の酸素析出物のサイズおよび残存酸素濃度を求めた後、求めた前記酸素析出物のサイズおよび前記残存酸素濃度に基づいて、前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生する臨界せん断応力τcriを求め、求めた前記臨界せん断応力τcriと前記デバイス作製工程の熱処理においてシリコンウェーハに与えられる熱応力τとを比較して、前記熱応力τが前記臨界せん断応力τcri以上の場合には前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生すると判定し、前記熱応力τが前記臨界せん断応力τcriを下回る場合には、前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生しないと判定することを特徴とし、
前記臨界せん断応力τ cri は、L:前記酸素析出物のサイズ、C O :前記残存酸素濃度、T:前記熱処理の温度、G:剛性率、b:前記スリップ転位のバーガースベクトル、k:ボルツマン定数として以下の式(A)で与えられることを特徴とするシリコンウェーハの良否判定方法。
(2)シリコンウェーハにおける、デバイス作製工程において施される熱処理後の酸素析出物のサイズおよび残存酸素濃度を求めた後、求めた前記酸素析出物のサイズおよび前記残存酸素濃度に基づいて、前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生する臨界せん断応力τ cri を求め、求めた前記臨界せん断応力τ cri と前記デバイス作製工程の熱処理においてシリコンウェーハに与えられる熱応力τとを比較して、前記熱応力τが前記臨界せん断応力τ cri 以上の場合には前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生すると判定し、前記熱応力τが前記臨界せん断応力τ cri を下回る場合には、前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生しないと判定し、
前記デバイス作製工程における熱処理後の前記酸素析出物のサイズLおよび前記残存酸素濃度C O を求める処理はシミュレーション計算により行うことを特徴とするシリコンウェーハの良否判定方法。
(3)前記デバイス作製工程における熱処理後の前記酸素析出物のサイズLおよび前記残存酸素濃度COを求める処理は、前記シリコンウェーハに対して前記デバイス作製工程おける熱処理を施した後、該熱処理後のシリコンウェーハにおける前記酸素析出物のサイズおよび前記残存酸素濃度を測定することにより行う、前記(1)に記載のシリコンウェーハの良否判定方法。
(4)前記デバイス作製工程における熱処理後の前記酸素析出物のサイズLおよび前記残存酸素濃度COを求める処理はシミュレーション計算により行う、前記(1)に記載のシリコンウェーハの良否判定方法。
(5)前記熱応力τは、熱処理装置に前記シリコンウェーハを投入して加熱し、加熱された前記シリコンウェーハの半径方向の温度分布に基づいて求める、前記(1)〜(4)のいずれか一項に記載のシリコンウェーハの良否判定方法。
(6)前記熱応力τはシミュレーション計算により求める、前記(1)〜(4)のいずれか一項に記載のシリコンウェーハの良否判定方法。
(7)請求項1〜6に記載のシリコンウェーハの良否判定方法により前記デバイス作製工程においてスリップ転位が発生しないと判定されるシリコンウェーハが得られる育成条件で単結晶シリコンインゴットを育成し、育成した前記単結晶シリコンインゴットに対してウェーハ加工処理を施すことを特徴とするシリコンウェーハの製造方法。
(8)前記デバイス作製工程における熱処理後の前記酸素析出物のサイズは10nm以上150nm以下である、前記(7)に記載のシリコンウェーハの製造方法。
(9)前記デバイス作製工程における熱処理後の前記残存酸素濃度は10×1017atoms/cm以上18×1017atoms/cm以下である、前記(7)または(8)に記載のシリコンウェーハの製造方法。
本発明によれば、デバイス作製工程においてスリップ転位が発生する臨界せん断応力を高精度に求めて、デバイス作製工程の熱処理によりシリコンウェーハ中にスリップ転位が発生するか否かを高精度に判定することができる。
本発明に係るシリコンウェーハの良否判定方法の一実施形態のフローチャートである。 サンプルウェーハにおける残存酸素濃度とBMDサイズとの関係を示す図である。 高温3点曲げ試験を説明する図である。 高温3点曲げ試験においてサンプルウェーハ中に与えられる応力分布を示す図である。 高温3点曲げ試験により得られたBMDサイズと臨界せん断応力との関係を示す図である。 高温3点曲げ試験により得られた残存酸素濃度と臨界せん断応力との関係を示す図である。 本発明において使用する臨界せん断応力の式における成分を説明する図である。 臨界せん断応力の実験値と計算値との関係を示す図である。 本発明に係るシリコンウェーハの製造方法の一実施形態のフローチャートである。 高温4点曲げ試験においてサンプルウェーハ中に与えられる応力分布を示す図である。 本発明によりデバイス作製工程においてスリップ転位を高精度に予測できることを示す図である。
(シリコンウェーハの良否判定方法)
以下、図面を参照して本発明の実施形態について説明する。図1は、本発明に係るシリコンウェーハの良否判定方法の一実施形態のフローチャートを示している。まず、ステップS1において、シリコンウェーハWを用意する。このシリコンウェーハWとしては、CZ法や浮遊帯域溶融法(Floating Zone,FZ)法により育成された単結晶シリコンインゴットIに対して、公知の外周研削、スライス、ラッピング、エッチング、鏡面研磨の加工処理を施して得られた、所定の厚みを有するシリコンウェーハを用いることができる。単結晶シリコンインゴットIの育成は、育成したシリコンインゴットIから採取されたシリコンウェーハWが所望の特性を有するように、酸素濃度や炭素濃度、窒素濃度等を適切に調整することができる。また、導電型についても、適切なドーパントを添加してn型またはp型とすることができる。
次いで、ステップS2において、シリコンウェーハWにおける、デバイス作製工程において施される熱処理後のBMDサイズLおよび残存酸素濃度Cを求める。本発明においては、シリコンウェーハWにおける、「デバイス作製工程において施される熱処理後」のBMDサイズLおよび残存酸素濃度Cを求める。
ここで、「デバイス作製工程において施される熱処理後」のBMDサイズLおよび残存酸素濃度Cは、上記シリコンウェーハWに対して、デバイス作製工程において施される熱処理、あるいはデバイス作製工程において施される熱処理を模した熱処理を実際に施し、熱処理後のBMDサイズLおよび残存酸素濃度Cを測定することにより求めることができる。このような熱処理は、高速昇降温(Rapid Thermal Annealing,RTA)装置等を用いて行うことができる。
一般に、デバイス作製工程において施される熱処理は、複数のステップで構成され、各ステップにおいて、開始温度から所定の熱処理温度までの昇温を行った後、一定時間保持し、その後、終了温度まで降温する処理を行う。本発明においては、デバイス作製工程において施される熱処理が複数ステップで構成される場合には、最も熱応力τが高い工程の熱処理温度とする。
こうした熱処理後にシリコンウェーハWに残存する残存酸素濃度Cは、ASTM F121−1979に規定される赤外吸収法に準拠し、フーリエ変換型赤外分光計(Fourier Transform Infrared Spectroscopy,FT−IR)により測定する。また、BMDサイズLは、透過電子顕微鏡(Transmission Electron Microscope,TEM)法により求めることができる。
また、デバイス作製工程において施される熱処理をシリコンウェーハWに対して実際には施さずに、シミュレーション計算により、熱処理後のBMDサイズLおよび残存酸素濃度Cを求めることもできる。具体的には、公知の数値解析技術(例えば、Sumio Kobayashi,Journal of Crystal Growth,1997,Vol.174,p.163参照)を利用して求めることができる。こうしたシミュレーション計算により、シリコンウェーハWに対して熱処理を行う場合に比べて、簡便かつ短時間でBMDサイズLおよび残存酸素濃度Cを求めることができる。
なお、シミュレーション計算により、デバイス作製工程において施される熱処理後のBMDサイズLおよび残存酸素濃度Cを求める場合、ステップS1において実際のシリコンウェーハWを用意する必要はない。すなわち、ステップS1は省略でき、所定の条件の下で育成された単結晶シリコンインゴットにおける初期酸素濃度、育成中の熱履歴、ドーパント濃度のデータがあればよい。
続いて、ステップS3において、ステップS2において求めたBMDサイズLおよび残存酸素濃度Cに基づいて、デバイス作製工程においてシリコンウェーハにスリップ転位が発生する臨界せん断応力τcriを求める。上述のように、本発明者らは、先の出願(特開2011−238664、特許第5533210号)において、デバイス作製工程においてスリップ転位が発生する臨界せん断応力τcriは、ウェーハ製造段階で施す熱処理を経たウェーハにおけるBMDサイズLに対する残存酸素濃度Cの比(すなわち、Lの逆数1/LとCとの積)C/Lに密接に関係していることを見出した。
本発明者らは、τcriをより高精度に求めるべく検討を進めた結果、デバイス作製工程においてスリップ転位が発生する臨界せん断応力τcriは、デバイス作製工程において施される熱処理後のシリコンウェーハにおけるBMDサイズLの逆数1/Lと残存酸素濃度Cとの和として定式化することが極めて有効であることを見出した。以下、この知見を得るに至った実験について説明する。
まず、図2に示す様々なBMDサイズLおよび残存酸素濃度Cを有する多数のシリコンウェーハのサンプル(以下、「サンプルウェーハ」と言う)を用意した。これらのサンプルウェーハに対して、700℃から1200℃の範囲の温度で高温3点曲げ試験を行った。「高温3点曲げ試験」は、サンプルウェーハに対して任意の温度で応力を負荷することが可能な方法であり、その温度においてサンプルウェーハにスリップ転位が発生する臨界せん断応力τcriを求めることができる。
具体的には、サンプルウェーハを10mm×40mmに切り出し、図3に示すように、切り出したサンプル片1を支点間が30mmの支持棒2の上に配置した。配置したサンプル片1を熱処理炉(図示せず)に入れて、任意の温度に設定し、図3に示すように応力を負荷した。応力を負荷した後に、室温まで降温し、サンプル片1を取り出して選択エッチングを施すと、BMDから発生するスリップ転位は、転位ピットとして作用点を中心とした帯状に顕在化するため、顕在化した転位ピットの帯幅を測定した。高温3点曲げ試験の場合、応力は図4に示すような分布を有する。転位ピットが発生する限界の応力、すなわちBMDから発生するスリップ転位の臨界応力は帯の先端に負荷された応力であるため、τcriは下記式(1)により求めることができる。
ここで、τmaxは試験においてサンプル片1に負荷したせん断応力、Lは支点間距離、Xは転位ピットの帯幅である。この試験では、負荷した荷重をロードセルを用いて読み取り、せん断応力に変換した。シリコンにおけるスリップ転位は、(111)面において<110>方向に発生するため、それを考慮し、下記式にて最大せん断応力τmaxを求めた。
ここで、Pはロードセルが読み取った最大荷重、bはサンプル片1の幅、dはサンプル片1の厚さである。この方法で最大せん断応力τmaxを算出し、支点間距離、転位ピットの幅を測定して臨界せん断応力τcriを算出した。
図5は、高温3点曲げ試験により得られたサンプルウェーハにおけるBMDサイズLと臨界せん断応力τcriとの関係を示している。この図から、BMDサイズが大きくなると臨界せん断応力τcriが低下することが分かる。また、図6は、高温3点曲げ試験により得られたサンプルウェーハにおける残存酸素濃度Cと臨界せん断応力τcriとの関係を示している。この図から、残存酸素濃度Cが低下すると臨界せん断応力τcriが低下することが分かる。
従来、BMDサイズLは、BMDが放出するパンチアウト転位のサイズと同程度であることが知られている(例えば、M.Tanaka et al.,J.Mater.Res.,25(2010)2292参照)。よって、図2に示されたように、BMDサイズLが変化すると臨界せん断応力τcriが変化するということは、BMDサイズL(パンチアウト転位のサイズ)がFrank−Read源として働く転位の長さであるとすると、パンチアウト転位からスリップ転位が発生するのに必要な応力τFRは、下記式(3)で表すことができる。
ここで、Aは定数、Gは剛性率、bはスリップ転位のバーガースベクトル、LはBMDサイズである。
これに対して、残存酸素濃度Cの変化が臨界せん断応力τcriに及ぼす影響は、Frank−Read源として働くパンチアウト転位をBMD中の酸素が固着する応力(ロッキング力)の挙動と捉えることができる。ロッキング力は、下記の式(4)で表すことができる。
ここで、Bは定数、kはボルツマン定数、Tは温度である。
これら2つの式を組み合わせることにより、臨界せん断応力τcriを記載できると考えられる。例えば、τcriをτFRとτSLとの積として表現することができる。しかし、この場合、残存酸素濃度Cが0の場合に臨界せん断応力τcriが0となり、応力の負荷なしにスリップ転位が発生することになるため、物理的に不自然である。そこで、本発明者らは、τcriをτFRとτSLとの和として定式化することを想到した。すなわち、臨界せん断応力τcriを以下の式(5)として定式化する。
上記式(5)においては、デバイス作製工程におけるスリップ転位が発生する臨界せん断応力τcriが、BMDに伴うパンチアウト転位からスリップ転位を発生させるのに要する応力成分τFRと、生成されたパンチアウト転位がBMD中の酸素による固着からの解放するための応力成分τSLとの和として表されており、物理的に極めて自然な表式である。そして、後の実施例に示すように、上記式(5)により、デバイス作製工程においてスリップ転位が発生する臨界せん断応力τcriを極めて高精度に予測することができる。
この式(5)について、図7を参照してさらに詳細に説明する。図7は、式(5)の構成イメージを示しており、図中の2本の破線は、式(5)における残存酸素濃度Cが異なる場合に対して、BMDサイズLが変化した時の臨界せん断応力τcriの挙動を示している。上述のように、式(5)において、BMDにおいて発生したパンチアウト転位のロッキング力を表しているのが第2項τSLであり、これはCに応じて変化する。この式(5)によれば、横軸に表すBMDサイズLが無限に大きくても、ロッキング力を超える応力を負荷しないとスリップ転位は発生しない。また、ロッキング力を超える応力を負荷して、初めてBMDサイズLの影響が傾きAとして現れ、そのBMDサイズLが小さくなるほど、高い応力を負荷しないとスリップ転位が発生しない。
上記式(5)における定数AおよびBを回帰分析にて求めた結果、デバイス熱処理工程においてスリップ転位が発生する臨界せん断応力τcriは、以下の式(6)のようになる。
図8は、上記式(6)を用いて得られた臨界せん断応力τcriの計算値と、上記した高温3点曲げ試験から得られた実験値との関係を示している。この図から、上記式(6)を用いることにより、700℃〜1200℃までの温度範囲において、臨界せん断応力τcriを再現よく計算できることが分かる。そこで、本発明においては、上記式(6)を用いて、デバイス作製工程においてスリップ転位が発生する臨界せん断応力τcriを求める。
続いて、求めた臨界せん断応力τcriと、デバイス作製工程においてシリコンウェーハWに与えられる熱応力τとを比較する。ここで、デバイス作製工程においてシリコンウェーハに与えられる熱応力τは、以下のように求めることができる。すなわち、まず、RTA装置等の熱処理装置にシリコンウェーハを投入し、シリコンウェーハを加熱して熱応力を与える。通常のRTAの加熱条件ではウェーハ面内に温度差を生じさせないように加熱分布を調整するが、ここでは意図して加熱バランスを変えて熱応力を発生させる。次いで、シリコンウェーハの半径方向の温度分布T(r’)を熱電対により測定する。半径方向および円周方向への応力は、それぞれ以下の式(7)および(8)で与えられる。
ただし、rはシリコンウェーハの半径方向の位置、Rはシリコンウェーハの半径、αは熱膨張率、Eはヤング率である。
シリコンウェーハのような単結晶体においては、スリップ転位が生じる面および方向が特定されるため、すべり面を考慮した解析が必要となる。シリコンにおけるスリップ転位は、{111}面において<110>方向に発生する。等価なものを除外すると、4つの{111}面について3つの<110>方向のすべりが存在することになり、12種のせん断応力を求める必要がある。
上記の円筒座標系で求めた応力を直交座標系に変換することにより、各すべり面における各すべり方向へのせん断応力が以下の式(9)のように求められる。ただし、すべり面を(ijk)、すべり方向を[lmn]とする。
本発明においては、上述のように得られる12種のせん断応力のうち、最大となるせん断応力を、デバイス作製工程の熱処理においてシリコンウェーハに与えられる熱応力τとした。
デバイス作製工程の熱処理においてシリコンウェーハに与えられる熱応力τは、上述のように、熱処理装置を用いて求める代わりに、シミュレーション計算により求めることもできる。これにより、簡便かつ短時間で熱応力τを求めることができる。具体的には、ヒーターからウェーハに入射される輻射熱および、その熱伝導を有限要素法で解析し、熱処理工程におけるウェーハ面内の温度分布を求める。求められた温度分布から、式(7)、(8)および(9)を用いて熱応力τを求めることができる。
その後、ステップS4において、デバイス作製工程においてシリコンウェーハWにスリップ転位が発生するか否かを判定する。本発明においては、こうして求めたデバイス作製工程においてシリコンウェーハWに与えられる熱応力τが、式(6)により求められた臨界せん断応力τcri以上の場合に、デバイス作製工程においてシリコンウェーハにスリップ転位が発生すると判定し、スリップ転位が発生すると判定されたシリコンウェーハを不良品と判定する。換言すれば、熱応力τが臨界せん断応力τcriを下回る場合、デバイス作製工程の熱処理を施してもスリップ転位が発生しないと判定し、スリップ転位が発生しないと判定されたシリコンウェーハを良品と判定する。
こうして、デバイス作製工程の熱処理が施された後にスリップ転位が発生するか否かを高精度に判定して、シリコンウェーハの良否を判定することができる。
(シリコンウェーハの製造方法)
次に、本発明に係るシリコンウェーハの製造方法について説明する。本発明に係るシリコンウェーハの製造方法は、上記したシリコンウェーハの良否判定方法によりデバイス作製工程においてスリップ転位が発生しないと判定されるシリコンウェーハが得られる育成条件で単結晶シリコンインゴットを育成し、育成した単結晶シリコンインゴットに対してウェーハ加工処理を施すことを特徴とする。
図9は、本発明に係るシリコンウェーハの製造方法の一実施形態のフローチャートを示している。以下、このフローチャートに従って各工程を説明する。まず、ステップS11において、単結晶シリコンインゴットIを育成する。この単結晶シリコンインゴットIの育成は、CZ法や浮遊帯域溶融法(Floating Zone,FZ)法により行うことができる。単結晶シリコンインゴットIの育成は、育成したシリコンインゴットIから採取されたシリコンウェーハWが所望の特性を有するように、酸素濃度や炭素濃度、窒素濃度等を適切に調整することができる。また、導電型についても、適切なドーパントを添加してn型またはp型とすることができる。
育成した単結晶シリコンインゴットIは、公知の外周研削、スライス、ラッピング、エッチング、鏡面研磨の加工処理を施すことにより、所定の厚みを有するシリコンウェーハWを得ることができる。
続くステップS12〜ステップS14は、図1におけるステップS2〜S4にそれぞれ対応しており、上記した本発明に係るシリコンウェーハの良否判定方法に関するステップであり、説明を省略する。
本発明においては、ステップS14において、デバイス作製工程においてシリコンウェーハWにスリップ転位が発生するか否かを高精度に判定でき、デバイス作製工程においてシリコンウェーハWに与えられる熱応力τが、式(6)により求められた臨界せん断応力τcri以上の場合に、デバイス作製工程においてシリコンウェーハにスリップ転位が発生すると判定する。換言すれば、熱応力τが臨界せん断応力τcriを下回る場合、デバイス作製工程の熱処理を施してもスリップ転位が発生しないと判定する。
そして、ステップS14においてスリップ転位が発生しないと判定されるシリコンウェーハが得られる育成条件で単結晶シリコンインゴットを育成し、育成した単結晶シリコンインゴットに対してウェーハ加工処理を施すことにより、デバイス作製工程においてスリップ転位が発生しないシリコンウェーハを得ることができる。
ステップS14において、熱応力τが臨界せん断応力τcri以上の場合には、ステップS15において、単結晶シリコンインゴットの育成条件を変更し、熱応力τが臨界せん断応力τcriを下回るまで、単結晶シリコンインゴットの育成するステップS11からデバイス作製工程においてスリップ転位が発生するか否かを判定するステップS14までの処理を繰り返し行う。
単結晶シリコンインゴットIの育成条件を変更は、具体的には、臨界せん断応力τcriが上昇するように、BMDサイズLを小さくする、および/または残存酸素濃度Cを低下させるように行う。これは、例えばCZ法により単結晶シリコンインゴットIを育成する場合には、酸素濃度、窒素濃度や炭素濃度を変更したり、るつぼの回転速度や引き上げ速度等を変更したりすることにより行うことができる。
なお、シミュレーション計算により、デバイス作製工程において施される熱処理後のBMDサイズLおよび残存酸素濃度Cを求める場合、ステップS11において単結晶シリコンインゴットIを育成せずにステップS12〜S14の処理を行い、最終的にスリップ転位が発生しないと判定されたシリコンウェーハが得られる育成条件で単結晶シリコンインゴットを育成し、育成した単結晶シリコンインゴットに対してウェーハ加工処理を施すことにより、デバイス作製工程においてスリップ転位が発生しないシリコンウェーハを得ることができる。
デバイス作製工程における熱処理後のBMDサイズLは、10nm以上150nm以下に調整することが好ましい。これにより、高温において高応力が負荷されてもスリップ転位の発生を防止することができる。また、デバイス作製工程における熱処理後の残存酸素濃度Cは、10×1017atoms/cm以上18×1017atoms/cm以下に調整することが好ましい。これにより、高温において高応力が負荷されてもスリップ転位の発生を防止することができる。
こうして、デバイス作製工程における熱処理後にスリップ転位が発生しないシリコンウェーハを製造することができる。
(シリコンウェーハ)
続いて、本発明に係るシリコンウェーハについて説明する。本発明に係るシリコンウェーハは、デバイス作製工程において与えられる熱応力τが、デバイス作製工程においてスリップ転位が発生する臨界せん断応力τcriを下回るBMDサイズLおよび残存酸素濃度Cを有するシリコンウェーハであり、デバイス作製工程の熱処理が施されてもスリップ転位が発生しないシリコンウェーハである。
本発明に係るシリコンウェーハにおいて、デバイス作製工程の熱処理後のBMDサイズLは、10nm以上150nm以下であることが好ましい。これにより、高温において高応力が負荷されてもスリップ転位の発生を防止することができる。また、デバイス作製工程の熱処理後の残存酸素濃度Cは、10×1017atoms/cm以上18×1017atoms/cm以下であることが好ましい。これにより、高温において高応力が負荷されてもスリップ転位の発生を防止することができる。
以下、本発明の実施例について説明する。
温度を設定し、任意の応力を負荷することができる高温4点曲げ試験を行った。高温4点曲げ試験は、上記した高温3点曲げ試験の作用点を2点にし、その作用点間を15mmとし応力を負荷する試験方法である。高温4点曲げ試験の特徴は、図10の応力分布図に示すように、サンプル片に一定の応力を負荷することができる。そのため、スリップ転位の発生、非発生を確認するためには有効な手法である。表1に示すようなBMD密度、初期酸素濃度、残存酸素濃度C、析出酸素濃度ΔO、BMDサイズが異なる多数のサンプルウェーハを用いて、表2に示す条件で高温4点曲げ試験を行った。ここで、サンプルウェーハ中の酸素濃度は全て、ASTM F121−1979に規定される赤外吸収法に準拠し、FT−IR法を用いて測定したものである。
各サンプルウェーハに応力を負荷した後にBMDを起点としたスリップ転位が発生したか否かを選択エッチングし、転位ピットの有無を光学顕微鏡により確認した。横軸をBMDサイズLとし、縦軸を残存酸素濃度Cとしたときのスリップ転位発生の有無を図11に示す。この図の各グラフ中の○はスリップ転位が発生しなかったことを確認したサンプルウェーハを、×はスリップ転位が発生したことを確認したサンプルウェーハを示している。また、各グラフ中の破線は、式(6)において、τcriに負荷した応力を、LにBMDサイズを入力することによりCを算出して得られた線である。
式(6)から分かるように、上記破線よりも下にあるサンプルウェーハは、デバイス作製工程においてシリコンウェーハに与えられる熱応力τよりも臨界せん断応力τcriが小さいことを示しており、本発明においてはスリップ転位が発生すると判定されるシリコンウェーハとなる。図11から明らかなように、破線は、いずれのグラフにおいても、スリップ転位が発生したサンプルウェーハと、スリップ転位が発生しなかったサンプルウェーハの境界となっている。これは、式(6)により、デバイス作製工程において施される熱処理後にスリップ転位が発生する臨界せん断応力を高精度に求めて、スリップ転位の発生の有無を高精度に判定できることを示している。
標準的なデバイス作製工程を模してサンプルウェーハに対して熱処理を施し、BMDからのスリップ転位が発生するか否かを確認した。ここで、模擬デバイス作製工程における熱処理として、2つの工程AおよびBを設定した。ここで、工程Aは4つの熱処理ステップからなり、各ステップの熱処理温度および熱処理時間は異なっている。また、工程Bは6つの熱処理ステップからなり、工程Aと同様に、各ステップの熱処理温度および熱処理時間は異なっており、最後のステップはRTA処理である。
工程Aにおいては、ステップ1〜3におけるサンプルウェーハの投入温度および取り出し温度は、ともに600℃とし、昇温レートおよび降温レートは、ともに8℃/分とした。ステップ4におけるサンプルウェーハの投入温度および取り出し温度は、800℃とし、昇温レートおよび降温レートは、15℃/分とした。また、工程Bにおいては、ステップ1〜5までについては、サンプルウェーハの投入温度および取り出し温度は、ともに600℃、昇温レートおよび降温レートは、ともに8℃/分とし、ステップ6については、サンプルウェーハの投入温度および取り出し温度は、ともに650℃とし、昇温レートは150℃/秒、降温レートは75℃/秒とした。工程AおよびBにおける熱処理条件を表3および4にそれぞれ示す。また、工程AおよびBに供したサンプルウェーハの初期酸素濃度InO、残存酸素濃度C、BMDサイズLを、表5および6にそれぞれ示す。
デバイス作製工程における熱応力τは、式(7)〜(9)を用いて、熱処理炉内に投入したサンプルウェーハの面内温度を熱電対により測定した。その結果、工程Aにおいては、第4ステップにおいて、熱処理温度1100℃で5.5MPaの応力が負荷された。また、工程Bにおいては、第6ステップにおいて、熱処理温度1000℃で16.5MPaの熱応力が負荷されることが分かった。
表5および6に、工程AおよびBに供したサンプルウェーハについて、デバイス作製工程の熱処理においてシリコンウェーハに与えられる熱応力τが式(6)を用いて計算したτcriを下回っているか否かの判定結果、およびスリップ転位が実際に発生したか否かを確認した結果を示す。
上述のように、本発明においては、デバイス作製工程の熱処理においてサンプルウェーハに与えられる熱応力τが、臨界せん断応力τcriを下回る場合、すなわちτ<τcriであれば、デバイス作製工程における熱処理が施されたシリコンウェーハにスリップ転位は発生しないと判定している。表5および6から明らかなように、本発明における判定結果と、実際にスリップ転位が発生したか否かの結果が完全に一致している。このように、式(6)を用いることにより、BMD起因のスリップ転位が発生するか否かを高精度で予測できることが分かる。
また、表5および6において、スリップ転位が発生したサンプルウェーハ1および3について、これらのサンプルウェーハを育成した場合よりも酸素濃度を低下させて単結晶シリコンインゴットを育成し、育成したインゴットから採取した、初期酸素濃度が低下したシリコンウェーハWにおける、デバイス作製工程における熱処理後のBMDサイズおよび残存酸素濃度に基づいて臨界せん断応力τcriを求めたところ、育成条件を変更する前よりも臨界せん断応力τcriが上昇してτ<τcriを満足させることができ、デバイス作製工程における熱処理を施した後にもスリップ転位が発生しないシリコンウェーハWを得ることができた。
本発明によれば、デバイス作製工程においてスリップ転位が発生する臨界せん断応力を高精度に求めて、デバイス作製工程の熱処理によりシリコンウェーハ中にスリップ転位が発生するか否かを高精度に判定することができるため、半導体産業に有用である。

Claims (9)

  1. シリコンウェーハにおける、デバイス作製工程において施される熱処理後の酸素析出物のサイズおよび残存酸素濃度を求めた後、求めた前記酸素析出物のサイズおよび前記残存酸素濃度に基づいて、前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生する臨界せん断応力τcriを求め、求めた前記臨界せん断応力τcriと前記デバイス作製工程の熱処理においてシリコンウェーハに与えられる熱応力τとを比較して、前記熱応力τが前記臨界せん断応力τcri以上の場合には前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生すると判定し、前記熱応力τが前記臨界せん断応力τcriを下回る場合には、前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生しないと判定し、
    前記臨界せん断応力τ cri は、L:前記酸素析出物のサイズ、C O :前記残存酸素濃度、T:前記熱処理の温度、G:剛性率、b:前記スリップ転位のバーガースベクトル、k:ボルツマン定数として以下の式(A)で与えられることを特徴とするシリコンウェーハの良否判定方法。
  2. シリコンウェーハにおける、デバイス作製工程において施される熱処理後の酸素析出物のサイズおよび残存酸素濃度を求めた後、求めた前記酸素析出物のサイズおよび前記残存酸素濃度に基づいて、前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生する臨界せん断応力τ cri を求め、求めた前記臨界せん断応力τ cri と前記デバイス作製工程の熱処理においてシリコンウェーハに与えられる熱応力τとを比較して、前記熱応力τが前記臨界せん断応力τ cri 以上の場合には前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生すると判定し、前記熱応力τが前記臨界せん断応力τ cri を下回る場合には、前記デバイス作製工程においてシリコンウェーハにスリップ転位が発生しないと判定し、
    前記デバイス作製工程における熱処理後の前記酸素析出物のサイズLおよび前記残存酸素濃度C O を求める処理はシミュレーション計算により行うことを特徴とするシリコンウェーハの良否判定方法。
  3. 前記デバイス作製工程における熱処理後の前記酸素析出物のサイズLおよび前記残存酸素濃度COを求める処理は、前記シリコンウェーハに対して前記デバイス作製工程おける熱処理を施した後、該熱処理後のシリコンウェーハにおける前記酸素析出物のサイズおよび前記残存酸素濃度を測定することにより行う、請求項に記載のシリコンウェーハの良否判定方法。
  4. 前記デバイス作製工程における熱処理後の前記酸素析出物のサイズLおよび前記残存酸素濃度COを求める処理はシミュレーション計算により行う、請求項に記載のシリコンウェーハの良否判定方法。
  5. 前記熱応力τは、熱処理装置に前記シリコンウェーハを投入して加熱し、加熱された前記シリコンウェーハの半径方向の温度分布に基づいて求める、請求項1〜4のいずれか一項に記載のシリコンウェーハの良否判定方法。
  6. 前記熱応力τはシミュレーション計算により求める、請求項1〜4のいずれか一項に記載のシリコンウェーハの良否判定方法。
  7. 請求項1〜6に記載のシリコンウェーハの良否判定方法により前記デバイス作製工程においてスリップ転位が発生しないと判定されるシリコンウェーハが得られる育成条件で単結晶シリコンインゴットを育成し、育成した前記単結晶シリコンインゴットに対してウェーハ加工処理を施すことを特徴とするシリコンウェーハの製造方法。
  8. 前記デバイス作製工程における熱処理後の前記酸素析出物のサイズは10nm以上150nm以下である、請求項7に記載のシリコンウェーハの製造方法。
  9. 前記デバイス作製工程における熱処理後の前記残存酸素濃度は10×1017atoms/cm3以上18×1017atoms/cm3以下である、請求項7または8に記載のシリコンウェーハの製造方法。
JP2015035646A 2015-02-25 2015-02-25 シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ Active JP6458551B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015035646A JP6458551B2 (ja) 2015-02-25 2015-02-25 シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
TW105102636A TWI604532B (zh) 2015-02-25 2016-01-28 Wafer wafer quality judgment method, wafer fabrication method using the same, and silicon wafer
KR1020160021934A KR101882290B1 (ko) 2015-02-25 2016-02-24 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
US15/052,235 US9748112B2 (en) 2015-02-25 2016-02-24 Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015035646A JP6458551B2 (ja) 2015-02-25 2015-02-25 シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2016157865A JP2016157865A (ja) 2016-09-01
JP6458551B2 true JP6458551B2 (ja) 2019-01-30

Family

ID=56693669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015035646A Active JP6458551B2 (ja) 2015-02-25 2015-02-25 シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ

Country Status (4)

Country Link
US (1) US9748112B2 (ja)
JP (1) JP6458551B2 (ja)
KR (1) KR101882290B1 (ja)
TW (1) TWI604532B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6241381B2 (ja) 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6436255B1 (ja) * 2018-02-27 2018-12-12 株式会社Sumco シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法
DE112021001083T5 (de) * 2020-02-19 2022-12-15 Globalwafers Japan Co., Ltd. Herstellungsverfahren für Halbleitersiliziumwafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690902B2 (ja) * 1986-07-23 1997-12-17 株式会社日立製作所 ウエハ面内熱応力転位発生抑制方法
JPH1084024A (ja) * 1996-09-06 1998-03-31 Sumitomo Sitix Corp 欠陥発生有無の予測方法及び半導体基板の熱処理方法
US6866713B2 (en) * 2001-10-26 2005-03-15 Memc Electronic Materials, Inc. Seed crystals for pulling single crystal silicon
WO2004018742A1 (ja) * 2002-07-05 2004-03-04 Sumitomo Mitsubishi Silicon Corporation シリコン単結晶を製造する方法
US7700394B2 (en) * 2004-06-30 2010-04-20 Sumco Corporation Method for manufacturing silicon wafer method
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP4791073B2 (ja) * 2005-04-26 2011-10-12 Sumco Techxiv株式会社 シリコンウェーハの製造方法
JP5072460B2 (ja) 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
EP2412849B1 (en) 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
WO2011096489A1 (ja) 2010-02-08 2011-08-11 株式会社Sumco シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5533210B2 (ja) * 2010-05-06 2014-06-25 株式会社Sumco シリコンウェーハの熱処理方法
JP5786557B2 (ja) * 2011-08-25 2015-09-30 株式会社Sumco シミュレーションによるレーザースパイクアニールを施す際に生じる酸素析出物からの発生転位予測方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Also Published As

Publication number Publication date
US9748112B2 (en) 2017-08-29
US20160247694A1 (en) 2016-08-25
JP2016157865A (ja) 2016-09-01
TWI604532B (zh) 2017-11-01
TW201643964A (zh) 2016-12-16
KR20160103944A (ko) 2016-09-02
KR101882290B1 (ko) 2018-07-26

Similar Documents

Publication Publication Date Title
JP6413952B2 (ja) シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP5275036B2 (ja) シリコンウェーハの熱処理方法
JP5256195B2 (ja) シリコンウエハ及びその製造方法
JPWO2006003812A1 (ja) シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP6520754B2 (ja) スリップ転位の発生予測方法、該方法を用いたシリコンウェーハの製造方法、シリコンウェーハの熱処理方法およびシリコンウェーハ
JP6458551B2 (ja) シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP5533210B2 (ja) シリコンウェーハの熱処理方法
JP6716344B2 (ja) シリコンウェーハの熱処理方法
CN113281304B (zh) 一种退火炉降温速率校准的方法
JP6544308B2 (ja) 転位発生予測方法およびデバイス製造方法
JP6711320B2 (ja) シリコンウェーハ
JP7230661B2 (ja) シリコンウェーハのスリップ転位に対する耐性の評価方法
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
CN117219508A (zh) 处理外延片的方法和装置以及检测外延片的方法
CN116646244A (zh) 处理外延片的方法和装置以及检测外延片的方法
JP6369388B2 (ja) シリコン単結晶基板の評価方法
JP2016124756A (ja) シリコンウェーハ及びその製造方法
JP6131842B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5072185B2 (ja) 熱処理ボートの評価方法
JP2010123588A (ja) シリコンウェーハ及びその熱処理方法
JP2009158891A (ja) アニールシリコンウエハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6458551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250