JP6455793B2 - 電力変換装置、及びそれを用いたパワーコンディショナ - Google Patents

Description

本発明は、電力変換装置、及びそれを用いたパワーコンディショナに関する。

近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な回路が提案され、提供されている。例えば特許文献１，２には、直流電圧源から複数の電圧レベルに変換した交流出力を生成する電力変換装置（特許文献１では「マルチレベル電力変換装置」、特許文献２では「コンバータ回路」）が開示されている。

特許文献１の記載によれば、電力変換装置は、５レベルの電圧を出力する５レベルインバータであって、２個の直流キャパシタと、２個のフライングキャパシタと、１０個のスイッチング素子とを備えている。この電力変換装置は、２個の直流キャパシタの直列回路に直流電圧Ｅが印加された状態で、各直流キャパシタの電圧がＥ／２となり、各フライングキャパシタの電圧がＥ／４となるように各スイッチング素子を制御することで、５レベルの電圧を出力する。

ところで、上述した特許文献１，２に記載の電力変換装置では、上述したように５レベル（５段階）の電圧を出力する際、直流電圧源から入力される電流は、１０個のスイッチング素子のうち６個もの素子を通過することになる。したがって、この電力変換装置では、スイッチング素子の導通損失（ロス）の和が比較的大きく、電力変換効率のさらなる向上が望まれている。

特開２０１４−６４４３１号公報（段落〔０００２〕〜〔０００６〕、図１６，１７） 特許第４３６９４２５号公報

本発明は上記事由に鑑みてなされており、電力変換効率のさらなる向上を図ることができる電力変換装置、及びそれを用いたパワーコンディショナを提供することを目的とする。

本発明の一態様に係る電力変換装置は、第１変換回路と第２変換回路とを備え、第１の双方向スイッチと、第２の双方向スイッチと、第１〜４の保護ダイオードとをさらに備えている。前記第１変換回路と前記第２変換回路とは、直流電源の高電位側にある第１入力点と前記直流電源の低電位側にある第２入力点との間に、電気的に並列に接続されている。前記第１変換回路は、第１〜４のスイッチング素子と、第１キャパシタとを有している。前記第１〜４のスイッチング素子は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続されている。前記第１キャパシタは、前記第２のスイッチング素子及び前記第３のスイッチング素子の直列回路と電気的に並列に接続されている。前記第１変換回路は、前記第２のスイッチング素子と前記第３のスイッチング素子との接続点を第１出力点とする。前記第２変換回路は、第５〜８のスイッチング素子と、第２キャパシタとを有している。前記第５〜８のスイッチング素子は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第５のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、第８のスイッチング素子の順で、電気的に直列に接続されている。前記第２キャパシタは、前記第６のスイッチング素子及び前記第７のスイッチング素子の直列回路と電気的に並列に接続されている。前記第２変換回路は、前記第６のスイッチング素子と前記第７のスイッチング素子との接続点を第２出力点とする。前記第１の双方向スイッチは、前記第１のスイッチング素子及び前記第２のスイッチング素子の接続点である第１接続点と前記第７のスイッチング素子及び前記第８のスイッチング素子の接続点である第２接続点との間に電気的に接続されている。前記第２の双方向スイッチは、前記第３のスイッチング素子及び前記第４のスイッチング素子の接続点である第３接続点と前記第５のスイッチング素子及び前記第６のスイッチング素子の接続点である第４接続点との間に電気的に接続されている。前記第１の保護ダイオードは、前記第１入力点と前記第１出力点との間において、前記第１のスイッチング素子及び前記第２のスイッチング素子の直列回路と電気的に並列に接続され、前記第１出力点から前記第１入力点へ流れる電流を通過させる。前記第２の保護ダイオードは、前記第２入力点と前記第１出力点との間において、前記第３のスイッチング素子及び前記第４のスイッチング素子の直列回路と電気的に並列に接続され、前記第２入力点から前記第１出力点へ流れる電流を通過させる。前記第３の保護ダイオードは、前記第１入力点と前記第２出力点との間において、前記第５のスイッチング素子及び前記第６のスイッチング素子の直列回路と電気的に並列に接続され、前記第２出力点から前記第１入力点へ流れる電流を通過させる。前記第４の保護ダイオードは、前記第２入力点と前記第２出力点との間において、前記第７のスイッチング素子及び前記第８のスイッチング素子の直列回路と電気的に並列に接続され、前記第２入力点から前記第２出力点へ流れる電流を通過させる。前記電力変換装置は、前記第１出力点と前記第２出力点との間に出力電圧を生じるように構成される。

本発明の一態様に係るパワーコンディショナは、上記の電力変換装置と、前記第１出力点及び前記第２出力点と系統電源との間に電気的に接続される解列器とを備える。

図１は実施形態に係る電力変換装置の構成を示す回路図である。 図２Ａは実施形態に係る電力変換装置の第１のモードの説明図、図２Ｂは実施形態に係る電力変換装置の第２のモードの説明図である。 図３Ａは実施形態に係る電力変換装置の第３のモードの説明図、図３Ｂは実施形態に係る電力変換装置の第４のモードの説明図である。 図４Ａは実施形態に係る電力変換装置の第５のモードの説明図、図４Ｂは実施形態に係る電力変換装置の第６のモードの説明図である。 図５Ａは実施形態に係る電力変換装置の第７のモードの説明図、図５Ｂは実施形態に係る電力変換装置の第８のモードの説明図である。 図６は実施形態に係る電力変換装置の出力電圧の波形図である。 図７は実施形態に係るパワーコンディショナの構成を示す概略図である。 図８は実施形態に係る電力変換装置の出力電圧と出力電流との関係を示す波形図である。 図９Ａは実施形態に係る電力変換装置の第１，２のモード間のデッドタイムの説明図、図９Ｂは実施形態に係る電力変換装置の第１，３のモード間のデッドタイムの説明図である。 図１０Ａは実施形態に係る電力変換装置の第２，４のモード間のデッドタイムの説明図、図１０Ｂは実施形態に係る電力変換装置の第３，４のモード間のデッドタイムの説明図である。 図１１Ａは比較例の電力変換装置の第１，３のモード間のデッドタイムの説明図、図１１Ｂは比較例の電力変換装置の第３のモードの説明図である。 図１２Ａは実施形態に係る電力変換装置の第１，２のモード間のデッドタイムの説明図、図１２Ｂは実施形態に係る電力変換装置の第１，３のモード間のデッドタイムの説明図である。 図１３Ａは実施形態に係る電力変換装置の第２，４のモード間のデッドタイムの説明図、図１３Ｂは実施形態に係る電力変換装置の第３，４のモード間のデッドタイムの説明図である。

以下の実施形態は、電力変換装置、及びそれを用いたパワーコンディショナに関し、とくに直流電源からの電力を変換する電力変換装置、及びそれを用いたパワーコンディショナに関する。

（１）概要
本実施形態に係る電力変換装置１は、図１に示すように、第１変換回路１１と第２変換回路１２とを備え、第１の双方向スイッチ１３と第２の双方向スイッチ１４とをさらに備えている。また、電力変換装置１は、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４をさらに備えている。

第１変換回路１１と第２変換回路１２とは、直流電源１００の高電位側にある第１入力点１０１と直流電源１００の低電位側にある第２入力点１０２との間に、電気的に並列に接続されている。

第１変換回路１１は、第１〜４のスイッチング素子Ｑ１〜Ｑ４と、第１キャパシタＣ１とを有している。ここで、第１変換回路１１は、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３との接続点を第１出力点１０３とする。

第１〜４のスイッチング素子Ｑ１〜Ｑ４は、第１入力点１０１と第２入力点１０２との間において、電気的に直列に接続されている。第１〜４のスイッチング素子Ｑ１〜Ｑ４は、第１入力点１０１側から第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、第４のスイッチング素子Ｑ４の順で、直列に接続されている。第１キャパシタＣ１は、第２のスイッチング素子Ｑ２及び第３のスイッチング素子Ｑ３の直列回路と、電気的に並列に接続されている。

第２変換回路１２は、第５〜８のスイッチング素子Ｑ５〜Ｑ８と、第２キャパシタＣ２とを有している。ここで、第２変換回路１２は、第６のスイッチング素子Ｑ６と第７のスイッチング素子Ｑ７との接続点を第２出力点１０４とする。

第５〜８のスイッチング素子Ｑ５〜Ｑ８は、第１入力点１０１と第２入力点１０２との間において、電気的に直列に接続されている。第５〜８のスイッチング素子Ｑ５〜Ｑ８は、第１入力点１０１側から第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６、第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８の順で、直列に接続されている。第２キャパシタＣ２は、第６のスイッチング素子Ｑ６及び第７のスイッチング素子Ｑ７の直列回路と、電気的に並列に接続されている。

第１の双方向スイッチ１３は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２の接続点である第１接続点２０１と第７のスイッチング素子Ｑ７及び第８のスイッチング素子Ｑ８の接続点である第２接続点２０２との間に電気的に接続されている。

第２の双方向スイッチ１４は、第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４の接続点である第３接続点２０３と第５のスイッチング素子Ｑ５及び第６のスイッチング素子Ｑ６の接続点である第４接続点２０４との間に電気的に接続されている。

第１の保護ダイオードＤ１０１は、第１入力点１０１と第１出力点１０３との間において、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２の直列回路と電気的に並列に接続されている。第１の保護ダイオードＤ１０１は、第１出力点１０３から第１入力点１０１へ流れる電流を通過させる。

第２の保護ダイオードＤ１０２は、第２入力点１０２と第１出力点１０３との間において、第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４の直列回路と電気的に並列に接続されている。第２の保護ダイオードＤ１０２は、第２入力点１０２から第１出力点１０３へ流れる電流を通過させる。

第３の保護ダイオードＤ１０３は、第１入力点１０１と第２出力点１０４との間において、第５のスイッチング素子Ｑ５及び第６のスイッチング素子Ｑ６の直列回路と電気的に並列に接続されている。第３の保護ダイオードＤ１０３は、第２出力点１０４から第１入力点１０１へ流れる電流を通過させる。

第４の保護ダイオードＤ１０４は、第２入力点１０２と第２出力点１０４との間において、第７のスイッチング素子Ｑ７及び第８のスイッチング素子Ｑ８の直列回路と電気的に並列に接続されている。第４の保護ダイオードＤ１０４は、第２入力点１０２から第２出力点１０４へ流れる電流を通過させる。

そして、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に出力電圧を生じるように構成される。

（２）詳細
以下、本実施形態に係る電力変換装置１、及びそれを用いたパワーコンディショナ２０（図７参照）について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

本実施形態では、パワーコンディショナ２０が、直流電源１００としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナである場合を例示するが、パワーコンディショナ２０の用途を限定する趣旨ではない。パワーコンディショナ２０は、例えば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源１００に電気的に接続して使用されてもよい。また、例えば店舗、工場、又は事務所などの非住宅にパワーコンディショナ２０が用いられてもよい。さらに、電力変換装置１についても、その用途をパワーコンディショナ２０に限定する趣旨ではなく、電力変換装置１は、パワーコンディショナ２０以外に用いられてもよい。

（２．１）電力変換装置の構成
本実施形態の電力変換装置１は、図１に示すように、直流電源１００に電気的に接続される。ここでは電力変換装置１は接続箱を介して直流電源１００に接続される。

本実施形態の電力変換装置１は、変換回路１０と、制御部６とを備えている。また、電力変換装置１は、フィルタ回路５をさらに備えている。

変換回路１０は、第１変換回路１１、第２変換回路１２、第１の双方向スイッチ１３、第２の双方向スイッチ１４、及び第１〜４の保護ダイオードＤ１０１〜Ｄ１０４を含んでいる。

第１入力点１０１及び第２入力点１０２は電力変換装置１における一対の入力端子に相当する。一対の入力端子（第１入力点１０１及び第２入力点１０２）間には直流電源１００が電気的に接続される。

また、第１変換回路１１の第１出力点１０３及び第２変換回路１２の第２出力点１０４は、それぞれフィルタ回路５を介して第３出力点１０５及び第４出力点１０６に電気的に接続されている。本実施形態では、これら第３出力点１０５及び第４出力点１０６が電力変換装置１における一対の出力端子に相当する。

本実施形態において、電力変換装置１の出力電圧は交流電圧であり、第３出力点１０５及び第４出力点１０６は、系統電源（商用電力系統）７に電気的に接続される。さらに、第３出力点１０５及び第４出力点１０６には、交流電力の供給を受けて動作する負荷８が電気的に接続される。

具体的には、電力変換装置１の一対の出力端子は、分電盤に設けられた連系ブレーカに電気的に接続されることにより、負荷８及び系統電源７に接続される。すなわち、電力変換装置１は、直流電源１００から入力される直流電力を交流電力に変換し、該交流電力を一対の出力端子（第３出力点１０５及び第４出力点１０６）から負荷８及び系統電源７へ出力する。図１において、系統電源７はＵ相、Ｗ相を持つ単相３線式であるが、この例に限らず系統電源７は単相２線式であってもよい。

次に、電力変換装置１の各部の構成について詳しく説明する。

電力変換装置１は、直流電源１００に接続された一対の入力端子のうち、直流電源１００の高電位（正極）側の入力端子を第１入力点１０１とし、直流電源１００の低電位（負極）側の入力端子を第２入力点１０２とする。そのため、第１入力点１０１と第２入力点１０２との間には、直流電源１００から出力される直流電圧が、入力電圧として印加されることになる。

ここで、直流電源１００の低電位側の入力端子（第２入力点１０２）は、電力変換装置１の回路グランドであって、その電位は０〔Ｖ〕であると仮定する。そうすると、直流電源１００の出力電圧Ｅ〔Ｖ〕を用いて、第１入力点１０１の電位はＥ〔Ｖ〕で表されることになる。

第１変換回路１１は、上述したように第１入力点１０１と第２入力点１０２との間に直列に接続された第１〜４のスイッチング素子Ｑ１〜Ｑ４と、第１キャパシタＣ１とを有している。第１〜４のスイッチング素子Ｑ１〜Ｑ４の各々は、ここでは一例としてデプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられている。

第１のスイッチング素子Ｑ１のドレインは第１入力点１０１に電気的に接続されている。第２のスイッチング素子Ｑ２のドレインは第１のスイッチング素子Ｑ１のソースに電気的に接続されている。第３のスイッチング素子Ｑ３のドレインは第２のスイッチング素子Ｑ２のソースに電気的に接続されている。第４のスイッチング素子Ｑ４のドレインは第３のスイッチング素子Ｑ３のソースに電気的に接続されている。さらに第４のスイッチング素子Ｑ４のソースは、第２入力点１０２に電気的に接続されている。

ここで、第２のスイッチング素子Ｑ２のソースと第３のスイッチング素子Ｑ３のドレインとの接続点は第１出力点１０３に相当する。さらに、第１のスイッチング素子Ｑ１のソースと第２のスイッチング素子Ｑ２のドレインとの接続点は第１接続点２０１に相当し、第３のスイッチング素子Ｑ３のソースと第４のスイッチング素子Ｑ４のドレインとの接続点は第３接続点２０３に相当する。

第１キャパシタＣ１は、一端が第２のスイッチング素子Ｑ２のドレイン（第１接続点２０１）に電気的に接続され、他端が第３のスイッチング素子Ｑ３のソース（第３接続点２０３）に電気的に接続されている。言い換えれば、第１キャパシタＣ１は、一端が第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続され、他端が第４のスイッチング素子Ｑ４を介して第２入力点１０２に電気的に接続されている。

第２変換回路１２は、上述したように第１入力点１０１と第２入力点１０２との間に直列に接続された第５〜８のスイッチング素子Ｑ５〜Ｑ８と、第２キャパシタＣ２とを有している。ここで、第２変換回路１２は、基本的には第１変換回路１１と同様の構成であって、第５〜８のスイッチング素子Ｑ５〜Ｑ８がそれぞれ第１〜４のスイッチング素子Ｑ１〜Ｑ４に相当し、第２キャパシタＣ２が第１キャパシタＣ１に相当する。第５〜８のスイッチング素子Ｑ５〜Ｑ８の各々は、第１〜４のスイッチング素子Ｑ１〜Ｑ４の各々と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。

すなわち、第５のスイッチング素子Ｑ５のドレインは第１入力点１０１に電気的に接続されている。第６のスイッチング素子Ｑ６のドレインは第５のスイッチング素子Ｑ５のソースに電気的に接続されている。第７のスイッチング素子Ｑ７のドレインは第６のスイッチング素子Ｑ６のソースに電気的に接続されている。第８のスイッチング素子Ｑ８のドレインは第７のスイッチング素子Ｑ７のソースに電気的に接続されている。さらに第８のスイッチング素子Ｑ８のソースは、第２入力点１０２に電気的に接続されている。

ここで、第６のスイッチング素子Ｑ６のソースと第７のスイッチング素子Ｑ７のドレインとの接続点は第２出力点１０４に相当する。さらに、第５のスイッチング素子Ｑ５のソースと第６のスイッチング素子Ｑ６のドレインとの接続点は第４接続点２０４に相当し、第７のスイッチング素子Ｑ７のソースと第８のスイッチング素子Ｑ８のドレインとの接続点は第２接続点２０２に相当する。

第２キャパシタＣ２は、一端が第６のスイッチング素子Ｑ６のドレイン（第４接続点２０４）に電気的に接続され、他端が第７のスイッチング素子Ｑ７のソース（第２接続点２０２）に電気的に接続されている。言い換えれば、第２キャパシタＣ２は、一端が第５のスイッチング素子Ｑ５を介して第１入力点１０１に電気的に接続され、他端が第８のスイッチング素子Ｑ８を介して第２入力点１０２に電気的に接続されている。

第２キャパシタＣ２の回路定数（キャパシタンス）と第１キャパシタＣ１の回路定数（キャパシタンス）とは同値である。

また、図１において、第１〜８のスイッチング素子Ｑ１〜Ｑ８には第１〜８のダイオードＤ１〜Ｄ８がそれぞれ一対一で逆並列に接続されている。これら第１〜８のダイオードＤ１〜Ｄ８は、それぞれ第１〜８のスイッチング素子Ｑ１〜Ｑ８の寄生ダイオードである。つまり、第１のスイッチング素子Ｑ１の寄生ダイオードは第１のダイオードＤ１を構成し、同様に、第２，３…のスイッチング素子Ｑ２，Ｑ３…の寄生ダイオードはそれぞれ第２，３…のダイオードＤ２，Ｄ３…を構成する。例えば第１のダイオードＤ１は、第１のスイッチング素子Ｑ１のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

このように構成される第１変換回路１１と第２変換回路１２とは、第１入力点１０１と第２入力点１０２との間において、電気的に並列に接続されている。つまり、第１変換回路１１と第２変換回路１２とは、直流電源１００の両端間に並列に接続されている。

第１の双方向スイッチ１３は、第１接続点２０１と第２接続点２０２との間に電気的に接続されている。つまり、第１変換回路１１の第１接続点２０１は、第１の双方向スイッチ１３を介して第２変換回路１２の第２接続点２０２に電気的に接続されている。ここでは、第１の双方向スイッチ１３は、第１接続点２０１と第２接続点２０２との間において、電気的に直列に接続された第９のスイッチング素子Ｑ９と第１０のスイッチング素子Ｑ１０とを有している。第９のスイッチング素子Ｑ９及び第１０のスイッチング素子Ｑ１０は、第１接続点２０１側から第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０の順に接続されている。

具体的に説明すると、第９，１０のスイッチング素子Ｑ９，Ｑ１０の各々は、第１〜８のスイッチング素子Ｑ１〜Ｑ８の各々と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第９のスイッチング素子Ｑ９のソースは第１接続点２０１に接続され、第９のスイッチング素子Ｑ９のドレインは第１０のスイッチング素子Ｑ１０のドレインに接続されている。第１０のスイッチング素子Ｑ１０のソースは第２接続点２０２に接続されている。要するに、第９のスイッチング素子Ｑ９と第１０のスイッチング素子Ｑ１０とは、ドレイン同士が互いに接続されるように、第１接続点２０１と第２接続点２０２との間において逆直列に接続されている。

第２の双方向スイッチ１４は、第３接続点２０３と第４接続点２０４との間に電気的に接続されている。つまり、第１変換回路１１の第３接続点２０３は、第２の双方向スイッチ１４を介して第２変換回路１２の第４接続点２０４に電気的に接続されている。ここでは、第２の双方向スイッチ１４は、第３接続点２０３と第４接続点２０４との間において、電気的に直列に接続された第１２のスイッチング素子Ｑ１２と第１１のスイッチング素子Ｑ１１とを有している。第１１のスイッチング素子Ｑ１１及び第１２のスイッチング素子Ｑ１２は、第３接続点２０３側から第１２のスイッチング素子Ｑ１２、第１１のスイッチング素子Ｑ１１の順に接続されている。

具体的に説明すると、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２の各々は、第１〜８のスイッチング素子Ｑ１〜Ｑ８の各々と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第１１のスイッチング素子Ｑ１１のソースは第４接続点２０４に接続され、第１１のスイッチング素子Ｑ１１のドレインは第１２のスイッチング素子Ｑ１２のドレインに接続されている。第１２のスイッチング素子Ｑ１２のソースは第３接続点２０３に接続されている。要するに、第１１のスイッチング素子Ｑ１１と第１２のスイッチング素子Ｑ１２とは、ドレイン同士が互いに接続されるように、第３接続点２０３と第４接続点２０４との間において逆直列に接続されている。

また、第９〜１２のスイッチング素子Ｑ９〜Ｑ１２には、第９〜１２のダイオードＤ９〜Ｄ１２がそれぞれ逆並列に接続されている。これら第９〜１２のダイオードＤ９〜Ｄ１２は、それぞれ第９〜１２のスイッチング素子Ｑ９〜Ｑ１２の寄生ダイオードである。つまり、第９のスイッチング素子Ｑ９の寄生ダイオードは第９のダイオードＤ９を構成し、同様に、第１０，１１，１２のスイッチング素子Ｑ１０，Ｑ１１，Ｑ１２の寄生ダイオードはそれぞれ第１０，１１，１２のダイオードＤ１０，Ｄ１１，Ｄ１２を構成する。例えば第９のダイオードＤ９は、第９のスイッチング素子Ｑ９のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

本実施形態においては、第１の双方向スイッチ１３は、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第１の双方向スイッチ１３の全オフ状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を遮断する状態である。第１の双方向スイッチ１３の全オン状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を通過させる状態である。第２の双方向スイッチ１４も同様に、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第２の双方向スイッチ１４の全オフ状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を遮断する状態である。第２の双方向スイッチ１４の全オン状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を通過させる状態である。

また、本実施形態では、第１の双方向スイッチ１３の動作状態は、第２接続点２０２から第１接続点２０１へ流れる電流を遮断し、かつ第１接続点２０１から第２接続点２０２へ流れる電流を通過させる半オン状態をさらに含んでいる。第２の双方向スイッチ１４の動作状態は、第３接続点２０３から第４接続点２０４へ流れる電流を遮断し、かつ第４接続点２０４から第３接続点２０３へ流れる電流を通過させる半オン状態をさらに含んでいる。

そのため、本実施形態の電力変換装置１は、第１の双方向スイッチ１３を全オン状態とすることにより、第１接続点２０１と第２接続点２０２との間を双方向の電流が通過可能な状態を作り出すことができる。また、本実施形態の電力変換装置１は、第２の双方向スイッチ１４を全オン状態とすることにより、第３接続点２０３と第４接続点２０４との間を双方向の電流が通過可能な状態を作り出すことができる。

すなわち、第１の双方向スイッチ１３は、第９，１０のスイッチング素子Ｑ９，Ｑ１０がいずれもオフの状態で全オフ状態となり、第９，１０のスイッチング素子Ｑ９，Ｑ１０がいずれもオンの状態で全オン状態となる。さらに、第１の双方向スイッチ１３は、第１０のスイッチング素子Ｑ１０がオンでかつ第９のスイッチング素子Ｑ９がオフの状態には、第９のダイオードＤ９によって電流の向きが一方向に制限される半オン状態となる。

また、第２の双方向スイッチ１４は、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２がいずれもオフの状態で全オフ状態となり、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２がいずれもオンの状態で全オン状態となる。さらに、第２の双方向スイッチ１４は、第１２のスイッチング素子Ｑ１２がオンでかつ第１１のスイッチング素子Ｑ１１がオフの状態には、第１１のダイオードＤ１１によって電流の向きが一方向に制限される半オン状態となる。

このように、本実施形態における双方向スイッチ（第１の双方向スイッチ１３及び第２の双方向スイッチ１４のそれぞれ）は、全オフ状態、全オン状態、及び半オン状態からなる３つの動作状態を切替可能である。

上記構成を言い換えれば、第１の双方向スイッチ１３は、第１キャパシタＣ１の正極側の端子と第２キャパシタＣ２の負極側の端子との間に電気的に接続されている。第２の双方向スイッチ１４は、第１キャパシタＣ１の負極側の端子と第２キャパシタＣ２の正極側の端子との間に電気的に接続されている。つまり、第１変換回路１１の第１キャパシタＣ１と第２変換回路１２の第２キャパシタＣ２とは、第１の双方向スイッチ１３及び第２の双方向スイッチ１４を介して、たすき掛け状に接続されている。

第１の保護ダイオードＤ１０１及び第２の保護ダイオードＤ１０２は、第１入力点１０１と第２入力点１０２との間において、第１変換回路１１と電気的に並列に接続されている。第１の保護ダイオードＤ１０１及び第２の保護ダイオードＤ１０２は、第１入力点１０１側から第１の保護ダイオードＤ１０１、第２の保護ダイオードＤ１０２の順に接続されている。第１の保護ダイオードＤ１０１のカソードは第１入力点１０１に接続され、第１の保護ダイオードＤ１０１のアノードは第２の保護ダイオードＤ１０２のカソードに接続されている。第２の保護ダイオードＤ１０２のアノードは第２入力点１０２に接続されている。第１の保護ダイオードＤ１０１と第２の保護ダイオードＤ１０２との接続点は、第１出力点１０３に接続されている。

要するに、第１の保護ダイオードＤ１０１は、第１出力点１０３から第１入力点１０１へ流れる電流を通過させるように、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２の直列回路と電気的に並列に接続されている。第２の保護ダイオードＤ１０２は、第２入力点１０２から第１出力点１０３へ流れる電流を通過させるように、第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４の直列回路と電気的に並列に接続されている。

また、第３の保護ダイオードＤ１０３及び第４の保護ダイオードＤ１０４は、第１入力点１０１と第２入力点１０２との間において、第２変換回路１２と電気的に並列に接続されている。第３の保護ダイオードＤ１０３及び第４の保護ダイオードＤ１０４は、第１入力点１０１側から第３の保護ダイオードＤ１０３、第４の保護ダイオードＤ１０４の順に接続されている。第３の保護ダイオードＤ１０３のカソードは第１入力点１０１に接続され、第３の保護ダイオードＤ１０３のアノードは第４の保護ダイオードＤ１０４のカソードに接続されている。第４の保護ダイオードＤ１０４のアノードは第２入力点１０２に接続されている。第３の保護ダイオードＤ１０３と第４の保護ダイオードＤ１０４との接続点は、第２出力点１０４に接続されている。

要するに、第３の保護ダイオードＤ１０３は、第２出力点１０４から第１入力点１０１へ流れる電流を通過させるように、第５のスイッチング素子Ｑ５及び第６のスイッチング素子Ｑ６の直列回路と電気的に並列に接続されている。第４の保護ダイオードＤ１０４は、第２入力点１０２から第２出力点１０４へ流れる電流を通過させるように、第７のスイッチング素子Ｑ７及び第８のスイッチング素子Ｑ８の直列回路と電気的に並列に接続されている。

第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々は、ファストリカバリダイオード（ＦＲＤ：Fast Recovery Diode）である。ファストリカバリダイオードは、一般的な整流用ダイオードに比べて優れたリカバリ特性（逆回復特性）を持つダイオードである。ここでいうリカバリ特性は、ダイオードに与えられるバイアスが順方向バイアスから逆方向バイアスに変化した際のダイオードの特性であって、逆回復電流（Ｉｒｒ）、逆回復時間（ｔｒｒ）、又は逆回復電荷（Ｑｒｒ）などで表される。逆回復電流は、バイアスが順方向バイアスから逆方向バイアスに変化したときに、ダイオードを逆方向に（カソードからアノードへ）流れる電流である。逆回復時間は、バイアスが順方向バイアスから逆方向バイアスに変化したときに、ダイオードがオフするのに要する時間、つまりダイオードを流れる電流（逆方向電流）が所定値に達するのに要する時間である。逆回復電荷は、逆回復電流の時間積分値である。そして、逆回復電流、逆回復時間、及び逆回復電荷が小さい（又は短い）程、リカバリ特性は良くなる。

ところで、上記構成の変換回路１０においては、第１，４，５，８のスイッチング素子Ｑ１，Ｑ４、Ｑ５，Ｑ８の各々には、とくに高耐圧かつ低オン抵抗であることが求められる。そこで、本実施形態では、トレンチゲート型のＭＯＳＦＥＴが第１，４，５，８のスイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８の各々に用いられている。この種のＭＯＳＦＥＴにおいては、寄生ダイオードのリカバリ特性が、一般的なＭＯＳＦＥＴに比べて悪くなる。つまり、第１，４，５，８のダイオードＤ１，Ｄ４，Ｄ５，Ｄ８の各々のリカバリ特性は比較的悪くなる。

本実施形態では、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々は、少なくとも第１，４，５，８のダイオードＤ１，Ｄ４，Ｄ５，Ｄ８の各々よりもリカバリ特性が良い。例えばリカバリ時間については、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々は、第１，４，５，８のダイオードＤ１，Ｄ４，Ｄ５，Ｄ８の各々の１０分の１〜１００分の１程度である。さらに本実施形態では、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々は、第２，３，６，７のダイオードＤ２，Ｄ３，Ｄ６，Ｄ７の各々よりもリカバリ特性が良い。

第１〜８のスイッチング素子Ｑ１〜Ｑ８、及び第９〜１２のスイッチング素子Ｑ９〜Ｑ１２の各々のゲートは、制御部６に電気的に接続されている。制御部６は、第１〜４のスイッチング素子Ｑ１〜Ｑ４のオン／オフを個別に切り替え可能であって、これにより第１変換回路１１を制御する。また、制御部６は、第５〜８のスイッチング素子Ｑ５〜Ｑ８のオン／オフを個別に切り替え可能であって、これにより第２変換回路１２を制御する。また、制御部６は、第９，１０のスイッチング素子Ｑ９，Ｑ１０のオン／オフを個別に切り替え可能であって、これにより第１の双方向スイッチ１３を制御する。また、制御部６は、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２のオン／オフを個別に切り替え可能であって、これにより第２の双方向スイッチ１４を制御する。

制御部６は、第１変換回路１１、第２変換回路１２、第１の双方向スイッチ１３、及び第２の双方向スイッチ１４のそれぞれについて設けられていてもよい。

本実施形態では、制御部６は、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２に駆動信号を与えるドライブ回路６１と、ドライブ回路６１に信号を与えるマイクロコンピュータ（マイコン）６２と、検出回路６３とを有している。

ドライブ回路６１は、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２の各々の制御端子（ゲート）に対して駆動信号を与えることにより、各素子を駆動（制御）するように構成されている。マイクロコンピュータ６２は、ドライブ回路６１にＰＷＭ（Pulse Width Modulation）信号を与えることにより、ドライブ回路６１を制御するように構成されている。すなわち、制御部６は、マイクロコンピュータ６２からの指示に応じてドライブ回路６１が生成する駆動信号によって、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２を個別に制御する。

検出回路６３は、第１キャパシタＣ１の両端電圧及び第２キャパシタＣ２の両端電圧の大きさを検出するように構成されている。検出回路６３の検出結果を用いた制御部６の動作については後述する。

ここにおいて、ドライブ回路６１は、２つ以上のスイッチング素子が同時にオンして、短絡電流が流れることを防止する短絡防止回路としての機能を兼ね備えていることが好ましい。すなわち、特定の組み合わせのスイッチング素子が同時にオンすると、例えば第１入力点１０１と第２入力点１０２との間が短絡し、直流電源１００からの電流が短絡電流となってスイッチング素子に流れる可能性がある。そこで、ドライブ回路６１は、このような特定の組み合わせのスイッチング素子が同時にオンしないように構成されることが好ましい。例えば、ドライブ回路６１は、特定の組み合わせのスイッチング素子のゲートに入力される駆動信号が同時にＨレベル（High Level）になると、駆動信号を強制的にＬレベル（Low Level）に落とすことにより、特定の組み合わせのスイッチング素子を同時にオンさせないように構成される。

フィルタ回路５は、図１に示すように、一対のインダクタＬ１，Ｌ２と、第３キャパシタＣ３とを有している。一方のインダクタＬ１は、第１出力点１０３と第３出力点１０５との間に電気的に接続されている。他方のインダクタＬ２は、第２出力点１０４と第４出力点１０６との間に電気的に接続されている。ただし、インダクタＬ１，Ｌ２は、第１出力点１０３及び第２出力点１０４の少なくとも一方と出力端子（第３出力点１０５、第４出力点１０６）との間に電気的に接続されていればよく、インダクタＬ１，Ｌ２のいずれかは省略されていてもよい。つまり、インダクタＬ１が第１出力点１０３と第３出力点１０５との間に電気的に接続されているのみか、インダクタＬ２が第２出力点１０４と第４出力点１０６との間に電気的に接続されているのみでもよい。

第３キャパシタＣ３は、第３出力点１０５と第４出力点１０６との間に電気的に接続されている。言い換えれば、フィルタ回路５は、第１出力点１０３と第２出力点１０４との間に電気的に接続された、インダクタＬ１、第３キャパシタＣ３、及びインダクタＬ２の直列回路である。

（２．２）電力変換装置の基本動作
上述した構成の電力変換装置１の基本動作について、図２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂ，５Ａ，５Ｂを参照して簡単に説明する。図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。

ここでいう電力変換装置１の基本動作とは、始動期間が経過した後の電力変換装置１の動作である。ここでいう始動期間は、直流電源１００より電力の供給が開始してから第１キャパシタＣ１及び第２キャパシタＣ２の両方が基準電圧に充電されるまでの期間である。つまり、第１キャパシタＣ１及び第２キャパシタＣ２の両方が基準電圧に充電された状態からの電力変換装置１の動作を、電力変換装置１の基本動作とする。

第１キャパシタＣ１についての基準電圧は、直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／４の大きさの電圧である。第２キャパシタＣ２についての基準電圧も、同様に直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／４の大きさの電圧である。

以下では、直流電源１００の出力電圧がＥ〔Ｖ〕であって、第１入力点１０１の電位はＥ〔Ｖ〕、第２入力点１０２の電位は０〔Ｖ〕であると仮定する。ここで、基準電圧に充電された第１キャパシタＣ１と第２キャパシタＣ２との各々の両端電圧はＥ／４〔Ｖ〕となる。以下では、第１出力点１０３と第２出力点１０４との電位差、つまり第１出力点１０３−第２出力点１０４間に生じる電圧を、電力変換装置１の出力電圧Ｖ２として説明する。第１出力点１０３と第２出力点１０４との間に発生する出力電圧Ｖ２を、「第２出力電圧Ｖ２」ともいう。

第３出力点１０５及び第４出力点１０６は系統電源７に電気的に接続されているため、第３出力点１０５と第４出力点１０６との電位差、つまり第３出力点１０５−第４出力点１０６間に生じる出力電圧Ｖ１は、系統電源７の出力電圧に等しくなる。第１出力点１０３と第３出力点１０５との電位差、及び第２出力点１０４と第４出力点１０６との間の電位差は、フィルタ回路５にて吸収されることになる。第３出力点１０５と第４出力点１０６との間に発生する出力電圧Ｖ１を、「第１出力電圧Ｖ１」ともいう。

電力変換装置１の動作モードは、第１〜８の８つのモードを含んでいる。これにより、電力変換装置１は、第１入力点１０１と第２入力点１０２との間に印加される直流電圧（Ｅ〔Ｖ〕）を交流電圧に変換して、第１出力点１０３と第２出力点１０４との間に出力電圧Ｖ２を発生する。以下の説明では、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２に関し、それぞれオン／オフの状態について言及していない場合には「オフ」の状態にあることとする。また、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２での電圧降下、第１〜１２のダイオードＤ１〜Ｄ１２、及び第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々での電圧降下は無視できる程度と仮定する。

ここにおいて、制御部６は、以下の２つの条件に従って、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２の各々を制御する。

１つ目の条件は、第１変換回路１１の第１〜４のスイッチング素子Ｑ１〜Ｑ４と、第２変換回路１２の第５〜８のスイッチング素子Ｑ５〜Ｑ８とで一対一のペアを設定し、ペアごとにオン／オフが切り替わることである。ここでは、第１，８のスイッチング素子Ｑ１，Ｑ８がペアとなり、第２，７のスイッチング素子Ｑ２，Ｑ７がペアとなり、第３，６のスイッチング素子Ｑ３，Ｑ６がペアとなり、第４，５のスイッチング素子Ｑ４，Ｑ５がペアとなる。

２つ目の条件は、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３とが、同時にオン又はオフにならないことである。さらに、第１〜４のモードにおいては第１のスイッチング素子Ｑ１と第１１のスイッチング素子Ｑ１１とが、また、第５〜８のモードにおいては第４のスイッチング素子Ｑ４と第９のスイッチング素子Ｑ９とが、それぞれ同時にオン又はオフにならないことである。２つ目の条件でいう、同時にオフにならない、という条件は、「（２．４．２）デッドタイム」で説明するデッドタイムを除いて適用される。

まず、図２Ａに示す第１のモードでは、第１，２のスイッチング素子Ｑ１，Ｑ２と、第７，８のスイッチング素子Ｑ７，Ｑ８と、第１２のスイッチング素子Ｑ１２とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は半オン状態にある。この状態では、図２Ａに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、及び第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、及び第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第１，２，７，８のスイッチング素子Ｑ１，Ｑ２，Ｑ７，Ｑ８の計４つであって、第１２のスイッチング素子Ｑ１２には電流は流れない。

したがって、第１出力点１０３は第１入力点１０１と同電位（Ｅ〔Ｖ〕）になり、第２出力点１０４は第２入力点１０２と同電位（０〔Ｖ〕）になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２は、Ｅ（＝Ｅ−０）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。

次に、図２Ｂに示す第２のモードでは、第１，３のスイッチング素子Ｑ１，Ｑ３と、第６，８のスイッチング素子Ｑ６，Ｑ８と、第１２のスイッチング素子Ｑ１２とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は半オン状態にある。この状態では、図２Ｂに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第１キャパシタＣ１、及び第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第２キャパシタＣ２、及び第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第１，３，６，８のスイッチング素子Ｑ１，Ｑ３，Ｑ６，Ｑ８の計４つであって、第１２のスイッチング素子Ｑ１２には電流は流れない。

したがって、第１出力点１０３の電位は、第１入力点１０１の電位（Ｅ〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり３Ｅ／４（＝Ｅ−Ｅ／４）〔Ｖ〕となる。また、第２出力点１０４の電位は、第２入力点１０２の電位（０〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２は、Ｅ／２（＝３Ｅ／４−Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。

次に、図３Ａに示す第３のモードでは、第２のスイッチング素子Ｑ２と、第７のスイッチング素子Ｑ７と、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は全オン状態にある。このとき、第２出力点１０４は、第７のスイッチング素子Ｑ７、第２キャパシタＣ２、第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２、第１キャパシタＣ１、及び第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第２，７，１１，１２のスイッチング素子Ｑ２，Ｑ７，Ｑ１１，Ｑ１２の計４つである。

したがって、第１出力点１０３の電位は、第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）と第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）との和の分だけ高い電位となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２は、Ｅ／２（＝Ｅ／４＋Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。また、この状態においては、第２の双方向スイッチ１４が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

次に、図３Ｂに示す第４のモードでは、第３のスイッチング素子Ｑ３と、第６のスイッチング素子Ｑ６と、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は全オン状態にある。この状態では、第２出力点１０４は、第６のスイッチング素子Ｑ６、第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２、及び第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第３，６，１１，１２のスイッチング素子Ｑ３，Ｑ６，Ｑ１１，Ｑ１２の計４つである。

したがって、第１出力点１０３の電位は第２出力点１０４と同電位になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２は、０〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。また、この状態においては、第２の双方向スイッチ１４が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

一方、第５〜８のモードにおいては、電力変換装置１は、上記第１〜４のモードを基準にして、第１変換回路１１と第２変換回路１２とで動作を入れ替え、かつ第１の双方向スイッチ１３と第２の双方向スイッチ１４とで動作を入れ替えたような動作を行う。つまり、第５〜８のモードと第１〜４のモードとでは、変換回路１０の動作は、第１変換回路１１及び第１の双方向スイッチ１３と、第２変換回路１２及び第２の双方向スイッチ１４とが入れ替わった対称な動作となる。

すなわち、図４Ａに示す第５のモードでは、変換回路１０の動作は、上記第４のモードと対称な動作となる。そのため、第５のモードでは、第２のスイッチング素子Ｑ２と、第７のスイッチング素子Ｑ７と、第９，１０のスイッチング素子Ｑ９，Ｑ１０とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は全オン状態にある。この状態では、図４Ａに示すように、第１出力点１０３は、第２のスイッチング素子Ｑ２、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０、及び第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第２，７，９，１０のスイッチング素子Ｑ２，Ｑ７，Ｑ９，Ｑ１０の計４つである。

したがって、第１出力点１０３の電位は第２出力点１０４と同電位になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２は、０〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。また、この状態においては、第１の双方向スイッチ１３が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

次に、図４Ｂに示す第６のモードでは、変換回路１０の動作は、上記第３のモードと対称な動作となる。そのため、第６のモードでは、第３のスイッチング素子Ｑ３と、第６のスイッチング素子Ｑ６と、第９，１０のスイッチング素子Ｑ９，Ｑ１０とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は全オン状態にある。この状態では、第１出力点１０３は、第３のスイッチング素子Ｑ３、第１キャパシタＣ１、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０、第２キャパシタＣ２、及び第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第３，６，９，１０のスイッチング素子Ｑ３，Ｑ６，Ｑ９，Ｑ１０の計４つである。

したがって、第１出力点１０３の電位は、第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）と第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）との和の分だけ低い電位となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２は、−Ｅ／２（＝−Ｅ／４−Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。また、この状態においては、第１の双方向スイッチ１３が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

次に、図５Ａに示す第７のモードでは、変換回路１０の動作は、上記第２のモードと対称な動作となる。そのため、第７のモードでは、第２，４のスイッチング素子Ｑ２，Ｑ４と、第５，７のスイッチング素子Ｑ５，Ｑ７と、第１０のスイッチング素子Ｑ１０とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は半オン状態にある。この状態では、図５Ａに示すように、第１入力点１０１は、第５のスイッチング素子Ｑ５、第２キャパシタＣ２、及び第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第４のスイッチング素子Ｑ４、第１キャパシタＣ１、及び第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第２，４，５，７のスイッチング素子Ｑ２，Ｑ４，Ｑ５，Ｑ７の計４つであって、第１０のスイッチング素子Ｑ１０には電流は流れない。

したがって、第１出力点１０３の電位は、第２入力点１０２の電位（０〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。また、第２出力点１０４の電位は、第１入力点１０１の電位（Ｅ〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり３Ｅ／４（＝Ｅ−Ｅ／４）〔Ｖ〕となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２は、−Ｅ／２（＝Ｅ／４−３Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。

次に、図５Ｂに示す第８のモードでは、変換回路１０の動作は、上記第１のモードと対称な動作となる。そのため、第８のモードでは、第３，４のスイッチング素子Ｑ３，Ｑ４と、第５，６のスイッチング素子Ｑ５，Ｑ６と、第１０のスイッチング素子Ｑ１０とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は半オン状態にある。この状態では、図５Ｂに示すように、第１入力点１０１は、第５のスイッチング素子Ｑ５、及び第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第４のスイッチング素子Ｑ４、及び第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第３，４，５，６のスイッチング素子Ｑ３，Ｑ４，Ｑ５，Ｑ６の計４つであって、第１０のスイッチング素子Ｑ１０には電流は流れない。

したがって、第１出力点１０３は第２入力点１０２と同電位（０〔Ｖ〕）になり、第２出力点１０４は第１入力点１０１と同電位（Ｅ〔Ｖ〕）になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２は、−Ｅ（＝０−Ｅ）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。

要するに、電力変換装置１は、上記第１〜８のモードを切り替えることにより、第１出力点１０３と第２出力点１０４との間に生じる出力電圧Ｖ２を、複数段階に変化させる。

さらに詳しく説明すると、第１変換回路１１は、第１キャパシタＣ１をフライングキャパシタとして用い、第１〜４，９〜１２のスイッチング素子Ｑ１〜Ｑ４，Ｑ９〜Ｑ１２の各々のオン／オフを切り替えることにより、第１出力点１０３の電位を切り替える。第１キャパシタＣ１は、原則、第２，７のモードで充電され、第３，６のモードで放電されるが、比較的高い周波数で第１〜８のモードを切り替えれば、基本動作時における第１キャパシタＣ１の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。

また、第２変換回路１２は、第２キャパシタＣ２をフライングキャパシタとして用い、第５〜１２のスイッチング素子Ｑ５〜Ｑ１２の各々のオン／オフを切り替えることにより、第２出力点１０４の電位を切り替える。第２キャパシタＣ２は、原則、第２，７のモードで充電され、第３，６のモードで放電されるが、比較的高い周波数で第１〜８のモードを切り替えれば、基本動作時における第２キャパシタＣ２の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。

要するに、制御部６は、出力電圧Ｖ２が同じであってかつキャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）を流れる電流の向きが逆になる一対のモードを切り替えることにより、キャパシタの充電と放電とを切り替えている。

具体的には、制御部６は、出力電圧Ｖ２をＥ／２〔Ｖ〕とする場合には、第２のモードと第３のモードとを一対のモードとして切り替えることにより、キャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）の充電と放電とを切り替える。また、制御部６は、出力電圧Ｖ２を−Ｅ／２〔Ｖ〕とする場合には、第７のモードと第６のモードとを一対のモードとして切り替えることにより、キャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）の充電と放電とを切り替える。

ここで、第１キャパシタＣ１及び第２キャパシタＣ２の各々が充電されるのは、原則、第２，７のモードであるから、以下では第２のモード及び第７のモードを「充電モード」とも呼ぶ。第１キャパシタＣ１及び第２キャパシタＣ２の各々が放電されるのは、原則、第３，６のモードであるから、以下では第３のモード及び第６のモードを「放電モード」とも呼ぶ。また、以下では、制御部６は、充電モードを選択するときに「充電指令」を出力することとし、放電モードを選択するときには「放電指令」を出力することとする。

すなわち、制御部６は、出力電圧Ｖ２をＥ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）を充電するときには、充電指令を出力し、充電モードである第２のモードを選択する。制御部６は、出力電圧Ｖ２をＥ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）を放電するときには、放電指令を出力し、放電モードである第３のモードを選択する。

同様に、制御部６は、出力電圧Ｖ２を−Ｅ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）を充電するときには、充電指令を出力し、充電モードである第７のモードを選択する。制御部６は、出力電圧Ｖ２を−Ｅ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）を放電するときには、放電指令を出力し、放電モードである第６のモードを選択する。

このように、制御部６は、出力電圧Ｖ２が同じであってかつキャパシタを流れる電流の向きが逆になる充電モードと放電モードとを、一対のモードとして切り替えることにより、キャパシタの充電と放電とを切り替える。ただし、充電モードでキャパシタが充電され、放電モードでキャパシタが放電されるのは、「（２．４．１）順方向電流、逆方向電流」の欄で説明する順方向電流が変換回路１０に流れている状態に限られる。「（２．４．１）順方向電流、逆方向電流」の欄で説明する逆方向電流が変換回路１０に流れている状態では、充電モードでキャパシタが放電され、放電モードでキャパシタが充電される。この点については後述する。以下、とくに断りがない限り、変換回路１０を流れる電流は順方向電流であると仮定して説明する。

以上説明したように、上記第１〜８のモードにおいては、電力変換装置１は、第１出力点１０３を高電位側、第２出力点１０４を低電位側とする電圧を出力電圧Ｖ２として出力することになる。そして、電力変換装置１は、第１〜４のモードにおいて、第１出力点１０３と第２出力点１０４との間に生じる出力電圧Ｖ２を、Ｅ〔Ｖ〕（第１のモード）、Ｅ／２〔Ｖ〕（第２，３のモード）、及び０〔Ｖ〕（第４のモード）の３段階で切り替えることになる。第５〜８のモードにおいては、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧Ｖ２を、０〔Ｖ〕（第５のモード）、−Ｅ／２〔Ｖ〕（第６，７のモード）、及び−Ｅ〔Ｖ〕（第８のモード）の３段階で切り替えることになる。

したがって、電力変換装置１は、上記第１〜８の計８つのモードを切り替えることにより、出力電圧Ｖ２をＥ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕、−Ｅ／２〔Ｖ〕、及び−Ｅ〔Ｖ〕の５段階で切り替えることができる。電力変換装置１は、これら５段階の第２出力電圧Ｖ２を適宜切り替えることにより、第３出力点１０５と第４出力点１０６との間に交流電圧である第１出力電圧Ｖ１を発生する。

ここで、出力電圧Ｖ１は、系統電源７の出力電圧に等しく、図６に示すように正弦波状の波形となる。図６では、横軸が時間軸、縦軸が電圧値を表している。ここで、出力電圧Ｖ１が０〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間（つまり正弦波における正極性側の半波に相当する期間）Ｔ１〜Ｔ３においては、電力変換装置１は、第１〜４のモードを切り替える。出力電圧Ｖ１が０〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間（つまり正弦波における負極性側の半波に相当する期間）Ｔ４〜Ｔ６においては、電力変換装置１は、第５〜８のモードを切り替える。

以上説明した第１〜８のモードをまとめると、表１のようになる。

ここにおいて、制御部６は、ＰＷＭ信号により、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２の各々のオン／オフを切り替え、上記第１〜８のモードを実現する。

さらに詳しく説明すると、図６において出力電圧Ｖ１が０〔Ｖ〕〜Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ１，Ｔ３には、制御部６は、第２〜４のモードを切り替える動作を繰り返す。ここで、制御部６は、第２のモードと第３のモードとで時間長さを調整することで、第１キャパシタＣ１及び第２キャパシタＣ２の放電と充電とのバランスをとる。

さらに、図６において出力電圧Ｖ１がＥ／２〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間Ｔ２には、制御部６は、第１〜３のモードを切り替える動作を繰り返す。ここで、制御部６は、第２のモードと第３のモードとで時間長さを調整することで、第１キャパシタＣ１及び第２キャパシタＣ２の放電と充電とのバランスをとる。

また、図６において出力電圧Ｖ１が０〔Ｖ〕〜−Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ４，Ｔ６には、制御部６は、第５〜７のモードを切り替える動作を繰り返す。ここで、制御部６は、第６のモードと第７のモードとで時間長さを調整することで、第１キャパシタＣ１及び第２キャパシタＣ２の放電と充電とのバランスをとる。

さらに、図６において出力電圧Ｖ１が−Ｅ／２〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間Ｔ５には、制御部６は、第６〜８のモードを切り替える動作を繰り返す。ここで、制御部６は、第６のモードと第７のモードとで時間長さを調整することで、第１キャパシタＣ１及び第２キャパシタＣ２の放電と充電とのバランスをとる。

本実施形態において、制御部６は、ＰＷＭ信号のデューティ比を変化させながら上述した第１〜８のモードの切り替えを行うことで、出力電圧Ｖ１の波形が正弦波に近似するように、第１出力点１０３と第２出力点１０４との間に生じる出力電圧Ｖ２を制御する。要するに、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧Ｖ２を制御部６にて５段階で変化させることにより、正弦波状の交流電圧（出力電圧Ｖ１）を第３出力点１０５と第４出力点１０６との間に発生する。

第４のモードと第５のモードとは、いずれも出力電圧Ｖ２が０〔Ｖ〕であって、かつ第１キャパシタＣ１及び第２キャパシタＣ２の放電及び充電には寄与しないモードである。そのため、第４のモードと第５のモードとのいずれか一方を省略することも考えられるが、出力電圧Ｖ１の正・負のバランスを考慮すれば、電力変換装置１は、第４のモードと第５のモードとを分けた方が、スイッチングロスを小さくできて効率がよくなる。

本実施形態の電力変換装置１によれば、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子の数（以下、「通過素子数」という）は、上述したように第１〜８のいずれのモードにおいても「４」以下である。

とくに、第２の双方向スイッチ１４が全オン状態となる第３，４のモードにおいては、第１１のスイッチング素子Ｑ１１と第１２のスイッチング素子Ｑ１２とを別素子として数えても通過素子数は「４」である。同様に、第１の双方向スイッチ１３が全オン状態となる第５，６のモードにおいては、第９のスイッチング素子Ｑ９と第１０のスイッチング素子Ｑ１０とを別素子として数えても通過素子数は「４」である。したがって、第１，２の双方向スイッチ１３，１４がそれぞれ１素子で構成されている場合には、第３〜６のモードにおける通過素子数は「３」になる。

ところで、制御部６は、第１キャパシタＣ１及び第２キャパシタＣ２を充電するか放電するかを、検出回路６３の検出結果に応じて決定することが好ましい。本実施形態では、検出回路６３は制御部６に含まれており、検出回路６３の検出結果はマイクロコンピュータ６２に出力されている。検出回路６３は、第１キャパシタＣ１の両端電圧及び第２キャパシタＣ２の両端電圧を個別に検出し、これら２つの電圧の平均値Ｖｃを検出結果としてマイクロコンピュータ６２に出力する。マイクロコンピュータ６２は、キャパシタを充電するか放電するかを、検出回路６３の検出結果に応じて選択するように構成されている。

さらに詳しく説明すると、例えば出力電圧Ｖ１が０〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間Ｔ１〜Ｔ３には、制御部６は、第１〜４のモードを切り替える動作を繰り返している。これらの場合（期間Ｔ１〜Ｔ３）において、マイクロコンピュータ６２は、第２のモード（充電モード）と第３のモード（放電モード）とのいずれを選択するかを、検出回路６３の検出結果に応じて決定する。つまり、マイクロコンピュータ６２は、検出回路６３の検出結果（平均値Ｖｃ）と目標電圧とを比較し、比較結果によって第２のモード（充電モード）と第３のモード（放電モード）とのいずれかを選択する。マイクロコンピュータ６２は、検出回路６３の検出結果が目標電圧よりも大きければ、放電モードである第３のモードを選択し、検出回路６３の検出結果が目標電圧よりも小さければ、充電モードである第２のモードを選択する。ここで、目標電圧は基準電圧（Ｅ／４〔Ｖ〕）と同値である。

同様に、出力電圧Ｖ１が０〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間Ｔ４〜Ｔ６には、制御部６は、第５〜８のモードを切り替える動作を繰り返す。これらの場合（期間Ｔ４〜Ｔ６）において、マイクロコンピュータ６２は、第６のモード（放電モード）と第７のモード（充電モード）とのいずれを選択するかを、検出回路６３の検出結果に応じて決定する。つまり、マイクロコンピュータ６２は、検出回路６３の検出結果（平均値Ｖｃ）と目標電圧（Ｅ／４〔Ｖ〕）とを比較し、比較結果によって第７のモード（充電モード）と第６のモード（放電モード）とのいずれかを選択する。マイクロコンピュータ６２は、検出回路６３の検出結果が目標電圧よりも大きければ、放電モードである第６のモードを選択し、検出回路６３の検出結果が目標電圧よりも小さければ、充電モードである第７のモードを選択する。

これにより、基本動作時における第１キャパシタＣ１の両端電圧及び第２キャパシタＣ２の両端電圧は、それぞれ基準電圧（Ｅ／４〔Ｖ〕）に維持される。

また、制御部６は、所定のスイッチング周期でキャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）の充電と放電とを切り替えることが好ましい。ここでいうスイッチング周期は、例えばＰＷＭ信号の周期に合わせて設定される。

（２．３）パワーコンディショナの構成
本実施形態に係るパワーコンディショナ２０は、図７に示すように、上記の電力変換装置１と、解列器９とを備えている。解列器９は、第１出力点１０３（図１参照）及び第２出力点１０４（図１参照）と、系統電源７との間に電気的に接続されている。図７の例では、解列器９は、第３出力点１０５及び第４出力点１０６と、系統電源７との間に電気的に接続されている。言い換えれば、解列器９は、フィルタ回路５（図１参照）を介して第１出力点１０３及び第２出力点１０４に接続されている。解列器９は、第１出力点１０３及び第２出力点１０４と、系統電源７との間にあればよく、第１出力点１０３及び第２出力点１０４に直接接続されていることは必須でなく、本実施形態のようにフィルタ回路５の後段に接続されていてもよい。

ここで、解列器９は、第３出力点１０５と系統電源７との間に電気的に接続された第１接点部９１と、第４出力点１０６と系統電源７との間に電気的に接続された第２接点部９２とを有している。ただし、解列器９は、第３出力点１０５及び第４出力点１０６の少なくとも一方と系統電源７との間に電気的に接続されていればよく、第１接点部９１及び第２接点部９２のいずれかは省略されていてもよい。

このパワーコンディショナ２０は、定常時、系統連系運転を行い、直流電源１００から入力される直流電力を電力変換装置１で交流電力に変換し、系統電源７及び負荷８へ出力する。詳しい説明は省略するが、パワーコンディショナ２０は、系統電源７の停電等の異常時には、解列器９を開放し、系統電源７から解列された状態で交流電力を出力する自立運転を行うように構成されている。

このパワーコンディショナ２０によれば、解列器９を開放（解列）することにより、第１変換回路１１及び第２変換回路１２と系統電源７との間を電気的に切り離すことができる。そのため、パワーコンディショナ２０は、電源投入後、電力変換装置１が上述した基本動作を開始する前の始動期間に、解列器９を開放することで、第１出力点１０３と第２出力点１０４との間に、フィルタ回路５を含む電流経路を構成することができる。

ここでいう電流経路は、フィルタ回路５を構成するインダクタＬ１、第３キャパシタＣ３、及びインダクタＬ２を含む電流経路である。電力変換装置１は、この電流経路を充電用の経路として用いることにより、第３出力点１０５と第４出力点１０６との間が電気的に絶縁されていても第１キャパシタＣ１及び第２キャパシタＣ２を充電できる。

したがって、電力変換装置１は、第３出力点１０５及び第４出力点１０６が系統電源７に接続されていなくても、第１キャパシタＣ１及び第２キャパシタＣ２を充電することが可能である。言い換えれば、電力変換装置１は、一対の出力端子（第３出力点１０５、第４出力点１０６）間に何の負荷も接続されていない状態（無負荷状態）であっても、定常動作に必要なキャパシタ（第１キャパシタＣ１及び第２キャパシタＣ２）を充電できる。ここでいう定常動作とは、始動期間の経過後、つまり第１キャパシタＣ１及び第２キャパシタＣ２の各々が基準電圧（Ｅ／４〔Ｖ〕）に充電された後の電力変換装置１の動作であって、上述した基本動作と同義である。

（２．４）詳細動作
（２．４．１）順方向電流、逆方向電流
本実施形態の電力変換装置１は、上述のように第３，４のモードにおいて第２の双方向スイッチ１４が全オン状態であり、第５，６のモードにおいて第１の双方向スイッチ１３が全オン状態である。つまり、第１〜８のいずれのモードにおいても、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第１〜１２のスイッチング素子Ｑ１〜Ｑ１２のいずれかであって、ダイオード（第１〜１２のダイオードＤ１〜Ｄ１２）に電流は流れない。そのため、電力変換装置１は、第１〜８のいずれのモードにおいても、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

本実施形態では、図２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂ，５Ａ，５Ｂに太線矢印で示す向きに変換回路１０を流れる電流を「順方向電流」と呼び、順方向電流とは逆向きに変換回路１０を流れる電流を「逆方向電流」と呼ぶ。すなわち、出力電圧Ｖ１が０〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する第１〜４のモードにおいては、第１出力点１０３から第３出力点１０５へ向かう電流が順方向電流となる。出力電圧Ｖ１が０〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する第５〜８のモードにおいては、第２出力点１０４から第４出力点１０６へ向かう電流が順方向電流となる。

電力変換装置１は、このように変換回路１０が双方向の電流に対応していることにより、第３出力点１０５及び第４出力点１０６間に流す出力電流Ｉ１と、第３出力点１０５及び第４出力点１０６間に生じる出力電圧Ｖ１との間に位相差を設定できる。出力電流Ｉ１と出力電圧Ｖ１との間に位相差があると、図８に示すように、出力電流Ｉ１が出力電圧Ｖ１と異符号（例えば出力電圧Ｖ１が正で出力電流Ｉ１が負など）になる期間が生じる。図８は、横軸を時間軸として、第３出力点１０５と第４出力点１０６との間に生じる第１出力電圧Ｖ１、及び第３出力点１０５又は第４出力点１０６を流れる出力電流Ｉ１を示している。図８の例では、出力電流Ｉ１は出力電圧Ｖ１に対して遅相であり、期間Ｔ１１，Ｔ１３に出力電流Ｉ１と出力電圧Ｖ１とが異符号となり、期間Ｔ１２，Ｔ１４に出力電流Ｉ１と出力電圧Ｖ１とが同符号となっている。

ここで、出力電流Ｉ１と出力電圧Ｖ１とが同符号の期間Ｔ１２，Ｔ１４には、変換回路１０を流れる電流は順方向電流であるが、出力電流Ｉ１と出力電圧Ｖ１とが異符号の期間Ｔ１１，Ｔ１３には、変換回路１０を流れる電流は逆方向電流となる。そのため、電力変換装置１は、出力電流Ｉ１と出力電圧Ｖ１との間に位相差を設定する場合、本実施形態のように変換回路１０が双方向の電流に対応している必要がある。

とくに、太陽光発電装置用のパワーコンディショナ２０（図７参照）に電力変換装置１が用いられる場合には、単独運転の検出や、系統電源７の電圧上昇を抑制する目的で、電力変換装置１は、出力電流Ｉ１と出力電圧Ｖ１との間に位相差を設定する場合がある。また、蓄電装置用のパワーコンディショナに電力変換装置１が用いられる場合には、出力電流Ｉ１と出力電圧Ｖ１との間に位相差を設定することで、電力変換装置１は、電力が供給される向きを制御し、蓄電装置の充電と放電とを切り替える。本実施形態の電力変換装置１は、変換回路１０が双方向の電流に対応していることで、このような用途に対応できる。

双方向の電流に対応した電力変換装置１は、同じモードで動作していても、第１キャパシタＣ１及び第２キャパシタＣ２を流れる電流が順方向電流か逆方向電流かによって、第１キャパシタＣ１及び第２キャパシタＣ２の充電と放電とが入れ替わることがある。つまり、変換回路１０に順方向電流が流れている場合には、第１キャパシタＣ１及び第２キャパシタＣ２は、原則通り、第２，７のモードで充電され、第３，６のモードで放電される。これに対して、変換回路１０に逆方向電流が流れている場合には、第１キャパシタＣ１及び第２キャパシタＣ２は、第２，７のモードで放電され、第３，６のモードで充電されることになる。

（２．４．２）デッドタイム
電力変換装置１は、第１〜８のモードを切り替える際に、特定の組み合わせのスイッチング素子が同時にオンしないように、特定の組み合わせのスイッチング素子が全てオフになるデッドタイムを設けている。つまり、電力変換装置１は、スイッチング素子のオン／オフの状態が第１〜８のモードのいずれとも異なる期間（デッドタイム）を経て、第１〜８のモードが切り替わる。以下に、デッドタイムにおける電力変換装置１の動作について、図９Ａ，９Ｂ，１０Ａ，１０Ｂを参照して説明する。図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。

例えば、第１のモード（図２Ａ参照）と第２のモード（図２Ｂ参照）との間には、図９Ａに示すように、第２，３，６，７のスイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７が全てオフになるデッドタイムが設定される。つまり、第１のモードと第２のモードとの切替時のデッドタイムには、第１，８，１２のスイッチング素子Ｑ１，Ｑ８，Ｑ１２のみがオンになる。この状態では、第６のダイオードＤ６、第２キャパシタＣ２、第８のスイッチング素子Ｑ８、第１のスイッチング素子Ｑ１、第１キャパシタＣ１、及び第３のダイオードＤ３を通してインダクタＬ１，Ｌ２の還流電流が流れる。

また、第１のモード（図２Ａ参照）と第３のモード（図３Ａ参照）との間には、図９Ｂに示すように、第１，８，１１のスイッチング素子Ｑ１，Ｑ８，Ｑ１１が全てオフになるデッドタイムが設定される。つまり、第１のモードと第３のモードとの切替時のデッドタイムには、第２，７，１２のスイッチング素子Ｑ２，Ｑ７，Ｑ１２のみがオンになる。この状態では、第７のスイッチング素子Ｑ７、第２キャパシタＣ２、第１１のダイオードＤ１１、第１２のスイッチング素子Ｑ１２、第１キャパシタＣ１、及び第２のスイッチング素子Ｑ２を通してインダクタＬ１，Ｌ２の還流電流が流れる。

また、第２のモード（図２Ｂ参照）と第４のモード（図３Ｂ参照）との間には、図１０Ａに示すように、第１，８，１１のスイッチング素子Ｑ１，Ｑ８，Ｑ１１が全てオフになるデッドタイムが設定される。つまり、第２のモードと第４のモードとの切替時のデッドタイムには、第３，６，１２のスイッチング素子Ｑ３，Ｑ６，Ｑ１２のみがオンになる。この状態では、第６のスイッチング素子Ｑ６、第１１のダイオードＤ１１、第１２のスイッチング素子Ｑ１２、及び第３のスイッチング素子Ｑ３を通してインダクタＬ１，Ｌ２の還流電流が流れる。

また、第３のモード（図３Ａ参照）と第４のモード（図３Ｂ参照）との間には、図１０Ｂに示すように、第２，３，６，７のスイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７が全てオフになるデッドタイムが設定される。つまり、第３のモードと第４のモードとの切替時のデッドタイムには、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２のみがオンになる。この状態では、第６のダイオードＤ６、第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２、及び第３のダイオードＤ３を通してインダクタＬ１，Ｌ２の還流電流が流れる。

ここでは、第１〜４のモードが切り替わる際のデッドタイムについてのみ説明したが、第５〜８のモードが切り替わる際にも、同様のデッドタイムが設定される。このように、デッドタイムが設定されることで、特定の組み合わせのスイッチング素子が同時にオンすることが防止される。これにより、例えば第１入力点１０１と第２入力点１０２との間に短絡経路が形成されることを防止できる。

（２．４．３）リカバリ電流
以下、寄生ダイオード（第１〜８のダイオードＤ１〜Ｄ８）のリカバリ電流について説明する。ここでは、説明のための比較例として、本実施形態の電力変換装置１から第１〜４の保護ダイオードＤ１０１〜Ｄ１０４が省略された電力変換装置１Ａを例示する。比較例の電力変換装置１Ａは、図１１Ａに示すように、変換回路１０Ａに第１〜４の保護ダイオードＤ１０１〜Ｄ１０４が無い点を除き、本実施形態の電力変換装置１と同様の構成である。

比較例の電力変換装置１Ａでは、寄生ダイオード（第１〜８のダイオードＤ１〜Ｄ８）のリカバリ電流の影響で、第１入力点１０１と第２入力点１０２との間に短絡電流が流れる可能性がある。以下、この点について図１１Ａ，１１Ｂを参照して説明する。図１１Ａ，１１Ｂは、比較例の電力変換装置１Ａにおいて、変換回路１０Ａに逆方向電流が流れている状態の動作を示している。図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。

ここでは、電力変換装置１Ａが第１のモード（図２Ａ参照）から第３のモード（図３Ａ参照）に切り替わる際の動作を例示し、図１１Ａはデッドタイム、図１１Ｂは第３のモードを示している。すなわち、図１１Ａでは、スイッチング素子のオン／オフの状態が図９Ｂの例と同じで、変換回路１０Ａを流れる電流の向きが図９Ｂの例とは異なり、変換回路１０Ａを逆方向電流が流れる状態を示している。図１１Ｂでは、スイッチング素子のオン／オフの状態が図３Ａの例と同じで、変換回路１０Ａを流れる電流の向きが図３Ａの例とは異なり、変換回路１０Ａを逆方向電流が流れる状態を示している。

第１のモードと第３のモードとの間のデッドタイムでは、図１１Ａに示すように、インダクタＬ１，Ｌ２の還流電流が逆方向電流となって流れる。この状態では、逆方向電流は、第２のスイッチング素子Ｑ２、第１のダイオードＤ１、第８のダイオードＤ８、及び第７のスイッチング素子Ｑ７を流れる。つまり、第１，８のスイッチング素子Ｑ１，Ｑ８はオフの状態にあるが、それぞれの寄生ダイオード（第１，８のダイオードＤ１，Ｄ８）には電流が流れることになる。

そして、デッドタイムが終了して第３のモードへ移行すると、図１１Ｂに示すように、第１１のスイッチング素子Ｑ１１がオンすることで、逆方向電流が流れる経路が変化する。この状態では、逆方向電流は、第２のスイッチング素子Ｑ２、第１キャパシタＣ１、第１２のスイッチング素子Ｑ１２、第１１のスイッチング素子Ｑ１１、第２キャパシタＣ２、及び第７のスイッチング素子Ｑ７を流れる。このとき、寄生ダイオード（第１，８のダイオードＤ１，Ｄ８）のリカバリ特性が悪ければ、第１，８のダイオードＤ１，Ｄ８のオン状態が継続することがある。つまり、電力変換装置１Ａは、デッドタイムが終了しても、第１，８のダイオードＤ１，Ｄ８のリカバリ電流が流れ続けるため、第１，８のダイオードＤ１，Ｄ８はすぐにはオフせず、オンの状態を継続する場合がある。

この場合、第１入力点１０１と第２入力点１０２との間には、図１１Ｂに点線矢印で示すような経路で、第１，８のダイオードＤ１，Ｄ８のリカバリ電流が流れることになる。つまり、リカバリ電流は、第１のダイオードＤ１、第１キャパシタＣ１、第１２のスイッチング素子Ｑ１２、第１１のスイッチング素子Ｑ１１、第２キャパシタＣ２、及び第８のダイオードＤ８を流れる。したがって、第１入力点１０１と第２入力点１０２との間には短絡電流が流れることになる。短絡電流が流れると、変換回路１０Ａを流れる電流が急峻に立ち上がることになるため、変換回路１０Ａの寄生インダクタンスによりサージ電圧が生じる。その結果、電力変換装置１Ａの構成部品に対してストレスが掛かる可能性がある。

（２．４．４）保護ダイオードの機能
本実施形態の電力変換装置１は、上記比較例のように寄生ダイオード（第１〜８のダイオードＤ１〜Ｄ８）のリカバリ電流の影響で短絡電流が流れることへの対策として、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４を備えている。つまり、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４は、短絡電流から電力変換装置１を保護する機能を有している。以下、この点について図１２Ａ，１２Ｂ，１３Ａ，１３Ｂを参照して説明する。図１２Ａ，１２Ｂ，１３Ａ，１３Ｂは、本実施形態の電力変換装置１において、変換回路１０に逆方向電流が流れている状態の動作を示している。図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。

例えば、第１のモードと第２のモードとの間のデッドタイムでは、図１２Ａに示すように、インダクタＬ１，Ｌ２の還流電流が逆方向電流となって流れる。この状態では、逆方向電流は、第１の保護ダイオードＤ１０１及び第４の保護ダイオードＤ１０４を流れる。つまり、逆方向電流の少なくとも一部は、図１２Ａに点線矢印で示すように寄生ダイオード（第２，７のダイオードＤ２，Ｄ７）を含む経路に代えて、第１，４の保護ダイオードＤ１０１，Ｄ１０４を流れることになる。したがって、デッドタイムが終了すると、リカバリ特性に優れた第１，４の保護ダイオードＤ１０１，Ｄ１０４が比較的速やかにオフし、リカバリ電流の影響で短絡電流が流れることが抑制される。

また、第１のモードと第３のモードとの間のデッドタイムでは、図１２Ｂに示すように、インダクタＬ１，Ｌ２の還流電流が逆方向電流となって流れる。この状態では、逆方向電流は、第１の保護ダイオードＤ１０１及び第４の保護ダイオードＤ１０４を流れる。つまり、逆方向電流の少なくとも一部は、図１２Ｂに点線矢印で示すように寄生ダイオード（第１，８のダイオードＤ１，Ｄ８）を含む経路に代えて、第１，４の保護ダイオードＤ１０１，Ｄ１０４を流れることになる。したがって、デッドタイムが終了すると、リカバリ特性に優れた第１，４の保護ダイオードＤ１０１，Ｄ１０４が比較的速やかにオフし、リカバリ電流の影響で短絡電流が流れることが抑制される。

また、第２のモードと第４のモードとの間のデッドタイムでは、図１３Ａに示すように、インダクタＬ１，Ｌ２の還流電流が逆方向電流となって流れる。この状態では、逆方向電流は、第１の保護ダイオードＤ１０１及び第４の保護ダイオードＤ１０４を流れる。つまり、逆方向電流の少なくとも一部は、図１３Ａに点線矢印で示すように寄生ダイオード（第１，８のダイオードＤ１，Ｄ８）を含む経路に代えて、第１，４の保護ダイオードＤ１０１，Ｄ１０４を流れることになる。したがって、デッドタイムが終了すると、リカバリ特性に優れた第１，４の保護ダイオードＤ１０１，Ｄ１０４が比較的速やかにオフし、リカバリ電流の影響で短絡電流が流れることが抑制される。

また、第３のモードと第４のモードとの間のデッドタイムでは、図１３Ｂに示すように、インダクタＬ１，Ｌ２の還流電流が逆方向電流となって流れる。この状態では、逆方向電流は、第２のダイオードＤ２、第１キャパシタＣ１、第１２のスイッチング素子Ｑ１２、第１１のスイッチング素子Ｑ１１、第２キャパシタＣ２、及び第７のダイオードＤ７を流れる。つまり、逆方向電流は、寄生ダイオード（第２，７のダイオードＤ２，Ｄ７）を含む経路を流れることになる。この状態から、第４のモードに移行して第３のスイッチング素子Ｑ３及び第６のスイッチング素子Ｑ６がオンすると、第１キャパシタＣ１及び第２キャパシタＣ２の各々に短絡電流が生じることがある。つまり、第２のダイオードＤ２のリカバリ電流が、第３のスイッチング素子Ｑ３を通して第１キャパシタＣ１の短絡電流として流れることがある。同様に、第７のダイオードＤ７のリカバリ電流が、第６のスイッチング素子Ｑ６を通して第２キャパシタＣ２の短絡電流として流れることがある。

ただし、第１キャパシタＣ１及び第２キャパシタＣ２の各々の両端電圧は、直流電源１００の出力電圧の１／４である。そのため、第１キャパシタＣ１及び第２キャパシタＣ２の各々の短絡電流は、第１入力点１０１と第２入力点１０２との間に流れる直流電源１００の短絡電流の約１／４になる。さらに、第２，３，６，７のスイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７の各々は、第１，４，５，８のスイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８に比べると、耐圧が低くてよいため寄生ダイオードのリカバリ特性を良くできる。したがって、第３のモードと第４のモードとの間のデッドタイムが終了したときに生じるリカバリ電流の電力変換装置１の構成部品への影響は、小さく抑えられる。

ここでは、第１〜４のモードが切り替わる際のデッドタイムについてのみ説明したが、第５〜８のモードが切り替わる際のデッドタイムでも、上記と同様に、寄生ダイオードのリカバリ電流の影響で短絡電流が流れることが抑制される。第５〜８のモードが切り替わる際のデッドタイムでは、逆方向電流の一部は、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４のうち、第２の保護ダイオードＤ１０２及び第３の保護ダイオードＤ１０３を流れることになる。

要するに、本実施形態の電力変換装置１は、寄生ダイオード（第１〜８のダイオードＤ１〜Ｄ８）の代わりに第１〜４の保護ダイオードＤ１０１〜Ｄ１０４に電流を流すことで、リカバリ特性を改善している。これにより、本実施形態の電力変換装置１は、寄生ダイオードのリカバリ電流の影響で短絡電流が流れることを抑制可能である。

ところで、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々を流れる電流と、寄生ダイオード（第１〜８のダイオードＤ１〜Ｄ８の各々）を流れる電流との比率は、電流経路上のインピーダンスによって決まる。ここにおいて、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々と並列の関係にある経路は、少なくとも寄生ダイオードとスイッチング素子とを１つずつ含んでいる。そのため、仮に、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々と第１〜８のダイオードＤ１〜Ｄ８の各々とで順方向電圧が同値であるとしても、スイッチング素子のオン抵抗の分だけ、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４に電流が流れやすい。

（３）効果
本実施形態の電力変換装置１によれば、直流電源１００の両端間に並列接続された第１変換回路１１及び第２変換回路１２を備え、第１変換回路１１と第２変換回路１２との間を第１の双方向スイッチ１３及び第２の双方向スイッチ１４で接続している。ここで、第１変換回路１１は、４つのスイッチング素子（第１〜４のスイッチング素子Ｑ１〜Ｑ４）及び１つのキャパシタ（第１キャパシタＣ１）を有している。同様に、第２変換回路１２は、４つのスイッチング素子（第５〜８のスイッチング素子Ｑ５〜Ｑ８）及び１つのキャパシタ（第２キャパシタＣ２）を有している。

この構成において、直流電源１００から電力変換装置１に入力される電流は、１０個のスイッチング素子（第１〜８のスイッチング素子Ｑ１〜Ｑ８及び第１，２の双方向スイッチ１３，１４）のうち多くても４個の素子を通過するだけである。したがって、この電力変換装置１では、スイッチング素子の導通損失（ロス）の和が比較的小さく、電力変換効率のさらなる向上を図ることができる、という利点がある。

さらに、電力変換装置１は、一般的に、導通損失が大きくなるほど発熱量が増えるため大型の放熱装置（ヒートシンクやファン等の空冷装置）が必要になる。本実施形態の電力変換装置１は、導通損失を小さく抑えることで放熱装置の小型化も期待できる。

また、特許文献１に記載の構成と比較すると、本実施形態の電力変換装置１は、分圧用のキャパシタが必要ない分だけ、装置全体の小型化を図ることができるという利点もある。すなわち、特許文献１に記載の電力変換装置は、２個の直流キャパシタの直列回路に直流電圧Ｅを印加することで、直流電圧ＥをＥ／２ずつに分圧しているので、２個の直流キャパシタは必須の構成である。これに対して、本実施形態の電力変換装置１は、分圧用のキャパシタが必要ないので、その分、装置全体の小型化を図ることが可能である。

しかも、電力変換装置１は、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４をさらに備えている。そのため、本実施形態の電力変換装置１は、寄生ダイオード（第１〜８のダイオードＤ１〜Ｄ８）の代わりに第１〜４の保護ダイオードＤ１０１〜Ｄ１０４に電流を流すことで、変換回路１０としてのリカバリ特性を改善することが可能である。したがって、本実施形態の電力変換装置１は、寄生ダイオードのリカバリ電流の影響で短絡電流が流れることを抑制可能である。

また、本実施形態のように、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々は、ファストリカバリダイオードであることが好ましい。この構成によれば、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々は、一般的な整流用ダイオードに比べて優れたリカバリ特性を持つことになり、変換回路１０としてのリカバリ特性をより向上させることができる。したがって、電力変換装置１は、寄生ダイオードのリカバリ電流の影響で短絡電流が流れることを、より抑制可能である。ただし、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々がファストリカバリダイオードであることは、電力変換装置１に必須の構成ではなく、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４の各々はファストリカバリダイオードでなくてもよい。

また、本実施形態のように、第１の双方向スイッチ１３は、全オフ状態と全オン状態とを含む動作状態を切替可能に構成され、第２の双方向スイッチは、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されていることが好ましい。第１の双方向スイッチ１３の全オフ状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を遮断する状態である。第１の双方向スイッチ１３の全オン状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を通過させる状態である。第２の双方向スイッチ１４の全オフ状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を遮断する状態である。第２の双方向スイッチ１４の全オン状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を通過させる状態である。

この構成によれば、電力変換装置１は、第１の双方向スイッチ１３を全オン状態とすることにより、第１接続点２０１と第２接続点２０２との間を双方向の電流が通過可能な状態を作り出すことができる。また、電力変換装置１は、第２の双方向スイッチ１４を全オン状態とすることにより、第３接続点２０３と第４接続点２０４との間を双方向の電流が通過可能な状態を作り出すことができる。したがって、電力変換装置１は、例えば第３出力点１０５及び第４出力点１０６間に流す出力電流Ｉ１と、第３出力点１０５及び第４出力点１０６間に生じる出力電圧Ｖ１との間に位相差を設定することができる。

また、本実施形態のように、第１の双方向スイッチ１３の動作状態は、第２接続点２０２から第１接続点２０１へ流れる電流を遮断し、かつ第１接続点２０１から第２接続点２０２へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。この場合、第２の双方向スイッチ１４の動作状態は、第３接続点２０３から第４接続点２０４へ流れる電流を遮断し、かつ第４接続点２０４から第３接続点２０３へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。

この構成によれば、第７，８のモードのように、第１接続点２０１から第２接続点２０２へ流れる電流を遮断する必要がないモードにおいては、第１の双方向スイッチ１３は半オン状態でよい。したがって、制御部６は、第５〜７のモード、又は第６〜８のモードを切り替える動作を繰り返す期間（期間Ｔ４〜Ｔ６）においては、第１０のスイッチング素子Ｑ１０をオンし続けることができる。つまり、第５，６のモードでは第１の双方向スイッチ１３は全オン状態であり第１０のスイッチング素子Ｑ１０はオンしているので、第７，８のモードに切り替わる度に第１０のスイッチング素子Ｑ１０がオフすると、第１０のスイッチング素子Ｑ１０でスイッチングロスが生じる可能性がある。本実施形態の電力変換装置１は、第５〜７のモード、あるいは第６〜８のモードが切り替わる際に、第１０のスイッチング素子Ｑ１０がオンし続けることで、第１の双方向スイッチ１３で生じるスイッチングロスを低減できる。

同様に、第１，２のモードのように、第４接続点２０４から第３接続点２０３へ流れる電流を遮断する必要がないモードにおいては、第２の双方向スイッチ１４は半オン状態でよい。したがって、本実施形態の電力変換装置１は、第１〜３のモード、又は第２〜４のモードが切り替わる際に、第１２のスイッチング素子Ｑ１２がオンし続けることで、第２の双方向スイッチ１４で生じるスイッチングロスを低減できる。

また、本実施形態のように、電力変換装置１は、第１〜４のスイッチング素子Ｑ１〜Ｑ４と第５〜８のスイッチング素子Ｑ５〜Ｑ８と第１の双方向スイッチ１３と第２の双方向スイッチ１４とを制御対象にする制御部６をさらに備えることが好ましい。この場合、制御部６は、第１出力点１０３と第２出力点１０４との間に出力電圧が生じるように、上記制御対象を制御する。この構成によれば、電力変換装置１は、制御部６での制御対象（第１〜８のスイッチング素子Ｑ１〜Ｑ８、第１，２の双方向スイッチ１３，１４）の制御により、所望の出力電圧を出力することが可能である。電力変換装置１が制御部６を備えることは必須の構成ではなく、制御部６は省略されていてもよい。

また、本実施形態に係るパワーコンディショナ２０は、電力変換装置１と、第１出力点１０３及び第２出力点１０４と系統電源７との間に電気的に接続される解列器９とを備えている。この構成によれば、解列器９を開放（解列）することにより、第１変換回路１１及び第２変換回路１２と系統電源７との間を電気的に切り離すことができる。したがって、パワーコンディショナ２０は、定常時、系統連系運転を行い、系統電源７の停電等の異常時には、解列器９を開放し、系統電源７から解列された状態で交流電力を出力する自立運転を行うことができる。

（４）変形例
本実施形態の変形例として、双方向スイッチ（第１の双方向スイッチ１３及び第２の双方向スイッチ１４のそれぞれ）は、動作状態に全オン状態を含まなくてもよい。つまり、双方向スイッチ（第１の双方向スイッチ１３及び第２の双方向スイッチ１４のそれぞれ）は、オン時には少なくとも一方向の電流を通過させ、オフ時にはいずれの向きの電流についても遮断するスイッチであればよい。具体的には、図１に示す構成から、第９のダイオードＤ９及び第１１のダイオードＤ１１を残しつつ、第９のスイッチング素子Ｑ９及び第１１のスイッチング素子Ｑ１１を省略した構成となる。すなわち、第１の双方向スイッチ１３においては、第１接続点２０１と第２接続点２０２との間に、第９のダイオードＤ９と第１０のスイッチング素子Ｑ１０とが電気的に直列に接続される。第２の双方向スイッチ１４においては、第３接続点２０３と第４接続点２０４との間に、第１２のスイッチング素子Ｑ１２と第１１のダイオードＤ１１とが電気的に直列に接続される。

本変形例では、第１０のスイッチング素子Ｑ１０のオフ時には、第１の双方向スイッチ１３は全オフ状態となる。第１０のスイッチング素子Ｑ１０のオン時には、第１の双方向スイッチ１３は半オン状態となる。また、第１２のスイッチング素子Ｑ１２のオフ時には、第２の双方向スイッチ１４は全オフ状態となる。第１２のスイッチング素子Ｑ１２のオン時には、第２の双方向スイッチ１４は半オン状態となる。

以下、本実施形態の他の変形例を列挙する。

電力変換装置１は、上述したように変換回路１０が第１変換回路１１及び第２変換回路１２と、第１の双方向スイッチ１３及び第２の双方向スイッチ１４とを備えた構成に限らず、適宜変更可能である。スイッチング素子の数についても、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２の１２個に限らず、適宜変更可能である。

また、第１〜８のスイッチング素子Ｑ１〜Ｑ８、及び第９〜１２のスイッチング素子Ｑ９〜Ｑ１２としては、デプレッション型のｎチャネルＭＯＳＦＥＴに限らず、その他の半導体スイッチが用いられていてもよい。例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。

電力変換装置１では、第１〜８のスイッチング素子Ｑ１〜Ｑ８の各々がＩＧＢＴである場合に、負荷電流を還流させるための還流ダイオード（ＦＷＤ：Free Wheeling Diode）が不要になるという利点もある。すなわち、ＩＧＢＴには、逆並列に接続された還流ダイオードが内蔵されたタイプのＩＧＢＴがある。電力変換装置１では、還流ダイオードの代わりに第１〜４の保護ダイオードＤ１０１〜Ｄ１０４が機能するため、還流ダイオードが内蔵されたタイプのＩＧＢＴを用いる必要がない。第１〜８のスイッチング素子Ｑ１〜Ｑ８の各々に還流ダイオードを設けると、ダイオードは８つ必要になるが、第１〜４の保護ダイオードＤ１０１〜Ｄ１０４に置き換えることで、ダイオードは４つでよい。

また、双方向スイッチ（第１の双方向スイッチ１３及び第２の双方向スイッチ１４のそれぞれ）の具体的な構成についても、上述した構成に限らない。双方向スイッチは、例えばＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたダブルゲート（デュアルゲート）構造の双方向スイッチであってもよい。

１ 電力変換装置
１０ 変換回路
１１ 第１変換回路
１２ 第２変換回路
１３ 第１の双方向スイッチ
１４ 第２の双方向スイッチ
６ 制御部
７ 系統電源
９ 解列器
２０ パワーコンディショナ
１００ 直流電源
１０１ 第１入力点
１０２ 第２入力点
１０３ 第１出力点
１０４ 第２出力点
２０１ 第１接続点
２０２ 第２接続点
２０３ 第３接続点
２０４ 第４接続点
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｄ１０１〜Ｄ１０４ 第１〜４の保護ダイオード
Ｑ１〜Ｑ８ 第１〜８のスイッチング素子
Ｖ１ （第１）出力電圧

Claims (6)

1. 直流電源の高電位側にある第１入力点と前記直流電源の低電位側にある第２入力点との間に、電気的に並列に接続された第１変換回路と第２変換回路とを備え、
   前記第１変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１〜４のスイッチング素子と、前記第２のスイッチング素子及び前記第３のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有しており、前記第２のスイッチング素子と前記第３のスイッチング素子との接続点を第１出力点とし、
   前記第２変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第５のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、第８のスイッチング素子の順で、電気的に直列に接続された第５〜８のスイッチング素子と、前記第６のスイッチング素子及び前記第７のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有しており、前記第６のスイッチング素子と前記第７のスイッチング素子との接続点を第２出力点とし、
   前記第１のスイッチング素子及び前記第２のスイッチング素子の接続点である第１接続点と前記第７のスイッチング素子及び前記第８のスイッチング素子の接続点である第２接続点との間に電気的に接続された第１の双方向スイッチと、
   前記第３のスイッチング素子及び前記第４のスイッチング素子の接続点である第３接続点と前記第５のスイッチング素子及び前記第６のスイッチング素子の接続点である第４接続点との間に電気的に接続された第２の双方向スイッチと、
   前記第１入力点と前記第１出力点との間において、前記第１のスイッチング素子及び前記第２のスイッチング素子の直列回路と電気的に並列に接続され、前記第１出力点から前記第１入力点へ流れる電流を通過させる第１の保護ダイオードと、
   前記第２入力点と前記第１出力点との間において、前記第３のスイッチング素子及び前記第４のスイッチング素子の直列回路と電気的に並列に接続され、前記第２入力点から前記第１出力点へ流れる電流を通過させる第２の保護ダイオードと、
   前記第１入力点と前記第２出力点との間において、前記第５のスイッチング素子及び前記第６のスイッチング素子の直列回路と電気的に並列に接続され、前記第２出力点から前記第１入力点へ流れる電流を通過させる第３の保護ダイオードと、
   前記第２入力点と前記第２出力点との間において、前記第７のスイッチング素子及び前記第８のスイッチング素子の直列回路と電気的に並列に接続され、前記第２入力点から前記第２出力点へ流れる電流を通過させる第４の保護ダイオードとをさらに備え、
   前記第１出力点と前記第２出力点との間に出力電圧を生じるように構成される
   ことを特徴とする電力変換装置。
2. 前記第１〜４の保護ダイオードの各々は、ファストリカバリダイオードである
   ことを特徴とする請求項１に記載の電力変換装置。
3. 前記第１の双方向スイッチは、前記第１接続点と前記第２接続点との間で双方向の電流を遮断する全オフ状態と、前記第１接続点と前記第２接続点との間で双方向の電流を通過させる全オン状態とを含む動作状態を切替可能に構成されており、
   前記第２の双方向スイッチは、前記第３接続点と前記第４接続点との間で双方向の電流を遮断する全オフ状態と、前記第３接続点と前記第４接続点との間で双方向の電流を通過させる全オン状態とを含む動作状態を切替可能に構成されている
   ことを特徴とする請求項１又は２に記載の電力変換装置。
4. 前記第１の双方向スイッチの動作状態は、前記第２接続点から前記第１接続点へ流れる電流を遮断し、かつ前記第１接続点から前記第２接続点へ流れる電流を通過させる半オン状態をさらに含んでおり、
   前記第２の双方向スイッチの動作状態は、前記第３接続点から前記第４接続点へ流れる電流を遮断し、かつ前記第４接続点から前記第３接続点へ流れる電流を通過させる半オン状態をさらに含んでいる
   ことを特徴とする請求項３に記載の電力変換装置。
5. 前記第１〜４のスイッチング素子と前記第５〜８のスイッチング素子と前記第１の双方向スイッチと前記第２の双方向スイッチとを制御対象にして、前記第１出力点と前記第２出力点との間に前記出力電圧が生じるように前記制御対象を制御する制御部をさらに備える
   ことを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
6. 請求項１〜５のいずれか１項に記載の電力変換装置と、
   前記第１出力点及び前記第２出力点と系統電源との間に電気的に接続される解列器とを備える
   ことを特徴とするパワーコンディショナ。

Images