JP6443426B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6443426B2 JP6443426B2 JP2016217799A JP2016217799A JP6443426B2 JP 6443426 B2 JP6443426 B2 JP 6443426B2 JP 2016217799 A JP2016217799 A JP 2016217799A JP 2016217799 A JP2016217799 A JP 2016217799A JP 6443426 B2 JP6443426 B2 JP 6443426B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- substrate
- forming
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 152
- 239000002184 metal Substances 0.000 claims description 152
- 239000000758 substrate Substances 0.000 claims description 119
- 238000000034 method Methods 0.000 claims description 47
- 230000003647 oxidation Effects 0.000 claims description 30
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 15
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000007789 sealing Methods 0.000 description 11
- 238000009413 insulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 206010019332 Heat exhaustion Diseases 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Wire Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Description
本発明は半導体装置の製造方法に関する。
金属からなる基板と複数の発光素子とを備えた発光装置が提案されている（特許文献１参照）。複数の発光素子は、基板上にシリコーン系の樹脂材料からなる接着層を介して一列に並べて搭載され、配線としてボンディングワイヤを用いて互いに直列接続されている。
上記従来の発光装置では、発光素子と基板との間に樹脂材料からなる接着層が設けられるため、発光素子から基板への排熱性が低下する虞がある。また、金属からなる基板を用いるため、配線と基板との間で絶縁破壊が生じる虞がある。
上記の課題は、例えば、次の手段により解決することができる。金属からなる基板の上面に、基板用金属膜を形成する工程と、第１素子の下面に、第１素子用金属膜を形成する工程と、第２素子の下面に、第２素子用金属膜を形成する工程と、前記基板用金属膜の上面と、前記第１素子用金属膜の下面及び前記第２素子用金属膜の下面と、が接するように、前記基板に前記第１素子及び前記第２素子を接合する工程と、前記基板用金属膜の上面のうち、前記第１素子用金属膜が接する領域と前記第２素子用金属膜が接する領域とを除いた領域の少なくとも一部を酸化する工程と、前記酸化する工程において酸化された領域の上方に、前記第１素子と前記第２素子とを電気的に接続する配線を形成する工程と、を有する半導体装置の製造方法。
第１素子及び第２素子で生じる熱の排熱性を向上させることができ、基板と配線との間の絶縁耐性に優れた半導体装置を簡便に製造することができる。
［実施形態１に係る半導体装置１の製造方法］
図１Ａ乃至図１Ｆは実施形態１に係る半導体装置１の製造方法を説明する模式的端面図である。図１Ａは基板用金属膜２０、第１素子用金属膜４０、及び第２素子用金属膜６０（以下、まとめて「各金属膜２０、４０、６０」ともいう。）をそれぞれ形成する工程を説明する図であり、図１Ｂは基板１０に第１素子３０及び第２素子５０を接合する工程を説明する図であり、図１Ｃは第１酸化工程を説明する図であり、図１Ｄは配線７０を形成する工程を説明する図であり、図１Ｅは第２酸化工程を説明する図であり、図１Ｆは封止部材９０を形成する工程を説明する図である。また、図２は半導体装置１の模式的斜視図である。図１Ａ〜図１Ｆは図２のＡ−Ａ線の端面と同じ端面における各工程の端面図である。
図１Ａ乃至図１Ｆは実施形態１に係る半導体装置１の製造方法を説明する模式的端面図である。図１Ａは基板用金属膜２０、第１素子用金属膜４０、及び第２素子用金属膜６０（以下、まとめて「各金属膜２０、４０、６０」ともいう。）をそれぞれ形成する工程を説明する図であり、図１Ｂは基板１０に第１素子３０及び第２素子５０を接合する工程を説明する図であり、図１Ｃは第１酸化工程を説明する図であり、図１Ｄは配線７０を形成する工程を説明する図であり、図１Ｅは第２酸化工程を説明する図であり、図１Ｆは封止部材９０を形成する工程を説明する図である。また、図２は半導体装置１の模式的斜視図である。図１Ａ〜図１Ｆは図２のＡ−Ａ線の端面と同じ端面における各工程の端面図である。
図１Ａ乃至図１Ｆに示すように、半導体装置１の製造方法は、金属からなる基板１０の上面に、基板用金属膜２０を形成する工程と、第１素子３０の下面に、第１素子用金属膜４０を形成する工程と、第２素子５０の下面に、第２素子用金属膜６０を形成する工程と、基板用金属膜２０の上面と、第１素子用金属膜４０の下面及び第２素子用金属膜６０の下面と、が接するように、基板１０に第１素子３０及び第２素子５０を接合する工程と、基板用金属膜２０の上面のうち、第１素子用金属膜４０が接する領域と第２素子用金属膜６０が接する領域とを除いた領域の少なくとも一部を酸化する工程と、酸化する工程において酸化された領域Ｙの上方に、第１素子３０と第２素子５０とを電気的に接続する配線７０を形成する工程と、を有している。
本実施形態では、酸化により、基板用金属膜２０の上面における一部の領域を絶縁化しつつ、その他の領域（第１素子用金属膜が接する領域と第２素子用金属膜が接する領域とを少なくとも含む領域）を金属として維持する。そして、絶縁化された一部の領域でもって配線７０と基板１０との間の絶縁耐性を高めつつ、絶縁化されずに金属として維持されるその他の領域でもって第１素子３０及び第２素子５０で生じた熱を基板１０に向けて効率的に排熱する。本実施形態によれば、第１素子及び第２素子で生じる熱の排熱性を向上させることが可能であり、且つ基板と配線との間の絶縁耐性に優れた半導体装置を、簡便に製造することができる。以下、半導体装置１の製造方法について、詳細に説明する。
（基板用金属膜２０を形成する工程）
図１Ａに示すように、本工程では、金属からなる基板１０の上面に基板用金属膜２０を形成する。基板１０としては上面側を研磨した基板１０を用いることが好ましい。この場合は、第１素子３０として、下面側を研磨した第１素子３０を用いることが好ましい。このようにすれば、研磨により基板１０の上面と第１素子３０の下面とをより平坦な面とすることができる。そして、基板１０の上面と第１素子３０の下面とにそれぞれ形成される、基板用金属膜２０の上面と第１素子用金属膜４０の下面とをより平坦な面とすることができる。したがって、基板用金属膜２０と第１素子用金属膜４０との接合界面における空隙をできにくくして、第１素子３０から基板１０への排熱性を高めることができる。
図１Ａに示すように、本工程では、金属からなる基板１０の上面に基板用金属膜２０を形成する。基板１０としては上面側を研磨した基板１０を用いることが好ましい。この場合は、第１素子３０として、下面側を研磨した第１素子３０を用いることが好ましい。このようにすれば、研磨により基板１０の上面と第１素子３０の下面とをより平坦な面とすることができる。そして、基板１０の上面と第１素子３０の下面とにそれぞれ形成される、基板用金属膜２０の上面と第１素子用金属膜４０の下面とをより平坦な面とすることができる。したがって、基板用金属膜２０と第１素子用金属膜４０との接合界面における空隙をできにくくして、第１素子３０から基板１０への排熱性を高めることができる。
金属からなる基板１０としては、排熱性の良好な、Ａｌ（アルミニウム）を含む材料からなる基板１０を用いることが好ましい。上面側が研磨された基板１０を用いる場合には、Ａｌを含む材料からなる基板１０の中でも、特に、Ａｌを主成分とする合金からなる基板１０を用いることが好ましい。Ａｌを主成分とする合金は純粋なＡｌに比較して強度が高いため、研磨しやすいからである。Ａｌを主成分とする合金からなる基板１０としては、排熱性の維持及び強度確保のために、例えば、Ａｌを８５％以上９９．９％以下含む合金からなる基板１０を用いることが特に好ましい。
本実施形態では、基板１０として平板のものを用いているが、基板１０の上面側に凹部が設けられたものを用いてもよい。これにより、後述する封止部材９０を形成する工程において、封止部材９０を広がりにくくすることができる。
基板用金属膜２０としては、Ａｌを含む膜を用いることが好ましい。Ａｌは、特に排熱性が良好であり、また酸化させた場合（すなわち酸化アルミニウムにした場合）に比較的強い絶縁耐性を示す材料だからである。基板用金属膜２０におけるＡｌの含有量は、基板１０におけるＡｌの含有量よりも高いことが好ましい。これにより第１素子３０が発光素子である場合に、第１素子３０の光を反射しやすくなる。基板用金属膜２０としては、Ａｌを含む膜のほか、Ｚｒ、Ｔａ、Ｓｉ、Ｔｉ、又はＣｒなどを含む膜を用いることもできる。
基板用金属膜２０は、好ましくは５ｎｍ以上１００ｎｍ以下の範囲内にある厚み、より好ましくは１０ｎｍ以上５０ｎｍ以下の範囲内にある厚みで形成することができる。このような下限値以上の厚みとすることで絶縁破壊を低減しやすくなり、このような上限値以下の厚みとすることで第１素子３０及び第２素子５０で生じた熱を排熱しやすくなる。
（第１素子用金属膜４０を形成する工程）
本工程では、図１Ａに示すように、第１素子３０の下面に第１素子用金属膜４０を形成する。第１素子３０としては、その下面側に電極を有さない第１素子３０を用いる。本実施形態では、第１素子３０としてＬＥＤ（Ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）を用いている。
本工程では、図１Ａに示すように、第１素子３０の下面に第１素子用金属膜４０を形成する。第１素子３０としては、その下面側に電極を有さない第１素子３０を用いる。本実施形態では、第１素子３０としてＬＥＤ（Ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）を用いている。
本実施形態では、ＬＥＤの光を反射する誘電体多層膜８０を介してＬＥＤの下面に第１素子用金属膜４０を形成している。このようにすれば、ＬＥＤの下面と第１素子用金属膜４０との間に設けられる誘電体多層膜８０により、ＬＥＤからの光を反射することができる。したがって、第１素子用金属膜４０による光の吸収を抑制してＬＥＤの光を半導体装置１の外部に取り出しやすくすることができる。なお、誘電体多層膜８０で反射されなかった光は、すべて第１素子用金属膜４０に吸収されるわけではなく、一部は第１素子用金属膜４０で反射される。
本実施形態では、ＬＥＤとして、絶縁性の成長基板３２の上面に半導体構造３４を有するとともに、半導体構造３４の上面にｐ側電極３６及びｎ側電極３８を有するＬＥＤを用いている。これにより、成長基板３２を有さないＬＥＤに比較して、ＬＥＤの下面からＬＥＤの上面までの距離を成長基板３２の厚みの分だけ大きくすることができる。したがって、配線７０と基板１０との間における絶縁破壊を起こりにくくすることができる。ＬＥＤの下面からＬＥＤの上面までの高さは、５０μｍ以上８５０μｍ以下の範囲内にあることが好ましく、１００μｍ以上２００μｍ以下の範囲内にあることがより好ましい。このような下限値以上の高さにすることにより絶縁破壊を生じにくくすることができ、このような上限値以下の高さにすることによりＬＥＤで生じる熱を排熱しやすくすることできる。なお、第１素子３０としては、ＬＥＤのほかに、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）、トランジスタ、ＩＣ等を用いることができる。
第１素子用金属膜４０としては、基板用金属膜２０で例示した材料と同様の材料を用いることができる。本実施形態では、基板用金属膜２０に用いる材料と同じ材料を第１素子用金属膜４０に用いている。両金属膜を同じ材料で形成することにより、両金属膜を互いに直接接合しやすくなる。なお、基板用金属膜２０とは異なる材料を第１素子用金属膜４０に用いてもよい。
第１素子用金属膜４０は、好ましくは１ｎｍ以上９０ｎｍ以下の範囲内にある厚み、より好ましくは５ｎｍ以上４０ｎｍ以下の範囲内にある厚みで形成することができる。このような下限値以上の厚みとすることで第１素子用金属膜４０と基板用金属膜２０とを接合させやすくなり、このような上限値以下の厚みとすることで第１素子３０で生じた熱の排熱性低下を抑制することができる。
本工程では、基板用金属膜２０の厚みよりも第１素子用金属膜４０の厚みが小さくなるように第１素子用金属膜４０を形成することが好ましい。このようにすれば、第１素子３０の下方において第１素子３０で生じた熱の排熱性を確保しつつ、第１素子３０の下方以外において配線７０と基板１０の間の絶縁性を高めやすくすることができる。
（第２素子用金属膜６０を形成する工程）
本工程では、図１Ａに示すように、第２素子５０の下面に第２素子用金属膜６０を形成する。第２素子５０としては、その下面側に端子又は電極を有さない第２素子５０を用いる。
本工程では、図１Ａに示すように、第２素子５０の下面に第２素子用金属膜６０を形成する。第２素子５０としては、その下面側に端子又は電極を有さない第２素子５０を用いる。
本実施形態では、図１Ａ及び図２に示すように、第２素子５０には、穴Ｘを有する本体部５２と、上面側に設けられた端子５４、５６と、を有するコネクタを用いている。ここで、第２素子５０の端子はｐ側端子５６及びｎ側端子５４からなる。端子５４、５６の一部はそれぞれの穴Ｘにおいて本体部５２から露出している。露出した端子５４、５６の一部に外部電極（ピン等）を係合することで、半導体装置１に電力を供給することができる。
第２素子５０の下面から第２素子５０の端子５４、５６の上面までの高さは、後述する配線７０を形成しやすくするために、第１素子３０の下面から第１素子３０の電極３６、３８の上面までの高さと実質的に同じであることが好ましい。本実施形態では、第２素子５０の下面からｎ側端子５４の上面までの高さと第１素子３０の下面からｐ側電極３６の上面までの高さを実質的に同じにしている。なお、第２素子５０の下面からｐ側端子５６の上面までの高さと第１素子３０の下面からｎ側電極３８の上面までの高さを実質的に同じにしてもよい。第２素子５０の端子５４、５６は、配線７０の電気抵抗を小さくするために、第２素子５０の上面のうち第１素子３０に近い側に設けられている。上面視において、第１素子３０に近い側に位置する第２素子５０の端部と第２素子５０のｐ側端子５６及びｎ側端子５４との距離は、例えば、０．５ｍｍ以上２．０ｍｍ以下とすることができる。なお、第２素子５０としては、コネクタのほかに、第１素子３０で例示した素子と同様のものを用いることができる。
第２素子用金属膜６０としては、基板用金属膜２０で例示した材料と同様の材料を用いることができる。第２素子用金属膜６０は第１素子用金属膜４０と同じ厚みになるように形成してもよいし、異なる厚みになるように形成してもよい。
基板用金属膜２０を形成する工程、第１素子用金属膜４０を形成する工程、及び第２素子用金属膜６０を形成する工程は、同時に行ってもよいし、順に行ってもよい。順に行う場合、各工程の順序は問わない。
（基板１０に第１素子３０及び第２素子５０を接合する工程）
次いで、図１Ｂに示すように、基板用金属膜２０の上面と、第１素子用金属膜４０の下面及び第２素子用金属膜６０の下面と、が接するように、基板１０に第１素子３０及び第２素子５０を接合する。本実施形態では、第１素子３０の電極３６、３８、ならびに第２素子５０の端子５４、５６が上方を向くように、第１素子３０及び第２素子５０を基板１０の上面に配置している。本実施形態では、基板用金属膜２０の上面と、第１素子用金属膜４０の下面及び第２素子用金属膜６０の下面と、を同時に接合している。このようにすれば、複数の部材をまとめて接合することができるため、各部材を樹脂等の接着材により順番に接合する場合に比較して製造工程を減らすことができる。
次いで、図１Ｂに示すように、基板用金属膜２０の上面と、第１素子用金属膜４０の下面及び第２素子用金属膜６０の下面と、が接するように、基板１０に第１素子３０及び第２素子５０を接合する。本実施形態では、第１素子３０の電極３６、３８、ならびに第２素子５０の端子５４、５６が上方を向くように、第１素子３０及び第２素子５０を基板１０の上面に配置している。本実施形態では、基板用金属膜２０の上面と、第１素子用金属膜４０の下面及び第２素子用金属膜６０の下面と、を同時に接合している。このようにすれば、複数の部材をまとめて接合することができるため、各部材を樹脂等の接着材により順番に接合する場合に比較して製造工程を減らすことができる。
本工程は、例えば、原子拡散接合法や表面活性化接合法により行うことができる。これらの方法によれば、接合時の熱による第１素子３０及び第２素子５０（以下、「各素子３０、５０」ともいう。）の劣化を防止することができる。原子拡散接合法による場合は、超高真空中に基板１０や各素子３０、５０を配置した状態で、基板１０の研磨、各金属膜２０、４０、６０の形成、及び基板１０と各素子３０、５０との接合を行うことが好ましい。基板１０としてＡｌを含む材料を用いる場合は基板１０の表面や各金属膜２０、４０、６０の表面に酸化被膜（つまり錆）が発生することがある。しかしながら、超高真空中で上記の工程を行えば、研磨により基板１０の表面の酸化被膜を除去してから基板１０と各素子３０、５０を接合するまでの間に、基板１０の表面及び各素子３０、５０の表面に酸化被膜が形成されることを抑制することができる。したがって、各素子３０、５０で生じる熱を効率よく排熱させることができる。
（第１酸化工程）
次いで、図１Ｃに示すように、基板用金属膜２０の上面のうち、第１素子用金属膜４０が接する領域と第２素子用金属膜６０が接する領域とを除いた領域の少なくとも一部を酸化する（第１酸化工程）。これにより、基板用金属膜２０の上面全域のうち、第１素子用金属膜４０が接合される領域と第２素子用金属膜６０が接合される領域とを除いた領域の少なくとも一部が酸化される。なお、本実施形態では、本工程により、基板用金属膜２０の上面のうち、第１素子用金属膜４０が接する領域と第２素子用金属膜６０が接する領域とを除くすべての領域（図１ＣにＹで示す領域）を酸化する。後述の配線７０を形成する工程で説明するとおり、配線７０は、上面視において、酸化された領域Ｙに重なる位置に形成される。
次いで、図１Ｃに示すように、基板用金属膜２０の上面のうち、第１素子用金属膜４０が接する領域と第２素子用金属膜６０が接する領域とを除いた領域の少なくとも一部を酸化する（第１酸化工程）。これにより、基板用金属膜２０の上面全域のうち、第１素子用金属膜４０が接合される領域と第２素子用金属膜６０が接合される領域とを除いた領域の少なくとも一部が酸化される。なお、本実施形態では、本工程により、基板用金属膜２０の上面のうち、第１素子用金属膜４０が接する領域と第２素子用金属膜６０が接する領域とを除くすべての領域（図１ＣにＹで示す領域）を酸化する。後述の配線７０を形成する工程で説明するとおり、配線７０は、上面視において、酸化された領域Ｙに重なる位置に形成される。
本工程は、少なくとも、基板用金属膜２０の上面の一部から基板用金属膜２０の厚み方向における上面側（断面の上面側）の一部（図１ＣにＹで示す領域）を酸化するものである。ただし、本工程により、基板用金属膜２０の上面の一部に加えて、当該上面の一部を上面とする基板用金属膜２０における厚み方向の全域（断面の全域）を酸化してもよい。この場合、後述の第２酸化工程を省略することができる。
本工程では、接合する工程で準備したものを酸化雰囲気下に置くことにより酸化を行うことができる。本実施形態では、接合する工程で準備したものを大気中に曝すことをもって酸化雰囲気下に置いたものとしている。本実施形態によれば、基板用金属膜２０のうち、第１素子用金属膜４０が接する領域（第１素子３０の下方の領域）及び第２素子用金属膜６０が接する領域（第２素子５０の下方の領域）は、外気に対し露出していないため、大気中に曝しても酸化せず、金属の性質を維持する。他方、基板用金属膜２０のうち、第１素子用金属膜４０が接しない領域及び第２素子用金属膜６０が接しない領域は、外気に対し露出しているため、大気中に曝すことにより酸化し絶縁化される。
（配線７０を形成する工程）
次いで、図１Ｄに示すように、酸化された領域Ｙの上方に、第１素子３０と第２素子５０とを電気的に接続する配線７０を形成する。本実施形態では、第１素子３０のｎ側電極３８と第２素子５０のｐ側端子５６とをボンディングワイヤにより電気的に接続し、第１素子３０のｐ側電極３６と第２素子５０のｎ側端子５４とをボンディングワイヤにより電気的に接続している。ボンディングワイヤを用いることにより、基板１０の上面から配線７０までの距離を確保しやすくなるため、基板１０と配線７０との間における絶縁性を確保しやすくなる。なお、ボンディングワイヤではなく、酸化された領域の上面に金属膜を形成し、これを配線として用いることもできる。
次いで、図１Ｄに示すように、酸化された領域Ｙの上方に、第１素子３０と第２素子５０とを電気的に接続する配線７０を形成する。本実施形態では、第１素子３０のｎ側電極３８と第２素子５０のｐ側端子５６とをボンディングワイヤにより電気的に接続し、第１素子３０のｐ側電極３６と第２素子５０のｎ側端子５４とをボンディングワイヤにより電気的に接続している。ボンディングワイヤを用いることにより、基板１０の上面から配線７０までの距離を確保しやすくなるため、基板１０と配線７０との間における絶縁性を確保しやすくなる。なお、ボンディングワイヤではなく、酸化された領域の上面に金属膜を形成し、これを配線として用いることもできる。
（第２酸化工程）
本実施形態では、図１Ｅに示すように、配線７０を形成する工程の後に、第１酸化工程で準備したものを酸素ガス又は水蒸気に曝す第２酸化を行う。これにより、第１酸化工程により酸化された領域Ｙの下方（厚み方向）に向けて、基板用金属膜２０をさらに酸化させることができる。つまり、酸化の領域を下方に増やすことができる。したがって、絶縁破壊をより一層抑制することができる。なお、第１酸化工程で基板用金属膜２０を十分に酸化できる場合は、第２酸化工程は省略することができる。第２酸化工程は、第１酸化工程の後であって配線７０を形成する工程の前に行うこともできる。特に、配線７０として金属膜を用いる場合は、第１酸化工程の後であって配線７０を形成する工程の前に第２酸化工程を行う。
本実施形態では、図１Ｅに示すように、配線７０を形成する工程の後に、第１酸化工程で準備したものを酸素ガス又は水蒸気に曝す第２酸化を行う。これにより、第１酸化工程により酸化された領域Ｙの下方（厚み方向）に向けて、基板用金属膜２０をさらに酸化させることができる。つまり、酸化の領域を下方に増やすことができる。したがって、絶縁破壊をより一層抑制することができる。なお、第１酸化工程で基板用金属膜２０を十分に酸化できる場合は、第２酸化工程は省略することができる。第２酸化工程は、第１酸化工程の後であって配線７０を形成する工程の前に行うこともできる。特に、配線７０として金属膜を用いる場合は、第１酸化工程の後であって配線７０を形成する工程の前に第２酸化工程を行う。
（封止部材９０を形成する工程）
次いで、図１Ｆに示すように、第１素子３０を覆うように封止部材９０を形成する。本実施形態では、封止部材９０として蛍光体を含有する樹脂を用いている。また、本実施形態では、基板１０と配線７０の絶縁耐圧が高くなるよう、第１素子３０の電極３６、３８、及び第２素子５０の端子５４、５６を覆うように封止部材９０を形成している。なお、封止部材９０を形成しない場合、本工程は省略することができる。
次いで、図１Ｆに示すように、第１素子３０を覆うように封止部材９０を形成する。本実施形態では、封止部材９０として蛍光体を含有する樹脂を用いている。また、本実施形態では、基板１０と配線７０の絶縁耐圧が高くなるよう、第１素子３０の電極３６、３８、及び第２素子５０の端子５４、５６を覆うように封止部材９０を形成している。なお、封止部材９０を形成しない場合、本工程は省略することができる。
［実施形態２に係る半導体装置２の製造方法］
図３Ａ乃至図３Ｆは実施形態２に係る半導体装置２の製造方法を説明する図である。図３Ａは基板用金属膜２０、第１素子用金属膜４０、及び第２素子用金属膜６０をそれぞれ形成する工程を説明する端面図であり、図３Ｂは基板１０に第１素子３０及び第２素子５０を接合する工程を説明する上面図であり、図３Ｃは配線７０を形成する工程を説明する上面図であり、図３Ｄは第１酸化工程を説明する端面図であり、図３Ｅは第２酸化工程を説明する端面図であり、図３Ｆは封止部材９０を形成する工程を説明する端面図である。また、図４は半導体装置２の斜視図である。なお、図４は説明の便宜上、封止部材９０を省略している。また、図３Ａ、図３Ｄ、図３Ｅ、及び図３Ｆは図４のＢ−Ｂ線の端面と同じ端面における各工程の端面図である。実施形態２は、次に説明する事項以外は、実施形態１と同様の構成とすることができる。以下、実施形態１と相違する点について詳細に説明する。
図３Ａ乃至図３Ｆは実施形態２に係る半導体装置２の製造方法を説明する図である。図３Ａは基板用金属膜２０、第１素子用金属膜４０、及び第２素子用金属膜６０をそれぞれ形成する工程を説明する端面図であり、図３Ｂは基板１０に第１素子３０及び第２素子５０を接合する工程を説明する上面図であり、図３Ｃは配線７０を形成する工程を説明する上面図であり、図３Ｄは第１酸化工程を説明する端面図であり、図３Ｅは第２酸化工程を説明する端面図であり、図３Ｆは封止部材９０を形成する工程を説明する端面図である。また、図４は半導体装置２の斜視図である。なお、図４は説明の便宜上、封止部材９０を省略している。また、図３Ａ、図３Ｄ、図３Ｅ、及び図３Ｆは図４のＢ−Ｂ線の端面と同じ端面における各工程の端面図である。実施形態２は、次に説明する事項以外は、実施形態１と同様の構成とすることができる。以下、実施形態１と相違する点について詳細に説明する。
本実施形態では、基板１０として、上面側に凹部が設けられたものを用いている。また、基板用金属膜２０の上方に基板用金属膜２０から離間して配線７０を形成する。そして、配線７０の形成後、図３Ｄに示すように、基板用金属膜２０の上面のうち、第１素子用金属膜４０が接する領域と第２素子用金属膜６０が接する領域とを除く、少なくとも配線７０の下方に位置する領域を含む領域Ｙを酸化する。また、第１素子３０として複数のＬＥＤを用いている。基板１０に第１素子３０及び第２素子５０を接合する工程においては、図３Ｂに示すように、基板１０の中央に第２素子５０としてコネクタを配置し、第２素子５０の周囲に沿って複数の第１素子３０を配置する。なお、本実施形態では、第２素子としてコネクタを用いることは必須の構成ではない。コネクタを用いない場合は、例えば、複数のＬＥＤのうちの１つを第１素子とみなし、複数のＬＥＤのうちの第１素子とは異なるＬＥＤを第２素子とみなしてもよい。
本実施形態によっても、排熱性と絶縁耐性に優れた半導体装置２を簡便に製造することができる。
以上、実施形態について説明したが、これらの説明によって特許請求の範囲に記載された構成は何ら限定されるものではない。
１、２ 半導体装置
１０ 基板
２０ 基板用金属膜
３０ 第１素子（ＬＥＤ）
３２ 成長基板
３４ 半導体構造
３６ ｐ側電極
３８ ｎ側電極
４０ 第１素子用金属膜
５０ 第２素子（コネクタ）
５２ 本体部
５４ ｎ側端子
５６ ｐ側端子
６０ 第２素子用金属膜
７０ 配線
８０ 誘電体多層膜
９０ 封止部材
Ｘ 穴
Ｙ 酸化された領域（酸化する領域）
１０ 基板
２０ 基板用金属膜
３０ 第１素子（ＬＥＤ）
３２ 成長基板
３４ 半導体構造
３６ ｐ側電極
３８ ｎ側電極
４０ 第１素子用金属膜
５０ 第２素子（コネクタ）
５２ 本体部
５４ ｎ側端子
５６ ｐ側端子
６０ 第２素子用金属膜
７０ 配線
８０ 誘電体多層膜
９０ 封止部材
Ｘ 穴
Ｙ 酸化された領域（酸化する領域）
Claims (9)
- 金属からなる基板の上面に、基板用金属膜を形成する工程と、
第１素子の下面に、第１素子用金属膜を形成する工程と、
第２素子の下面に、第２素子用金属膜を形成する工程と、
前記基板用金属膜の上面と、前記第１素子用金属膜の下面及び前記第２素子用金属膜の下面と、が接するように、前記基板に前記第１素子及び前記第２素子を接合する工程と、
前記基板用金属膜の上面のうち、前記第１素子用金属膜が接する領域と前記第２素子用金属膜が接する領域とを除いた領域の少なくとも一部を酸化する工程と、
前記酸化する工程において酸化された領域の上方に、前記第１素子と前記第２素子とを電気的に接続する配線を形成する工程と、
を有する半導体装置の製造方法。 - 金属からなる基板の上面に、基板用金属膜を形成する工程と、
第１素子の下面に、第１素子用金属膜を形成する工程と、
第２素子の下面に、第２素子用金属膜を形成する工程と、
前記基板用金属膜の上面と、前記第１素子用金属膜の下面及び前記第２素子用金属膜の下面と、が接するように、前記基板に前記第１素子及び前記第２素子を接合する工程と、
前記基板用金属膜の上方に、前記基板用金属膜から離間して、前記第１素子と前記第２素子とを電気的に接続する配線を形成する工程と、
前記基板用金属膜の上面のうち、前記第１素子用金属膜が接する領域と前記第２素子用金属膜が接する領域とを除く、少なくとも前記配線の下方に位置する領域を含む領域を酸化する工程と、
を有する半導体装置の製造方法。 - 前記第１素子用金属膜を形成する工程において、前記第１素子としてＬＥＤを用い、
前記第２素子用金属膜を形成する工程において、前記第２素子としてコネクタを用いる、
請求項１又は２に記載の半導体装置の製造方法。 - 前記第１素子用金属膜を形成する工程において、前記ＬＥＤの光を反射する誘電体多層膜を介して前記第１素子用金属膜を形成する請求項３に記載の半導体装置の製造方法。
- 前記基板用金属膜を形成する工程において、前記基板として、アルミニウムを主成分とする合金からなる基板を用いる請求項１から４のいずれか１項に記載の半導体装置の製造方法。
- 前記基板用金属膜を酸化する工程は、前記接合する工程で準備したものを大気中に曝す第１酸化工程であり、
前記第１酸化工程の後であって、前記配線を形成する工程の前又は後に、前記第１酸化工程で準備したものを酸素ガス又は水蒸気に曝す第２酸化工程を有する、
請求項１又は請求項１を引用する請求項３から５のいずれか１項に記載の半導体装置の製造方法。 - 前記基板用金属膜を酸化する工程は、前記接合する工程で準備したものを大気中に曝す第１酸化工程であり、
前記第１酸化工程の後に、前記第１酸化工程で準備したものを酸素ガス又は水蒸気に曝す第２酸化工程を有する、
請求項２又は請求項２を引用する請求項３から５のいずれか１項に記載の半導体装置の製造方法。 - 前記基板用金属膜を形成する工程において、前記基板として上面側を研磨した基板を用い、
前記第１素子用金属膜を形成する工程において、前記第１素子として下面側を研磨した第１素子を用いる、
請求項１から７のいずれか１項に記載の半導体装置の製造方法。 - 前記第１素子用金属膜を形成する工程において、前記基板用金属膜よりも第１素子用金属膜の厚みが小さくなるように前記第１素子用金属膜を形成する請求項１から８のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016217799A JP6443426B2 (ja) | 2016-11-08 | 2016-11-08 | 半導体装置の製造方法 |
| US15/805,917 US10461235B2 (en) | 2016-11-08 | 2017-11-07 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016217799A JP6443426B2 (ja) | 2016-11-08 | 2016-11-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018078157A JP2018078157A (ja) | 2018-05-17 |
| JP6443426B2 true JP6443426B2 (ja) | 2018-12-26 |
Family
ID=62064136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016217799A Active JP6443426B2 (ja) | 2016-11-08 | 2016-11-08 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10461235B2 (ja) |
| JP (1) | JP6443426B2 (ja) |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426050C (zh) * | 1999-07-26 | 2008-10-15 | 拉博斯费尔株式会社 | 体积型透镜、发光体、照明器具及光信息*** |
| TWI240430B (en) * | 2003-10-20 | 2005-09-21 | United Epitaxy Co Ltd | Group III nitrides semiconductor device and manufacturing process |
| JP5022093B2 (ja) * | 2007-04-24 | 2012-09-12 | パナソニック株式会社 | 実装方法 |
| KR100915602B1 (ko) * | 2007-08-17 | 2009-09-07 | 한국원자력연구원 | 피복관 내면에 산화물 피막층이 형성된 고속로용 핵연료봉 및 그 제조 방법 |
| WO2010084746A1 (ja) * | 2009-01-23 | 2010-07-29 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
| EP3163601B1 (en) | 2009-01-23 | 2020-03-11 | Nichia Corporation | Method of producing a semiconductor device by directly bonding silver on a surface of a semiconductor element with silver oxide on a surface of a base |
| JP2010278098A (ja) * | 2009-05-27 | 2010-12-09 | Sanyo Electric Co Ltd | 発光装置および表示装置 |
| JP2011009559A (ja) * | 2009-06-26 | 2011-01-13 | Panasonic Electric Works Co Ltd | 発光装置 |
| JP2011109002A (ja) * | 2009-11-20 | 2011-06-02 | Citizen Holdings Co Ltd | 集積デバイスおよび集積デバイスの製造方法 |
| JP5507313B2 (ja) | 2010-04-05 | 2014-05-28 | スタンレー電気株式会社 | 発光装置の製造方法 |
| US8455908B2 (en) | 2011-02-16 | 2013-06-04 | Cree, Inc. | Light emitting devices |
| JP2014033100A (ja) | 2012-08-03 | 2014-02-20 | Panasonic Corp | 実装方法 |
| TW201427113A (zh) * | 2012-12-21 | 2014-07-01 | Ind Tech Res Inst | 發光二極體封裝的固晶方法和固晶結構 |
| JP6299478B2 (ja) | 2013-06-26 | 2018-03-28 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
| JP2015103714A (ja) * | 2013-11-26 | 2015-06-04 | パナソニックＩｐマネジメント株式会社 | 発光装置 |
| JP6176171B2 (ja) * | 2014-03-28 | 2017-08-09 | 豊田合成株式会社 | 発光装置の製造方法 |
| DE102015108420A1 (de) * | 2015-05-28 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Trägerelements, Trägerelement und elektronisches Bauelement mit einem Trägerelement |
-
2016
- 2016-11-08 JP JP2016217799A patent/JP6443426B2/ja active Active
-
2017
- 2017-11-07 US US15/805,917 patent/US10461235B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018078157A (ja) | 2018-05-17 |
| US10461235B2 (en) | 2019-10-29 |
| US20180130935A1 (en) | 2018-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8232571B2 (en) | Light emitting device having plurality of light emitting cells and method of fabricating the same | |
| TWI301679B (en) | Semiconductor light emitting device and method of fabricating the same | |
| JP5368620B1 (ja) | 半導体発光素子及びその製造方法 | |
| JP4655029B2 (ja) | 発光装置および半導体発光素子の製造方法 | |
| JP5630384B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP4148494B2 (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
| JP5659728B2 (ja) | 発光素子 | |
| US20130026529A1 (en) | Light emitting chip package and method for making same | |
| JP5652373B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP2011187556A (ja) | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 | |
| JP2013165252A (ja) | 半導体発光素子及び電極成膜方法 | |
| KR101423722B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| CN105810790A (zh) | 半导体发光元件及其制造方法 | |
| JP5518273B1 (ja) | 発光ダイオード素子および発光ダイオード装置 | |
| CN105990486A (zh) | 半导体发光元件 | |
| JP4719244B2 (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
| JP5945736B2 (ja) | 発光素子 | |
| JP6443426B2 (ja) | 半導体装置の製造方法 | |
| JP2009246237A (ja) | 電流狭窄型発光素子およびその製造方法 | |
| JP6432280B2 (ja) | 発光装置の製造方法 | |
| JP2007227820A (ja) | 半導体装置及びその製造方法 | |
| JP2020053594A (ja) | 発光素子及びその製造方法 | |
| KR101457205B1 (ko) | 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| TW201145570A (en) | LED and method for manufacting the same | |
| TW201222896A (en) | LED package and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6443426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |