JP6438252B2 - 整合器および整合方法 - Google Patents
整合器および整合方法 Download PDFInfo
- Publication number
- JP6438252B2 JP6438252B2 JP2014192669A JP2014192669A JP6438252B2 JP 6438252 B2 JP6438252 B2 JP 6438252B2 JP 2014192669 A JP2014192669 A JP 2014192669A JP 2014192669 A JP2014192669 A JP 2014192669A JP 6438252 B2 JP6438252 B2 JP 6438252B2
- Authority
- JP
- Japan
- Prior art keywords
- reflection coefficient
- equation
- coefficient
- matching
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Description
RFin端子からRFout端子に向かって進む高周波電力(進行波:Pf)は、方向性結合器11で検出され、FORWARD端子に出力される。RFout端子からRFin端子に向かって進む高周波電力(反射波:Pr)は、方向性結合器11で検出され、REFLECT端子に出力される。また、RFin端子からRFout端子に向かって進む高周波電力Pfは、REFLECT端子では検出されず、もし検出されても僅かである。同様に、RFout端子からRFin端子に向かって進む高周波電力Prは、FORWARD端子では検出されず、もし検出されても僅かである。
Γ=r・exp(j・θ) (j:虚数単位)・・・(数1)
整合回路30は、負荷となるプラズマ処理装置3の入力インピーダンスが変動する範囲によって回路構成が決まるが、ここでは、π型の整合回路を例にして説明する。この整合回路30は、可変容量コンデンサ31、可変容量コンデンサ32、及び固定インダクタンス33の3つの整合素子で構成されている。インダクタンスの定数を変更するよりもコンデンサ容量を変更する方が容易であるため、本例では、コンデンサの容量を変更する回路を例にして説明する。
VC1(n)=VC1(n-1)+real(Γ(n))*S1・・・(数2)
VC2(n)=VC2(n-1)−imag(Γ(n))*S2・・・(数3)
ここでreal( )は( )内の複素数の実部を示し、imag( )は( )内の複素数の虚部を示す。S1とS2は係数であり、コンデンサ容量を更新する量を決める。
進行波と反射波とを検出する方向性結合器と、
キャパシタンス又はインダクタンスの可変素子を有する整合回路と、
前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出する制御部と、
前記反射係数と、前記反射係数をスミスチャート上で回転させる回転係数とを対応付けて記憶する記憶部とを備え、
前記制御部は、前記進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を前記記憶部から取得し、前記算出した反射係数と前記取得した回転係数とに基づき、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出することを特徴とする整合器。
Γ=U+j*V・・・(数4)
V=+0.1*VC2−1・・・(数6)
(数5)と(数6)を行列式で表現すると、(数7)になる。
U=−0.1/√2*VC1+1/√2・・・・・・・・・・・・・(数8)
V=+0.1/√2*VC1+0.1*VC2−1/√2−1・・・(数9)
(数8)と(数9)を行列式で表現すると、(数10)になる。
VC1(n)=VC1(n-1)+U(n)*S1・・・(数13)
VC2(n)=VC2(n-1)−V(n)*S2・・・(数14)
VC1(n)=VC1(n-1)+real(Γ(n)*rot1)・・・(数15)
VC2(n)=VC2(n-1)−imag(Γ(n)*rot2)・・・(数16)
rot1=r1*exp(j*sh1)=α1+j*β1・・・(数17)
rot2=r2*exp(j*sh2)=α2+j*β2・・・(数18)
このように、sh1とsh2は、VC1を一定としVC2を変化させたとき、又は、VC2を一定としVC1を変化させたときに、スミスチャートにおける反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行に近づくように、設定される。
VC1(n)=VC1(n-1)+(U(n)*α1−V(n)*β1)・・・(数19)
VC2(n)=VC2(n-1)−(U(n)*β2+V(n)*α2)・・・(数20)
(1)まず、背景技術の(数13)と(数14)を用いてVC1とVC2の一方のみを変化させたときの、各領域における反射係数Γの軌跡を求める。例えば、VC1のみを変化させたときの図6Aと、VC2のみを変化させたときの図6Bを求める。
(2)次に、(1)で求めた各領域における反射係数Γの軌跡が、複素平面であるスミスチャートの実軸又は虚軸に対して平行になるように、各領域における回転係数rot1及びrot2を設定する。
(a)進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を取得し、前記算出した反射係数と前記取得した回転係数とに基づき、可変素子のキャパシタンスを算出し更新するよう構成したので、整合器の収束時間を速くすることができる。
(b)スミスチャート上の複数の領域に応じた反射係数と回転係数を、記憶するよう構成したので、反射係数が大きい場合にも、整合器の収束時間を速くすることができる。
第1の構成は、
進行波と反射波とを検出する方向性結合器と、
キャパシタンス又はインダクタンスの可変素子を有する整合回路と、
前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出する制御部と、
前記反射係数と、前記反射係数をスミスチャート上で回転させる回転係数とを対応付けて記憶する記憶部とを備え、
前記制御部は、前記進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を前記記憶部から取得し、前記算出した反射係数と前記取得した回転係数とに基づき、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出することを特徴とする整合器。
前記記憶部は、スミスチャート上の複数の領域に対応して、前記反射係数と前記回転係数を記憶することを特徴とする整合器。
前記整合回路は、前記可変素子として、第1の可変素子と第2の可変素子とを有し、
前記回転係数は、前記第1の可変素子のキャパシタンス又はインダクタンスを一定とし、前記第2の可変素子のキャパシタンス又はインダクタンスを変化させたときに、スミスチャートにおける反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行に近づくように設定されていることを特徴とする整合器。
前記整合回路は、前記可変素子として、第1の可変素子と第2の可変素子とを有し、
前記制御部は、前記算出した反射係数と前記取得した回転係数とを掛け合わせ、該掛け合わせた結果の実部に基づき、前記第1の可変素子のキャパシタンス又はインダクタンスの更新値を算出し、前記掛け合わせた結果の虚部に基づき、前記第2の可変素子のキャパシタンス又はインダクタンスの更新値を算出することを特徴とする整合器。
Claims (3)
- 進行波と反射波とを検出する方向性結合器と、
キャパシタンス又はインダクタンスの可変素子を有する整合回路と、
前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出する制御部と、
前記反射係数と、前記反射係数をスミスチャート上で回転させる回転係数とを対応付けて記憶する記憶部とを備え、
前記制御部は、前記進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を前記記憶部から取得し、前記算出した反射係数と前記取得した回転係数とに基づき、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出し、
前記整合回路は、前記可変素子として、第1の可変素子と第2の可変素子とを有し、
前記回転係数は、前記第1の可変素子のキャパシタンス又はインダクタンスを一定とし、前記第2の可変素子のキャパシタンス又はインダクタンスを変化させたときに、スミスチャートにおける反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行に近づくように設定されていることを特徴とする整合器。 - 請求項1に記載された整合器であって、
前記記憶部は、スミスチャート上の複数の領域に対応して、前記反射係数と前記回転係数を記憶することを特徴とする整合器。 - 進行波と反射波とを検出する方向性結合器と、
キャパシタンス又はインダクタンスの可変素子を有する整合回路と、
前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出する制御部と、
前記反射係数と、前記反射係数をスミスチャート上で回転させる回転係数とを対応付けて記憶する記憶部とを備えた整合器の整合方法であって、
前記制御部は、前記進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を前記記憶部から取得し、前記算出した反射係数と前記取得した回転係数とに基づき、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出し、
前記整合回路は、前記可変素子として、第1の可変素子と第2の可変素子とを有し、
前記回転係数は、前記第1の可変素子のキャパシタンス又はインダクタンスを一定とし、前記第2の可変素子のキャパシタンス又はインダクタンスを変化させたときに、スミスチャートにおける反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行に近づくように設定されていることを特徴とする整合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014192669A JP6438252B2 (ja) | 2014-09-22 | 2014-09-22 | 整合器および整合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014192669A JP6438252B2 (ja) | 2014-09-22 | 2014-09-22 | 整合器および整合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016063518A JP2016063518A (ja) | 2016-04-25 |
JP6438252B2 true JP6438252B2 (ja) | 2018-12-12 |
Family
ID=55796246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014192669A Active JP6438252B2 (ja) | 2014-09-22 | 2014-09-22 | 整合器および整合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6438252B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7450435B2 (ja) * | 2020-03-30 | 2024-03-15 | 株式会社ダイヘン | 高周波電源システム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63264892A (ja) * | 1987-04-21 | 1988-11-01 | Nippon Koshuha Kk | E/h整合器を使用する自動負荷整合回路 |
JP2775656B2 (ja) * | 1991-09-30 | 1998-07-16 | 株式会社島津製作所 | 成膜装置 |
JP2001274651A (ja) * | 2000-03-27 | 2001-10-05 | Japan Radio Co Ltd | インピーダンス整合装置、インピーダンス整合用コンダクタンス検出回路、およびインピーダンス整合方法 |
JP4975291B2 (ja) * | 2004-11-09 | 2012-07-11 | 株式会社ダイヘン | インピーダンス整合装置 |
KR100895689B1 (ko) * | 2007-11-14 | 2009-04-30 | 주식회사 플라즈마트 | 임피던스 매칭 방법 및 이 방법을 위한 전기 장치 |
JP5167053B2 (ja) * | 2008-09-30 | 2013-03-21 | 吉川アールエフシステム株式会社 | 自動整合方法及び自動整合回路 |
JP6386531B2 (ja) * | 2014-02-28 | 2018-09-05 | 株式会社日立国際電気 | 整合器及び整合方法 |
-
2014
- 2014-09-22 JP JP2014192669A patent/JP6438252B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016063518A (ja) | 2016-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707056B2 (en) | Using modeling to determine ion energy associated with a plasma system | |
JP6429419B2 (ja) | 整合器及び整合方法 | |
KR102099525B1 (ko) | 고효율 제너레이터 소스 임피던스의 제어를 위한 시스템 및 방법 | |
KR101899006B1 (ko) | 주파수 동조 rf 전원에 대한 전력 왜곡 기반의 서보 제어 시스템 | |
US20170178873A1 (en) | Determining A Malfunctioning Device in A Plasma System | |
US20150179406A1 (en) | Electrical circuit to impedance match a source and a load at multiple frequencies, method to design such a circuit | |
KR102460246B1 (ko) | 단계적 방식으로 임피던스 매칭 네트워크를 튜닝하기 위한 시스템들 및 방법들 | |
JP6386531B2 (ja) | 整合器及び整合方法 | |
JP6438252B2 (ja) | 整合器および整合方法 | |
KR20210053354A (ko) | 플라즈마 챔버의 전극으로 전력 전달 최적화를 위한 방법들 및 시스템들 | |
JP7094179B2 (ja) | インピーダンス整合方法およびインピーダンス整合装置 | |
JP6084418B2 (ja) | インピーダンス調整装置 | |
JP7097376B2 (ja) | 複数の周波数で発生器と負荷との間のインピーダンス整合をとるための回路、そのような回路を含むアセンブリ、および関連する使用 | |
JP6485924B2 (ja) | 高周波整合システムのインピーダンス調整方法 | |
TW202310681A (zh) | 用於匹配網路的可變增益調諧之系統及方法 | |
JP6430561B2 (ja) | 高周波整合システムのインピーダンス調整方法 | |
JP2024508031A (ja) | インピーダンス整合のための方法、インピーダンス整合装置、およびプラズマシステム | |
JP2021163548A (ja) | 高周波電源システム | |
JP6485923B2 (ja) | 高周波整合システムのインピーダンス調整方法 | |
WO2018051447A1 (ja) | 整合器 | |
Şengül | Broadband single matching with lumped elements | |
KR101727106B1 (ko) | 상전환 임피던스 매칭 방법 및 이 방법을 위한 전기장치 | |
Horii et al. | Theoretical study on stable broadband non-Foster negative capacitors yielded by parasitic reactance of an operational amplifier | |
KR101691290B1 (ko) | 랜들 등가 회로의 파라미터 결정 방법 | |
Litovski et al. | Linear Phase Low-Pass Filters with Improved Selectivity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6438252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |