JP6437701B1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6437701B1
JP6437701B1 JP2018548160A JP2018548160A JP6437701B1 JP 6437701 B1 JP6437701 B1 JP 6437701B1 JP 2018548160 A JP2018548160 A JP 2018548160A JP 2018548160 A JP2018548160 A JP 2018548160A JP 6437701 B1 JP6437701 B1 JP 6437701B1
Authority
JP
Japan
Prior art keywords
die pad
frame
clip
electrode
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018548160A
Other languages
English (en)
Other versions
JPWO2019229828A1 (ja
Inventor
博可 漆畑
博可 漆畑
隆 茂野
隆 茂野
瑛基 伊藤
瑛基 伊藤
渉 木村
渉 木村
弘隆 遠藤
弘隆 遠藤
俊央 小池
俊央 小池
俊紀 河野
俊紀 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KATOH ELECTRIC CO., LTD.
Shindengen Electric Manufacturing Co Ltd
Original Assignee
KATOH ELECTRIC CO., LTD.
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KATOH ELECTRIC CO., LTD., Shindengen Electric Manufacturing Co Ltd filed Critical KATOH ELECTRIC CO., LTD.
Application granted granted Critical
Publication of JP6437701B1 publication Critical patent/JP6437701B1/ja
Publication of JPWO2019229828A1 publication Critical patent/JPWO2019229828A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体モジュールは、ダイパッドフレーム（ＤＦ）と、半導体チップ（ＣＸ）と、ダイパッド用導電性接続部材（Ａ２）と、封止樹脂（Ｈ）とを備え、前記ダイパッドフレームは、前記ダイパッドフレームの本体（Ｂ）の端部（Ｂａ）の上側に設けられ且つ前記ダイパッドフレームの本体の上面から前記ダイパッドフレームの本体の上面と平行な方向に延在し、前記封止樹脂との密着性を向上するための突起部（Ｔ）を有し、前記突起部の先端には、前記突起部の上面よりも部分的に上方に位置する係止部（Ｕ）が設けられている。

Description

本発明は、半導体モジュールに関する。
従来、半導体チップと、この半導体チップにボンディングワイヤにより電気的に接続されたリードフレームと、半導体チップとリードフレームとを封止する封止樹脂と、半導体チップに接着材等で接合されたダイパッドフレームと、を備えた半導体モジュールが知られている（例えば、特開平０６−２６０５７２、特開２００８−３１１３６６等参照）。
このような、半導体モジュールでは、ダイパッドフレームの端部に突起部を設けることで、封止樹脂と当該ダイパッドフレームとの間の密着性を向上させている。
しかしながら、このような半導体モジュールでは、半導体チップが配置されるダイパッドフレームＤＦの端部において、封止樹脂ＨのクラックＫや剥離が発生する問題がある（図１４、図１５）。
そこで、本発明は、ダイパッドフレームの端部近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる半導体モジュールを提供することを目的とする。
本発明の一態様に係る実施形態に従った半導体モジュールは、
ダイパッドフレームと、
前記ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、
前記半導体チップの前記第２電極と前記ダイパッドフレームの上面との間に位置し、前記半導体チップの前記第２電極と前記ダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、
前記半導体チップ、前記ダイパッドフレーム、及び、前記ダイパッド用導電性接続部材を封止する封止樹脂と、を備え、
前記ダイパッドフレームは、
前記ダイパッドフレームの本体の端部の上側に設けられ且つ前記ダイパッドフレームの前記本体の上面から前記ダイパッドフレームの前記本体の上面と平行な方向に延在し、前記封止樹脂との密着性を向上するための突起部を、有し、
前記突起部の先端には、前記突起部の上面よりも部分的に上方に位置する係止部が設けられている
ことを特徴とする。
前記半導体モジュールにおいて、
前記半導体チップの上面に配置された第１のクリップフレームと、
前記半導体チップの前記第１電極と前記第１のクリップフレームの下面との間に位置し、前記半導体チップの前記第１電極と前記第１のクリップフレームの下面とを電気的に接続する第１のクリップ用導電性接続部材と、をさらに備える
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部は、前記突起部の先端の上面から上方に突出する段差を有する
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部は、前記突起部の先端の上面から上方に段階的に突出する複数の段差を有する
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部の上部の高さは、前記ダイパッド用導電性接続部材の流れ止めをするように、前記ダイパッド用導電性接続部材の上部の高さよりも、高くなっている
ことを特徴とする。
前記半導体モジュールにおいて、
前記突起部が延在する前記方向において、前記係止部の長さは、前記突起部のうち前記係止部を除く部分の長さよりも、短い
ことを特徴とする。
前記半導体モジュールにおいて、
前記突起部は、前記ダイパッドフレームの前記本体の上面の端部の周囲に沿って、連続的に設けられている
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部の端部は、矩形の形状、又は、湾曲した形状を有する
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部は、前記突起部の先端を上方に押圧することで形成されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記封止樹脂の線膨張係数は、前記ダイパッドフレームの線膨張係数よりも、小さく、且つ、前記半導体チップの線膨張係数よりも、大きい
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部は、前記突起部の先端を上方に複数回押圧することで形成されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記半導体チップは、
上面に前記第１電極よりも上面の面積が小さい第３電極が設けられている
ことを特徴とする。
前記半導体モジュールにおいて、
前記半導体チップの上面に前記第１のクリップフレームと隣接して配置され、前記第１のクリップフレームよりも上面の面積が小さい第２のクリップフレームと、
前記半導体チップの前記第３電極と前記第２のクリップフレームの下面とを電気的に接続する第２のクリップ用導電性接続部材と、をさらに備える
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１のクリップ用導電性接続部材、第２のクリップ用導電性接続部材、及びダイパッド用導電性接続部材は、はんだ部材である
ことを特徴とする。
前記半導体モジュールにおいて、
前記半導体チップは、ＭＯＳトランジスタであり、
前記第１電極は、前記ＭＯＳトランジスタのソース電極であり、
前記第２電極は、前記ＭＯＳトランジスタのドレイン電極であり、前記第３電極は、前記ＭＯＳトランジスタのゲート電極である
ことを特徴とする。
前記半導体モジュールにおいて、
前記ダイパッドフレームの前記突起部は、前記突起部Ｔの上面に、前記ダイパッドフレームの前記本体の端部に沿って延在するように、レーザ照射により形成された１つ又は複数のレーザ溝が設けられている
ことを特徴とする。
前記半導体モジュールにおいて、
前記突起部の上面に前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、
前記レーザ溝のうち第１のレーザ溝の底は、前記第１のレーザ溝の幅の中心よりも前記半導体チップが配置されるチップ領域側に偏って位置している
ことを特徴とする。
前記半導体モジュールにおいて、
前記突起部の上面の前記第１のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部Ｔの上面の前記溝領域を通る垂直線から、前記係止部側に、傾いている
ことを特徴とする。
前記半導体モジュールにおいて、
前記突起部の上面の前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、前記レーザ溝のうち第２のレーザ溝の底は、前記第２のレーザ溝の幅の中心よりも前記係止部側に偏って位置している
ことを特徴とする。
前記半導体モジュールにおいて、
前記突起部の上面の前記第２のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部の上面の前記溝領域を通る垂直線から、前記半導体チップが配置されるチップ領域側に、傾いている
ことを特徴とする。
前記半導体モジュールにおいて、
前記レーザ照射によって、前記レーザ溝の内面および前記レーザ溝の周縁部が粗面化され、前記ダイパッドフレームの上面において、前記ダイパッド用導電性接続部材の濡れ広がりを抑制するようになっている
ことを特徴とする。
前記半導体モジュールにおいて、
前記ダイパッドフレームは、第１の辺、一端が前記第１の辺の一端に交わる第２の辺、一端が前記第１の辺の他端に一端が交わる第３の辺、及び、一端が前記第２の辺の他端に交わり且つ他端が前記第３の辺に交わる第４の辺を有し、
前記突起部及び前記係止部は、前記第１、第２、及び第３の辺に沿った領域に形成されており、且つ、前記第４の辺に沿った領域には形成されておらず、
前記ダイパッドフレームの上面の前記第４の辺に沿った前記領域には、前記本体を貫通し、前記封止樹脂との密着性を向上するための貫通孔が形成されており、
前記突起部の上面に、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って延在するように、レーザ照射により形成された前記レーザ溝が設けられており、
前記第４の辺に沿って、前記貫通孔が形成された前記領域と前記チップ領域との間に、レーザ照射により形成された１つ又は複数の追加レーザ溝が設けられている
ことを特徴とする。
前記半導体モジュールにおいて、
前記レーザ溝は、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って連続的に設けられており、
前記追加レーザ溝の本数は、前記レーザ溝の本数よりも、多い
ことを特徴とする。
前記半導体モジュールにおいて、
前記レーザ溝と前記追加レーザ溝とが連通し、前記半導体チップが配置される前記ダイパッドフレームのチップ領域の外周を囲むように、形成されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記ダイパッドフレームを構成する導電性金属材料は、銅材、又は、銅材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉの何れかの異種金属を添加した合金であり、前記ダイパッドフレームの表面はめっき処理されていない
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部の下面と前記突起部の下面との間の段差の高さは、前記係止部の上面と前記突起部の上面との間の段差の高さ以上である
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部の下面は、前記係止部の端部に向かって上方に傾斜している
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１のクリップフレームの上面の端部には、前記半導体チップの上面から離間するように、前記第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部が設けられており、
前記クリップ用係止部の下面は、前記クリップ用係止部の端部に向かって上方に傾斜している
ことを特徴とする。
前記半導体モジュールにおいて、
前記クリップ用係止部の上面は、前記クリップ用係止部の端部に向かって下方に傾斜している
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部の下面に繋がる前記突起部の下面の端部は、湾曲した形状を有する
ことを特徴とする。
前記半導体モジュールにおいて、
前記係止部の下面の端部は、湾曲した形状を有する
ことを特徴とする。
本発明の一態様に係る半導体モジュールは、ダイパッドフレームと、ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、半導体チップの第２電極とダイパッドフレームの上面との間に位置し、半導体チップの第２電極とダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、半導体チップ、ダイパッドフレーム、及び、ダイパッド用導電性接続部材を封止する封止樹脂と、を備える。
そして、ダイパッドフレームは、ダイパッドフレームの端部の上側に設けられ且つダイパッドフレームの上面からダイパッドフレームの上面と平行な方向に延在し、封止樹脂との密着性を向上するための突起部を、有し、突起部の先端には、当該突起部の上面よりも部分的に上方に位置する係止部が設けられている。
これにより、ダイパッドフレームの突起部の先端の係止部が、ダイパッド用導電性接続部材を堰き止めることができる。
さらに、ダイパッドフレームの突起部の先端近傍において、当該係止部が、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
このように、本発明の半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
図１は、実施例１に係る半導体モジュール１００の構成の外観の一例を示す上面図である。 図２は、図１に示す半導体モジュール１００の構成の外観の一例を示す下面図である。 図３は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１の反対から見た側面図である。 図４は、図１に示す半導体モジュール１００の構成の外観の一例を示す第２の方向Ｄ２から見た側面図である。 図５は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１から見た側面図である。 図６は、図１に示す半導体モジュール１００の内部の構成の一例を示す上面図である。 図７は、図６に示す半導体モジュールのＮ−Ｎ線に沿った断面の一例を示す断面図である。 図８は、図６に示す半導体モジュールのＮ−Ｎ線に沿った断面の他の例を示す断面図である。 図９は、実施例２に係る半導体モジュールの断面の一例を示す断面図である。 図１０は、実施例２に係る半導体モジュールの断面の他の例を示す断面図である。 図１１は、実施例２に係る半導体モジュールのダイパッドフレームＤＦの上面の構成の一例を示す上面図である。 図１２は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝ＬＭを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。 図１３は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面に第１、第２のレーザ溝ＬＭａ、ＬＭｂを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。 図１４は、従来の半導体モジュールの構成の一例を示す下面図である。 図１５は、図１４に示す従来の半導体モジュールのＮ−Ｎ線に沿った断面の一例を示す図である。
以下、本発明に係る実施形態について図面に基づいて説明する。
図１は、実施例１に係る半導体モジュール１００の構成の外観の一例を示す上面図である。また、図２は、図１に示す半導体モジュール１００の構成の外観の一例を示す下面図である。また、図３は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１の反対から見た側面図である。また、図４は、図１に示す半導体モジュール１００の構成の外観の一例を示す第２の方向Ｄ２から見た側面図である。また、図５は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１から見た側面図である。また、図６は、図１に示す半導体モジュール１００の内部の構成の一例を示す上面図である。また、図７は、図６に示す半導体モジュールのＮ−Ｎ線に沿った断面の一例を示す断面図である。また、図８は、図６に示す半導体モジュールのＮ−Ｎ線に沿った断面の他の例を示す断面図である。なお、図６において、封止部材Ａは透視されるように表記されている。
ここで、例えば、図１ないし図８に示すように、実施例１に係る半導体モジュール１００は、ダイパッドフレーム（リードフレーム）ＤＦと、半導体チップＣＸと、ダイパッド用導電性接続部材Ａ２と、封止樹脂Ｈと、第１のクリップフレームＣＦ１と、第１のクリップ用導電性接続部材Ａ１と、第２のクリップフレームＣＦ２と、第２のクリップ用導電性接続部材Ａ３と、を備える。
本実施例では、この半導体モジュール１００は、３端子の半導体装置（ＭＯＳトランジスタ）として機能するようになっている。
そして、半導体チップＣＸは、ダイパッドフレームＤＦの上面のチップ領域ＣＸａに配置されている。
この半導体チップＣＸは、上面に第１電極（ソース電極）Ｓが設けられ且つ下面に第２電極（ドレイン電極）Ｄが設けられている。さらに、この半導体チップＣＸは、上面に第１電極Ｓよりも上面の面積が小さい第３電極（ゲート電極）Ｇが設けられている。
なお、この半導体チップＣＸは、本実施例では、例えば、ＭＯＳトランジスタである。この場合、第１電極Ｓは、当該ＭＯＳトランジスタのソース電極である。そして、第２電極Ｄは、当該ＭＯＳトランジスタのドレイン電極である。また、第３電極Ｇは、当該ＭＯＳトランジスタのゲート電極である。
また、ダイパッド用導電性接続部材Ａ２は、半導体チップＣＸの第２電極ＤとダイパッドフレームＤＦの上面との間に位置している。
このダイパッド用導電性接続部材Ａ２は、半導体チップＣＸの第２電極ＤとダイパッドフレームＤＦの上面とを電気的に接続するようになっている。
このダイパッド用導電性接続部材Ａ２は、例えば、はんだ部材である。
また、第１のクリップフレームＣＦ１は、例えば、図６、図７に示すように、半導体チップＣＸの上面に配置されている。
この第１のクリップフレームＣＦ１は、例えば、図１ないし図６に示すように、封止樹脂Ｈから突出した端子ＣＦ１ａ、ＣＦ１ｂ、ＣＦ１ｃを有する。
また、第１のクリップフレームＣＦ１の上面の端部には、半導体チップＣＸの上面から離間するように、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅよりも部分的に上方に位置するクリップ用係止部ＤＹが設けられている。なお、このクリップ用係止部ＤＹの端部Ｄａは、矩形の形状、又は、湾曲した形状を有するようにしてもよい。
このクリップ用係止部ＤＹにより、第１のクリップフレームＣＦ１の端部の近傍における封止樹脂Ｈが、モールドロックされるようになっている。
また、第１のクリップフレームＣＦ１は、例えば、図６に示すように、上方からの押圧により下方に突出した４個の凸部（ダボ部）ＣＦ１Ｄを有する。この４個の凸部ＣＦ１Ｄが、例えば、半導体チップＣＸの上面の第１電極（ソース電極）Ｓに、直接もしくは第１のクリップ用導電性接続部材Ａ１を介して接触するようになっている。
また、第１のクリップ用導電性接続部材Ａ１は、例えば、図７、図８に示すように、半導体チップＣＸの第１電極Ｓと第１のクリップフレームＣＦ１の下面との間に位置している。
そして、この第１のクリップ用導電性接続部材Ａ１は、半導体チップＣＸの第１電極Ｓと第１のクリップフレームＣＦ１の下面とを電気的に接続するようになっている。
なお、この第１のクリップ用導電性接続部材Ａ１は、例えば、はんだ部材である。
また、第２のクリップフレームＣＦ２は、半導体チップＣＸの上面に第１のクリップフレームＣＦ１と隣接して配置されている。
この第２のクリップフレームＣＦ２は、封止樹脂Ｈから突出している端子ＣＦ２ａを有する。
この第２のクリップフレームＣＦ２は、第１のクリップフレームＣＦ１よりも上面の面積が小さくなっている。
また、第２のクリップ用導電性接続部材Ａ３は、半導体チップＣＸの第３電極Ｇと第２のクリップフレームＣＦ２の下面とを電気的に接続するようになっている。
この第２のクリップ用導電性接続部材Ａ３は、例えば、はんだ部材である。
また、封止樹脂Ｈは、半導体チップＣＸ、ダイパッドフレームＤＦ、第１のクリップフレームＣＦ１、第１のクリップ用導電性接続部材Ａ１、第２のクリップフレームＣＦ２、第２のクリップ用導電性接続部材Ａ３、及び、ダイパッド用導電性接続部材Ａ２を、封止するようになっている。
なお、この封止樹脂Ｈの線膨張係数は、例えば、ダイパッドフレームＤＦの線膨張係数よりも、小さく、且つ、半導体チップＣＸの線膨張係数よりも、大きくなるように設定されている。
ここで、ダイパッドフレーム（リードフレーム）ＤＦは、例えば、図６に示すように、第１の辺ＤＦ１、一端がこの第１の辺ＤＦ１の一端に交わる第２の辺ＤＦ２、一端が第１の辺ＤＦ１の他端に一端が交わる第３の辺ＤＦ３、及び、一端が第２の辺ＤＦ２の他端に交わり且つ他端が第３の辺ＤＦ３に交わる第４の辺ＤＦを有する。
すなわち、このダイパッドフレームＤＦは、略矩形の形状を有する。
このダイパッドフレームＤＦは、封止樹脂Ｈとの密着性を向上するための突起部Ｔを、有する。
そして、当該突起部Ｔは、例えば、図６、図７に示すように、ダイパッドフレームＤＦの本体Ｂの端部Ｂａの上側に設けられ且つダイパッドフレームＤＦの本体Ｂの上面からダイパッドフレームＤＦの本体Ｂの上面と平行な方向（例えば第２の方向Ｄ２）に延在している。
この突起部Ｔの当該構成により、ダイパッドフレームＤＦと封止樹脂Ｈとの密着性を向上することができるようになっている。
ここで、突起部Ｔの先端には、突起部Ｔの上面よりも部分的に上方に位置する係止部Ｕが設けられている。
当該係止部Ｕは、例えば、図７に示すように、突起部Ｔの先端Ｔａの上面から上方に突出する段差Ｕｂを有する。さらに、当該係止部Ｕは、下面に、先端に向かって上方に変化する段差Ｕｃを有するようにしてもよい。
これにより、突起部Ｔの先端の上面近傍における封止樹脂Ｈを係止して、モールドロックすることができる。
なお、当該係止部Ｕの段差Ｕｂは、例えば、突起部Ｔの先端を上方に押圧（プレス）することで形成される。
なお、当該係止部Ｕは、例えば、図８に示すように、突起部Ｔの先端Ｔａの上面から上方に段階的（階段状）に突出する複数（２段以上）の段差Ｕｂを有するようにしてもよい。さらに、当該係止部Ｕは、下面に、先端に向かって上方に階段状に設けられた複数（２段以上）の段差Ｕｃを有するようにしてもよい。
これにより、突起部Ｔの先端の上面近傍における封止樹脂Ｈを、当該突起部Ｔの先端の上面から上方に段階的（階段状）に突出する複数（２段以上）の段差Ｕｂにより係止して、確実にモールドロックすることができる。
なお、当該係止部Ｕの段差Ｕｂは、例えば、突起部Ｔの先端を上方に複数回押圧（プレス）することで形成される。
また、係止部Ｕの上部の高さは、例えば、図７、図８に示すように、ダイパッド用導電性接続部材Ａ２の流れ止めをするように、ダイパッド用導電性接続部材Ａ２の上部の高さよりも、高くなるように設定してもよい。
また、例えば、図７、図８に示すように、突起部Ｔが延在する方向（例えば第２の方向Ｄ２）において、係止部Ｕの長さは、突起部Ｔのうち係止部Ｕを除く部分の長さよりも、短くなるように設定されている。なお、必要に応じて、係止部Ｕの長さは、突起部Ｔのうち係止部Ｕを除く部分の長さ以上になるように設定されていてもよい。
なお、当該係止部Ｕの端部Ｕａは、例えば、矩形の形状、又は、湾曲した形状を有するようにしてもよい。
なお、ダイパッドフレームＤＦを構成する導電性金属材料は、銅（Ｃｕ）材、又は、銅（Ｃｕ）材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉ等の異種金属を添加した合金である。そして、当該ダイパッドフレームＤＦの表面はめっき処理されていないが、必要に応じて当該ダイパッドフレームＤＦの表面はめっき処理されているようにしてもよい。
これにより、ダイパッドフレームＤＦの形成を容易にすることができる。
また、突起部Ｔは、例えば、図６に示すように、ダイパッドフレームＤＦの本体Ｂの上面の端部Ｂａの周囲に沿って（第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿って）、連続的に設けられている。
また、突起部Ｔ及び係止部Ｕは、図６に示すように、第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿った領域に形成されており、且つ、第４の辺ＤＦ４に沿った領域には形成されていない。
また、図６に示すように、ダイパッドフレームＤＦの上面の第４の辺ＤＦ４に沿った領域には、本体Ｂを貫通し、封止樹脂Ｈとの密着性を向上するための貫通孔Ｚが形成されている。
この貫通孔Ｚ内において、封止樹脂Ｈにより封止される側のダイパッドフレームＤＦの部分は、突起部Ｔの厚さ（ダイパッドフレームＤＦの中心部分の半分の厚さ）と同じ厚さになっている。これにより、ダイパッドフレームＤＦと封止樹脂Ｈとの密着性を向上することができる。
なお、当該係止部Ｕは、例えば、突起部Ｔの厚さと同じ厚さを有するようにしてもよい。
また、係止部Ｕの下面Ｕ１と突起部Ｔの下面Ｔ１との間の段差Ｕｃの高さＵｃｈは、係止部Ｕの上面Ｕ２と突起部Ｔの上面Ｔ２との間の段差Ｕｂの高さＵｂｈ以上であるようにしてもよい（図７）。
なお、係止部Ｕの下面Ｕ１は、当該係止部Ｕの端部に向かって上方に傾斜しているようにしてもよい（図７の領域ＵＲ）。これにより、封止樹脂Ｈの応力を低減することができる。
なお、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部には、半導体チップＣＸの上面から離間するように、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅよりも部分的に上方に位置する当該クリップ用係止部ＤＹが設けられており、当該クリップ用係止部ＤＹの下面ＤＹ１は、クリップ用係止部ＤＹの端部に向かって上方に傾斜しているようにしてもよい（図７の領域ＤＹＲ１）。これにより、クリップ用係止部ＤＹと半導体チップＣＸの下面ＤＹ１との間の絶縁性をさらに向上することができる。
なお、クリップ用係止部ＤＹの上面ＤＹ２は、クリップ用係止部ＤＹの端部に向かって下方に傾斜しているようにしてもよい（図７の領域ＤＹＲ２）。これにより、クリップ用係止部ＤＹの端部における封止樹脂Ｈの応力を低減しつつ、クリップ用係止部ＤＹの端部と封止樹脂Ｈとの密着性を向上することができる。
なお、係止部Ｕの下面Ｕ１に繋がる突起部Ｔの下面の端部Ｔｂ（図７）は、矩形の形状に代えて、湾曲した形状を有するようにしてもよい。これにより、突起部Ｔの端部Ｔｂにおける封止樹脂Ｈの応力を低減することができる。
なお、係止部Ｕの下面Ｕ１の端部Ｕｄ（図７）は、矩形の形状に代えて、湾曲した形状を有するようにしてもよい。これにより、係止部Ｕの端部Ｕｄにおける封止樹脂Ｈの応力を低減することができる。
以上のように、既述のような構成を有する半導体モジュール１００は、ダイパッドフレームＤＦの突起部Ｔの先端の係止部Ｕが、ダイパッド用導電性接続部材を堰き止めることができる。
さらに、ダイパッドフレームの突起部Ｔの先端近傍において、当該係止部Ｕが、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
すなわち、本実施例１に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
本実施例２では、半導体モジュールのダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝が設けられた構成の一例について説明する。
図９は、実施例２に係る半導体モジュールの断面の一例を示す断面図である。また、図１０は、実施例２に係る半導体モジュールの断面の他の例を示す断面図である。また、図１１は、実施例２に係る半導体モジュールのダイパッドフレームＤＦの上面の構成の一例を示す上面図である。また、図１２は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝ＬＭを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。また、図１３は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面に第１、第２のレーザ溝ＬＭａ、ＬＭｂを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。
なお、図９、図１０の半導体モジュールの断面は、実施例１の図６のＮ−Ｎ線に沿った断面に当該溝が追加されたものである。また、図１１に示す実施例２に係る半導体モジュールのダイパッドフレームＤＦは、実施例１の図１ないし図６に示す半導体モジュール１００に適用される。
例えば、図９ないし図１１に示すように、ダイパッドフレームＤＦの突起部Ｔは、突起部Ｔの上面に、ダイパッドフレームＤＦの本体Ｂの端部Ｂａに沿って延在するように、レーザ照射により形成された１つ又は複数のレーザ溝ＬＭ（ＬＭ１、ＬＭ２、ＬＭ３）が設けられている。
そして、突起部Ｔの上面にレーザ溝ＬＭが延在する長さ方向（例えば、図９、図１０の第１の方向Ｄ１）に垂直なレーザ溝ＬＭの断面形状は、Ｖ字形状を有する。
なお、突起部Ｔの上面にレーザ溝ＬＭが延在する長さ方向（例えば、図９、図１０の第１の方向Ｄ１）に垂直なレーザ溝ＬＭの断面形状は、Ｕ字形状を有するようにしてもよい。
また、ダイパッドフレームＤＦは、例えば、図１１に示すように、第１の辺ＤＦ１、一端がこの第１の辺ＤＦ１の一端に交わる第２の辺ＤＦ２、一端が第１の辺ＤＦ１の他端に一端が交わる第３の辺ＤＦ３、及び、一端が第２の辺ＤＦ２の他端に交わり且つ他端が第３の辺ＤＦ３に交わる第４の辺ＤＦを有する。
すなわち、このダイパッドフレームＤＦは、実施例１と同様に、略矩形の形状を有する。
また、突起部Ｔ及び係止部Ｕは、図１１に示すように、第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿った領域に形成されており、且つ、第４の辺ＤＦ４に沿った領域には形成されていない。
また、図１１に示すように、ダイパッドフレームＤＦの上面の第４の辺ＤＦ４に沿った領域には、本体Ｂを貫通し、封止樹脂Ｈとの密着性を向上するための貫通孔Ｚが形成されている。
特に、本実施例２では、図１１に示すように、突起部Ｔの上面に、ダイパッドフレームＤＦの第１、第２、及び第３の辺Ｆ１、ＤＦ２、ＤＦ３に沿って延在するように、レーザ照射により形成されたレーザ溝ＬＭ（ＬＭ１、ＬＭ２、ＬＭ３）が設けられている。
さらに、本実施例２では、図１１に示す第４の辺ＤＦ４に沿って、貫通孔Ｚが形成された領域とチップ領域ＣＸとの間に、レーザ照射により形成された複数の追加レーザ溝ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄが設けられている。
なお、図１１の例では、追加レーザ溝が４本の場合を示しているが、１〜３本、若しくは、５本以上であってもよい。
また、例えば、図１１に示すように、レーザ溝ＬＭ１、ＬＭ２、ＬＭ３は、ダイパッドフレームＤＦの第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿って連続的に設けられている。
また、例えば、図１１に示すように、追加レーザ溝ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄの本数（図１１の例では４本）は、連続するレーザ溝ＬＭ１、ＬＭ２、ＬＭ３の本数（図１１の例では１本）よりも、多くなるように設定されている。
また、例えば、図１１に示すように、連続するレーザ溝ＬＭ１、ＬＭ２、ＬＭ３と追加レーザ溝ＬＭ４ａとが連通し、半導体チップＣＸが配置されるダイパッドフレームＤＦのチップ領域ＣＸａの外周を囲むように、形成されている。
なお、実施例１と同様に、ダイパッドフレームＤＦを構成する導電性金属材料は、銅（Ｃｕ）材、又は、銅（Ｃｕ）材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉ等の異種金属を添加した合金である。そして、当該ダイパッドフレームＤＦの表面はめっき処理されていないが、必要に応じて当該ダイパッドフレームＤＦの表面はめっき処理されているようにしてもよい。
これにより、ダイパッドフレームＤＦの形成を容易にすることができる。
ここで、例えば、図１２に示すように、レーザ溝ＬＭを形成する場合において、突起部Ｔの上面のレーザ溝ＬＭが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐと平行に設定する。
これにより、レーザ溝ＬＭの底が、レーザ溝ＬＭの幅（例えば、第２の方向Ｄ２の幅）の中心を通るように、断面形状が略Ｖ字形状のレーザ溝ＬＭを形成することができる。
特に、このレーザ照射によって、レーザ溝ＬＭの内面およびレーザ溝ＬＭの周縁部が粗面化され、ダイパッドフレームＤＦの上面において、ダイパッド用導電性接続部材Ａ２の濡れ広がりを抑制するようになっている。
また、例えば、図１３に示すように、レーザ溝ＬＭのうち第１のレーザ溝ＬＭａの底ＬＭａｓは、第１のレーザ溝ＬＭａの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭａｍよりも半導体チップＣＸが配置されるチップ領域ＣＸａ側に偏って（近接して）位置するようにしてもよい。
これにより、封止樹脂Ｈのモールドロックをより確実に実施することができる。
ここで、当該第１のレーザ溝ＬＭａを形成する場合には、例えば、図１３に示すように、突起部Ｔの上面の第１のレーザ溝ＬＭａが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬａは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐから、係止部Ｕ側に、傾くように設定する。
これにより、第１のレーザ溝ＬＭａの底ＬＭａｓが、第１のレーザ溝ＬＭａの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭａｍよりもチップ領域ＣＸａ側に偏って（近接して）位置するように、第１のレーザ溝ＬＭａを形成することができる。
また、例えば、図１３に示すように、レーザ溝ＬＭのうち第２のレーザ溝ＬＭｂの底ＬＭｂｓは、第２のレーザ溝ＬＭｂの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭｂｍよりも係止部Ｕ側に偏って（近接して）位置するようにしてもよい。
これにより、例えば、ダイパッド用導電性接続部材Ａ２の流れ止めをより確実に実施することができる。
ここで、当該第２のレーザ溝ＬＭｂを形成する場合には、例えば、図１３に示すように、突起部Ｔの上面の第２のレーザ溝ＬＭｂが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬｂは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐから、半導体チップＣＸが配置されるチップ領域ＣＸａ側に、傾くように設定する。
これにより、第２のレーザ溝ＬＭｂの底ＬＭｂｓが、第２のレーザ溝ＬＭｂの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭｂｍよりも係止部Ｕ側に偏って（近接して）位置するように、第２のレーザ溝ＬＭｂを形成することができる。
なお、この実施例２におけるその他の半導体モジュールの構成は、実施例１と同様である。
すなわち、実施例２に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
既述の実施例１では、半導体チップＣＸが、ＭＯＳＦＥＴである例について説明したが、他の半導体素子を適用するようにしてもよい。
すなわち、半導体チップＣＸは、例えば、ダイオードやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、他のＦＥＴ等を適用するようにしてもよい。
なお、この実施例３におけるその他の半導体モジュールの構成は、実施例１又は実施例２と同様である。
すなわち、実施例３に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
以上のように、本発明の一態様に係る半導体モジュールは、ダイパッドフレーム（リードフレーム）ＤＦと、ダイパッドフレームの上面のチップ領域ＣＸａに配置され、上面に第１電極（ソース電極）が設けられ且つ下面に第２電極（ドレイン電極）が設けられた半導体チップＣＸと、半導体チップの第２電極とダイパッドフレームの上面との間に位置し、半導体チップの第２電極とダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材Ａ２と、半導体チップ、ダイパッドフレーム、及び、ダイパッド用導電性接続部材を封止する封止樹脂Ｈと、を備える。
そして、ダイパッドフレームＤＦは、ダイパッドフレームの端部の上側に設けられ且つダイパッドフレームの上面からダイパッドフレームの上面と平行な方向に延在し、封止樹脂との密着性を向上するための突起部Ｔを、有し、突起部Ｔの先端には、当該突起部Ｔの上面よりも部分的に上方に位置する係止部Ｕが設けられている。
これにより、ダイパッドフレームの突起部Ｔの先端の係止部Ｕが、ダイパッド用導電性接続部材を堰き止めることができる。さらに、ダイパッドフレームの突起部Ｔの先端近傍において、当該係止部Ｕが、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
このように、本発明の半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００ 半導体モジュール
ＤＦ ダイパッドフレーム（リードフレーム）
ＣＸ 半導体チップ
Ａ２ ダイパッド用導電性接続部材
Ｈ 封止樹脂
ＣＦ１ 第１のクリップフレーム
Ａ１ 第１のクリップ用導電性接続部材
ＣＦ２ 第２のクリップフレーム
Ａ３ 第２のクリップ用導電性接続部材
ＤＦ１ 第１の辺
ＤＦ２ 第２の辺
ＤＦ３ 第３の辺
ＤＦ４ 第４の辺
Ｔ 突起部
Ｂ 本体
ＬＭ レーザ溝
ＬＭ１、ＬＭ２、ＬＭ３ レーザ溝
ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄ 追加レーザ溝

Claims (15)

  1. ダイパッドフレームと、
    前記ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、
    前記半導体チップの前記第２電極と前記ダイパッドフレームの上面との間に位置し、前記半導体チップの前記第２電極と前記ダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、
    前記半導体チップの上面に配置された第１のクリップフレームと、
    前記半導体チップの前記第１電極と前記第１のクリップフレームの下面との間に位置し、前記半導体チップの前記第１電極と前記第１のクリップフレームの下面とを電気的に接続する第１のクリップ用導電性接続部材と、
    前記半導体チップ、前記ダイパッドフレーム、前記ダイパッド用導電性接続部材、前記第１のクリップフレーム、及び、前記第１のクリップ用導電性接続部材を封止する封止樹脂と、を備え、
    前記ダイパッドフレームは、前記ダイパッドフレームの本体の端部の上側に設けられ且つ前記ダイパッドフレームの前記本体の上面から前記ダイパッドフレームの前記本体の上面と平行な方向に延在し、前記封止樹脂との密着性を向上するための突起部を、有し、
    前記突起部の先端には、前記突起部の上面よりも部分的に上方に位置する係止部が設けられており、
    前記第１のクリップフレームの上面の端部には、前記半導体チップの上面から離間するように、前記第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部が設けられている
    ことを特徴とする半導体モジュール。
  2. 前記係止部は、前記突起部の先端の上面から上方に突出する段差を有する
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記係止部は、前記突起部の先端の上面から上方に段階的に突出する複数の段差を有する
    ことを特徴とする請求項２に記載の半導体モジュール。
  4. 前記係止部の上部の高さは、前記ダイパッド用導電性接続部材の流れ止めをするように、前記ダイパッド用導電性接続部材の上部の高さよりも、高くなっている
    ことを特徴とする請求項２又は３に記載の半導体モジュール。
  5. 前記突起部が延在する前記方向において、前記係止部の長さは、前記突起部のうち前記係止部を除く部分の長さよりも、短い
    ことを特徴とする請求項３に記載の半導体モジュール。
  6. 前記突起部は、前記ダイパッドフレームの前記本体の上面の端部の周囲に沿って、連続的に設けられている
    ことを特徴とする請求項２又は３に記載の半導体モジュール。
  7. 前記係止部の端部は、矩形の形状、又は、湾曲した形状を有する
    ことを特徴とする請求項１に記載の半導体モジュール。
  8. 前記係止部は、前記突起部の先端を上方に押圧することで形成されている
    ことを特徴とする請求項２に記載の半導体モジュール。
  9. 前記封止樹脂の線膨張係数は、前記ダイパッドフレームの線膨張係数よりも、小さく、且つ、前記半導体チップの線膨張係数よりも、大きい
    ことを特徴とする請求項１に記載の半導体モジュール。
  10. 前記係止部は、前記突起部の先端を上方に複数回押圧することで形成されている
    ことを特徴とする請求項３に記載の半導体モジュール。
  11. 前記半導体チップは、
    上面に前記第１電極よりも上面の面積が小さい第３電極が設けられている
    ことを特徴とする請求項１に記載の半導体モジュール。
  12. 前記半導体チップの上面に前記第１のクリップフレームと隣接して配置され、前記第１のクリップフレームよりも上面の面積が小さい第２のクリップフレームと、
    前記半導体チップの前記第３電極と前記第２のクリップフレームの下面とを電気的に接続する第２のクリップ用導電性接続部材と、をさらに備える
    ことを特徴とする請求項１１に記載の半導体モジュール。
  13. 前記第１のクリップ用導電性接続部材、第２のクリップ用導電性接続部材、及びダイパッド用導電性接続部材は、はんだ部材である
    ことを特徴とする請求項１２に記載の半導体モジュール。
  14. 前記半導体チップは、ＭＯＳトランジスタであり、
    前記第１電極は、前記ＭＯＳトランジスタのソース電極であり、
    前記第２電極は、前記ＭＯＳトランジスタのドレイン電極であり、前記第３電極は、前記ＭＯＳトランジスタのゲート電極である
    ことを特徴とする請求項１２に記載の半導体モジュール。
  15. 前記クリップ用係止部の下面は、前記クリップ用係止部の端部に向かって上方に傾斜している
    ことを特徴とする請求項１に記載の半導体モジュール。
JP2018548160A 2018-05-29 2018-05-29 半導体モジュール Active JP6437701B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/020473 WO2019229828A1 (ja) 2018-05-29 2018-05-29 半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018174838A Division JP6498829B1 (ja) 2018-09-19 2018-09-19 半導体モジュール

Publications (2)

Publication Number Publication Date
JP6437701B1 true JP6437701B1 (ja) 2018-12-12
JPWO2019229828A1 JPWO2019229828A1 (ja) 2020-06-11

Family

ID=64427164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018548160A Active JP6437701B1 (ja) 2018-05-29 2018-05-29 半導体モジュール

Country Status (6)

Country Link
US (1) US11056422B2 (ja)
JP (1) JP6437701B1 (ja)
CN (1) CN110914981B (ja)
NL (2) NL2021766B1 (ja)
TW (2) TWI685076B (ja)
WO (1) WO2019229828A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123047A (ja) * 1983-12-07 1985-07-01 Toshiba Corp 半導体装置
JP2002009220A (ja) * 2000-06-23 2002-01-11 Hitachi Ltd 樹脂封止型半導体装置
JP2002100722A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2015176907A (ja) * 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JP2752677B2 (ja) 1989-01-11 1998-05-18 日本電気株式会社 半導体装置の製造方法
JPH043450A (ja) 1990-04-19 1992-01-08 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH06260572A (ja) 1993-03-05 1994-09-16 Hitachi Cable Ltd 半導体装置
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6459147B1 (en) 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US20050224925A1 (en) 2004-04-01 2005-10-13 Peter Chou Lead frame having a tilt flap for locking molding compound and semiconductor device having the same
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7859089B2 (en) * 2006-05-04 2010-12-28 International Rectifier Corporation Copper straps
JP4995551B2 (ja) * 2006-12-01 2012-08-08 ローム株式会社 半導体装置及び半導体装置の製造方法
JP2008270302A (ja) 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2008311366A (ja) 2007-06-13 2008-12-25 Denso Corp 樹脂封止型半導体装置
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US20110260314A1 (en) * 2010-04-27 2011-10-27 Stmicroelectronics S.R.L. Die package and corresponding method for realizing a double side cooling of a die package
KR20120062457A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 솔더 접합 신뢰도를 높이는 반도체 패키지용 인쇄회로기판 및 이를 포함하는 반도체 패키지
US9018744B2 (en) * 2012-09-25 2015-04-28 Infineon Technologies Ag Semiconductor device having a clip contact
US9013030B2 (en) 2013-03-28 2015-04-21 Infineon Technologies Ag Leadframe, semiconductor package including a leadframe and method for producing a leadframe
CN203850338U (zh) * 2013-03-29 2014-09-24 株式会社钟化 引线架及树脂成型体、表面安装型发光装置
JP6080305B2 (ja) 2013-08-21 2017-02-15 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
JP6150938B2 (ja) 2014-04-04 2017-06-21 三菱電機株式会社 半導体装置
JP6316412B2 (ja) * 2014-05-20 2018-04-25 三菱電機株式会社 電力用半導体装置
JP6318064B2 (ja) * 2014-09-25 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20160233150A1 (en) 2015-02-05 2016-08-11 Kabushiki Kaisha Toshiba Semiconductor device
US9824949B2 (en) * 2015-03-11 2017-11-21 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors
US9640465B2 (en) * 2015-06-03 2017-05-02 Infineon Technologies Ag Semiconductor device including a clip
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
US10211128B2 (en) * 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123047A (ja) * 1983-12-07 1985-07-01 Toshiba Corp 半導体装置
JP2002009220A (ja) * 2000-06-23 2002-01-11 Hitachi Ltd 樹脂封止型半導体装置
JP2002100722A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2015176907A (ja) * 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
TW202005009A (zh) 2020-01-16
US20210134709A1 (en) 2021-05-06
CN110914981B (zh) 2023-06-16
JPWO2019229828A1 (ja) 2020-06-11
NL2021812B1 (en) 2019-12-04
NL2021766B1 (en) 2019-12-04
TWI685076B (zh) 2020-02-11
WO2019229828A1 (ja) 2019-12-05
TW202005028A (zh) 2020-01-16
CN110914981A (zh) 2020-03-24
US11056422B2 (en) 2021-07-06
TWI685068B (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
JP6150938B2 (ja) 半導体装置
US10262953B2 (en) Semiconductor device
JP6437700B1 (ja) 半導体モジュール
US10777489B2 (en) Semiconductor module
JP2013197365A (ja) 半導体装置
CN110299339A (zh) 半导体装置
JP6437701B1 (ja) 半導体モジュール
JP6498829B1 (ja) 半導体モジュール
JP6457144B1 (ja) 半導体モジュール
US20230335480A1 (en) Power semiconductor device and manufacturing method thereof
JP2006005281A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
US20230105834A1 (en) Semiconductor device
JP6869602B2 (ja) 半導体装置
CN110544675A (zh) 半导体模块
CN110544681A (zh) 半导体模块
JP7222822B2 (ja) 半導体装置
JP2019186338A (ja) 半導体装置
JP2017079229A (ja) 半導体装置及びその製造方法
JP2016134511A (ja) 半導体装置及びその製造方法
JP2010027878A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180921

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181114

R150 Certificate of patent or registration of utility model

Ref document number: 6437701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250